KR20130084199A

KR20130084199A - 단일 전력단 역률 개선 회로

Info

Publication number: KR20130084199A
Application number: KR1020120018535A
Authority: KR
Inventors: 강정원; 이준영; 정유석
Original assignee: 단국대학교 산학협력단
Priority date: 2012-01-16
Filing date: 2012-02-23
Publication date: 2013-07-24

Abstract

본 발명에 의한 단일 전력단 역률개선회로는, 교류전원이 고주파 필터부를 통하여 브릿지 다이오드에 의해서 전파 정류되어 공급되는 전원부와, 상기 전원부의 브릿지 다이오드의 두 전극에 연결되며, 1차측 권선과 2차측 권선의 권선비에 의해 전압을 가변시키는 변압기와, NMOS를 포함하는 스위칭 소자와, 환류 다이오드로 구성된 플라이백 회로를 이용하는 DC-DC 컨버터로 구성된 역률개선회로에 있어서, DC-DC 컨버터의 출력과 연결되어 DC-DC 컨버터의 출력전압을 검출하기 위한 출력전압검출부와, 상기 전원부에서 출력된 전압 파형의 첨두를 클램핑하는 클램핑 부와, 상기 클램핑부, 출력전압 검출부, 전원부 및 DC-DC 컨버터에 연결되어 상기 출력전압 검출부의 출력에 의한 피드백전압과, 상기 클램핑부의 출력에 의한 입력신호와, 상기 DC-DC 컨버터의 스위칭 전류에 의한 전류 센싱 신호와 영전류 검출신호(Vzero)를 입력 받아 제어신호(Vout)를 생성하여 상기 DC-DC 컨버터를 제어하는 BCM 제어부를 포함한다.

Description

단일 전력단 역률 개선 회로{Single Power Stage Power Factor Correction Circuit}

본 발명은 역률 개선 회로에 관한 것이다. 보다 상세하게는, BCM(Boundary Conduction Mode)으로 동작하는 단일 전력단 역률개선회로에 관한 것이다.

일반적으로, 전자기기용 전원으로 이용되는 오프라인 방식의 스위칭 전원은 그 대부분 커패시터 입력형의 정류회로를 사용함으로써 0상용 전원의 피크치 부근의 짧은 기간 동안만 정류기가 도통하여 폭이 좁은 펄스성 전류파형을 발생하게 한다.이러한 펄스성 전류는 각각의 전자기기의 입력에서 동시에 발생하기 때문에 공통적으로 연결된 배전선에서 동위상으로 더해지게 되므로 배전선의 라인 임피던스에 의해 전압강하를 발생시키고 단자전압에 왜곡을 일으키는 것에 대하여, 국제 전기 표준 회의(IEC; International Electrotechnical Commission)에서는 600W이하의 소형 전자기기를 대상으로 하여 상기에서 언급한 펄스성 전류에 대한 제약을 규정하고 있다. 이러한 펄스성 전류는 크게 왜곡된 파형으로 인하여 전자기기의 입력 역률에도 영향을 미쳐 역률 저하를 유발시키므로 이러한 문제점을 해결하는 방법으로 최근 DC-DC 컨버터를 이용한 역률개선회로(PFC; Power Factor Correction Circuit)가 개발되었으며, 스위칭 전원장치로서 폭넓게 이용되기 시작하였다. 이러한 역률 개선 회로를 이용한 스위칭 전원장치를 도 1로 보였다. 이에서 볼 수 있는 바와 같이 교류전원(Vin)에 접지된 전파정류회로(BD)에 의한 전원부(1)와, 역률개선을 위한 PFC부(Power Factor Correction Circuit)(2)와, PFC부(2)를 제어하기 위한 PFC제어부(3)와, DC-DC변환부(4)와, DC-DC변환부(4)를 제어하기 위한 DC-DC제어부(5)를 구성하고 있다. 더욱 상세히 설명하면, PFC부(2)는 코일(L)과, N채널형 스위칭 소자 MOSFET로 된 NMOS(Q1)와, 다이오드(D1)와, 커패시터(C2)로 되어 있으며, 이와같이 구성된 PFC부(2)는 PFC제어부(3)의 PFC 제어회로(10)에서 발생하는 제어신호에 의하여 NMOS(Q1)가 온, 오프 되며, NMOS(Q1)가 온 되었을 때에 코일(L)에 스위칭 전류가 흘러 에너지가 축적되며, NMOS(Q1)가 OFF된 기간에 그 에너지가 다이오드(D1)를 통하여 커패시터(C2)에 높은 전압(E0)으로 충전된다. 또한 DC-DC제어회로(7)가 NMOS(Q2)의 게이트에 인가하는 제어신호에 의해 NMOS(Q2)가 온, 오프 되며 NMOS(Q2)가 온 되었을 때에 커패시터(C2)로부터 고주파변압기(T1)의 1차측권선(T1)에 스위칭전류가 흘러 입력전압이 유기되며, 2차측권선(T2)에는 코일권선의 시작점인 흑점의 방향에 의해 1차측권선(T1)과 반대 극성의 전압이 유기되므로 다이오드(D2)는 역바이어스 되어 차단된다. 따라서 1차측권선(T1)의 자화인덕턴스에만 에너지가 축적되게 되는 것이며, 다음 NMOS(Q2)가 오프 되면 고주파변압기(T) 2차측권선(T2)에는 전 상태와 반대 극성의 전압이 유기되어 다이오드(D2)를 도통 시킴으로서 고주파변압기(T)의 자화인덕턴스에 축적된 에너지를 출력으로 방출시키게 되어 그 에너지가 다이오드(D2)를 통하여 커패시터(C2)에 충전된다. 아울러, 커패시터(C2)에는 부하(11)에 공급하기 위한 직류전압(V0)이 충전이 되도록 구성된 것이다.

또한 출력을 피드백하기 위한 출력전압검출회로(6)는 직류전압(V0) 레벨을 검출하고, 직류전압(V0)의 레벨을 나타내는 전압신호를 DC-DC제어회로(7)에 인가하게 되어 DC-DC제어회로(7)는 출력전압검출회로(6)로부터 인가된 전압신호에 의하여 NMOS(Q2)를 온, 오프 하는 타이밍을 설정하기 위한 제어신호를 발생하며, 이 제어신호에 의해 NMOS(Q2)는 온 또는 오프 하게 된다. 또한 부하상태검출회로(8)는 이 제어신호의 듀티비에 의해서 부하(11)의 부하상태가 경부하인지, 비경부하인지를 나타내는 검출결과를 출력하게 되는 것이다. 따라서 검출결과가 비경부하인 것을 나타낼 때에는 PFC 온, 오프 전환회로(9)는 PFC 제어회로(10)로부터 제어신호를 하이레벨로 발생시켜 스위칭동작을 계속시키고, 그 결과에서 얻어지는 에너지를 커패시터(C2)에 충전시키는 것이다.

반대로, 검출결과가 경부하인 것을 나타낼 때에는 PFC 온, 오프 전환회로(9)는 PFC 제어회로(10)로부터의 제어신호를 로우레벨로 고정시켜 스위칭동작을 정지시킨다. 이에 따라, 스위칭전류가 소실되므로 커패시터(C2)로의 충전이 정지되므로, 이와 같이 PFC부(2)의 동작이 정지하고 그만큼 소비전력은 저하하며 이러한 상태에서는 DC-DC 변환부(4)만 동작을 하게 되는 방식으로 된 것이다. 이와 같이 종래의 스위칭 전원장치에서는 부하(11)가 가벼운 경우에는 역률개선회로의 동작이 정지하는 역률개선부(2)를 입력단에 적용하는 2-스테이지 방식의 전원장치가 개발되고 보편화 되어 변동률 특성이 우수하고 안정된 동작을 보이는 반면 2단 구성으로 인해 비용부담이 크고 많은 부품을 사용하여야 하므로 소형화를 할 수 없다는 문제점이 있는 것이다. 더욱이, 플라이백 컨버터를 이용한 기존 LED 조명용 컨버터에서는 120Hz의 리플전력을 필터링하기 위해 입력과 출력단에 수백 uF이상의 큰 값을 갖는 전해 캐패시터를 사용하고 있다. 이로 인해 수명문제가 발생하여 LED 조명 모듈의 경우 컨버터의 수명이 LED 조명 수명을 결정하게 되는 단점이 존재한다. 또한 입력단에 다이오드 정류기만을 사용하는 구조이므로 역률이 낮다.

본 발명의 목적은 상기한 바와 같은 문제점을 해소하기 위하여, 1,2차 권선비에 의해 출력전압의 크기를 조절할 수 있는 고주파변압기를 사용하여 플라이 백 컨버터를 설계함으로서, 입력의 역률개선과 특정 출력전압의 생성을 동시에 달성할 수 있는 1-스테이지 방식의 경계전류모드(BCM; Boundary Conduction Mode)로 동작하는 단일전력단 역률개선회로를 제공하는데 그 목적이 있다.

또한, 기존의 플라이백 회로에 비해 작은 캐패시터를 사용하여 장수명 LED 조명 모듈에 적합한 단일 전력단 역률 개선회로를 제공하는데 그 목적이 있다.

일 실시예에 있어서, 상기 BCM 제어부가 출력전압 검출부로부터 입력받는 피드백 전압(VFB)을 기준전압과 비교하여 출력전압을 생성하는 출력전압비교기, 상기 클램핑부 및 출력전압비교기로부터 각각 입력받은 입력신호(Vz) 및 출력전압(Vc)을 곱하여 VzㅧVc를 출력하는 멀티플라이어, 상기 멀티플라이어의 출력인 VzㅧVc를 입력받아 상기 전류센싱신호의 입력과 비교하여 이 두 입력 신호가 같아 질 때 출력전압을 발생하는 전류센서비교기, 상기 DC-DC 컨버터로부터 영전류 검출신호(Vzero)를 입력 받아 입력 받은 신호가 영(Zero)일 때에만 출력을 발생하는 영전류검지부 및 상기 영전류검지부와 상기 전류센서비교기와 연결되어 상기 전류센서비교기의 출력에 의해 제어신호(Vout)를 리셋시키고, 상기 영전류검지부의 출력에 의해 제어신호를 하이(High) 레벨로 출력하는 RS 플립 프롭을 포함한다.

일 실시예에서, 상기 BCM 제어부는 상기 DC-DC 컨버터를 경계전류모드(BCM; Boundary conduction mode)로 동작을 하도록 하기 위하여 상기 BCM 제어부에서 영전류 검출신호를 얻기 위한 수단으로 상기 변압기의 3차측 권선의 시작점을 접지와 연결하고 타단을 상기 BCM 제어부에 포함된 영전류검지부의 입력측에 연결된다.

일 실시예에 있어서, 상기 변압기는 1차측 권선, 권선의 시작점이 상기 1차측 권선과 반대방향인 2차측 권선 및 권선의 시작점이 상기 2차측 권선과 동일한 3차측 권선을 포함한다.

일 실시예에 있어서, 상기 클램핑 부는, 제너 다이오드를 포함한다.

이에 따라 본 발명에 의한 1-스테이지로 된 역률 개선회로는 기존의 2 -스테이지 회로에 비해 매우 단순한 구조를 보이고 있으며, 회로의 구성에 필요로 하는 부품의 수를 크게 줄이고도 역률개선은 물론 DC-DC컨버터의 기능에 의한 소정의 출력을 충분히 확보할 수 있는 것이어서 부품수의 절감에 의해 코스트 절감과 아울러 회로를 단순화함으로서 제품의 전체적인 크기를 소형화 하는데 기여하며 특히 전원구조가 매우 복잡한 PDP와 같은 응용분야에 매우 유용한 효과가 있다. 또한, 본 발명에 의한 LED 조명용 전원장치는 기존의 플라이백 회로에 비해 작은 캐패시터를 사용할 수 있으므로 수명이 매우 긴 필름 캐패시터로 구현이 가능하여 장수명 LED 조명 모듈에 적합하다는 효과도 제공된다.

이에 따라 본 발명은 종래의 2-스테이지 회로에 비해 매우 단순한 구조를 보이고 있어 부품수를 크게 줄일 수 있어서 부품값의 절감과 아울러 제조단가를 줄일 수 있음은 물론 회로의 소형화에 기여하며 특히 전원구조가 매우 복잡한 PDP와 같은 응용분야에서 매우 유용한 효과가 있는 것이다.

도 1은 종래 기술의 설명을 위한 개요도이다.
도 2는 본 발명의 일 실시예에 따른 역률 개선회로의 개요를 도시한 개요도이다.
도 3은 본 발명의 일 실시예에 따른 역률 개선회로의 개요를 도시한 회로도 이다.
도 4는 본 발명의 일 실시예에 따른 역률 개선 회로 각 부분의 전류, 전압관계를 도시한 것이다.

본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.

한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.

여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.

도 2는 본 발명의 일 실시예에 의한 컨버터 구성도이다. 기본 구성은 Boundary conduction mode(BCM)으로 동작하는 역률개선 플라이백 컨버터와 유사하지만 BCM 플라이백 컨버터의 경우 변압기 1차측 전류 Ip가 입력전압 모양을 그대로 추종하도록 제어한다. 이러한 경우 2차 측에는 120Hz 리플 성분이 크게 발생하여 출력측에 큰 캐패시터 용량이 필요하여 전해 캐패시터를 사용할 수밖에 없다. 이를 개선위해 BCM 제어기에 입력전압을 그대로 사용하지 않고 입력전압의 첨두값을 클램핑하는 경우 120Hz 리플이 저감되어 출력 캐패시터 값을 크게 낮출 수 있다.

본 발명의 일 실시예를 도 3을 참조하여 설명한다. 도 3은 본 발명의 일실시예에 따른, BCM 모드로 동작하는 단일 전력단 역률개선회로의 개요를 나타낸 회로도이다. 도시된 바와 같이, 전원부(101)는 교류전원(Vin)이 고주파 필터부(F)를 통하여 높은 주파수 성분을 여파(濾波)하고, 브릿지다이오드(BD)에 의해서 전파 정류하여 입력전압(Vg)으로 커패시터(C1)에 충전한다.

DC-DC컨버터(102)는 1차와 2차권선(L1, L2)비가 다른 고주파변압기(T)와 N채널 MOSFET로 된 스위칭 소자인 NMOS(Q)와 저항(R3)과 환류다이오드(FRD)와 커패시터(C0)를 구비하여 역률개선 및 DC-DC 출력전류를 생성하도록 구성된다.

출력전압검출부(104)는, DC-DC 컨버터(102)의 출력전압을 입력받고, 출력되는 피드백전압(VFB)을 이용하여 BCM제어부(103)에 의해 PWM제어하기 위한 신호를 생성하도록 구성된다.

BCM제어부(103)는 내부에 출력전압비교기(109), Multiplier(107), 전류센서비교기(106), 영전류검지부(105), PWM 래치(108), 출력버퍼(110)를 구비하여서, 입력전압에 의한 입력신호(Vz)와, 고주파변압기(T)의 3차측 권선(L3)에 의한 영전류 검출신호(Vzero)와, 스위칭 전류(Ip)에 의한 전류센싱신호(VQ)와, 출력전압검출부(104)의 출력에 의한 피드백전압(VFB)과, 전압비교기(109)의 출력신호(Vc)를 이용하여 제어신호(Vout)를 생성하여 NMOS(Q)의 게이트에 인가하여 제어하도록 구성된다.

고주파변압기(T) 1차측 권선(L1)의 일단은 전원부(101)의 양극에 접속되고, 타단은 N채널 MOSFET로 된 스위칭 소자인 NMOS(Q)의 드레인과 접속되고 NMOS(Q)의 소스는 저항(R3)를 통해 전원부(101)의 음극에 접속되어 있으며, NMOS(Q)의 게이트는 BCM제어부(103)와 연결되어 제어신호(VOUT)에 의하여 NMOS(Q)의 온, 오프 상태가 제어된다. 즉, NMOS(Q)는 제어신호(VOUT)의 레벨이 하이 레벨로 되면 온(On)되고, 로우 레벨로 되면 오프(Off)된다. NMOS(Q)가 온되었을 때에 고주파변압기(T)의 1차측 권선(L1)에 스위칭전류(Ip)가 흘러 입력전압이 유기되며, 2차측 권선(L2)에는 코일권선의 시작점인 흑점의 방향에 의해 1차측 권선(L1)과 반대 극성의 전압이 유기되므로 환류 다이오드(FRD)는 역바이어스 되어 차단된다. 따라서 1차측 권선(L1)의 자화인덕턴스에만 에너지가 축적된다. 이어서 NMOS(Q)가 오프 되면 고주파변압기(T)의 2차측 권선(L2)에는 전 상태와 반대 극성의 전압이 유기되어 환류 다이오드(FRD)를 도통시킨다. 그 에너지가 환류 다이오드(FRD)를 통하여 정류된 전압으로 커패시터(C0)에 충전되어 커패시터(C0)에는 부하(R0)에 공급하기 위한 소정의 출력전압(V0)이 충전된다.

일반적인 BCM 플라이백 컨버터는 변압기 1차측 전류가 입력전압 모양을 그대로 추종하도록 제어한다. 이러한 경우 2차측에는 120Hz 리플 성분이 크게 발생하여 출력 측에 큰 캐패시터 용량이 필요하여 전해 캐패시터를 사용할 수 밖에 없다. 그러나 일반적인 전해 커패시터는 노이즈 특성, 전류 누설 특성(current leakage) 및 온도와 사용시간에 따른 사양 변화 특성이 다른 형태의 커패시터에 비하여 나쁘나, 다른 형태의 커패시터로 구현하기가 곤란한 대용량 커패시터를 제작할 수 있어 대용량 커패시터가 필요한 경우에는 어쩔수 없이 나쁜 특성에도 불구하고 전해 커패시터를 사용할 수밖에 없다. 그러나 BCM 제어기에 입력전압을 그대로 사용하지 않고 본 발명의 실시예에 따른 클램핑부(110)로 입력전압의 첨두값을 클램핑하여 BCM 제어부(103)에 입력하는 경우에는 120Hz 리플이 저감되어 출력 캐패시터 값을 크게 낮출 수 있다. 일 예에서, 클램핑 부(110)는 제너 다이오드를 포함한다.

BCM제어부(103)의 멀티플라이어(Multiplier, 107) 출력은 전류센서비교기(106)의 (-)입력과 연결되어 그 출력이 PWM 래치(108)의 리셋단자(R)와 접속되며, 제어신호(Vout)는 PWM 래치(108)와 출력버퍼(110)를 통해서 NMOS(Q)의 게이트에 인가하도록 구성된다.

이러한 1-스테이지로 구성된 역률개선회로의 BCM제어부(103)에서 입력신호(Vz)에 의한 역률개선을 위한 과정을 살펴보면, 첨두가 클램핑된 클램핑부(110)의 출력신호인 Vz는 멀티플라이어(multiplier, 107)의 입력으로 들어가게 되는데 출력신호(Vc)와 곱해져서 VzㅧVc의 입력전압 정보를 갖는 제어신호가 된다. 이 신호가 전류센서비교기(106)의 (-)입력이 되고 전류센싱신호(VQ)와 비교하여 출력전압이 PWM 래치(108)의 리셋단자(R)에 입력된다. 전류센싱신호(VQ)와 입력전압 정보(VzㅧVc)의 신호가 같아 질 때 전류센서비교기(106)의 출력전압에 의해서 PWM 래치(108)는 리셋이 되어서 출력은 오프가 되며 출력버퍼(110)를 통해서 제어신호(Vout)는 스위치 소자 NMOS(Q)를 오프 하여 스위칭 전류(Ip)는 차단된다. 또한 전류센서비교기(106)의 기준신호가 되는 입력신호(Vz)ㅧ출력신호(Vc)가 첨두가 클램핑된 형태이므로 스위칭 전류(Ip) 즉, 전류센싱신호(VQ) 또한 첨두가 클램핑된 형태가 되어 교류전원(VIN)에 비례한 전류를 생성케 하고 이를 통하여 NMOS(Q)의 시비율을 제어함으로써 역률개선을 이루게 한다. 또한 출력전압(V0)을 PWM조정 하기 위하여, 직렬로 된 저항(R4)와 저항(R5)를 구비하고 저항(R4)의 일단을 부하(R0)의 +측에 연결하고 저항(R5)의 일단을 접지하였으며, 저항(R4)와 저항(R5)의 중심점으로부터 출력전압(VO)의 분압된 전압을 얻을 수 있도록 연결된 출력전압검출부(104)는 미도시한 광학 커플러에 의하여 출력되는 피드백전압(VFB)을 BCM제어부(103)의 출력전압비교기(109)의 (+)입력단자에 입력하여 DC-DC 컨버터(102)를 PWM제어하기 위한 신호를 생성한다.

이러한 DC-DC 컨버터(102)를 PWM제어하기 위한 BCM제어부(103)의 동작상태를 살펴보면, 출력전압비교기(109)의 (+)입력단자에 입력된 피드백전압(VFB)과 (-)입력단자에 미리 설정된 소정의 기준전압(Vref)에 의해 생성된 출력전압(VC)는 첨두가 클램핑 된 사인곡선 형태의 입력신호(Vz)와 같이 멀티플라이어로 입력되어 전류센싱신호(VQ)와 비교하여 전류센싱신호(VQ)가 입력신호(Vz)ㅧ출력전압(VC)와 같아 질 때 전류센서비교기(106)의 출력전압에 의해서 PWM 래치(108)는 리셋이 되어서 PWM 래치(108)의 출력은 오프가 되며, 버퍼(110)를 통해서 출력하는 제어신호(Vout)는 스위치 소자 NMOS(Q)를 오프 하여 스위칭 전류(Ip)는 차단된다. 또한 BCM제어부(103)의 영전류 검출신호(Vzero)는, 고주파변압기(T)의 3차측 권선(L3)의 시작점을 접지와 연결하고 타단을 BCM제어부(103)의 영전류검지부(105)의 입력측에 연결하여, 스위치 소자 NMOS(Q)가 턴 온 될 때 시작점이 같은 방향인 2차측 권선(L2)에 유기되는 전압과 같이 3차측 권선(L3)의 출력전압도 제로가 되며, 영전류검지부(105)에 의해 검지되어 그 출력이 RS 플립플롭으로 된 PWM 래치(108)의 S단자에 인가되며, PWM 래치(108)의 출력을 하이(high) 레벨로 만들고 이 신호는 출력버퍼(110)를 통해 스위치 소자인 NMOS(Q)에 인가되도록 구성된다.

이러한 1-스테이지로 된 역률개선회로의 BCM제어부(103)에서 영전류검출신호(Vzero)에 의해서 스위치 소자 NMOS(Q)의 온 상태를 유지시켜 스위칭 전류(Ip)가 흐르게 되는 과정을 살펴보면, 스위치 소자 NMOS(Q)는 게이트에 문턱 전압이하의 전압이 인가되면 오프상태가 되며, 이때 고주파변압기(T)에서는 에너지가 2차측 권선(L2)으로 넘어간다. 이때 환류다이오드(FRD)의 전류(ID)가 '0'이 되어 차단되면 에너지가 변환 되지 않으며, 이때 BCM제어부(103)의 영전류검출부(105)는 고주파변압기(T)의 3차권선(L3)이 영전압으로 되었음을 검출하여 그 출력을 PWM 래치(108)가 셋(set)되도록 하여 출력이 온 되며 출력버퍼(110)를 통해서 제어신호(Vout)는 스위치 소자 NMOS(Q)를 온 하여 스위칭 전류(Ip)가 다시 흐를 수 있게 됨으로서 경계전류모드(Boundary conduction mode)로 동작하게 된다. 또한 전류센싱신호(VQ)는, NMOS(Q)의 소스와 BCM제어부(103)의 전류센서비교기(106)의 (+)단자와 연결하여, NMOS(Q)의 소스와 저항(R3) 사이에서 감지한 전압을 전류센서비교기(106)의 (+)단자에 인가하여 NMOS(Q)의 스위칭 전류(Ip) 즉, 고주파변압기(T)의 1차측 권선(L1)에 흐르는 피크 전류를 제어한다.

이와 같이 구성된 1-스테이지 역률개선회로의 BCM제어부(103)에서 전류센싱신호(VQ)에 의해서 출력전류(ID)를 조정하기 위한 과정을 살펴보면, 스위치소자 NMOS(Q)가 온 상태일 때 스위칭 전류(Ip)에 의한 전류센싱신호(VQ)는 스위칭 전류(Ip)의 피크전류가 첨두가 클램핑된 사인파 형태의 입력신호(Vz)ㅧ출력전압(VC)와 비교하여 증가하다가 입력신호(Vz)ㅧ출력전압(VC)과 같아질 때 전류센서비교기(106)의 출력이 하이 레벨이 되어 PWM 래치(108)를 리셋하여 출력은 오프가 되며, 출력버퍼(110)를 통해서 제어신호(Vout)는 스위치 소자 NMOS(Q)를 오프하여 스위칭 전류(Ip)는 차단된다.

도 4는 본 발명에 의한 역률 개선 회로 각 부분의 전류, 전압관계를 도시한 것이다. 전원(Vin)으로부터 필터부(F)로 유입되는 전류는 정현파 전원(Vin)으로부터 유입되는 전류임에도 불구하고 클램핑부와 후속하는 회로의 영향에 의하여 그 첨두가 클램핑된 형태를 가진다. 클램핑부(110)로 인가되는 전압은 브릿지 다이오드에 의하여 전파 정류된 형태를 가지나, 클램핑부(110)에 의하여 일정한 전압값 이상의 첨두의 값은 도시된 Vz와 같이 클램핑된다. 이로부터 역률 개선 회로의 1차측에 흐르는 전류 Ip는 상술한 바와 같이 Vz의 형태를 추종(follow)하여 Vz 형태와 유사한 형태가 됨을 알 수 있다. 이로 인하여 환류 다이오드(FRD)를 흐르는 전류 ID는 도시된 바와 같이 120Hz 리플의 첨두 전류가 낮아지므로 출력 커패시터의 커패시턴스를 작게 설계할 수 있다. 또한, 입력 커패시터도 스위칭 리플만을 제거하므로 작은 커패시턴스를 가지도록 설계할 수 있다. 나아가, 입력전류 Iin은 왜곡을 보이고 있으나, 입력전압과 위상이 일치하므로 0.92이상의 높은 역률을 얻을 수 있다는 효과도 제공된다.

이러한 본 발명인 시스템 및 장치는 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

101: 전원부 102: DC-DC 컨버터
103: BCM 제어부 104: 출력전압검출부
105: 영전류검지부 106: 전류센서비교기
107: 멀티플라이어 108: PWM 래치
109: 출력전압비교기 110: 출력버퍼
120: 클램핑 부 R4, R5: 분압저항

Claims

교류전원이 고주파 필터부를 통하여 브릿지 다이오드에 의해서 전파 정류되어 공급되는 전원부와;
상기 전원부의 브릿지 다이오드의 두 전극에 연결되며, 1차측 권선과 2차측 권선의 권선비에 의해 전압을 가변시키는 변압기와, NMOS를 포함하는 스위칭 소자와, 환류 다이오드로 구성된 플라이백 회로를 이용하는 DC-DC 컨버터로 구성된 역률개선회로에 있어서,
DC-DC 컨버터의 출력과 연결되어 DC-DC 컨버터의 출력전압을 검출하기 위한 출력전압검출부와;
상기 전원부에서 출력된 전압 파형의 첨두를 클램핑하는 클램핑 부와;
상기 클램핑부, 출력전압 검출부, 전원부 및 DC-DC 컨버터에 연결되어 상기 출력전압 검출부의 출력에 의한 피드백전압과, 상기 클램핑부의 출력에 의한 입력신호와, 상기 DC-DC 컨버터의 스위칭 전류에 의한 전류 센싱 신호와 영전류 검출신호(Vzero)를 입력 받아 제어신호(Vout)를 생성하여 상기 DC-DC 컨버터를 제어하는 BCM 제어부를 구비한 단일 전력단 역률개선회로.
제1항에 있어서,
상기 BCM 제어부가 출력전압 검출부로부터 입력받는 피드백 전압(VFB)을 기준전압과 비교하여 출력전압을 생성하는 출력전압비교기;
상기 클램핑부 및 출력전압비교기로부터 각각 입력받은 입력신호(Vz) 및 출력전압(Vc)을 곱하여 VzㅧVc를 출력하는 멀티플라이어;
상기 멀티플라이어의 출력인 VzㅧVc를 입력받아 상기 전류센싱신호의 입력과 비교하여 이 두 입력 신호가 같아 질 때 출력전압을 발생하는 전류센서비교기;
상기 DC-DC 컨버터로부터 영전류 검출신호(Vzero)를 입력 받아 입력 받은 신호가 영(Zero)일 때에만 출력을 발생하는 영전류검지부; 및
상기 영전류검지부와 상기 전류센서비교기와 연결되어 상기 전류센서비교기의 출력에 의해 제어신호(Vout)를 리셋시키고, 상기 영전류검지부의 출력에 의해 제어신호를 하이(High) 레벨로 출력하는 RS 플립 프롭을 포함하는 PWM 래치를 구비한 단일전력단 역률개선회로.
제1항에 있어서,
상기 BCM 제어부는 상기 DC-DC 컨버터를 경계전류모드(BCM; Boundary conduction mode)로 동작을 하도록 하기 위하여 상기 BCM 제어부에서 영전류 검출신호를 얻기 위한 수단으로 상기 변압기의 3차측 권선의 시작점을 접지와 연결하고 타단을 상기 BCM 제어부에 포함된 영전류검지부의 입력측에 연결된 단일전력단 역률개선회로.
제1항에 있어서,
상기 변압기는 1차측 권선;
권선의 시작점이 상기 1차측 권선과 반대방향인 2차측 권선; 및
권선의 시작점이 상기 2차측 권선과 동일한 3차측 권선을 구비한 단일전력단 역률개선회로.
제1항에 있어서,
상기 클램핑 부는, 제너 다이오드를 포함하는 단일 전력단 역률개선회로.