KR20130060297A

KR20130060297A - 통신 장치 및 지연 검출 방법

Info

Publication number: KR20130060297A
Application number: KR1020137006469A
Authority: KR
Inventors: 데루아키 이토; 도모유키 후지타; 야스토 가나야마
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2010-09-15
Filing date: 2010-09-15
Publication date: 2013-06-07
Also published as: US9270554B2; JPWO2012035629A1; WO2012035629A1; DE112010005881B4; US20130170388A1; CN103109491B; CN103109491A; JP5449566B2; KR101479883B1; DE112010005881T5

Abstract

송수신 되는 PDU의 송신시 또는 수신시에 타임스탬프를 생성하는 타임스탬프 생성부(142, 243)와, 송신 데이터 격납부(12, 22)와, 수신 데이터 격납부(13, 23)와, 다른 노드에 대하여 데이터의 리프레쉬 지시, 송신 데이터 격납부(12, 22) 중의 주기 송신 데이터 및 타임스탬프 생성부(142, 243)로부터 취득한 프레임 송신시각을 포함하는 PDU를 생성하고, 다른 노드로부터의 PDU를 수신하면, 해당 PDU에 포함되는 주기 송신 데이터를 수신 데이터 격납부(13, 23)에 격납하는 프레임 처리부(143, 244)와, PDU를 수신하면 전회의 PDU를 수신하고 나서 제1 지연 허용 시간 내에 다음의 PDU를 수신하였는지, 또 제1 지연 허용 시간 내에 다음의 PDU를 수신하였을 경우에, 해당 PDU의 다른 노드로부터 자신의 노드까지의 전송 시간이 제2 지연 허용 시간 내인지에 따라서 다른 노드로부터의 PDU의 지연 발생의 유무를 판정하는 편도 지연 검출부(145, 247)를 구비한다.

Description

통신 장치 및 지연 검출 방법{COMMUNICATION DEVICE AND DELAY DETECTION METHOD}

이 발명은 통신 장치 및 지연 검출 방법에 관한 것이다.

네트워크, 특히 FA(Factory Automation) 시스템에서 이용되는 실시간성이 요구되는 네트워크로 통신을 실시할 때, 통신 지연이 소정의 시간 이내일 것과 동시에, 정보의 결손이 없을 것이 요망된다.

일반적으로, 지연의 측정에는 측정을 실시하는 2개의 노드 사이에서, 왕복 지연 시간을 측정하는 방법과, 편도 지연 시간을 측정하는 방법이 있다. 편도에 의한 지연 시간 측정에서는 수신 측에서 통신 프레임을 수신한 시점에서 지연의 판정을 할 수 있기 때문에, 왕복 지연 시간을 측정하는 방법과 비교하여, 지연의 측정에 걸리는 시간을 단축할 수 있다는 이점이 있다. 반면, 편도에 의한 지연 시간 측정을 실시하기 위하여는, 양 노드 간에 클락(clock)이 동기되어 있을 것, 또는 양 노드 간 클락의 시간차가 산출되어 있을 것이 필요하다.

편도에 의한 지연 시간의 측정은 특허문헌 1에서는 다음과 같이 행해진다. 우선, 클락의 시간차를 산출하고, 그 다음에 송신 측 노드에서는 송신하는 패킷에 송신시각의 타임스탬프를 부여하여 패킷을 송신한다. 그 후, 수신 측의 노드에서는 패킷의 수신시각의 타임스탬프를 기록한다. 그리고, 수신 측의 노드가, 양 노드 간 클락의 시간차, 송신시각의 타임스탬프 및 수신시각의 타임스탬프를 이용하여 지연을 산출하고 있다.

또, 클락의 시간차 산출은 다음과 같이 하여 행해진다. 여기서, 각 노드는 시간 산출 기능을 가지고 있는 것으로 한다. 우선, 제1 노드가 제2 노드에 대하여, 제1 노드의 시계로부터 취득한 송신시각의 타임스탬프를 부여한 시간차 산출용 패킷을 송신한다. 이어서, 제2 노드는 수신한 패킷에 제1 노드로부터의 패킷 수신시각과, 제1 노드로 패킷을 반송할 때의 송신시각을 추기(追記)하여, 제1 노드로 반송한다. 그리고, 제1 노드는 반송된 패킷의 수신시각을 기록하고, 4개의 시각에 기초하여 시간차를 산출하고 있었다.

한편, 2개의 노드 간 클락 동기(同期)는 특허문헌 2에서는 다음과 같이 하여 행해진다. 우선, 제1 노드가 송신하는 시각을 제1 페이로드(payload)에 수납한 측정 패킷을 작성하여 제2 노드 앞으로 송신한다. 이어서, 제2 노드는 제1 노드로부터 측정 패킷을 수신하면, 제1 페이로드에 측정 패킷의 송신시각, 제2 페이로드에 측정 패킷의 수신시각 및 제3의 페이로드에 답신 패킷의 송신시각을 수납한 답신 패킷을 작성하여, 제1 노드로 송신한다. 그리고, 답신 패킷을 수신한 제1 노드는 답신 패킷의 답신 패킷의 수신시각을 기록하여 4개의 시각을 기초로 클락의 보정을 실시하고 있었다.

또, 정보(패킷)의 결손에 대하여, 예를 들어 특허문헌 1에서는 노드에 패킷 손실율 산출 기능을 마련하여 송신 패킷에 시퀀스(sequence) 번호를 부여하고, 시퀀스 번호의 누락에 의하여 패킷의 손실 수를 카운트하고 있었다.

[특허문헌 1] 일본 특개 2004－289748호공보 [특허문헌 2] 일본 특개 2007－27985호공보

그렇지만, 특허문헌 1에 기재된 시간차의 산출 방법에서는 시간차 산출용 패킷을, 통상의 통신에 사용하는 패킷과 병행하여 송수신 하고 있다. 이와 같은 방법을, 임베디드 시스템과 같은 주기적인 동작을 행하는 노드에 적용한 경우에는, 통상의 통신 이외에, 시간차 산출용 패킷의 송수신 처리를 부정기(不定期)(다른 주기)로 실시할 필요가 발생하여 주기적인 동작을 유지하기 곤란하다는 문제점이 있었다.

또, 특허문헌 2에 기재된 클락 동기 방법에서는 답신 패킷의 페이로드에 시각 정보를 3개 수납할 필요가 있기 때문에, 시각 정보의 데이터 사이즈가 커진다. 이때문에, 페이로드 사이즈가 한정된 상황에서는 통상의 데이터를 보내기 위한 영역이 손상되어 버리는 문제점이 있었다.

게다가 지연의 검출에 있어서, 패킷에 지연 검출에 사용되는 시각을 모두 격납하도록 하고 있으므로, 패킷에 격납하는 시간 정보가 커져 버리는 문제점도 있었다. 또, 패킷의 결손에 대하여는 시퀀스 번호의 누락에 의하여 검출하고 있었으나, 송신되는 패킷이 1개인 경우 등에는, 결손의 검출이 어렵다는 문제점도 있었다.

이 발명은 상기를 감안하여 이루어진 것으로서, 주기적인 동작을 실시하는 노드가 네트워크로 접속된 통신 시스템에서 주기적인 동작을 유지하고, 또한 통상의 데이터를 격납하기 위한 영역을 압박하지 않고 각 노드 간 클락의 차이를 산출하기 위한 정보를 송신할 수 있는 통신 장치 및 지연 검출 방법을 얻는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 이 발명에 관한 통신 장치는 전송로를 통하여 접속된 다른 통신 장치와 사이에서 주기 통신을 실시하는 통신 장치에 있어서, 시간을 계측하는 클락과, 통신 프레임을 송수신 하는 통신 수단과, 자(自) 통신 장치로 송수신 되는 상기 통신 프레임의 송신시 또는 수신시에 상기 클락을 이용하여 타임스탬프를 생성하는 타임스탬프 생성 수단과, 주기적으로 송신되는 상기 통신 프레임 중에 격납할 주기 송신 데이터를 격납하는 송신 데이터 격납 수단과, 주기적으로 수신하는 상기 통신 프레임 중의 주기 송신 데이터를 격납하는 수신 데이터 격납 수단, 상기 다른 통신 장치에 대하여 데이터의 리프레쉬 지시, 상기 송신 데이터 격납 수단 중의 상기 주기 송신 데이터 및 상기 타임스탬프 생성 수단으로부터 취득한 송신 타이밍의 타임스탬프인 프레임 송신시각을 포함하는 리프레쉬 지시 프레임을 생성하고 상기 다른 통신 장치로부터의 리프레쉬 지시 프레임을 수신하면 해당 리프레쉬 지시 프레임에 포함되는 주기 송신 데이터를 상기 수신 데이터 격납 수단에 격납하는 프레임 처리 수단과, 상기 리프레쉬 지시 프레임을 수신하면 전회의 상기 리프레쉬 지시 프레임을 수신하고 나서 제1 지연 허용 시간 내에 다음 리프레쉬 지시 프레임을 수신하였는지, 또 상기 제1 지연 허용 시간 내에 상기 다음의 리프레쉬 지시 프레임을 수신했을 경우에, 해당 리프레쉬 지시 프레임의 상기 다른 통신 장치로부터 자 통신 장치까지의 전송 시간이 제2 지연 허용 시간 내인지에 따라 상기 다른 통신 장치로부터 송신되는 통신 프레임에 지연이 발생하는지를 판정하는 편도 지연 검출 수단을 구비하는 것을 특징으로 한다.

이 발명에 의하면, 주기 통신 중 2개의 노드 간 교환되는 통신 프레임에, 송신하는 데이터에 더하여 지연 검출에 사용되는 타임스탬프를 격납하고, 이 주기 통신되는 통신 프레임에 격납되어 있는 타임스탬프와 통신 프레임의 수신시각으로부터 네트워크 내에서의 통신 프레임의 지연을 검출하도록 하였다. 이에 의하여, 지연 검출을 위하여 새로운 통신 프레임을 주기 통신 중 교환되는 통신 프레임 이외에 송신할 필요가 없고, 또한 통신 프레임에 포함시킬 시각 정보는 해당 통신 프레임의 송신시각만으로도 충분하며, 통신 프레임의 사이즈도 변함없기 때문에, 시퀀스 제어를 실시하는 프로그래머블 콘트롤러와 같이 소정의 처리 주기로 동작하는 장치에 적용하면, 정기 데이터 처리에 영향을 주지 않고, 통신 프레임의 지연 검출을 행할 수 있다는 효과를 가진다.

도 1은 이 발명의 실시형태 1에 의한 통신 시스템이 적용되는 네트워크의 일례를 모식적으로 나타내는 도면이다.
도 2는 PDU의 구성의 일례를 모식적으로 나타내는 도면이다.
도 3은 통신 시스템을 구성하는 통신 노드의 구성을 모식적으로 나타내는 도면이다.
도 4는 주기 통신의 개시전의 마스터국(局)과 슬레이브국과의 사이의 클락 오프셋 산출 처리에 있어서의 PDU의 교환을 나타내는 시퀀스도이다.
도 5는 주기 통신 시의 마스터국과 슬레이브국과의 사이의 클락 오프셋 산출 처리에 있어서의 PDU의 교환을 나타내는 순서도이다.
도 6은 마스터국의 클락 오프셋 산출 시, 동작 처리 순서의 일례를 나타내는 플로차트이다.
도 7은 슬레이브국의 클락 오프셋 산출 시, 동작 처리 순서의 일례를 나타내는 플로차트이다.
도 8은 실시형태 1에 의한 편도 지연 검출 처리 순서의 일례를 나타내는 플로차트이다.
도 9는 실시형태 1에 의한 마스터국에서의 왕복 지연 검출 처리 순서의 일례를 나타내는 플로차트이다.
도 10은 실시형태 1에 의한 PDU 상실 검출 처리 순서의 일례를 나타내는 플로차트이다.
도 11은 실시형태 2에 의한 슬레이브국의 PDU 송신시, 체크 코드 설정 처리 순서의 일례를 나타내는 플로차트이다.
도 12는 실시형태 2에 의한 편도 지연 검출 처리 순서의 일례를 나타내는 플로차트이다.
도 13은 마스터국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리 순서의 일례를 나타내는 플로차트이다.
도 14는 슬레이브국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리의 순서의 일례를 나타내는 플로차트이다.
도 15는 실시형태 2에 의한 상실 검출 처리 순서의 일례를 나타내는 플로차트이다.
도 16은 마스터국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리의 순서의 일례를 나타내는 플로차트이다.
도 17은 슬레이브국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리의 순서의 일례를 나타내는 플로차트이다.

이하에, 첨부 도면을 참조하여 이 발명에 관한 통신 장치 및 지연 검출 방법의 바람직한 실시형태를 상세히 설명한다. 또한, 이러한 실시형태에 의하여 이 발명이 한정되는 것은 아니다.

실시형태 1.

도 1은 이 발명의 실시형태 1에 의한 통신 시스템이 적용되는 네트워크의 일례를 모식적으로 나타내는 도면이다. 이 도면에 나타나는 것과 같이, 통신 시스템은 2개의 노드 1, 2가 이서넷(등록상표) 등의 전송로(3)를 통하여 접속된 구성을 가지고 있다. 노드 1은 노드 2에 대한 클락 오프셋의 산출 지시 등의 기능을 가지는 마스터 지연 상실 검지(檢知) 수단(14)을 가지고 있으며, 노드 2는 노드 1의 마스터 지연 상실 검지 수단(14)으로부터의 지시에 따라서 클락 오프셋의 산출 처리 등을 실시하는 슬레이브 지연 상실 검지 수단(24)을 가진다.

이 실시형태 1에서는 통신은 미리 결정되어 있는 마스터 지연 상실 검지 수단(14)과 슬레이브 지연 상실 검지 수단을 가지는 페어의 노드 1, 2 사이에서 행해진다. 즉, 노드 1은 주기적인 통신을 실시하고 있을 때, 페어의 대상인 노드 2에 대하여, 소정의 주기로 클락 오프셋의 측정／산출을 지시하고, 노드 2는 주기적인 통신을 실시하고 있을 때, 페어의 대상인 노드 1로부터의 지시에 따라서 클락 오프셋을 산출하기 위한 측정 및 클락 오프셋의 산출을 실시하는 기능을 가진다. 또, 노드 1의 마스터 지연 상실 검지 수단(14)과 노드 2의 슬레이브 지연 상실 검지 수단(24)은 주기 통신 중에서의 통신 프레임의 지연이나 상실을 주기 통신에서 이용되는 통신 프레임을 이용하여 검지하는 기능도 한다.

이하에서는 클락 오프셋의 산출을 지시하는 노드 1을 마스터국으로 하고, 마스터국(1)로부터의 지시에 기초하여 클락 오프셋의 산출 처리를 실시하는 노드 2를 슬레이브국으로 한다.

또한, 도 1의 예에서는 2개의 노드 1, 2가 네트워크에 접속되는 경우를 나타내고 있으나, 3개 이상의 노드가 네트워크에 접속되어도 좋다. 또, 1개의 노드가 복수의 지연 상실 검지 수단을 구비하고, 각각의 지연 상실 검지 수단과 페어가 되는 지연 상실 검지 수단을 가지는 복수의 노드와 통신이 실시되도록 하여도 좋다. 예를 들어, 제1 노드(마스터국)(1)가 제1과 제2 마스터 지연 상실 검지 수단을 가지고, 제1 마스터 지연 상실 검지 수단이 제2 노드(슬레이브국)(2)의 슬레이브 지연 상실 검지 수단과 페어를 구성하고, 제2 마스터 지연 상실 검지 수단이 제3의 노드(슬레이브국)의 슬레이브 지연 상실 검지 수단과 페어를 구성하도록 하여 통신을 실시할 수 있다.

여기서, 이 통신 시스템에서 교환되는 통신 프레임의 데이터부에 격납되는 프로토콜·데이터·유닛(이하, PDU 라 한다)의 구성에 대하여 설명한다. 도 2는 PDU의 구성의 일례를 모식적으로 나타내는 도면이다. PDU(30)는 헤더부(Header)(31)와, 데이터부(Data)(32)와, 트레일러부(Trailer)(33)를 포함한다.

헤더부(31)은 PDU(30)의 헤더 정보를 가지고, CTRL(311), CID(312), TS(313) 및 OBL(314)를 포함한다. CTRL(311)는 PDU(30)의 종별(種別)을 나타내는 종별 정보, 요구／응답을 나타내는 비트를 포함한 요구／응답 정보, 오프셋 산출에 이용되는 PDU(30)의 관련성을 나타내는 비트를 포함하는 PDU 관련성 정보를 포함한다.

PDU(30)의 종별로서 실시형태 1에서는 리프레쉬 처리의 준비 완료와 오프셋 계측의 통지를 실시하는 RefreshReady, 리프레쉬 처리와 오프셋 계측의 통지를 실시하는 RefreshMO, 리프레쉬 처리와 오프셋 생성의 통지를 실시하는 RefreshGO, 리프레쉬 처리의 통지를 실시하는 Refresh의 4 종류가 사용된다.

요구／응답 정보는 종별 정보로 나타낸 PDU(30)가 요구되는지, 그에 대한 응답인지를 나타내기 위한 비트이며, 요구와 응답은 각각 비트를 반전한 관계가 되도록 결정해 둔다.

PDU 관련성 정보는 초기 상태로부터, 오프셋 산출을 실시할 때 마다 반전하여, 오프셋 산출에 사용하는 PDU(30)의 조를 특정하기 위하여 사용된다. 즉, 1회의 오프셋의 산출 처리 동안 주고 받는 RefreshMO 또는 RefreshReady(계측 지시)와 RefreshGO(산출 지시)의 PDU(30)에 관하여는, PDU 관련성 정보는 동일한 비트(값)를 가지고, 다음의 오프셋의 산출 처리 동안 주고 받는 RefreshMO와 RefreshGO의 PDU(30)는 전회의 PDU 관련성 정보를 반전시킨 것이 된다. 예를 들어, 마스터국(1)으로부터 나오는 RefreshReady 요구, 슬레이브국(2)으로부터 나오는 RefreshReady 응답, 마스터국(1)로부터 나오는 RefreshGO 요구, 슬레이브국(2)으로부터 나오는 RefreshGO 응답의 일련의 처리에 관하여, PDU 관련성 정보는 동일한 비트(값), 예를 들어 ‘0’이 된다. 또, 그 다음에 마스터국(1)으로부터 나오는 RefreshMO 요구, 슬레이브국(2)으로부터 나오는 RefreshMO 응답, 마스터국(1)으로부터 나오는 RefreshGO 요구, 슬레이브국(2)으로부터 나오는 RefreshGO 응답의 일련의 처리에 관하여, PDU 관련성 정보는 동일한 비트이며, 또한 전회의 PDU 관련성 정보와는 다른 비트, 여기에서는 ‘1’이 된다. 이에 더하여, 그 다음에 마스터국(1)으로부터 나오는 RefreshMO 요구, 슬레이브국(2)으로부터 나오는 RefreshMO 응답, 마스터국(1)으로부터 나오는 RefreshGO 요구, 슬레이브국(2)으로부터 나오는 RefreshGO 응답의 일련의 처리에 관하여, PDU 관련성 정보는 동일한 비트이며, 또한 전회의 PDU 관련성 정보와는 다른 비트, 여기에서는 ‘0’이 된다. 이와 같이 하여, PDU 관련성 정보가 설정된다.

CID(312)는 PDU(30)를 통신을 실시하는 페어인 마스터국(1)의 마스터 지연 상실 검지 수단(14)과 슬레이브국(2)의 슬레이브 지연 상실 검지 수단(24)을 이어주는 식별 정보이다. CID(312)에 격납되는 식별 정보는 통신을 실시하는 마스터 지연 상실 검지 수단(14) 및 슬레이브 지연 상실 검지 수단(24)의 페어 마다 다르며, 네트워크 내에서 하나의 의미가 되도록 생성된다. CID(312)에 격납하는 식별 정보의 생성 규칙의 일례로서 마스터국(1)의 주소와 슬레이브국(2)의 주소를 연접 하는 방법을 예시할 수 있다. 그러나, 마스터국(1)에 제2 마스터 지연 상실 검지 수단을 마련하고, 슬레이브국(2)에 제2 슬레이브 지연 상실 검지 수단을 마련하여, 제2 마스터 지연 상실 검지 수단과 제2 슬레이브 지연 상실 검지 수단을 제2 의 페어로서 마스터국(1)과 슬레이브국(2) 사이에 제2의 통신을 실시하는 경우에는, 상기의 식별 정보의 생성 규칙에는 중복이 발생해 버린다. 여기서, 제2의 페어가 통신을 실시하는 경우에 이용되는 식별 정보의 생성 규칙으로서, 상기의 식별 정보 생성 규칙에서의 연접 순서를 역전하여, 슬레이브국(2)의 주소와 마스터국(1)의 주소를 연접 하는 방법을 예시할 수 있다.

TS(313)는 PDU(30)의 송신 타이밍에 관한 타임스탬프를 격납하는 영역이다. 구체적으로는 주기 통신 중에는 마스터 지연 상실 검지 수단(14) 또는 슬레이브 지연 상실 검지 수단(24)이 PDU(30)를 송신하는 타이밍의 타임스탬프를 격납한다. 또, 주기 통신 중 이외에는 마스터 지연 상실 검지 수단(14)에 의하여 요구를 나타내는 PDU(30)가 송신되는 타이밍의 타임스탬프를 격납하고, 마스터 지연 상실 검지 수단(14)으로부터의 요구에 대한 응답을 나타내는 PDU(30)가 슬레이브 지연 상실 검지 수단(24)에 의하여 송신될 때, 그 응답에 대응하는 요구를 나타내는 PDU(30)의 TS(313)에 격납되어 있던 값(즉, 응답에 대응하는 요구의 송신 타이밍을 나타내는 타임스탬프)을 격납한다. 한편, 주기 통신에서 송신되는 PDU(30)의 주된 종별은 RefreshMO, RefreshGO, Refresh이다.

OBL(314)는 클락의 오프셋을 산출할 때에 사용하는 정보를 격납하는 영역이다. 구체적으로는 CTRL(311)의 종별 정보가 RefreshGO이고, 요구／응답 정보가 요구인 경우, 즉 PDU(30)가 RefreshGO 요구인 경우에, RefreshGO 요구를 생성하는 기초가 되는 RefreshReady 응답 또는 RefreshMO 응답의 수신 타이밍을 나타내는 타임스탬프의 값이 격납된다.

데이터부(32)는 주기 통신되는 데이터 등의 데이터 격납 영역이다. 또한, 트레일러부(33)는 PDU(30)의 파손을 검지할 때 사용되는 체크 코드의 격납 영역이다. 체크 코드로서 CRC(Cyclic Redundancy Check) 순회 중복 코드 등을 사용할 수 있다.

이상과 같이, TS(313)는 마스터국(1)으로부터 슬레이브국(2)에 또는 슬레이브국(2)으로부터 마스터국(1)에 송신되는 PDU(30)의 지연／상실의 검지에 이용되는 해당 PDU(30)의 송신시각을 격납한다. 그러나, 이 실시형태 1에서는 이 TS(313)에 더하여, 클락 오프셋의 산출에 필요한 마스터국(1)에서의 PDU(30)의 수신시각을 격납하는 OBL(314)을 마련함으로써, 슬레이브국(2) 측에서 마스터국(1)을 기준으로 한 클락 오프셋의 산출이 가능한 구성을 하고 있다. 한편, 이러한 정보를 이용한 지연／상실 검지 처리나 클락 오프셋의 산출 처리에 대하여 후술 한다.

도 3은 통신 시스템을 구성하는 통신 노드의 구성을 모식적으로 나타낸 도면이며, (a)는 마스터국의 구성을 모식적으로 나타내는 블럭도이고, (b)는 슬레이브국의 구성을 모식적으로 나타내는 블럭도이다.

마스터국(1)은 도 3(a)에 나타낸 바와 같이, 클락(11)과, 송신 데이터 격납부(12)와, 수신 데이터 격납부(13)와, 마스터 지연 상실 검지 수단(14)과, 프레임 송신부(15)와, 프레임 수신부(16)를 구비한다.

클락(11)은 마스터국(1)이 사용하는 시각 정보를 생성한다. 송신 데이터 격납부(12)는, 예를 들어 주기 통신에서 다른 노드에 송신하는 주기 송신 데이터를 격납하고, 수신 데이터 격납부(13)는, 예를 들어 주기 통신에서 수신한 PDU의 데이터부에 격납되어 있는 데이터(주기 수신 데이터)를 격납한다. 송신 데이터 격납부(12)에 격납되는 주기 송신 데이터는 자(自)장치에 접속되는 도시하지 않은 처리 장치에 의하여 실행된다. 다른 노드(슬레이브국(2))에 접속되는 도시하지 않은 입출력 기기 등에 설정하는 값의 연산에 이용된다. 또, 수신 데이터 격납부(13)에 격납되는 주기 수신 데이터는 다른 노드에 접속되는 입출력 기기로부터의 출력치 등이며, 처리 장치에서의 연산에 사용된다.

마스터 지연 상실 검지 수단(14)은 상대 노드(슬레이브국(2))와 사이에서 주고받을 PDU를 생성함과 동시에, 주기 통신되는 PDU를 이용하여 PDU의 지연이나 상실을 검지하는 기능을 가진다. 또, 슬레이브국(2)의 클락 오프셋의 산출에 필요한 정보를 PDU에 격납하여 송신하고, 슬레이브국(2)에 대하여 클락 오프셋의 측정／산출을 지시하는 기능을 가진다.

프레임 송신부(15)는 마스터 지연 상실 검지 수단(14)에 의하여 생성된 PDU를, 이서넷(등록상표) 프레임 등의 통신 프레임의 데이터부에 격납하여 네트워크로 송출한다. 또, 프레임 수신부(16)은 네트워크 상에 흐르는 이서넷(등록상표) 프레임 등의 통신 프레임의 헤더를 참조하여 자노드 앞으로의 통신 프레임을 수신하고, 데이터부에 격납되어 있는 PDU를 추출한다.

여기서, 마스터 지연 상실 검지 수단(14)의 한층 더 상세한 구성에 대하여 설명한다. 마스터 지연 상실 검지 수단(14)는 커넥션(connection) 확립 요구부(141)와, 타임스탬프 생성부(142)와, 프레임 처리부(143)와, 타임스탬프 기억부(144)와, 편도 지연 검출부(145)와, 왕복 지연 검출부(146)와, 상실 검출부(147)를 가진다.

커넥션 확립 요구부(141)는 페어가 되는 노드(슬레이브국(2)) 사이에서 커넥션 확립 처리를 실시한다.

타임스탬프 생성부(142)는 프레임 처리부(143)에 의하여 송신(생성)되는 PDU의 클락(11)을 기준으로 한 송신시 시각인 타임스탬프를 생성하여 프레임 처리부(143)에 건네준다. 또, 다른 노드로부터 PDU를 수신한 시점에서도 타임스탬프를 생성한다.

프레임 처리부(143)는 처리 상황에 따라 슬레이브국(2)에 송신하는 PDU를 생성하는 기능을 가진다. 예를 들어, 커넥션 확립 처리가 완료된 경우에는 RefreshReady 요구를 생성한다. 또, RefreshReady 응답 또는 RefreshMO 응답을 수신하여, 송신 데이터 격납부(12) 내에 주기 송신 데이터가 있는 경우에는 RefreshGO 요구를 생성한다. 게다가 RefreshGO 응답을 수신하고, 송신 데이터 격납부(12) 내에 주기 송신 데이터가 있는 경우에는 RefreshMO 요구를 생성한다. 그리고, 주기 통신 중 그 외의 경우에는 Refresh 요구를 생성한다.

이러한 경우에 있어서, 프레임 처리부(143)는 송신 데이터 격납부(12) 내에 격납되어 있는 주기 송신 데이터를 데이터부(32)에 격납하거나, 타임스탬프 생성부(142)로부터 건네받은 타임스탬프를 각 PDU의 TS에 격납하는 등, 소정의 정보를 각 격납 영역에 격납한다. 또, RefreshGO 요구를 생성하는 경우에는 RefreshGO 요구를 생성하는 기초가 되는 RefreshReady 응답 또는 RefreshMO 응답의 수신시의 타임스탬프를 OBL에 격납한다.

아울러, 프레임 처리부(143)는 수신한 PDU의 데이터부에 격납되어 있는 데이터를 취득하여 수신 데이터 격납부(13)에 격납하거나 TS로부터 타임스탬프를 읽어내어 PDU 송신시각으로서 타임스탬프 기억부(144)에 유지하거나 하여, 각 처리부에서 필요한 정보를 추출하는 기능도 가진다.

타임스탬프 기억부(144)는 수신한 PDU의 TS에 격납되어 있는 값과, 소정의 PDU를 수신하였을 때 타임스탬프 생성부에서 생성된 타임스탬프를 기억한다. 여기서는 지연 검출용 및 클락 오프셋 산출용으로서, 수신한 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납되어 있는 값을 PDU 송신시각 T_snd로서 기억하고, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 수신시에 타임스탬프 생성부(142)에 의하여 생성된 타임스탬프를 PDU 수신시각 T_rcv로서 기억한다. 또, 상실 검출용으로서 RefreshReady 응답, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납되어 있는 값을 전회(前回) PDU 송신시각 T_psnd로서 기억하고, 상기 PDU의 직후에 수신하는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납되어 있는 값을, 금회(今回) PDU 송신시각 T_nsnd로서 기억한다.

편도 지연 검출부(145)는 슬레이브국(2)으로부터 수취하는 PDU를 이용하여, PDU의 지연 발생을 검지한다. 여기에서는 PDU를 주기적으로 수신하고 있는지 여부와, 상대 노드로부터 자신의 노드까지 PDU가 도달하는데 걸리는 시간에 의하여 지연 판정을 실시한다. 구체적으로는 주기 통신의 개시와 동시에, 또는 전회 PDU의 수신시에 타이머를 기동시켜, 소정의 시간(제1 지연 허용 시간 r_interval) 내에 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신하지 않은 경우, 허용 지연 초과로 판정한다. 또, 소정의 시간 내에 Refresh 요구, RefreshMO 응답, RefreshGO 응답을 수신하였을 경우에도, 타임스탬프 기억부(144) 중 PDU 송신시각 T_snd와 PDU 수신시각 T_rcv를 이용하여, 다음의 식(1) 에 의하여 허용 지연 초과를 판정한다. 여기서, 제2 지연 허용 시간을 d_allowed로 하여, (1) 식을 만족시키는 경우에는 지연은 발생하지 않고, (1) 식을 만족시키지 않는 경우에는 지연이 발생한다고 판정한다. 또한, 제1 지연 허용 시간 r_interval과 제2 지연 허용 시간 d_allowed란, 동일한 값으로 설정되어 있어도 좋고, 다른 값으로 설정되어 있어도 무방하다.

T_rcv－T_snd＜d_allowed···(1)

왕복 지연 검출부(146)는 슬레이브국(2) 사이의 요구 응답 시퀀스로서, 왕복 지연이 허용 지연 이내인지 여부를 검출한다. 구체적으로는 요구 응답 시퀀스 중 요구 PDU를 송신하면 타이머를 기동하고, 소정의 시간(왕복 지연 허가 시간 rtt_allowed) 내에 요구에 대한 응답 PDU를 수신하고 있지 않는 경우에 허용 지연 초과로 판정한다. 요구 응답 시퀀스란, 요구를 나타내는 PDU를 슬레이브국(2)에 송신하면, 그 응답을 나타내는 PDU가 슬레이브국(2)으로부터 반환되는 처리를 말하며, 예를 들어 오프셋 산출 전의 요구 응답 시퀀스, 오프셋 산출에 사용하는 RefreshReady 요구와 응답, RefreshMO 요구와 응답, RefreshGO 요구와 응답, 주기 통신 이외의 통신에서의 요구 응답 시퀀스를 예시할 수 있다. 여기에서는 주기 통신이 행해지고 있지 않을 때에 왕복 지연 검출부(146)에 의한 왕복 지연 검출 처리가 행해지는 것으로 한다.

또한, 왕복 지연 검출부(146)는 수신한 응답 PDU가, 송신한 요구 PDU에 대응하는 응답 PDU인 것을 확인한다. 구체적으로는 자노드가 송신한 요구 PDU가 오프셋 산출 전에 송신하는 요구 PDU, RefreshReady 요구 및 주기 통신 이외의 통신에서의 요구 PDU인 경우에는, 송신한 요구 PDU의 TS와 수신한 응답 PDU의 TS가 일치하는지를 확인한다. 또한, 자노드가 송신한 요구 PDU가 RefreshMO 요구 및 RefreshGO 요구인 경우에는, 송신한 요구 PDU의 CTRL중 PDU 관련성 정보와, 상대 노드로부터 받는 응답 PDU의 CTRL중 PDU 관련성 정보가 일치하는지를 비교한다. 그리고, 양자가 일치하는 경우에, 수신한 응답 PDU가, 송신한 요구 PDU에 대응하는 응답 PDU인 것을 확인하고 있다.

상실 검출부(147)은 네트워크 상에서의 PDU의 상실을 검출한다. 구체적으로는 타임스탬프 기억부 중 전회 PDU 송신시각 T_psnd와 금회 PDU 송신시각 T_nsnd를 이용하여, 다음의 식(2) 에 의하여 PDU의 상실을 판정한다. 여기서, 허용 수신 간격을 의미하는 상실 평가 시간을 trns_interval로 하여 (2) 식을 만족시키는 경우에는 상실은 발생하지 않고, (2) 식을 만족시키지 않는 경우에는 상실이 발생한다고 판정한다.

T_psnd－T_nsnd＜trns_interval···(2)

또, 상실 검출부(147)는 (2) 식에 의한 판정으로써 상실 없음을 판정하였을 경우에는, 타임스탬프 기억부(144) 중 금회 PDU 송신시각 값T_nsnd를, 새로운 전회 PDU 송신시각 T_psnd로 설정하여, 금회 PDU 송신시각의 값을 삭제하는 처리를 실시한다. 이것에 의하여, 주기적으로 수신하는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답에 대하여, 상실 검출 처리를 실시할 수 있다.

슬레이브국(2)은 도 3(b)에 나타난 바와 같이, 클락(21)과, 송신 데이터 격납부(22)와, 수신 데이터 격납부(23)와, 슬레이브 지연 상실 검지 수단(24)과, 프레임 송신부(25)와, 프레임 수신부(26)를 구비한다. 여기서, 클락(21), 송신 데이터 격납부(22), 수신 데이터 격납부(23), 프레임 송신부(25) 및 프레임 수신부(26)는 마스터국(1)의 것과 같은 기능을 가지므로, 그 설명을 생략 한다.

슬레이브 지연 상실 검지 수단(24)은 마스터국(1) 사이에 주고 받을 PDU를 생성함과 동시에, 주기 통신되는 PDU를 이용하여 PDU의 지연이나 상실을 검지하는 기능을 가진다. 또, 상대 노드로부터 클락 오프셋의 산출에 필요한 정보를 PDU로부터 취득하여 클락 오프셋을 산출하는 기능도 가진다. 이와 같은 기능을 가지는 슬레이브 지연 상실 검지 수단(24)은 커넥션 확립 응답부(241)와, 클락 오프셋 기억부(242)와, 타임스탬프 생성부(243)와, 프레임 처리부(244)와, 타임스탬프 기억부(245)와, 클락 오프셋 산출부(246)와, 편도 지연 검출부(247)와, 상실 검출부(248)를 가진다.

커넥션 확립 응답부(241)은 페어가 되는 마스터국(1) 사이에서 커넥션 확립 처리를 실시한다. 클락 오프셋 기억부(242)는 마스터국(1)의 클락(11)을 기준으로 한 슬레이브국(2)의 클락(21)의 차이 값인 클락 오프셋을 기억한다.

타임스탬프 생성부(243)는 프레임 처리부(244)에 의하여 송신(생성)되는 PDU에 관하여 마스터국(1)의 클락(11)을 기준으로 한 송신시각인 타임스탬프를 생성하여 프레임 처리부(244)에 건네준다. 또, 다른 노드로부터 PDU를 수신한 시점에서도 타임스탬프를 생성한다. 타임스탬프 생성부(243)는 클락(21)으로부터 얻어지는 시각(값)과 클락 오프셋 기억부(242) 중 클락 오프셋과의 합에 기초하여, 타임스탬프를 생성한다.

프레임 처리부(244)는 처리 상황에 따라 페어가 되는 마스터국(1)에 송신하는 PDU를 생성하는 기능을 가진다. 예를 들어, RefreshReady 요구, RefreshMO 요구 및 RefreshGO 요구를 수신하고, 송신 데이터 격납부(22)에 주기 송신 데이터가 격납되어 있는 경우에는 각각 RefreshReady 응답, RefreshMO 응답 및 RefreshGO 응답을 생성한다. 또, 주기 통신 중 상기 PDU를 수신하지 않고 전회 PDU를 수신하고 나서 소정의 시간이 경과하는 경우에는 Refresh 요구를 생성한다.

이러한 경우에, 프레임 처리부(244)는 송신 데이터 격납부(22) 내에 격납되어 있는 주기 송신 데이터를 PDU의 데이터부에 격납하거나, 주기 통신 중에 타임스탬프 생성부(243)로부터 건네받은 타임스탬프를 TS에 격납하거나, 주기 통신 이외의 경우에 수신한 PDU의 TS에 격납되어 있는 값을, 수신 PDU에 대한 응답 PDU의 TS에 격납하는 등 소정의 정보를 각 격납 영역에 격납한다.

또, 프레임 처리부(244)는 수신한 PDU의 데이터부에 격납되어 있는 데이터를 취득하여 수신 데이터 격납부(23)에 격납하거나, TS로부터 타임스탬프를 읽어내어 PDU 송신시각으로서 타임스탬프 기억부(245)에 격납하거나 하여, 수신한 PDU로부터 각 처리부에서 필요한 정보를 추출하는 기능도 가진다.

타임스탬프 기억부(245)는 수신한 PDU의 TS에 격납되어 있는 값과, 소정의 종류의 PDU를 수신하였을 때에 타임스탬프 생성부(243)에서 생성된 타임스탬프를 기억한다. 여기서는 지연 검출용으로서 수신한 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 TS에 격납되어 있는 값을 PDU 송신시각 T_snd로서 기억하고, Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구 수신시의 타임스탬프를 PDU 수신시각 T_rcv로서 기억한다. 또한, 상실 검출용으로서 RefreshReady 요구, Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 TS에 격납되어 있는 값을, 전회 PDU 송신시각 T_psnd로서 기억하고, 상기 PDU의 직후에 수신하는 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 TS에 격납되어 있는 값을, 금회 PDU 송신시각 T_nsnd로서 기억한다.

게다가 클락 오프셋 산출용으로서 마스터국(1)로부터 수신한 오프셋 측정 지시를 포함하는 PDU중의 TS에 격납되어 있는 값을 측정용 PDU 마스터 송신시각 Tm_snd로서 기억하고, 오프셋 측정 지시를 포함하는 PDU를 수신했을 때에 타임스탬프 생성부(243)로부터 취득한 타임스탬프를 측정용 PDU 슬레이브 수신시각 Ts_rcv로서 기억한다. 또한, 오프셋 측정 지시를 포함하는 PDU에 대응하는 응답의 PDU를 송신하였을 때에 타임스탬프 생성부(243)로부터 취득한 타임스탬프를 측정용 PDU 슬레이브 송신시각 Ts_snd로서 기억한다. 아울러 마스터국(1)으로부터 수신한 오프셋 산출 지시를 포함하는 PDU의 OBL 내의 값을 측정용 PDU 마스터 수신시각 Tm_rcv로서 기억한다. 또한, 오프셋 측정 지시를 포함하는 PDU로서 RefreshReady 요구 또는 RefreshMO 요구를 예시할 수 있고, 오프셋 측정 지시를 포함하는 PDU에 대응하는 응답의 PDU로서 RefreshReady 응답 또는 RefreshMO 응답을 예시할 수 있으며 오프셋 산출 지시를 포함하는 PDU로서 RefreshGO 요구를 예시할 수 있다.

클락 오프셋 산출부(246)는 타임스탬프에 의한 편도 지연 측정을 실시할 때에 필요한 마스터국(1)의 클락(11)과 자노드의 클락(21) 사이의 오프셋(클락 오프셋)을 산출한다. 구체적으로는 오프셋 산출 지시를 포함하는 PDU를 수신하면, 타임스탬프 기억부(245)로부터 측정용 PDU 마스터 송신시각 Tm_snd, 측정용 PDU 슬레이브 수신시각 Ts_rcv, 측정용 PDU 슬레이브 송신시각 Ts_snd 및 측정용 PDU 마스터 수신시각 Tm_rcv로부터, 다음의 식(3)을 이용하여 클락 오프셋 ts_offset을 산출한다.

ts_offset=［Tm_rcv＋Tm_snd－(Ts_rcv＋Ts_snd)］／2···(3)

편도 지연 검출부(247)는 마스터국(1)으로부터 받아 들이는 PDU를 이용하여 PDU의 지연 발생을 검지한다. 구체적으로는 주기 통신의 개시와 동시에 또는 전회 PDU 수신시에 타이머를 기동시켜, 소정의 시간(제1 편도 지연 허용치 r_interval) 내에 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구를 수신하지 않는 경우에, 허용 지연 초과로 판정한다. 또, 소정의 시간 내에 Refresh 요구, RefreshMO 요구, RefreshGO 요구를 수신한 경우에도, 타임스탬프 기억부(245) 중 PDU 송신시각 T_snd와 PDU 수신시각 T_rcv로부터 상기(1) 식을 이용하여 허용 지연 초과를 판정한다.

상실 검출부(248)은 네트워크 상에서의 PDU의 상실을 검출한다. 구체적으로는 타임스탬프 기억부(245) 중의 전회 PDU 송신시각 T_psnd와 금회 PDU 송신시각 T_nsnd를 이용하여 상기 식(2)에 의하여 PDU의 상실을 판정한다.

이하에는, 이와 같은 구성의 통신 시스템에서의 클락 오프셋 산출 방법, 편도 지연 검출 방법, 왕복 지연 검출 방법 및 상실 검출 방법에 대하여 설명한다. 먼저, 클락 오프셋 산출 방법의 설명을 하기로 한다. 도 4는 주기 통신의 개시 전의 마스터국과 슬레이브국 사이의 클락 오프셋 산출 처리에 있어서의 PDU의 교환을 나타내는 시퀀스도이며, 도 5는 주기 통신 시 마스터국과 슬레이브국 사이의 클락 오프셋 산출 처리에 있어서의 PDU의 교환을 나타내는 시퀀스도이다.

도 4에 나타난 바와 같이, 주기 통신 개시 전에는 마스터국(1)으로부터 슬레이브국(2)에 대하여, 리프레쉬 준비 완료 통지와 오프셋 계측 지시를 포함하는 RefreshReady 요구가 나오고(SQ11), 이것에 대한 응답인 RefreshReady 응답이 슬레이브국(2)에서 나온다(SQ12). 여기서, 마스터국(1)으로부터 RefreshReady 요구가 나왔을 때의 타임스탬프 Tm_snd, 슬레이브국(2)에서 RefreshReady 요구를 수신하였을 때의 타임스탬프 Ts_rcv, 슬레이브국(2)에서 RefreshReady 응답이 나왔을 때의 타임스탬프 Ts_snd 및 마스터국(1)에서 RefreshReady 응답을 수신하였을 때의 타임스탬프 Tm_rcv가 각 노드의 타임스탬프 생성부에서 생성된다.

그 다음으로, 마스터국(1)으로부터 클락 오프셋의 산출을 지시하는 RefreshGO 요구가 송신된다(SQ13). 슬레이브국(2)은 RefreshGO 요구를 수신하면, 취득한 타임스탬프 Tm_snd, Ts_rcv, Ts_snd, Tm_rcv를 이용하여 클락 오프셋의 산출 처리를 개시한다. 또, RefreshGO 요구의 수신을 계기로, 슬레이브국(2)에서는 주기 통신이 개시된다. 슬레이브국(2)은 RefreshGO 요구에 대한 응답인 RefreshGO 응답을 송신하고(SQ14), 마스터국(1)에서는 RefreshGO 응답의 수신을 계기로 주기 통신이 개시된다.

그 후, 마스터국(1)은 소정의 시간 경과 후에 Refresh 요구를 송신하고(SQ15), 또 슬레이브국(2)에서도 소정의 시간 경과 후에 Refresh 요구를 송신한다(SQ16). 마스터국(1)에서는, RefreshGO 요구를 송신하고 나서, 다음의 Refresh 요구를 송신할 때까지의 시간이 주기 T1이 된다. 또, 슬레이브국(2)에서는, RefreshGO 응답을 송신하고 나서, 다음의 Refresh 요구를 송신할 때까지의 시간이 주기 T2가 된다.

한편, 도 5에 나타나는 바와 같이, 주기 통신 중에는 주기적으로 리프레쉬 처리를 지시하는 요구／응답이 마스터국(1) 및 슬레이브국(2)으로부터 나오고 있다(SQ31~SQ39). 또, 주기 통신이 개시되고 나서 소정의 시간 간격으로, 마스터국(1)은 클락 오프셋의 측정과 리프레쉬 처리를 지시하는 RefreshMO 요구를 송신하고(SQ32), 슬레이브국(2)은 이것에 대한 응답인 RefreshMO 응답을 송신한다(SQ37). 여기서, 마스터국(1)으로부터 RefreshMO 요구가 나왔을 때의 타임스탬프 Tm_snd, 슬레이브국(2)에서 RefreshMO 요구를 수신하였을 때의 타임스탬프 Ts_rcv, 슬레이브국(2)에서 RefreshMO 응답이 나왔을 때의 타임스탬프 Ts_snd, 마스터국(1)에서 RefreshMO 응답을 수신하였을 때의 타임스탬프 Tm_rcv가 각 노드의 타임스탬프 생성부에 의하여 생성된다.

이어서, 마스터국(1)으로부터 클락 오프셋의 산출과 리프레쉬 처리를 지시하는 RefreshGO 요구가 송신된다(SQ34). 슬레이브국(2)은 RefreshGO 요구를 수신하면, 취득한 타임스탬프 Tm_snd, Ts_rcv, Ts_snd, Tm_rcv를 이용하여 클락 오프셋의 산출 처리를 실시하고, 산출한 클락 오프셋을 새로운 클락 오프셋으로서 갱신한다. 또, 슬레이브국(2)은 RefreshGO 요구에 대한 응답인 RefreshGO 응답을 송신한다(SQ39).

이와 같이, 주기 통신 중에서는 마스터국(1)에서도 슬레이브국(2)에서도, Refresh 요구가 주기적으로 송신되지만, 클락 오프셋의 측정 지시나 산출 지시 및 이러한 지시에 대한 응답은 Refresh 요구와는 다른 타이밍으로 송신되는 것이 아니라, Refresh 요구에 포함하여 송신된다.

마스터국(1)에서는, Refresh 요구나 RefreshGO 요구, RefreshMO 요구 등의 리프레쉬 처리의 지시를 포함하는 리프레쉬 지시 PDU를 송신하고 나서, 다음의 리프레쉬 지시 PDU를 송신할 때까지의 시간이 주기 T1가 된다. 마찬가지로 슬레이브국(2)에서는, 리프레쉬 지시 PDU(Refresh 요구／RefreshGO 응답／RefreshMO 응답)를 송신하고 나서 다음의 리프레쉬 지시 PDU를 송신할 때까지의 시간이 주기 T2가 된다.

도 6은 마스터국의 클락 오프셋 산출 시 동작 처리 순서의 일례를 나타내는 플로차트이며, 도 7은 슬레이브국의 클락 오프셋 산출 시 동작 처리 순서의 일례를 나타내는 플로차트이다. 이들 플로차트에서는 마스터국(1)과 슬레이브국(2)에서의 초기화 처리와 리프레쉬 처리를 포함하여 내타내고 있다. 여기에서는 처리의 흐름에 맞추어, 도 6과 도 7을 교대로 인용하면서 처리의 흐름을 설명한다.

우선, 마스터국(1)의 커넥션 확립 요구부(141)와, 슬레이브국(2)의 커넥션 확립 응답부(241)는 마스터국(1)과 슬레이브국(2) 사이의 커넥션 확립 처리를 실시한다(도 6의 스텝 S11, 도 7의 스텝 S51). 커넥션 확립 처리에서는, 마스터국(1)의 커넥션 확립 요구부(141)는 커넥션 확립 요구를 슬레이브국(2)의 커넥션 확립 응답부(241)로 송신하고, 슬레이브국(2)의 커넥션 확립 응답부(241)로부터의 응답을 수신하며, 그 후, 마스터 지연 상실 검지 수단(14)과 슬레이브 지연 상실 검지 수단(24)에서 필요한 파라미터의 설정이나 확인을 실시한다.

커넥션 확립 처리가 완료되면, 도 6에 나타난 바와 같이, 마스터국(1)의 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하고, 슬레이브국(2)에 대하여 리프레쉬의 준비 완료의 통지와 함께 클락 오프셋의 계측을 지시하는 RefreshReady 요구를 생성한다. 이때, 수취한 타임스탬프를 RefreshReady 요구의 TS에 격납한다. 그리고, 프레임 송신부(15)는 생성된 RefreshReady 요구를 슬레이브국(2)으로 송신한다(스텝 S12). 이것은 도 4의 시퀀스에서 SQ11에 상당하고, 오프셋 산출의 개시 타이밍이 된다.

다음으로, 도 7에 나타난 바와 같이, 슬레이브국(2)의 프레임 처리부(244)는 프레임 수신부(26)에서 RefreshReady 요구를 수신하면, 타임스탬프 생성부(243)로부터 수신 타이밍의 타임스탬프를 수취하고, 수취한 타임스탬프를 측정용 PDU 슬레이브 수신시각 Ts_rcv로서 타임스탬프 기억부(245)에 격납한다. 또, 수신한 RefreshReady 요구의 TS내 값을 측정용 PDU 마스터 송신시각 Tm_snd로서 타임스탬프 기억부(245)에 격납한다(스텝 S52).

그 후, 슬레이브국(2)의 프레임 처리부(244)는 수신한 RefreshReady 요구에 대한 응답으로서 RefreshReady 요구의 TS에 격납되어 있는 값을, TS에 격납한 RefreshReady 응답을 생성한다. 그리고, 프레임 송신부(25)로부터 RefreshReady 응답을 송신한다. 이때, 프레임 처리부(244)는 RefreshReady 응답 송신시의 타임스탬프 생성부(243)로부터 수취한 타임스탬프를 측정용 PDU 슬레이브 송신시각 Ts_snd로서 타임스탬프 기억부(245)에 격납한다(스텝 S53). 이것은 도 4의 시퀀스에서 SQ12에 상당한다.

그 다음으로, 도 6에 나타난 바와 같이, 마스터국(1)의 프레임 수신부(16)는 RefreshReady 응답을 수신한다. 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 수신 타이밍의 타임스탬프를 수취하여, 일시적으로 기억하고(스텝 S13), 송신 데이터 격납부(12)에 주기 통신에서 송신하는 데이터(이하, 주기 송신 데이터라 한다)가 새로이 존재하는지 판정한다(스텝 S14). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S14에서 No인 경우)에는 송신 데이터 격납부(12)에 주기 송신 데이터가 격납될 때까지 대기 상태가 된다. 그리고, 주기 송신 데이터가 격납되면(스텝 S14에서 Yes인 경우), 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 주기 송신 데이터를 데이터부에 격납하며, 스텝 S13에서 일시적으로 기억한 RefreshReady 응답의 수신 타이밍 타임스탬프를 OBL에 격납한 RefreshGO 요구를 작성한다. 그리고, 프레임 송신부(15)로부터 RefreshGO 요구를 슬레이브국(2)으로 송신한다(스텝 S15). 이것은 도 4의 시퀀스에서 SQ13에 상당한다.

그 후, 도 7에 나타난 바와 같이, 슬레이브국(2)은 프레임 수신부(26)에서 RefreshGO 요구를 수신하면, 프레임 처리부(244)는 RefreshGO 요구의 OBL에 격납되어 있는 타임스탬프를 측정용 PDU 마스터 수신시각 Tm_rcv로서 타임스탬프 기억부(245)에 격납한다. 이어서, 클락 오프셋 산출부(246)는 RefreshGO 요구를 수신하였으므로, 타임스탬프 기억부(245)에 격납되어 있는 Tm_snd, Ts_rcv, Ts_snd, Tm_rcv로부터 상기 식(3)을 이용하여, 마스터국(1)의 클락(11)에 대한 슬레이브국(2)의 클락(21)의 클락 오프셋을 산출한다. 클락 오프셋 산출부(246)는 산출한 클락 오프셋을, 그때까지 클락 오프셋 기억부(242)에 기억되어 있던 클락 오프셋의 값에 가산한 것을 새로운 클락 오프셋으로서 클락 오프셋 기억부(242)에 기억한다(스텝 S54). 또한, 통신이 개시되기 전의 클락 오프셋은 0인 것으로 한다.

그 후, 슬레이브국(2)의 프레임 처리부(244)는 송신 데이터 격납부(22)에 주기 송신 데이터가 새로이 격납되어 있는지 여부를 판정한다(스텝 S55). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S55에서 No인 경우)에는 송신 데이터 격납부(22)에 주기 송신 데이터가 격납될 때까지 대기 상태가 된다. 그리고, 주기 송신 데이터가 격납되면(스텝 S55에서 Yes인 경우), 프레임 처리부(244)는 타임스탬프 생성부(243)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 주기 송신 데이터를 데이터부에 격납한 RefreshGO 응답을 작성한다. 그리고, 프레임 송신부(25)로부터 마스터국(1)으로 RefreshGO 응답이 송신된다(스텝 S56). 이것은 도 4의 시퀀스에서 SQ14에 상당한다.

그 다음으로, 도 6에 나타난 바와 같이, 마스터국(1)은 프레임 수신부(16)에서 RefreshGO 응답을 수신하면(스텝 S16), 프레임 처리부(143)는 송신 데이터 격납부(12)에 주기 송신 데이터가 새로이 격납되어 있는지 판정한다(스텝 S17). 주기 송신 데이터가 새로이 격납되어 있지 않은 경우(스텝 S17에서 No인 경우)에는, 송신 데이터 격납부(22)에 송신 데이터가 격납될 때까지 대기 상태가 된다. 그리고, 주기 송신 데이터가 새로이 격납되면(스텝 S17에서 Yes인 경우), 프레임 처리부(143)는 클락 오프셋 산출 타이밍인지를 판정한다(스텝 S18). 클락 오프셋 산출은 스텝 S12에서 최초의 클락 오프셋 산출을 개시한 후, 소정의 시간 간격으로 실시되므로, 클락(11)을 이용한 계측에 의하여, 전회의 클락 오프셋 산출로부터 소정의 시간이 경과하고 있는지를 판정함으로써 행해진다.

클락 오프셋 산출의 타이밍이 아닌 경우(스텝 S18에서 No인 경우)에는 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하고, 수취한 타임스탬프를 TS에 격납하며, 주기 송신 데이터를 데이터부에 격납한 Refresh 요구를 작성하여, 프레임 송신부(15)로부터 슬레이브국(2)으로 송신한다(스텝 S19). 이것은 도 4의 시퀀스에서 SQ15와, 도 5의 시퀀스에서 SQ31에 상당한다. 그리고, 스텝 S17로 처리가 되돌아간다.

한편, 스텝 S18에서 클락 오프셋 산출 타이밍이라 판정된 경우(스텝 S18에서 Yes인 경우)에는, 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(12)에 격납되어 있는 주기 송신 데이터를 데이터부에 격납한 RefreshMO 요구를 작성하여, 프레임 송신부(15)로부터 슬레이브국(2)으로 송신한다(스텝 S20). 이것은 도 5의 시퀀스에서 SQ32에 상당한다.

그 다음으로, 도 7에 나타난 바와 같이, 슬레이브국(2)은 프레임 수신부(26)에서 RefreshMO 요구를 수신하였는지를 판정한다(스텝 S57). RefreshMO 요구를 수신하지 않은 경우(스텝 S57에서 No인 경우)에는 프레임 처리부(244)는 송신 데이터 격납부(22)에 새로운 주기 송신 데이터가 격납되어 있는지를 추가로 판정한다(스텝 S58). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S58에서 No인 경우)에는, 스텝 S57로 되돌아간다. 또한, 주기 송신 데이터가 격납되어 있는 경우(스텝 S58에서 Yes인 경우)에는, 프레임 처리부(244)는 타임스탬프 생성부(243)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(22)에 격납되어 있는 주기 송신 데이터를 데이터부에 격납한 Refresh 요구를 생성하여, 프레임 송신부(25)로부터 송신하고(스텝 S59), 스텝 S57로 처리가 돌아온다. 이것은 도 4의 시퀀스에서 SQ16, 도 5의 시퀀스에서 SQ36에 상당한다.

한편, 스텝 S57에서 RefreshMO 요구를 수신한 경우(스텝 S57에서 Yes인 경우)에는, 프레임 처리부(244)는 타임스탬프 생성부(243)로부터 RefreshMO 요구의 수신 타이밍 타임스탬프를 수취하고, 수취한 타임스탬프를 측정용 PDU 슬레이브 수신시각 Ts_rcv로서 타임스탬프 기억부(245)에 격납한다. 또, RefreshMO 요구의 TS내 값을 측정용 PDU 마스터 송신시각 Tm_snd로서 타임스탬프 기억부(245)에 격납한다(스텝 S60). 그 후, 프레임 처리부(244)는 송신 데이터 격납부(22)에 새로운 주기 송신 데이터가 존재하는지 판정한다(스텝 S61). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S61에서 No인 경우)에는 송신 데이터 격납부(22)에 주기 송신 데이터가 격납될 때까지 대기 상태가 된다. 그리고, 주기 송신 데이터가 격납되면(스텝 S61에서 Yes인 경우), 프레임 처리부(244)는 타임스탬프 생성부(243)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(22) 중의 주기 송신 데이터를 데이터부에 격납한 RefreshMO 응답을 작성하여, 프레임 송신부(25)로부터 마스터국(1)으로 송신한다. 이때, 프레임 처리부(244)는 RefreshMO 응답의 TS에 격납한 타임스탬프를 측정용 PDU 슬레이브 송신시각 Ts_snd로서 타임스탬프 기억부(245)에 격납한다(스텝 S62). 이것은 도 5의 시퀀스에서 SQ37에 상당한다.

그 다음으로, 도 6에 나타난 바와 같이, 마스터국(1)은 프레임 수신부(16)에서 RefreshMO 응답을 수신하였는지 판정한다(스텝 S21). RefreshMO 응답을 수신하지 않은 경우(스텝 S21에서 No인 경우)에는, 프레임 처리부(143)는 송신 데이터 격납부(22)에 새로운 주기 송신 데이터가 격납되어 있는지를 추가로 판정한다(스텝 S22). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S22에서 No인 경우)에는, 스텝 S21로 되돌아간다. 또한, 주기 송신 데이터가 격납되어 있는 경우(스텝 S22에서 Yes인 경우)에는, 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(22) 중의 주기 송신 데이터를 데이터부에 격납한 Refresh 요구를 작성하여, 프레임 송신부(15)로부터 슬레이브국(2)으로 송신하고(스텝 S23), 스텝 S21으로 처리가 되돌아간다. 이것은 도 5의 시퀀스에서 SQ33에 상당한다.

한편, 스텝 S21에서, RefreshMO 응답을 수신한 경우(스텝 S21에서 Yes인 경우)에는, 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 RefreshMO 응답의 수신 타이밍의 타임스탬프 Tm_rcv를 수취하여, 일시적으로 기억한 다음, 송신 데이터 격납부(22)에 새로운 주기 송신 데이터가 격납되어 있는지를 추가로 판정한다(스텝 S24). 주기 송신 데이터가 새로이 격납되어 있지 않은 경우(스텝 S24에서 No인 경우)에는, 송신 데이터 격납부(12)에 송신 데이터가 격납될 때까지 대기 상태가 된다. 그리고, 주기 송신 데이터가 새로이 격납되면(스텝 S24에서 Yes인 경우), 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(22) 중의 주기 송신 데이터를 데이터부에 격납하며, 스텝 S24에서 일시적으로 기억한 RefreshMO 응답의 수신 타이밍 타임스탬프 Tm_rcv를 OBL에 격납한 RefreshGO 요구를 생성하여, 프레임 송신부(15)로부터 슬레이브국(2)으로 송신한다(스텝 S25). 이것은 도 5의 시퀀스에서 SQ34에 상당한다.

그 다음으로, 도 7에 나타난 바와 같이, 슬레이브국(2)은 프레임 수신부(26)에서 RefreshGO 요구를 수신하였는지 판정한다(스텝 S63). RefreshGO 요구를 수신하지 않은 경우(스텝 S63에서 No인 경우)에는, 프레임 처리부(244)는 송신 데이터 격납부(22)에 새로운 주기 송신 데이터가 격납되어 있는지 판정한다(스텝 S64). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S64에서 No인 경우)에는, 스텝 S63로 되돌아간다. 또한, 주기 송신 데이터가 격납되어 있는 경우(스텝 S64에서 Yes인 경우)에는, 프레임 처리부(244)는 타임스탬프 생성부(243)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(22) 중의 주기 송신 데이터를 데이터부에 격납한 Refresh 요구를 생성하여, 프레임 송신부(25)로부터 송신한다(스텝 S65). 이것은 도 5의 시퀀스에서 SQ38에 상당한다.

한편, 스텝 S63에서 RefreshGO 요구를 수신한 경우(스텝 S63에서 Yes인 경우)에는, 프레임 처리부(244)는 수신한 RefreshGO 요구의 OBL에 격납되어 있는 값을 측정용 PDU 마스터 수신시각 Tm_rcv로서 타임스탬프 기억부(245)에 격납한다. 그 후, 클락 오프셋 산출부(246)는 RefreshGO 요구를 수신하였으므로, 타임스탬프 기억부(245)에 격납되어 있는 Tm_snd, Ts_rcv, Ts_snd, Tm_rcv로부터 상기 식(3)을 이용하여, 마스터국(1)의 클락(11)에 대한 슬레이브국(2)의 클락(21)의 클락 오프셋을 산출한다. 그리고, 클락 오프셋 산출부(246)는 산출한 클락 오프셋을, 그때까지 클락 오프셋 기억부(242)에 기억되어 있던 클락 오프셋의 값에 가산하여, 이를 새로운 클락 오프셋으로서 클락 오프셋 기억부(242)에 기억한다(스텝 S66).

그 후, 슬레이브국(2)의 프레임 처리부(244)는 주기 송신 데이터가 송신 데이터 격납부(22)에 새로이 격납되어 있는지를 판정한다(스텝 S67). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S67에서 No인 경우)에는 송신 데이터 격납부(22)에 주기 송신 데이터가 격납될 때까지 대기 상태가 된다. 그리고, 주기 송신 데이터가 격납되면(스텝 S67에서 Yes인 경우), 프레임 처리부(244)는 타임스탬프 생성부(243)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(22) 중의 주기 송신 데이터를 데이터부에 격납한 RefreshGO 응답을 작성하여, 프레임 송신부(25)로부터 송신한다(스텝 S68). 그 후, 스텝 S57로 되돌아간다. 이것은 도 5의 시퀀스에서 SQ39에 상당한다.

그 다음으로, 도 6에 나타난 바와 같이, 마스터국(1)은 프레임 수신부(16)에서 RefreshGO 응답의 수신을 판정하고(스텝 S26), RefreshGO 응답을 수신한 경우(스텝 S26에서 Yes인 경우)에는 스텝 S17로 돌아가, 상기한 처리를 반복하여 실행한다. 또, RefreshGO 응답을 수신하지 않은 경우(스텝 S26에서 No인 경우)에는, 프레임 처리부(143)는 송신 데이터 격납부(12)에 주기 송신 데이터가 새로이 격납되어 있는지를 판정한다(스텝 S27). 주기 송신 데이터가 격납되어 있지 않은 경우(스텝 S27에서 No인 경우)에는 스텝 S26으로 되돌아간다. 또한, 주기 송신 데이터가 격납되어 있는 경우(스텝 S27에서 Yes인 경우)에는, 프레임 처리부(143)는 타임스탬프 생성부(142)로부터 송신 타이밍의 타임스탬프를 수취하여, 수취한 타임스탬프를 TS에 격납하고, 송신 데이터 격납부(12) 중의 주기 송신 데이터를 데이터부에 격납한 Refresh 요구를 생성하며, 프레임 송신부(15)에서 생성한 Refresh 요구를 송신하고(스텝 S28), 스텝 S26로 처리가 되돌아간다. 이것은 도 5의 시퀀스에서 SQ35에 상당한다.

이상과 같이 하여, 마스터국(1)과 슬레이브국(2) 사이에서의 주기 통신 중에 교환되는 리프레쉬 처리의 지시를 포함하는 주기 통신 프레임에, 클락 오프셋의 측정 지시나 산출 지시, 오프셋 생성 정보를 포함시킴으로써, 주기 통신 중에 클락 오프셋의 산출을 실시하는 것이 가능해진다.

다음으로, 지연 검출 처리에 대하여 설명한다. 이 실시형태 1에서는 지연 검출 처리로서, 마스터국(1)에서는 슬레이브국(2)으로부터 송신되는 PDU를 이용한 편도 지연 검출 처리와, 요구 응답 시퀀스에서 교환되는 PDU를 이용한 왕복 지연 검출 처리를 실시하고, 슬레이브국(2)에서는 편도 지연 검출 처리를 실시하도록 하고 있다.

도 8은 실시형태 1에 의한 편도 지연 검출 처리 순서의 일례를 나타내는 플로차트이다. 먼저, 마스터국(1)에서의 편도 지연 검출 처리에 대하여 설명한다. 슬레이브국(2)과의 사이에서 주기 통신의 개시를 계기로, 마스터국(1)의 편도 지연 검출부(145)는 클락(11)을 이용하여 타이머를 기동한다(스텝 S71). 또한, 마스터국(1)에서의 주기 통신의 개시는 도 4의 SQ14의 RefreshGO 응답을 슬레이브국(2)으로부터 수신한 타이밍이다.

그 다음으로, 프레임 수신부(16)에서 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신하였는지를 판정하여(스텝 S72), 수신하지 않은 경우(스텝 S72에서 No인 경우)에는 타이머 기동으로부터 소정의 기간(제1 지연 허용 시간) r_interval이 경과하였는지를 판정한다(스텝 S73). 소정의 기간이 경과하지 않은 경우(스텝 S73에서 No인 경우)에는 스텝 S72로 되돌아간다. 또, 소정의 기간이 경과한 경우(스텝 S73에서 Yes인 경우)에는 허용하는 지연을 초과하였다고 판정한다(스텝 S77). 허용 지연 초과로 판정된 경우에는 커넥션을 절단하여 통신을 정지시키는 등 하여, 처리가 종료된다.

한편, 스텝 S72에서 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답 중 어느 하나를 수신한 경우(스텝 S72에서 Yes인 경우)에는, 편도 지연 검출부(145)는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 수신 타이밍의 타임스탬프를 타임스탬프 생성부(142)로부터 수취하여, 타임스탬프 기억부(144)에 그 타임스탬프를 PDU 수신시각 T_rcv로서 기억한다(스텝 S74). 또, 수신한 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납된 값을 PDU 송신시각 T_snd로서 타임스탬프 기억부(144)에 격납한다(스텝 S75).

그 다음으로, 편도 지연 검출부(145)는 스텝 S74, S75에서 타임스탬프 기억부(144)에 격납한 PDU 수신시각 T_rcv와 PDU 송신시각 T_snd와의 차이, 즉 리프레쉬 지시 PDU가 슬레이브국(2)으로부터 송신되어 마스터국(1)에 도달하는 시간이 미리 설정된 제2 지연 허용 시간 d_allowed보다 작은지를 판정한다(스텝 S76).

판정 결과, PDU 수신시각 T_rcv와 PDU 송신시각 T_snd와의 차이가 제2 지연 허용 시간 d_allowed 이상인 경우(스텝 S76에서 No인 경우)에는, 허용 지연 초과로 판정하여(스텝 S77) 처리가 종료된다. 또, PDU 수신시각 T_rcv와 PDU 송신시각 T_snd와의 차가 제2 지연 허용 시간 d_allowed보다 작은 경우(스텝 S76에서 Yes인 경우)에는, 허용 지연 내로 판정하여(스텝 S78) 타이머를 재기동하고(스텝 S79), 스텝 S72로 되돌아간다. 이상과 같이 하여, 마스터국(1)에서의 편도 지연 검출 처리가 실시된다.

다음으로, 슬레이브국(2)에서의 편도 지연 검출 처리에 대하여 설명한다. 슬레이브국(2)에서의 편도 지연 검출 처리도 기본적으로 마스터국(1)에서의 편도 지연 검출 처리와 마찬가지이나, 다음과 같은 점이 마스터국(1)의 경우와 다르다. 스텝 S71에서 타이머를 기동하는 타이밍인 주기 통신의 개시는 도 4의 SQ43의 RefreshGO 요구를 마스터국(1)으로부터 수신한 타이밍이다. 또한, 스텝 S72에서는 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구를 수신하였는지를 판정하고, 스텝 S74에서는 수신한 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 수신 타이밍의 타임스탬프를 타임스탬프 생성부(243)로부터 수취하여 PDU 수신시각 T_rcv로서 타임스탬프 기억부(245)에 격납한다. 게다가 스텝 S75에서는 수신한 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 TS에 격납된 값을 PDU 송신시각 T_snd로서 타임스탬프 기억부(245)에 격납한다.

이와 같이, 편도 지연 검출 처리에서는 상대 노드에 의하여 송신된 시각의 타임스탬프가 격납된 리프레쉬 처리의 지시를 포함하는 주기 통신 프레임을 이용하여 편도에서의 지연 검출 처리를 실시할 수 있다. 또, 리프레쉬 처리의 지시를 포함하는 주기 통신 프레임을 수신할 때마다 지연 검출을 실시하므로 지연을 신속하게 검출할 수 있게 된다.

도 9는 실시형태 1에 의한 마스터국에서의 왕복 지연 검출 처리 순서의 일례를 나타내는 플로차트이다. 우선, 왕복 지연 검출부(146)는 프레임 송신부(15)에서 요구 PDU를 송신하면(스텝 S91) 타이머를 기동 한다(스텝 S92). 이어서, 왕복 지연 검출부(146)은 요구 PDU에 대응하는 응답 PDU를 수신하였는지 판정하여(스텝 S93), 응답 PDU를 수신한 경우(스텝 S93에서 Yes인 경우)에는 타이머를 정지시키고(스텝 S94), 허용 지연 내로 판정하여(스텝 S95), 처리가 종료된다.

또한, 스텝 S93에서 응답 PDU를 수신하지 않은 경우(스텝 S93에서 No인 경우)에는, 왕복 지연 검출부(146)는 타이머 개시로부터 소정의 시간(왕복 지연 허가 시간) rtt_allowed가 경과하였는지를 판정하여(스텝 S96), 경과하지 않은 경우(스텝 S96에서 No인 경우)에는 스텝 S93으로 되돌아간다. 한편, 타이머 개시로부터 소정의 시간이 경과한 경우(스텝 S96에서 Yes인 경우)에는 타이머를 정지하고(스텝 S97), 허용 지연 초과라 판정한다(스텝 S98). 허용 지연 초과라 판정된 경우에는 커넥션을 절단하여 통신이 정지된다. 이상과 같이 하여, 처리가 종료된다.

또한, 스텝 S93에서 왕복 지연 검출부(146)는 수신한 응답 PDU가 스텝 S91에서 송신한 요구 PDU에 대응하는 응답 PDU인지를 확인한다. 구체적으로는 스텝 S91에서 송신한 요구 PDU가 오프셋 산출 전에 송신하는 요구 PDU, RefreshReady 요구 및 주기 통신 이외의 통신에서의 요구 PDU인 경우에는, 스텝 S91에서 송신한 요구 PDU의 TS와 스텝 S93에서 수신한 응답 PDU의 TS가 일치하는지를 확인한다. 일치하고 있으면, 대응한 응답이라 판단한다. 또, 스텝 S91에서 송신한 요구 PDU가 RefreshMO 요구 및 RefreshGO 요구인 경우에는, 스텝 S91에서 송신한 요구 PDU의 CTRL에 포함되는 PDU 관련성 정보가 스텝 S93에서 수신한 응답 PDU의 CTLR에 포함되는 PDU 관련성 정보와 일치하는지를 확인한다. 일치하고 있으면, 대응한 응답이라 판단한다.

이와 같이, 마스터국(1)이 요구 PDU를 슬레이브국(2)으로 송신하고, 슬레이브국(2)이 요구 PDU에 대한 응답 PDU를 마스터국(1)으로 송신하는 것과 같은 시퀀스의 경우에, 왕복 지연이 허용 지연 이내 인지 여부를 검출할 수 있다. 또한, 주기 통신 시 이외는 왕복 지연 검출부(146)에 의한 왕복 지연 검출 처리를 실시하고, 주기 통신 시는 편도 지연 검출부(145)에 의한 편도 지연 검출 처리를 실시하여, 통신의 종류에 따라 지연 검출 처리를 전환하도록 함으로써 네트워크에서의 통신의 모든 상황에서 지연 검출을 실시할 수 있다.

다음으로, PDU 상실 검출 처리에 대하여 설명한다. 도 10은 실시형태 1에 의한 PDU 상실 검출 처리 순서의 일례를 나타내는 플로차트이다. 우선, 마스터국(1)에서의 PDU 상실 검출 처리에 대하여 설명한다. 프레임 수신부(16)에서, RefreshReady 응답을 수신하면(스텝 S111), 상실 검출부(147)는 수신한 RefreshReady 응답의 TS에 격납된 값을 전회 PDU 송신시각 T_psnd로서 타임스탬프 기억부(144)에 기억한다(스텝 S112). 이어서, 상실 검출부(147)는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신하였는지 판정한다(스텝 S113). 수신하지 않은 경우(스텝 S113에서 No인 경우)에는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신할 때까지 대기 상태가 된다.

또, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신한 경우(스텝 S113에서 Yes인 경우)에는 수신한 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납된 값을 금회 PDU 송신시각 T_nsnd로서 타임스탬프 기억부(144)에 기억한다(스텝 S114). 그 후, 타임스탬프 기억부(144)에 기억한 금회 PDU 송신시각 T_nsnd와, 전회 PDU 송신시각 T_psnd의 차이가, 허용 수신 간격을 의미하는 상실 평가 시간 trns_interval 미만인지를 판정한다(스텝 S115).

판정 결과, 금회 PDU 송신시각 T_nsnd와 전회 PDU 송신시각 T_psnd의 차이가, 상실 평가 시간 trns_interval 이상인 경우(스텝 S115에서 No인 경우)에는 PDU의 상실이 있다고 판정한다(스텝 S116). 그리고, 커넥션을 절단하여 통신이 정지되는 등의 처리가 행해져, 처리가 종료된다. 또, 금회 PDU 송신시각 T_nsnd와 전회 PDU 송신시각 T_psnd의 차이가 상실 평가 시간 trns_interval 미만인 경우(스텝 S115에서 Yes인 경우)에는 PDU의 상실이 없다고 판정하여(스텝 S117), 스텝 S114에서 타임스탬프 기억부(144)에 기억한 금회 PDU 송신시각 T_nsnd를 새로운 전회 PDU 송신시각 T_psnd로서 기억한다(스텝 S118). 그 후, 스텝 S113로 되돌아와, 상술한 처리를 반복 실행한다.

다음으로, 슬레이브국(2)에서의 상실 검출 처리에 대하여 설명한다. 슬레이브국(2)에서의 상실 검출 처리도 기본적으로 마스터국(1)에서의 상실 검출 처리와 마찬가지이나, 스텝 S111에서, RefreshReady 요구를 수신하는 점과, 스텝 S113에서 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구를 수신하였는지 판정하는 점이, 마스터국(1)의 경우와 다르다.

이와 같이 하여, PDU 상실 검출 처리에서는 상대 노드에 의하여 송신된 시각의 타임스탬프가 격납된 리프레쉬 처리의 지시를 포함하는 주기 통신 프레임을 이용하여, PDU 상실 검출 처리를 실시할 수 있다. 또, 리프레쉬 처리의 지시를 포함하는 주기 통신 프레임을 수신할 때마다 PDU 상실 검출 처리를 실시하므로, PDU 상실을 신속하게 검출할 수 있다.

이상의 지연 검출 처리와 PDU 상실 검출 처리에 있어서, 마스터국(1)의 편도 지연 검출부(145), 왕복 지연 검출부(146)가 허용 지연 내라 판단하고, 상실 검출부(147)가 PDU의 상실 없음이라 판단하였을 경우에는, 슬레이브국(2)으로부터 수신한 Refresh 요구, RefreshMO 응답, RefreshGO 응답의 데이터부에 격납된 데이터는 수신 데이터 격납부(13)에 격납된다.

또, 슬레이브국(2)의 편도 지연 검출부(247)가 허용 지연 내라고 판단하고, 상실 검출부(248)가 PDU의 상실 없음이라 판단한 경우에는, 마스터국(1)으로부터 수신한 Refresh 요구, RefreshMO 요구, RefreshGO 요구의 데이터부에 격납된 데이터는 수신 데이터 격납부(23)에 격납된다.

다음으로, 마스터국(1)과 슬레이브국(2)의 프레임 송신부(15, 25)의 송신 간격에 불균일이 있는 경우의 편도 지연 검출부(145, 247)의 동작에 대하여 설명한다. 송신 간격이 불균일하고, 주기통신에서 송신된 3개의 PDU(제1~ 제3의 PDU, 예를 들어 도 5의 SQ31~SQ33에서 송신되는 PDU) 중 제 2의 PDU가 상실된 경우를 생각한다. 이 경우, 제3의 PDU의 수신시에, 편도 지연 검출부(145, 247)가 도 10의 S115에서 실시하는 PDU가 상실하였는지의 평가로서, 제3의 PDU의 TS에 격납되어 있는 T_nsnd와, 제1 PDU의 TS에 격납되어 있던 T_psnd와의 차이가 PDU 상실 검출 처리에서의 상실 평가 시간 trns_interval보다도 작아지지 않게 한다. 이를 위하여, 송신 간격이 상실 평가 시간 trns_interval의 1／2보다 커지게 되도록, 마스터국(1)과 슬레이브국(2)의 편도 지연 검출부(145, 247)는 이하에 나타난 동작을 실시한다.

마스터국(1)의 편도 지연 검출부(145)는 도 6에 Refresh 요구, RefreshMO 요구, RefreshGO 요구(리프레쉬 처리의 지시를 포함하는 리프레쉬 지시 프레임)를 송신하는 스텝(S15, S19, S20, S23, S25, S28)에서, 리프레쉬 지시 프레임을 송신 후에, 송신한 리프레쉬 지시 프레임의 TS에 격납한 타임스탬프를 최종 송신 타이밍으로서 유지해 둔다. 그리고, 다음에 리프레쉬 지시 프레임을 송신할 때에, 최종 송신 타이밍과 금회에 송신하는 타이밍과의 차이가 상실 평가 시간 trns_interval의 1／2을 넘을 때까지 대기하고, 상실 평가 시간의 1／2을 넘을 때에 프레임 송신부(15)에서 송신한다.

또, 슬레이브국(2)의 편도 지연 검출부(247)는 도 7에 Refresh 요구, RefreshMO 응답, RefreshGO 응답(리프레쉬 지시 프레임)을 송신하는 스텝(S56, S59, S62, S65, S68)에서, 리프레쉬 지시 프레임을 송신한 후에, 송신한 리프레쉬 지시 프레임의 TS에 격납한 타임스탬프를 최종 송신 타이밍으로서 유지해 둔다. 그리고, 다음에 리프레쉬 지시 프레임을 송신할 때에 최종 송신 타이밍과 금회에 송신하는 타이밍과의 차이가 상실 평가 시간 trns_interval의 1／2을 넘을 때까지 대기하고, 프레임 송신부(25)에서 송신한다.

이 실시형태 1에 의하면, 주기 통신 중에 2개의 노드 간에 주고 받는 PDU에, 송신하는 데이터를 격납하는 영역과, 지연／상실의 검출에 사용되는 타임스탬프를 격납하는 영역에 더하여, 클락 오프셋을 산출하기 위한 정보를 격납하는 영역을 마련하고, 지연／상실의 검출에 사용되는 타임스탬프와, 오프셋을 산출하기 위한 정보를 기초로, 2개의 노드 간 클락 오프셋을 산출하도록 하였다. 이것에 의하여, 클락 오프셋 산출을 위하여 새로운 PDU를 주기 통신 중에 주고 받는 PDU 외에 송신할 필요가 없으며, 한편 PDU의 사이즈도 변함없기 때문에, 시퀀스 제어를 실시하는 프로그래머블 콘트롤러와 같이 소정의 처리 주기로 동작하는 장치에 적용하면, 정기 데이터 처리에 영향을 주지 않을 수 있다는 효과를 가진다.

또, 주기 통신 시 이외는 왕복으로 지연 측정을 실시하고, 주기 통신 시는 편도로 지연 측정을 실시하도록 지연 측정 방법을 변환하도록 하였다. 이에 의하여, 시퀀스 제어를 실시하는 프로그래머블 콘트롤러 시스템과 같이 소정의 처리 주기로 센서나 액츄에이터(actuator) 등과 같은 입출력 기기로부터의 입출력 정보를 송수신하는 시스템에 적용하면, 입출력 정보의 지연 및 상실을 검지할 때까지의 시간을 단축할 수 있다.

게다가 주기 통신 데이터의 생성 간격에 불균일이 있는 경우에서도, 송신 측에서는 전회의 송신 타이밍에서부터 수신 측에서 상실 판정에 사용하는 상실 평가 시간의 1／2이 경과한 후에 송신하도록 하고 있기 때문에, 수신 측에서는 상실이 발생하고 있음에도 불구하고 상실이 아니라 판정하는 것을 방지하고, 확실히 상실을 검출할 수 있다.

실시형태 2.

실시형태 1에서는 PDU의 TS에 격납되는 시각 정보의 사이즈에 대하여는 다루지 않았으나, 실시형태 2에서는 임의의 사이즈로 할 경우에 대하여 설명한다.

실시형태 2에서는 마스터국(1)과 슬레이브국(2)이 가지는 클락(11, 21)이 모두48비트 폭의 클락이고, PDU의 TS의 사이즈가 16비트로 제한된 경우를 예로 든다.

이 실시형태 2의 마스터국(1)의 타임스탬프 생성부(142)는 클락(11)에서 생성된 시각 정보 중 하위 16비트를 타임스탬프로서 생성한다. 또, 슬레이브국(2)의 타임스탬프 생성부(243)는 클락(21)과 클락 오프셋 기억부(242)가 유지하는 타임 오프셋의 합을 산출하고, 산출한 값의 하위 16비트를 타임스탬프로서 생성한다.

이하, 실시형태 2에서의 클락 오프셋 산출 처리, 편도 지연 검출 처리 및 PDU 상실 검출 처리에서, 실시형태 1과 다른 부분에 대하여 설명한다.

＜마스터국(1)에 의한 커넥션 확립 처리＞

도 6의 스텝 S11의 커넥션 확립 요구 처리 시에, 마스터국(1)의 프레임 처리부(143)는 클락(11)의 상위 32비트의 값을 격납한 통신 프레임을 생성하여, 프레임 송신부(15)로부터 슬레이브국(2)으로 송신한다. 또, 클락(11)의 상위 32비트의 값을 클락 상위 비트 정보 up_clk_s_d, up_clk_s_l로서 타임스탬프 기억부(144)에 기억한다.

＜슬레이브국(2)에 의한 커넥션 확립 처리＞

도 7의 스텝 S51의 커넥션 확립 요구 처리 시에, 슬레이브국(2)의 프레임 처리부(244)는 마스터국(1)으로부터 수신한 클락(11)의 상위 32비트의 값을 타임스탬프 기억부(245)에 기억하는 처리도 한다. 이때, 프레임 처리부(244)는 클락(11)의 상위 32비트의 값을, 응답 PDU 송신시각 생성용 상위 비트 정보 up_clk, 요구 PDU 송신시각 생성용 상위 비트 정보 up_clk_d_s, 요구 PDU 수신시각 생성용 상위 비트 정보 up_clk_d_r, 상실 검출 PDU 시각 생성용 상위 비트 정보 up_clk_l로서 기억한다. 요구 PDU 송신시각 생성용 상위 비트 정보 up_clk_d_s는 PDU 송신시각 T_snd에 관련지어져 기억되고, 요구 PDU 수신시각 생성용 상위 비트 정보 up_clk_d_r는 PDU 수신시각 T_rcv에 관련지어져 기억되며, 상실 검출 PDU 시각 생성용 상위 비트 정보 up_clk_l는 전회 PDU 송신시각 T_psnd와 금회 PDU 송신시각 T_nsnd에 관련지어져 기억된다.

＜마스터국(1)에 의한 체크 코드 생성 처리＞

도 6의 스텝 S15, S19, S20, S23, S25, S28에서의 Refresh 요구, RefreshMO 요구, RefreshGO 요구를 송신하는 스텝에서, 마스터국(1)의 프레임 처리부(143)는 송신하는 PDU의 트레일러부에 클락(11)에서 생성된 시각 정보의 상위 32비트, 헤더부 및 데이터부에서 생성한 체크 코드를 격납하는 처리도 실시한다.

＜슬레이브국(2)에 의한 PDU 송신시의 체크 코드 설정 처리＞

도 7의 스텝 S55, S59, S62, S65, S68에서의 Refresh 요구, RefreshMO 응답, RefreshGO 응답을 송신하는 스텝에서, 슬레이브국(2)의 프레임 처리부(244)는 송신하는 PDU의 트레일러부에 클락(11)에서 생성된 시각 정보의 상위 32비트, 헤더부 및 데이터부에서 생성한 체크 코드를 격납하는 처리도 실시한다.

도 11은 실시형태 2에 의한 슬레이브국의 PDU 송신시의 체크 코드 설정 처리 순서의 일례를 나타내는 플로차트이다. 우선, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 전회 송신한 타이밍인 전회 PDU 송신시각 T_psnd가 금회 요구를 송신하는 타이밍인 PDU 송신시각 T_snd보다 큰지를 판정한다(스텝 S131). 전회 PDU 송신시각 T_psnd가 PDU 송신시각 T_snd 이하인 경우(스텝 S131에서 No인 경우)에는 타임스탬프 기억부(245)로부터 취득한 응답 PDU 송신시각 생성용 상위 비트 정보 up_clk를 응답 송신용 상위 비트에 설정한다(스텝 S132). 한편, 전회 PDU 송신시각 T_psnd가 PDU 송신시각 T_snd보다 큰 경우(스텝 S131에서 Yes인 경우)에는 타임스탬프 기억부(245)로부터 취득한 응답 PDU 송신시각 생성용 상위 비트 정보 up_clk를, 1 인크리먼트(increment) 한 것을 응답 송신용 상위 비트로 설정한다(스텝 S133). 또, 스텝 S133로 얻어진 1 인크리먼트한 응답 PDU 송신시각 생성용 상위 비트 정보 up_clk＋1을 새로운 응답 PDU 송신시각 생성용 상위 비트 정보 up_clk로서 타임스탬프 기억부(245)에 기억한다.

그 다음으로, 프레임 처리부(244)는 설정한 응답 송신용 상위 비트, 송신하는 PDU의 헤더부 및 데이터부로부터 체크 코드를 생성하고, 생성한 체크 코드를 송신하는 PDU의 트레일러부에 격납한다(스텝 S134). PDU를 송신한 후(스텝 S135), 프레임 처리부(244)는 금회 송신하는 PDU의 PDU 송신시각 T_snd를 T_psnd로서 타임스탬프 기억부(245)에 유지하고(스텝 S135), 처리가 종료된다.

＜편도 지연 검출 처리＞

도 12는 실시형태 2에 의한 편도 지연 검출 처리의 순서의 일례를 나타내는 플로차트이다. 이하에서는 먼저 마스터국(1)에 의한 편도 지연 검출 처리를 설명한 후, 슬레이브국(2)에 의한 편도 지연 검출 처리에 대하여 설명한다.

(마스터국(1)에 의한 편도 지연 검출 처리)

우선, 마스터국(1)의 편도 지연 검출부(145)는 타임스탬프 생성부(142)에서 현재 생성된 타임스탬프를 수취하고, 수취한 타임스탬프를 전회 PDU 수신시각 T_prcv로서 타임스탬프 기억부(144)에 기억한다(스텝 S151). 이어서, 주기 통신의 개시를 계기로 편도 지연 검출부(145)는 클락(11)을 이용하여 타이머를 기동한다(스텝 S152). 또한, 마스터국(1)에서의 주기 통신의 개시는 도 4의 SQ14의 RefreshGO 응답을 슬레이브국(2)으로부터 수신한 타이밍이다.

그 다음으로, 프레임 수신부(16)에서 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신하였는지를 판정하여(스텝 S153), 수신하지 않은 경우(스텝 S153에서 No인 경우)에는, 타이머 기동으로부터 소정의 기간(제1 지연 허용 시간) r_interval이 경과하였는지를 판정한다(스텝 S154). 소정의 기간이 경과하지 않은 경우(스텝 S154에서 No인 경우)에는, 스텝 S153으로 되돌아간다. 또, 스텝 S154에서 소정의 기간이 경과한 경우(스텝 S154에서 Yes인 경우)에는, 허용된 지연을 초과하였다고 판정하고(스텝 S159), 커넥션을 절단 하는 등의 처리를 실시하며, 처리가 종료된다.

한편, 스텝 S153에서 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답 중 어느 하나를 수신하였을 경우(스텝 S153에서 Yes인 경우)에는, 편도 지연 검출부(145)는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 수신 타이밍의 타임스탬프를 타임스탬프 생성부(142)로부터 수취하고, 타임스탬프 기억부(144)에 그 타임스탬프를 PDU 수신시각 T_rcv로서 기억한다(스텝 S155). 또, 수신한 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납된 값을 PDU 송신시각 T_snd로서 타임스탬프 기억부(144)에 격납한다(스텝 S156).

그 다음으로, 편도 지연 검출부(145)는 48비트 PDU 송신시각 T_snd_48과, 48비트 PDU 수신시각 T_rcv_48을 생성한다(스텝 S157). 도 13은 마스터국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리 순서의 일례를 나타내는 플로차트이다.

먼저, 마스터국(1)의 편도 지연 검출부(145)는 클락(11)의 상위 32비트를 클락 상위 비트 정보 up_clk_s_d로 한다(스텝 S171). 이어서 상위 32비트를 클락 상위 비트 정보 up_clk_s_d로 하고, 하위 16비트를 PDU 수신시각 T_rcv로 하는 48비트 PDU 수신시각 T_rcv_48을 생성한다(스텝 S172).

그 후, PDU 송신시각 T_snd가 PDU 수신시각 T_rcv보다 큰지를 판정한다(스텝 S173). PDU 송신시각 T_snd가 PDU 수신시각 T_rcv 이하인 경우(스텝 S173에서 No인 경우)에는, 클락 상위 비트 정보 up_clk_s_d를 시각 산출용 상위 비트로 설정한다(스텝 S174). 한편, PDU 송신시각 T_snd가 PDU 수신시각 T_rcv보다 큰 경우(스텝 S173에서 Yes인 경우)에는, 클락 상위 비트 정보 up_clk_s를 1 디크리먼트(decrement)한 값을 시각 산출용 상위 비트로 설정한다(스텝 S175).

그 다음으로, 편도 지연 검출부(145)는 상위 32비트를 스텝 S174 또는 S175에서 설정한 시각 산출용 상위 비트로 하고, 하위 16비트를 PDU 송신시각 T_snd로 하는 48비트 PDU 송신시각 T_snd_48을 생성한다(스텝 S176). 그 후, 편도 지연 검출부(145)는 설정한 시각 산출용 상위 비트, 수신한 PDU의 헤더부 및 데이터부로부터 체크 코드를 산출하고(스텝 S177), 산출한 체크 코드는 수신한 PDU의 트레일러부에 격납되어 있는 값과 동일한지를 판정한다(스텝 S178). 양자가 일치하지 않는 경우(스텝 S178의 경우)에는, 이상이 발생하였다고 판정하고 처리가 종료된다. 또, 양자가 동일한 경우(스텝 S178에서 Yes인 경우)에는 도 12의 처리로 되돌아간다.

도 12로 돌아와서, 편도 지연 검출부(145)는 48비트 PDU 수신시각 T_rcv_48과 48비트 PDU 송신시각 T_snd_48의 차이가 제2 지연 허용 시간 d_allowed보다 작은지를 판정한다(스텝 S158). 판정 결과, 48비트 PDU 수신시각 T_rcv_48과 48비트 PDU 송신시각 T_snd_48의 차이가 제2 지연 허용 시간 d_allowed 이상인 경우(스텝 S158에서 No인 경우)에는 허용 지연 초과로 판정하여(스텝 S159), 커넥션의 절단 처리 등이 이루어져, 처리가 종료된다. 또, 48비트 PDU 수신시각 T_rcv_48과 48비트 PDU 송신시각 T_snd_48의 차이가 제2 지연 허용 시간 d_allowed보다 작은 경우(스텝 S158에서 Yes인 경우)에는, 허용 지연 내로 판정한다(스텝 S160). 그 후, 타임스탬프 기억부(144)에 기억된 PDU 수신시각 T_rcv를, 전회 PDU 수신시각 T_prcv로서 타임스탬프 기억부(144)에 기억하고(스텝 S161), 타이머를 재기동하며(스텝 S162), 스텝 S153으로 되돌아간다. 이상과 같이 하여, 마스터국(1)에서의 편도 지연 검출 처리가 행해진다.

(슬레이브국(2)에 의한 편도 지연 검출 처리)

슬레이브국(2)에서의 편도 지연 검출 처리는 기본적으로 마스터국(1)에서의 편도 지연 검출 처리와 같지만, 이하에 마스터국(1)의 경우와 다른 점에 대하여 설명한다. 도 12의 스텝 S152에서의 타이머를 기동 하는 타이밍인 주기 통신의 개시는, 도 4의 SQ43의 RefreshGO 요구를 마스터국(1)로부터 수신한 타이밍이다. 또, 스텝 S153에서는 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구를 수신하였는지를 판정하고, 스텝 S155에서는 수신한 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 수신 타이밍의 타임스탬프를 타임스탬프 생성부(243)로부터 수취하여, PDU 수신시각 T_rcv로서 타임스탬프 기억부(245)에 격납한다. 게다가 스텝 S156에서는 수신한 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 TS에 격납된 값을 PDU 송신시각 T_snd로서 타임스탬프 기억부(245)에 격납한다.

또, 스텝 S158에서의 48비트 PDU 송신시각 T_snd_48과 48비트 PDU 수신시각 T_rcv_48의 생성 처리도 마스터국(1)의 경우와 다르다. 도 14는 슬레이브국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리 순서의 일례를 나타내는 플로차트이다.

우선, 슬레이브국(2)의 편도 지연 검출부(247)는 타임스탬프 기억부(245)로부터 상실 검출부(248)에서 사용되는 전회 PDU 송신시각 T_psnd를 취득한다(스텝 S191). 그 다음으로, 스텝 S156에서 취득한, 수신한 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구의 TS에 격납된 PDU 송신시각 T_snd가, 스텝 S191에서 취득한 전회 PDU 송신시각 T_psnd보다 작은지를 판정한다(스텝 S192). PDU 송신시각 T_snd가 전회 PDU 송신시각 T_psnd 이상인 경우(스텝 S192에서 No인 경우)에는, 타임스탬프 기억부(245)로부터 취득한 요구 PDU 송신시각 생성용 상위 비트 정보 up_clk_d_s를 송신시각용 상위 비트로 설정한다(스텝 S193). 한편, PDU 송신시각 T_snd가 전회 PDU 송신시각 T_psnd보다 작은 경우(스텝 S192에서 Yes인 경우)에는, 타임스탬프 기억부(245)로부터 취득한 요구 PDU 송신시각 생성용 상위 비트 정보 up_clk_d_s를 1 인크리먼트한 것을 송신시각용 상위 비트로 설정한다(스텝 S194). 또, 스텝 S194에서 얻어진 up_clk_d_s＋1을, 새로운 요구 PDU 송신시각 생성용 상위 비트 정보 up_clk_d_s로서 타임스탬프 기억부(245)에 기억한다.

그 후, 편도 지연 검출부(247)는 상위 32비트를 스텝 S193 또는 S194에서 설정한 송신시각용 상위 비트로 하고, 하위 16비트를 PDU 송신시각 T_snd로 하는 48비트 PDU 송신시각 T_snd_48을 생성한다(스텝 S195).

그 다음으로, 편도 지연 검출부(247)는 도 12의 스텝 S155에서 취득한 PDU 수신시각 T_rcv가 스텝 S151에서 취득한 전회 PDU 수신시각 T_prcv보다 작은지 판정한다(스텝 S196). 판정 결과, PDU 수신시각 T_rcv가 전회 PDU 수신시각 T_prcv 이상인 경우(스텝 S196에서 No인 경우)에는, 타임스탬프 기억부(245)로부터 취득한 요구 PDU 수신시각 생성용 상위 비트 정보 up_clk_d_r을 수신시각용 상위 비트로 설정한다(스텝 S197). 한편, PDU 수신시각 T_rcv가 전회 PDU 수신시각 T_prcv보다 작은 경우(스텝 S196에서 Yes인 경우)에는, 타임스탬프 기억부(245)로부터 취득한 요구 PDU 수신시각 생성용 상위 비트 정보 up_clk_d_r을 1 인크리먼트한 것을 수신시각용 상위 비트로 설정한다(스텝 S198). 또, 스텝 S198에서 얻어진 up_clk_d_r＋1을, 새로운 요구 PDU 수신시각 생성용 상위 비트 정보 up_clk_d_r로서 타임스탬프 기억부(245)에 기억한다.

그 후, 편도 지연 검출부(247)는 상위 32비트를 스텝 S197 또는 S198에서 설정한 수신시각용 상위 비트로 하고, 하위 16비트를 PDU 수신시각 T_rcv로 하는 48비트 PDU 수신시각 T_rcv_48을 생성한다(스텝 S199).

그 다음으로, 스텝 S193 또는 S194에서 설정한 송신시각용 상위 비트, 수신한 PDU의 헤더부 및 데이터부로부터 체크 코드를 산출하고(스텝 S200), 산출한 체크 코드는 수신한 PDU의 트레일러부에 격납되어 있는 값과 동일한지를 판정한다(스텝 S201). 양자가 일치하지 않는 경우(스텝 S201의 경우)에는 이상이 발생하였다고 판정하고 처리가 종료된다. 또, 양자가 동일한 경우(스텝 S201에서 Yes인 경우)에는 도 12의 처리로 되돌아간다.

＜상실 검출 처리＞

도 15는 실시형태 2에 의한 상실 검출 처리 순서의 일례를 나타내는 플로차트이다. 이하에서는 먼저 마스터국(1)에 의한 상실 검출 처리를 설명한 후, 슬레이브국(2)에 의한 상실 검출 처리에 대하여 설명한다.

(마스터국(1)에 의한 상실 검출 처리)

마스터국(1)의 상실 검출부(147)는 RefreshReady 응답을 수신하면(스텝 S221), 수신한 RefreshReady 응답의 TS에 격납되어 있는 값을 전회 PDU 수신시각 T_psnd로서 타임스탬프 기억부(144)에 격납한다(스텝 S222). 그 후, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답 중 어느 하나를 수신하였는지 판정한다(스텝 S223). 수신하지 않은 경우(스텝 S223에서 No인 경우)에는 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신할 때까지 대기 상태가 된다.

또, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답을 수신한 경우(스텝 S223에서 Yes인 경우)에는, 수신한 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 TS에 격납된 값을 금회 PDU 송신시각 T_snd로서 타임스탬프 기억부(144)에 격납하고, Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 수신시각을 프레임 수신시각 T_rcv로서 격납한다(스텝 S224).

그 다음으로, 상실 검출부(147)는 48비트 전회 PDU 송신시각 T_psnd_48과 48비트 금회 PDU 송신시각 T_nsnd_48을 생성한다(스텝 S225). 도 16은 마스터국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리 순서의 일례를 나타내는 플로차트이다.

먼저, 마스터국(1)의 상실 검출부(147)는 클락(11)의 상위 32비트를 클락 상위 비트 정보 up_clk_s_l로 한다(스텝 S241). 그 다음에, 스텝 S224에서 취득한 금회 PDU 송신시각 T_nsnd가 스텝 S2243에서 수신한 Refresh 요구, RefreshMO 응답 또는 RefreshGO 응답의 프레임 수신시각 T_rcv보다 큰지를 판정한다(스텝 S242). 금회 PDU 송신시각 T_nsnd가 프레임 수신시각 T_rcv 이하인 경우(스텝 S242에서 No인 경우)에는, 클락 상위 비트 정보 up_clk_s_l을 제1 상실 검출용 상위 비트로 설정한다(스텝 S243). 한편, 금회 PDU 송신시각 T_nsnd가 프레임 수신시각 T_rcv보다 큰 경우(스텝 S242에서 Yes인 경우)에는 클락 상위 비트 정보 up_clk_s_l를 1 디크리먼트시킨 것을 제1 상실 검출용 상위 비트로 설정한다(스텝 S244).

그 다음으로, 상실 검출부(147)은 상위 32비트를 스텝 S243 또는 S244에서 설정한 제1 상실 검출용 상위 비트로 하고, 하위 16비트를 금회 PDU 송신시각 T_nsnd로 하는 48비트 금회 PDU 송신시각 T_nsnd_48을 생성한다(스텝 S245).

이어서, 전회 PDU 송신시각 T_psnd가 금회 PDU 송신시각 T_nsnd보다 큰지를 판정한다(스텝 S246). 전회 PDU 송신시각 T_psnd가 금회 PDU 송신시각 T_nsnd 이하인 경우(스텝 S246에서 No인 경우)에는, 스텝 S241에서 취득한 클락 상위 비트 정보 up_clk_s_l을 제2 상실 검출용 상위 비트로 설정한다(스텝 S247). 한편, 전회 PDU 송신시각 T_psnd가 금회 PDU 송신시각 T_nsnd보다 큰 경우(스텝 S246에서 Yes인 경우)에는, 스텝 S241에서 취득한 클락 상위 비트 정보 up_clk_s_l을 1 디크리먼트한 것을 제2 상실 검출용 상위 비트로 설정한다(스텝 S248).

그 후, 상실 검출부(147)는 상위 32비트를 스텝 S247 또는 S248에서 설정한 제2 상실 검출용 상위 비트로 하고, 하위 16비트를 전회 PDU 송신시각 T_psnd로 하는 48비트 전회 PDU 송신시각 T_psnd_48을 생성한다(스텝 S249).

그 다음으로, 상실 검출부(147)는 스텝 S243 또는 S244에서 설정한 제1 상실 검출 상위 비트, 수신한 PDU의 헤더부 및 데이터부로부터 체크 코드를 생성하고(스텝 S250), 산출한 체크 코드는 수신한 PDU의 트레일러부에 격납되어 있는 값과 동일한지를 판정한다(스텝 S251). 양자가 일치하지 않는 경우(스텝 S251의 경우)에는, 이상이 발생했다고 판정하여 처리가 종료하고, 양자가 동일한 경우(스텝 S251에서 Yes인 경우)에는 도 15의 처리로 되돌아간다.

도 15로 돌아와서, 상실 검출부(147)은 48비트 금회 PDU 송신시각 T_nsnd_48과 48비트 전회 PDU 송신시각 T_psnd_48과의 차이가, 상실 평가 시간 trns_interval 미만인지를 판정한다(스텝 S226). 판정 결과, 상기 조건을 만족하지 않는 경우(스텝 S226에서 No인 경우)에는, 상실있음으로 판정하고(스텝 S227), 커넥션을 절단 하는 등의 처리를 실시하여, 처리가 종료된다. 또, 상기 조건을 만족하고 있는 경우(스텝 S226에서 Yes인 경우)에는, 상실 없음으로 판정한다(스텝 S228). 그리고, 금회 PDU 송신시각 T_nsnd를, 전회 PDU 송신시각 T_psnd로서 타임스탬프 기억부(144)에 기억하고(스텝 S229), 스텝 S223으로 처리가 되돌아간다.

(슬레이브국(2)에 의한 상실 검출 처리)

슬레이브국(2)에서의 상실 검출 처리도 기본적으로 마스터국(1)에서의 상실 검출 처리와 마찬가지이나, 이하에 마스터국(1)의 경우와 다른 점 에 대하여 설명한다. 스텝 S221에서는 RefreshReady 요구를 수신하고, 스텝 S223에서는 Refresh 요구, RefreshMO 요구 또는 RefreshGO 요구를 수신하였는지 판정한다.

또, 스텝 S225에서의 48비트 금회 PDU 송신시각 T_nsnd_48과 48비트 전회 PDU 송신시각 T_psnd_48의 생성 처리도 마스터국(1)의 경우와 다르다. 도 17은 슬레이브국에 의한 48비트 PDU 송신시각과 48비트 PDU 수신시각의 생성 처리 순서의 일례를 나타내는 플로차트이다.

먼저, 슬레이브국(2)의 상실 검출부(248)는 타임스탬프 기억부(245)로부터 상실 검출 PDU 시각 생성용 상위 비트 정보 up_clk_l을 취득한다(스텝 S261). 이어서, 상위 32비트를 상실 검출 PDU 시각 생성용 상위 비트 정보로 하고, 하위 16비트를 전회 PDU 송신시각 T_psnd로 하는 48비트 전회 PDU 송신시각 T_psnd_48을 생성한다(스텝 S262).

그 후, 전회 PDU 송신시각 T_psnd가 금회 PDU 송신시각 T_nsnd보다 큰지를 판정한다(스텝 S263). 전회 PDU 송신시각 T_psnd가 금회 PDU 송신시각 T_nsnd 이하인 경우(스텝 S263에서 No인 경우)에는, 상실 검출 PDU 시각 생성용 상위 비트 정보 up_clk_l을 상실 검출용 상위 비트로 설정한다(스텝 S264). 한편, 전회 PDU 송신시각 T_psnd가 금회 PDU 송신시각 T_nsnd보다 큰 경우(스텝 S263에서 Yes인 경우)에는, 상실 검출 PDU 시각 생성용 상위 비트 정보 up_clk_l을 1 인크리먼트한 것을 상실 검출용 상위 비트로 설정한다(스텝 S265). 또, 스텝 S265에서 얻어진 up_clk_l＋1을 새로운 상실 검출 PDU 시각 생성용 상위 비트 정보 up_clk_l로서 타임스탬프 기억부(245)에 기억한다.

그 다음에, 상실 검출부(248)는 상위 32비트를 스텝 S264 또는 S265에서 설정한 상실 검출용 상위 비트로 하고, 하위 16비트를 금회 PDU 송신시각 T_nsnd로 하는 48비트 금회 PDU 송신시각 T_nsnd_48을 생성한다(스텝 S266). 그 후, 상실 검출부(248)는 설정한 상실 검출용 상위 비트, 수신한 PDU의 헤더부 및 데이터부로부터 체크 코드를 산출하고(스텝 S267), 산출한 체크 코드는 수신한 PDU의 트레일러부에 격납되어 있는 값과 동일한지를 판정한다(스텝 S277). 양자가 일치하지 않는 경우(스텝 S277의 경우)에는 이상이 발생했다고 판정하고 처리가 종료된다. 또, 양자가 동일한 경우(스텝 S277에서 Yes인 경우)에는 도 12의 처리로 되돌아간다.

또한, 상기의 예에서는 클락이 48비트폭이며, PDU의 TS에 16비트 밖에 격납할 수 없는 경우를 나타냈지만, 클락의 비트폭은 다른 값이어도 무방하고, PDU의 TS에 격납되는 비트 수도 다른 값이어도 좋다.

이 실시형태 2에 의하면, PDU의 타임스탬프를 격납하는 TS나 OBL에는 그 영역에 들어가는 사이즈의 하위 비트를 격납하고, 클락의 상위 비트는 기준으로 하는 클락(11)을 가지는 마스터국(1)이 커넥션 확립 시에 슬레이브국(2)에 통지하도록 하였다. 이에 의하여, PDU의 TS의 사이즈가 클락폭 미만으로 제한되어 있는 경우에서도, 마스터국(1)으로 슬레이브국(2) 간에 지연／상실 검출 및 클락 오프셋의 산출 처리를 실시할 수 있다는 효과를 가진다. 또, 노드가 가지는 클락의 일부를 PDU에 포함시키는 것만으로도 충분하기 때문에, PDU의 사이즈를 삭감할 수 있다는 효과도 가진다.

이상과 같이, 이 발명에 관한 통신 장치는 주기적으로 데이터를 송수신 하는 시스템에서 사용되는 통신 장치에 유용하다.

1 노드, 마스터국
2 노드, 슬레이브국
3 전송로
11, 21 클락
12, 22 송신 데이터 격납부
13, 23 수신 데이터 격납부
14 마스터 지연 상실 검지 수단
15, 25 프레임 송신부
16, 26 프레임 수신부
24 슬레이브 지연 상실 검지 수단
141 커넥션 확립 요구부
142, 243 타임스탬프 생성부
143, 244 프레임 처리부
144, 245 타임스탬프 기억부
145, 247 편도 지연 검출부
146 왕복 지연 검출부
147, 248 상실 검출부
241 커넥션 확립 응답부
242 클락 오프셋 기억부
246 클락 오프셋 산출부

Claims

전송로를 통하여 접속된 다른 통신 장치와의 사이에서 주기 통신을 실시하는 통신 장치에 있어서,
시간을 계측하는 클락과,
통신 프레임을 송수신 하는 통신 수단과,
자(自) 통신 장치에서 송수신되는 상기 통신 프레임의 송신시 또는 수신시에, 상기 클락을 이용하여 타임스탬프를 생성하는 타임스탬프 생성 수단과,
주기적으로 송신되는 상기 통신 프레임 중에 격납하는 주기 송신 데이터를 격납하는 송신 데이터 격납 수단과,
주기적으로 수신하는 상기 통신 프레임 중의 주기 송신 데이터를 격납하는 수신 데이터 격납 수단과,
상기 다른 통신 장치에 대하여 데이터의 리프레쉬 지시, 상기 송신 데이터 격납 수단 중의 상기 주기 송신 데이터 및 상기 타임스탬프 생성 수단으로부터 취득한 송신 타이밍의 타임스탬프인 프레임 송신시각을 포함하는 리프레쉬 지시 프레임을 생성하고, 상기 다른 통신 장치로부터의 리프레쉬 지시 프레임을 수신하면, 해당 리프레쉬 지시 프레임에 포함된 주기 송신 데이터를 상기 수신 데이터 격납 수단에 격납하는 프레임 처리 수단과,
상기 리프레쉬 지시 프레임을 수신하면 전회의 상기 리프레쉬 지시 프레임을 수신하고 나서 제1 지연 허용 시간 내에 다음의 리프레쉬 지시 프레임을 수신하였는지 여부, 또 상기 제1 지연 허용 시간 내에 상기 다음의 리프레쉬 지시 프레임을 수신하였을 경우에 해당 리프레쉬 지시 프레임의 상기 다른 통신 장치로부터 자 통신 장치까지의 전송 시간이 제2 지연 허용 시간 내인지 여부에 따라서, 상기 다른 통신 장치로부터 송신되는 통신 프레임에 지연이 발생하는지를 판정하는 편도 지연 검출 수단,
을 구비하는 것을 특징으로 하는 통신 장치.
청구항 1에 있어서,
상기 편도 지연 검출 수단은, 상기 전송 시간으로서 상기 리프레쉬 지시 프레임의 수신시에 상기 타임스탬프 생성 수단으로부터 취득한 프레임 수신시각과, 상기 리프레쉬 지시 프레임 내에 격납되어 있는 상기 프레임 송신시각과의 차이를 이용하는 것을 특징으로 하는 통신 장치.
청구항 1 또는 청구항 2에 있어서,
주기 통신 시 이외에 상기 다른 통신 장치에 요구 프레임을 송신하고, 상기 요구 프레임을 송신하고 나서 왕복 지연 허가 시간 내에 상기 요구 프레임에 대응하는 응답 프레임을 수신하지 않는 경우에 지연이 발생하고 있다고 판정하는 왕복 지연 검출 수단을 더 구비하는 것을 특징으로 하는 통신 장치.
청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
상기 리프레쉬 지시 프레임을 수신하면, 상기 타임스탬프 생성 수단으로부터 금회 프레임 수신시각을 취득하고, 상기 금회 프레임 수신시각과, 전회의 상기 리프레쉬 지시 프레임 수신시에 상기 타임스탬프 생성 수단으로부터 취득한 전회 프레임 수신시각과의 차이를, 통신 프레임의 상실을 나타내는 상실 평가 시간과 비교하여 상기 통신 프레임의 상실을 판정하는 상실 검출 수단을 더 구비하는 것을 특징으로 하는 통신 장치.
청구항 4에 있어서,
상기 상실 검출 수단은, 송신하는 통신 프레임의 프레임 송신시각을 기억하고,
상기 통신 수단은 상기 리프레쉬 지시 프레임을 송신하는 경우에, 전회의 상기 프레임 송신시각부터 상기 상실 평가 시간의 1／2이 경과한 후에 다음의 리프레쉬 지시 프레임을 송신하는 것을 특징으로 하는 통신 장치.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
상기 프레임 처리부는 주기 통신의 개시부터 소정의 간격으로 상기 리프레쉬 지시 프레임에 클락 오프셋의 계측 지시를 포함하여 송신하고,
상기 계측 지시를 포함한 상기 리프레쉬 지시 프레임에 대한 응답 프레임을 수신하면, 클락 오프셋의 산출 지시와, 상기 응답 프레임의 수신 타이밍을 나타내는 프레임 수신시각을 상기 리프레쉬 지시 프레임에 포함하여 송신하는 기능을 더 구비하는 것을 특징으로 하는 통신 장치.
청구항 1 또는 청구항 2에 있어서,
상기 통신 프레임 중 상기 프레임 송신시각을 격납하는 영역이 a비트이고, 상기 클락의 폭이 b비트(＞a)인 경우에,
상기 프레임 처리 수단은
상기 다른 통신 장치와의 커넥션 확립시에, 상기 클락의 상위(b－a) 비트를, 상위 비트 정보로서 기억함과 동시에, 커넥션 확립 요구시에 상기 상위 비트 정보를 통신 프레임에 포함하여 송신하는 기능과, 주기 통신 중에는 상기 타임스탬프 생성 수단으로부터 얻어지는 타임스탬프의 하위 a비트를 상기 프레임 송신시각을 격납하는 영역에 격납한 리프레쉬 지시 프레임을 생성하는 기능을 가지며,
상기 편도 지연 검출 수단은 상기 리프레쉬 지시 프레임 중의 상기 프레임 송신시각의 값을 상기 상위 비트 정보를 이용하여 b비트 값으로 하여 편도 지연 검출을 실시하는 것을 특징으로 하는 통신 장치.
청구항 4 또는 청구항 5에 있어서,
상기 통신 프레임 중의 상기 프레임 송신시각을 격납하는 영역이 a비트이며, 상기 클락의 폭이 b비트(＞a)의 경우에,
상기 프레임 처리 수단은,
상기 다른 통신 장치와의 커넥션 확립 시에, 상기 클락의 상위(b－a) 비트를 상위 비트 정보로서 기억함과 동시에, 커넥션 확립 요구 시에 상기 상위 비트 정보를 통신 프레임에 포함하여 송신하는 기능과,
주기 통신 중에는 상기 타임스탬프 생성 수단으로부터 얻어지는 타임스탬프의 하위 a비트를, 상기 프레임 송신시각을 격납하는 영역에 격납한 리프레쉬 지시 프레임을 생성하는 기능을 가지고,
상기 상실 검출 수단은 상기 리프레쉬 지시 프레임 중의 상기 프레임 송신시각의 값을 상기 상위 비트 정보를 이용하여 b비트의 값으로 하여 리프레쉬 지시 프레임의 상실 검출을 실시하는 것을 특징으로 하는 통신 장치.
청구항 7 또는 청구항 8에 있어서,
상기 프레임 처리 수단은
상기 리프레쉬 지시 프레임을 송신하는 경우에는, 상기 프레임 송신시각의 상위(b－a) 비트, 상기 리프레쉬 지시 프레임의 헤더부 및 상기 송신 데이터를 격납하는 데이터부로부터 체크 코드를 생성하여 상기 리프레쉬 지시 프레임에 포함시키는 기능과,
상기 리프레쉬 지시 프레임을 수신하는 경우에는, 상기 리프레쉬 지시 프레임의 자장치에서의 수신시각의 하위 a비트와, 상기 리프레쉬 지시 프레임 중 a비트의 상기 프레임 송신시각과의 대소에 기초하여 상기 상위 비트 정보를 보정하고, 보정한 상기 상위 비트 정보, 수신한 상기 통신 프레임의 상기 헤더부 및 상기 데이터부로부터 체크 코드를 생성하여, 수신한 상기 리프레쉬 지시 프레임 중의 체크 코드와 일치하는지를 판정하는 기능을 가지는 것을 특징으로 하는 통신 장치.
청구항 1 또는 청구항 2에 있어서,
상기 다른 통신 장치가 가지는 클락에 대한 자 통신 장치의 상기 클락의 시간차인 클락 오프셋을 기억하는 클락 오프셋 기억 수단을 더 구비하고,
상기 타임스탬프 생성 수단은 자 통신 장치에서 송수신되는 상기 리프레쉬 지시 프레임의 송신시 또는 수신시에, 상기 클락에서 얻어지는 시각을 상기 클락 오프셋으로 보정한 타임스탬프를 생성하는 것을 특징으로 하는 통신 장치.
청구항 10에 있어서,
상기 리프레쉬 지시 프레임을 수신하면, 상기 타임스탬프 생성 수단으로부터 금회 프레임 수신시각을 취득하고, 상기 금회 프레임 수신시각과, 전회의 상기 리프레쉬 지시 프레임 수신시에 상기 타임스탬프 생성 수단으로부터 취득한 전회 프레임 수신시각과의 차이를, 통신 프레임의 상실을 나타내는 상실 평가 시간과 비교하여, 상기 통신 프레임의 상실을 판정하는 상실 검출 수단을 더 구비하는 것을 특징으로 하는 통신 장치.
청구항 11에 있어서,
상기 상실 검출 수단은 송신하는 통신 프레임의 프레임 송신시각을 기억하고,
상기 통신 수단은 상기 리프레쉬 지시 프레임을 송신하는 경우에, 전회의 상기 프레임 송신시각부터 상기 상실 평가 시간의 1／2이 경과한 후에 다음의 리프레쉬 지시 프레임을 송신하는 것을 특징으로 하는 통신 장치.
청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
상기 다른 통신 장치로부터, 클락 오프셋의 계측 지시를 포함하는 상기 리프레쉬 지시 프레임을 수신하면, 상기 계측 지시를 포함하는 리프레쉬 지시 프레임에 포함되는 상기 프레임 송신시각을 마스터 송신시각으로서 기억하고, 상기 계측 지시를 포함하는 리프레쉬 지시 프레임의 수신 타이밍을 슬레이브 수신시각으로서 기억하며, 상기 계측 지시를 포함한 리프레쉬 지시 프레임에 대한 응답 프레임의 송신 타이밍을 슬레이브 송신시각으로서 기억하는 기능과, 상기 다른 통신 장치로부터 클락 오프셋의 산출 지시를 포함한 상기 리프레쉬 지시 프레임을 수신하면 상기 산출 지시를 포함한 리프레쉬 지시 프레임에 격납되어 있는 상기 응답 프레임의 수신 타이밍을 나타내는 프레임 수신시각을 마스터 수신시각으로서 기억하고, 상기 마스터 송신시각, 상기 슬레이브 수신시각, 상기 슬레이브 송신시각 및 상기 마스터 수신시각을 이용하여 상기 클락 오프셋을 산출하는 클락 오프셋 산출 수단을 더 구비하는 것을 특징으로 하는 통신 장치.
청구항 13에 있어서,
상기 클락 오프셋 산출 수단은 상기 마스터 송신시각을 Tm_snd로 하고, 상기 슬레이브 수신시각을 Ts_rcv로 하고, 상기 슬레이브 송신시각을 Ts_snd로 하고, 상기 마스터 수신시각을 Tm_rcv로 하면, 다음 식(1) 에 의하여 상기 클락 오프셋 ts_offset을 산출하는 것을 특징으로 하는 통신 장치.
ts_offset=［Tm_rcv＋Tm_snd－(Ts_rcv＋Ts_snd)］／2···(1)
청구항 10에 있어서,
상기 통신 프레임 중의 상기 프레임 송신시각을 격납하는 영역이 a비트이고, 상기 클락의 폭이 b비트(＞a)인 경우에,
상기 프레임 처리 수단은
상기 다른 통신 장치와의 커넥션 확립 시에, 상기 다른 통신 장치로부터 송신되는 통신 프레임 내에 격납되어 있는 상기 다른 통신 장치의 클락의 상위(b－a) 비트를 상위 비트 정보로서 기억하는 기능을 가지고,
주기 통신 중에는 상기 타임스탬프 생성 수단으로부터 얻어지는 타임스탬프의 하위 a비트를, 상기 프레임 송신시각을 격납하는 영역에 격납하거나 리프레쉬 지시 프레임을 생성하는 기능을 가지고,
상기 편도 지연 검출 수단은 상기 리프레쉬 지시 프레임 중의 상기 프레임 송신시각의 값을, 상기 상위 비트 정보를 이용하여 b비트의 값으로 하여 편도 지연 검출을 실시하는 것을 특징으로 하는 통신 장치.
청구항 11 또는 청구항 12에 있어서,
상기 통신 프레임 중의 상기 프레임 송신시각을 격납하는 영역이 a비트이고 상기 클락의 폭이 b비트(＞a)인 경우에,
상기 프레임 처리 수단은
상기 다른 통신 장치와의 커넥션 확립 시에, 상기 다른 통신 장치로부터 송신되는 통신 프레임 내에 격납되어 있는 상기 다른 통신 장치의 클락의 상위(b－a) 비트를 상위 비트 정보로서 기억하는 기능을 가지고,
주기 통신 중에는 상기 타임스탬프 생성 수단으로부터 얻어지는 타임스탬프의 하위 a비트를 상기 프레임 송신시각을 격납하는 영역에 격납한 리프레쉬 지시 프레임을 생성하는 기능을 가지고,
상기 상실 검출 수단은 상기 리프레쉬 지시 프레임 중의 상기 프레임 송신시각의 값을 상기 상위 비트 정보를 이용하여 b비트의 값으로 하여 통신 프레임의 상실 검출을 실시하는 것을 특징으로 하는 통신 장치.
청구항 13 또는 청구항 14에 있어서,
상기 통신 프레임 중의 상기 프레임 송신시각을 격납하는 영역이 a비트이며, 상기 클락의 폭이 b비트(＞a)인 경우에,
상기 프레임 처리 수단은
상기 다른 통신 장치와의 커넥션 확립 시에, 상기 다른 통신 장치로부터 송신되는 통신 프레임 내에 격납되어 있는 상기 다른 통신 장치의 클락의 상위(b－a) 비트를 상위 비트 정보로서 기억하는 기능을 가지고,
주기 통신 중에는 상기 타임스탬프 생성 수단으로부터 얻어지는 타임스탬프의 하위 a비트를, 상기 프레임 송신시각을 격납하는 영역에 격납한 리프레쉬 지시 프레임을 생성하는 기능을 가지고,
상기 오프셋 산출 수단은 상기 마스터 송신시각, 상기 슬레이브 수신시각, 상기 슬레이브 송신시각 및 상기 마스터 수신시각을 상기 상위 비트 정보를 이용하여 b비트의 값으로 하여 클락 오프셋의 산출을 실시하는 것을 특징으로 하는 통신 장치.
청구항 15 내지 청구항 17의 어느 한 항에 있어서,
상기 프레임 처리 수단은
상기 통신 프레임을 송신하는 경우에는 상기 프레임 송신시각의 상위(b－a) 비트, 상기 통신 프레임의 헤더부 및 상기 송신 데이터를 격납하는 데이터부로부터 체크 코드를 생성하여, 상기 통신 프레임에 포함시키는 기능과,
상기 통신 프레임을 수신하는 경우에는, 상기 통신 프레임 중의 a비트의 상기 프레임 송신시각과, 전회 수신한 상기 프레임 중의 a비트의 상기 프레임 송신시각과의 대소에 기초하여 상기 상위 비트 정보를 보정하고, 보정한 상기 상위 비트 정보, 수신한 상기 통신 프레임의 상기 헤더부 및 상기 데이터부로부터 체크 코드를 생성하여, 수신한 상기 통신 프레임 중의 체크 코드와 일치하는지를 판정하는 기능을 더 가지는 것을 특징으로 하는 통신 장치.
전송로를 통하여 접속되는 2대의 통신 장치 사이에서 주기 통신이 행해지는 통신 시스템에서의 상기 통신 장치에 의한 지연 검출 방법에 있어서,
주기 통신이 개시되면 타이머를 기동하는 제1 타이머 기동 공정과,
상기 타이머의 기동으로부터 소정의 시간 내에, 다른 통신 장치로부터의 리프레쉬 지시를 포함한 리프레쉬 지시 프레임을 수신하는지를 판정하는 제1 편도 지연 판정 공정과,
상기 제1 판정 공정에서 상기 리프레쉬 지시 프레임을 수신한 경우에, 상기 리프레쉬 지시 프레임의 수신 타이밍의 프레임 수신시각을 취득하는 프레임 수신시각 취득 공정과,
상기 리프레쉬 지시 응답 프레임에 격납되어 있는 상기 다른 통신 장치에 의한 상기 리프레쉬 지시 프레임의 송신시각인 프레임 송신시각을 취득하는 프레임 송신시각 취득 공정과,
상기 프레임 수신시각과, 상기 프레임 송신시각을 이용하여, 지연 발생의 유무를 판정하는 제2 편도 지연 판정 공정과,
상기 제2 편도 지연 판정 공정 후에, 상기 타이머를 재기동시키는 타이머 재기동 공정
을 포함하는 것을 특징으로 하는 지연 검출 방법.
청구항 19에 있어서,
주기 통신을 실시하기 전에, 상기 다른 통신 장치에 요구 프레임을 송신하고, 상기 타이머를 기동 하는 제2 타이머 기동 공정과,
상기 통신 장치로부터 상기 요구 프레임에 대한 응답 프레임을 소정의 시간 내에 수신하였는지를 판정하는 왕복 지연 판정 공정
을 더 포함하는 것을 특징으로 하는 지연 검출 방법.
청구항 19 또는 청구항 20에 있어서,
리프레쉬 준비 완료를 나타내는 통신 프레임을 상기 다른 통신 장치로부터 수신하면, 상기 통신 프레임에 격납되어 있는 해당 통신 프레임의 프레임 송신시각을 전회 프레임 송신시각으로서 취득하는 전회 프레임 송신시각 취득 공정과,
다음으로 상기 다른 통신 장치로부터 상기 리프레쉬 지시 프레임을 수신하면, 상기 리프레쉬 지시 프레임에 격납되어 있는 해당 리프레쉬 지시 프레임의 프레임 송신시각을 금회 프레임 송신시각으로서 취득하는 금회 프레임 송신시각 취득 공정과,
상기 금회 프레임 송신시각과 상기 전회 프레임 송신시각과의 차이가, 통신 프레임의 상실이라 판정되지 않는 상실 평가 시간 내에 들어갔는지를 판정하는 프레임 상실 판정 공정
을 더 포함하는 것을 특징으로 하는 지연 검출 방법.
청구항 21에 있어서,
상기 프레임 상실 판정 공정에서 상기 통신 프레임의 상실이 발생하지 않았다고 판정된 경우에, 상기 금회 프레임 송신시각의 값을 상기 전회 프레임 송신시각으로 설정하는 전회 프레임 송신시각 재설정 공정을 더 포함하고,
상기 금회 프레임 송신시각 취득 공정부터의 처리를 반복하여 실행하는 것을 특징으로 하는 지연 검출 방법.
청구항 19 내지 청구항 22 중 어느 한 항에 있어서,
상기 2대의 통신 장치 중 기준이 되는 클락을 가지는 통신 장치인 마스터국이, 다른 통신 장치인 슬레이브국의 클락의 상기 마스터국의 클락에 대한 시각의 차이인 클락 오프셋의 산출 타이밍이 되면, 상기 슬레이브국에 대한 데이터의 리프레쉬 지시, 주기 송신하는 주기 송신 데이터 및 해당 프레임의 프레임 송신시각을 포함하고 주기적으로 송신되는 리프레쉬 지시 프레임에 상기 클락 오프셋의 측정 지시를 포함한 제1 리프레쉬 지시 요구 프레임을 상기 슬레이브국으로 송신하는 클락 오프셋 측정 지시 공정과,
상기 슬레이브국은 상기 제1 리프레쉬 지시 요구 프레임을 수신하면, 상기 제1 리프레쉬 지시 요구 프레임에 포함되는 프레임 송신시각을 마스터 송신시각으로서 기억하고, 상기 제1 리프레쉬 지시 요구 프레임의 수신 타이밍을 슬레이브 수신시각으로서 기억하는 요구 프레임 수신 처리 공정과,
상기 슬레이브국은 상기 마스터국으로의 데이터의 리프레쉬 지시 및 주기 송신 데이터를 포함하고, 주기적으로 송신되는 리프레쉬 지시 프레임에 상기 제1 리프레쉬 지시 요구 프레임에 대한 응답의 기능을 갖게 한 리프레쉬 지시 응답 프레임을, 상기 마스터국에 송신함과 동시에, 상기 리프레쉬 지시 응답 프레임의 송신시각을 슬레이브 송신시각으로서 기억하는 응답 프레임 송신 공정과,
상기 마스터국은 상기 리프레쉬 지시 응답 프레임 수신하면, 해당 리프레쉬 지시 응답 프레임의 수신시각을 마스터 수신시각으로서 취득하고, 상기 슬레이브국에 대한 데이터의 리프레쉬 지시, 주기 송신하는 주기 송신 데이터 및 상기 마스터 수신시각을 포함하고, 주기적으로 송신되는 리프레쉬 지시 프레임에, 상기 클락 오프셋의 산출 지시를 포함한 제2 리프레쉬 지시 요구 프레임을 상기 슬레이브국으로 송신하는 클락 오프셋 산출 지시 공정과,
상기 슬레이브국은 상기 제2 리프레쉬 지시 요구 프레임을 수신하면, 상기 슬레이브 수신시각을 취득한 후, 상기 마스터 송신시각, 상기 슬레이브 수신시각, 상기 슬레이브 송신시각 및 상기 마스터 수신시각을 이용하여 상기 슬레이브국의 상기 클락 오프셋을 산출하는 클락 오프셋 산출 공정
을 더 포함하는 것을 특징으로 하는 지연 검출 방법.