KR20130058405A - 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 - Google Patents
광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 Download PDFInfo
- Publication number
- KR20130058405A KR20130058405A KR1020110124396A KR20110124396A KR20130058405A KR 20130058405 A KR20130058405 A KR 20130058405A KR 1020110124396 A KR1020110124396 A KR 1020110124396A KR 20110124396 A KR20110124396 A KR 20110124396A KR 20130058405 A KR20130058405 A KR 20130058405A
- Authority
- KR
- South Korea
- Prior art keywords
- active layer
- layer
- sensing circuit
- oxide semiconductor
- light
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010410 layer Substances 0.000 claims description 233
- 238000005530 etching Methods 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 17
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 4
- 230000000149 penetrating effect Effects 0.000 description 7
- 206010034972 Photosensitivity reaction Diseases 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 230000036211 photosensitivity Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/1013—Devices sensitive to infrared, visible or ultraviolet radiation devices sensitive to two or more wavelengths, e.g. multi-spectrum radiation detection devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Human Computer Interaction (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명에 따른 일실시예에 따르면 기판; 상기 기판 상에 배치되며, 광을 감지하기 위한 광센서 박막 트랜지스터; 및 상기 기판 상에 배치되며, 상기 광센서 박막 트랜지스터로부터 데이터를 출력하기 위한 스위치 박막 트랜지스터;를 포함하며, 상기 광센서 박막 트랜지스터의 활성층은 상기 스위치 박막 트랜지스터의 활성층과 구별되는 산화물 반도체 재료를 포함하는 광센싱 회로를 제공함으로써, 백라이트 등 기판의 후방에서 침투하는 광에 의한 영향에도 불구하고 동작의 신뢰성을 확보할 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 기판 상에 제1 및 제2 게이트 전극을 형성하는 단계; 상기 기판과 제1 및 제2 게이트 전극 위에 전체적으로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제1 게이트 전극과 대향하는 위치에 산화물 반도체 재료를 포함하는 제1 활성층을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제2 게이트 전극과 대향하는 위치에 상기 제1 활성층과 구별되는 산화물 반도체 재료를 포함하는 제2 활성층을 형성하는 단계; 및 상기 제1 활성층의 양측과 제2 활성층의 양측으로 각각 소스/드레인 전극을 형성하는 단계;를 포함하는 광센싱 회로의 제조방법을 제공함으로써, 상기 광센싱 회로를 제조하기 위한 공정을 최소화함으로써 공정시간을 감소시켜 생산수율을 향상시킬 수 있다.
또한, 본 발명의 다른 실시예에 따르면, 기판 상에 제1 및 제2 게이트 전극을 형성하는 단계; 상기 기판과 제1 및 제2 게이트 전극 위에 전체적으로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제1 게이트 전극과 대향하는 위치에 산화물 반도체 재료를 포함하는 제1 활성층을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제2 게이트 전극과 대향하는 위치에 상기 제1 활성층과 구별되는 산화물 반도체 재료를 포함하는 제2 활성층을 형성하는 단계; 및 상기 제1 활성층의 양측과 제2 활성층의 양측으로 각각 소스/드레인 전극을 형성하는 단계;를 포함하는 광센싱 회로의 제조방법을 제공함으로써, 상기 광센싱 회로를 제조하기 위한 공정을 최소화함으로써 공정시간을 감소시켜 생산수율을 향상시킬 수 있다.
Description
광센싱 회로, 상기 광센싱 회로의 제조 방법, 및 상기 광센싱 회로를 포함하는 광터치 패널을 개시한다. 더욱 상세하게는, 산화물 반도체 트랜지스터(oxide semiconductor transistor)를 이용한 광센싱 회로, 상기 광센싱 회로의 제조 방법, 및 상기 광센싱 회로를 포함하는 광터치 패널을 개시한다.
터치 스크린이란 디스플레이 화면의 특정 위치에 사람의 손가락이나 물체가 닿으면 그 위치를 파악하여 소프트웨어에 의해 특정 처리를 할 수 있도록, 화면에서 직접 입력 자료를 받을 수 있게 만든 장치를 말한다. 이를 위하여, 터치 스크린은 일반적인 디스플레이 패널에 터치 패널이라는 장치를 덧붙여서 그 기능을 발휘하도록 한다. 이러한 터치 패널에는 압력식 저항막 방식, 접촉식 정전용량 방식, 표면초음파전도(Surface Acoustic Wave; SAW) 방식, 적외선광 감지 방식 및 압전 방식 등의 다양한 종류가 있다. 이들 중에서, 현재까지는 압력식 저항막 방식의 터치 패널이 일반적으로 가장 많이 채용되고 있다. 기술의 발전에 따라 다양한 방식으로 터치 패널이 구현되고 있으며, 이에 따라 그 가격이 저렴해지면서 점차 그 사용이 일반화되고 있다. 최근에는 디스플레이 패널의 화소 내에 터치 센서를 일체화한 인셀(in-cell) 방식의 터치 스크린 패널도 개발되고 있다.
그러나, 지금까지 사용되고 있는 터치 스크린은 손가락이나 펜 등을 이용하여 패널에 직접 터치를 해야만 하는 방식이다. 따라서, 가장 널리 사용되는 압력식 저항막 방식의 터치 패널은 외부 압력에 의해 상부/하부 도전층이 손상되는 문제가 발생할 수도 있다. 또한, 이러한 방식은 센싱 효과가 우수할 수는 있지만, 패널과 사용자 사이가 가까워야 한다. 따라서, 터치 패널은 일반적인 테스크탑 컴퓨터, 노트북 컴퓨터, 또는 핸드폰이나 네비게이션과 같은 휴대용 장치 등의 소형 또는 중형 디스플레이에서만 사용이 가능하다. 그러나, 디스플레이가 점차 대형화되면서 사용자와 디스플레이 사이의 거리가 멀어지는 경우에는 기존의 터치 패널을 적용하기가 어려울 수도 있다.
최근에는 광을 감지하여 터치 패널의 기능과 동일한 기능을 수행할 수 있는 광터치 패널(Optical touch panel)이 제안되고 있다. 광터치 패널을 구현하기 위해서는 광을 감지할 수 있는 광센싱 회로가 요구된다. 광센싱 회로는 통상적으로 광센싱 소자, 및 상기 광센싱 소자로부터 데이터를 출력하기 위한 스위치 소자를 포함한다. 예를 들어, 광센싱 소자로는 실리콘과 같은 반도체의 PN 접합을 기본적인 구조로서 갖는 포토다이오드를 이용한다. 그러나, 실리콘 포토다이오드의 광 전류가 크지 않기 때문에, 스위치 소자는 일정 시간 동안 전하를 축적하기 위한 캐패시터를 필요로 한다. 이로 인해 광센싱 회로가 복잡해지고 크기도 커질 뿐만 아니라, 기생 캐패시턴스가 증가하여 광터치 패널의 대면적화가 어려웠다.
광센싱 소자로서 산화물 반도체 트랜지스터를 이용하되, 기판의 후방으로부터 침투하는 광의 영향에도 불구하고 동작 신뢰성을 확보할 수 있는 광센싱 회로 및 상기 광센싱 회로의 제조방법을 제공한다. 또한, 상기 광센싱 회로를 포함하는 광터치 패널을 제공한다.
본 발명의 일 유형에 따르면, 기판; 상기 기판 상에 배치되며, 광을 감지하기 위한 광센서 박막 트랜지스터; 및 상기 기판 상에 배치되며, 상기 광센서 박막 트랜지스터로부터 데이터를 출력하기 위한 스위치 박막 트랜지스터;를 포함하며, 상기 광센서 박막 트랜지스터의 활성층은 상기 스위치 박막 트랜지스터의 활성층과 구별되는 산화물 반도체 재료를 포함하는 광센싱 회로가 제공된다.
본 발명의 일 실시예에 따르면, 상기 광센서 박막 트랜지스터의 활성층은 광민감성 산화물 반도체 재료를 사용할 수 있다.
예를 들어, 상기 광민감성 산화물 반도체 재료는 ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료일 수 있다.
본 발명의 일 실시예에 따르면, 상기 스위치 박막 트랜지스터의 활성층은 단층 구조를 가지며, 상기 광센서 박막 트랜지스터의 활성층은 복층 구조를 가질 수 있다.
여기서, 상기 스위치 박막 트랜지스터의 활성층은, ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO에 Hf, Zr, Ti, Ta, Ga, Nb, V, Al, Ga 및 Sn 중에서 적어도 하나의 재료가 더 포함된 산화물 반도체 재료를 사용할 수 있다.
또한, 상기 광센서 박막 트랜지스터의 활성층은, ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료를 포함하는 광민감층과, ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO에 Hf, Zr, Ti, Ta, Ga, Nb, V, Al, Ga 및 Sn 중에서 적어도 하나의 재료가 더 포함된 산화물 반도체 재료를 포함하는 적어도 하나의 광불감층을 포함할 수 있다. 이 때, 상기 광민감층은 상기 광불감층이 단수의 층일 경우, 그 상부 또는 하부에 배치될 수 있으며, 상기 광불감층이 복수의 층일 경우, 그 사이에 배치될 수 있다.
본 발명의 일 실시예에 따르면, 상기 광센서 박막 트랜지스터와 상기 스위치 박막 트랜지스터는 각각, 상기 기판 위에 배치된 게이트 전극; 상기 기판과 상기 게이트 전극을 덮도록 배치된 게이트 절연막; 상기 게이트 전극과 대향하도록 상기 게이트 절연막 위에 부분적으로 배치된 활성층; 및 상기 활성층의 양측에 각각 배치된 소스/드레인 전극;을 포함할 수 있다.
여기서, 상기 소스/드레인 전극은 상기 활성층의 측면과 상면 일부를 둘러쌀 수 있다.
한편, 본 발명의 다른 유형에 따르면, 기판 상에 제1 및 제2 게이트 전극을 형성하는 단계; 상기 기판과 제1 및 제2 게이트 전극 위에 전체적으로 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제1 게이트 전극과 대향하는 위치에 산화물 반도체 재료를 포함하는 제1 활성층을 형성하는 단계; 상기 게이트 절연막 상에서 상기 제2 게이트 전극과 대향하는 위치에 상기 제1 활성층과 구별되는 산화물 반도체 재료를 포함하는 제2 활성층을 형성하는 단계; 및 상기 제1 활성층의 양측과 제2 활성층의 양측으로 각각 소스/드레인 전극을 형성하는 단계;를 포함하는 광센싱 회로의 제조방법이 제공된다.
여기서 상기 제2 활성층은 광민감성 산화물 반도체 재료를 포함할 수 있다.
예로서, 상기 광민감성 산화물 반도체 재료는 ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료일 수 있다.
상기 제1 활성층을 형성하는 단계는 상기 게이트 절연막 상부에 제1 산화물 반도체층 및 제1 에칭스탑층으로 구성된 제1 에피택셜층을 형성하는 단계;와 상기 제1 에피택셜층 상에 제1 게이트 전극과 대향하는 위치에 배치된 제1 에칭마스크를 이용하여 에칭하는 단계;를 포함할 수 있다.
상기 제2 활성층을 형성하는 단계는 상기 게이트 절연막 및 제1 에칭스탑층 상부에 제2 산화물 반도체층으로 구성된 제2 에피택셜층을 형성하는 단계; 및 상기 제2 에피택셜층 상에 제2 게이트 전극과 대향하는 위치에 배치된 제2 에칭마스크를 이용하여 에칭하는 단계;를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 및 제2 활성층의 측면 및 상면의 일부가 소스/드레인 전극에 의해 둘러싸이도록 상기 제1 활성층 및 상기 제2 활성층을 패터닝하는 활성층 패터닝 단계;를 포함할 수 있다.
상기 활성층 패터닝 단계는 일 예로서 상기 제1 및 제2 활성층을 형성하는 단계 이후에, 제1 및 제2 활성층 상부에 각각 제3 에칭마스크를 배치하고 에칭을 진행하여, 제1 및 제2 활성층을 패터닝할 수 있다.
상기 활성층 패터닝 단계는 다른 예로서, 상기 제1 활성층 및 제2 활성층을 형성하는 단계와 동시에 진행될 수 있다. 이 때, 활성층 패터닝 단계는 상기 제1 및 제2 에칭마스크에 의해 패터닝될 수 있다. 여기서, 상기 제1 및 제2 에칭마스크는 제1 및 제2 게이트 전극의 크기보다 작은 마스크를 사용할 수 있다.
또한, 본 발명의 또 다른 유형에 따르면, 디스플레이 화소부; 및 상술한 광센싱 회로;를 포함하며, 상기 디스플레이 화소부와 광센싱 회로가 하나의 화소 내에 일체화된 인셀 방식의 광터치 패널이 제공될 수 있다.
개시된 광센싱 회로는 동일 기판 위에 형성된 하나의 광센서 박막 트랜지스터와 하나의 스위치 박막 트랜지스터만을 갖기 때문에 회로 구조가 매우 간단하며, 광센서 박막 트랜지스터와 스위치 박막 트랜지스터가 광민감성이 다른 활성층을 갖기 때문에, 백라이트 등 기판의 후방에서 침투하는 광에 의한 영향에도 불구하고 동작의 신뢰성을 확보할 수 있다.
또한, 개시된 광센싱 회로의 제조 방법은 상기 광센싱 회로를 제조하기 위한 공정을 최소화함으로써 공정시간을 감소시켜 생산수율을 향상시킬 수 있다.
그리고, 개시된 광센싱 회로를 이용한 광터치 패널은 회로 구조가 단순하고 캐패시터를 사용하지 않기 때문에 박막화 및 대면적화에도 적합할 수 있다.
도 1은 디스플레이 화소와 광터치 센서가 일체화된 인셀 방식의 광터치 패널의 화소 배열 구조를 예시적으로 도시한다.
도 2는 도 1에 도시된 광터치 패널에서 디스플레이 화소부와 광센싱 회로부가 일체화된 화소의 회로 구조를 예시적으로 도시한다.
도 3a 내지 도 3h는 광센싱 회로부의 스위치 TFT와 광센서 TFT를 동일한 기판 상에 함께 형성하기 위한 본 발명의 일 예에 따른 방법을 예시적으로 도시하는 단면도이다.
도 4a 내지 도 4j는 광센싱 회로부의 스위치 TFT와 광센서 TFT를 동일한 기판 상에 함께 형성하기 위한 본 발명의 다른 예에 따른 방법을 예시적으로 도시하는 단면도이다.
도 5a 내지 도 5h는 광센싱 회로부의 스위치 TFT와 광센서 TFT를 동일한 기판 상에 함께 형성하기 위한 본 발명의 또 다른 예에 따른 방법을 예시적으로 도시하는 단면도이다.
도 6a 및 도 6b는 광민감성 산화물 재료의 포함여부를 달리하는 스위치 TFT에대해 NBITS(Negative Bias Illumination Temperature Stress) 조건에서의 시간에 따른 게이트-소스 전압(VGS)에 대한 드레인-소스 전류(IDS) 값을 측정한 결과를 나타낸 그래프이다.
도 7은 이러한 광센싱 회로부를 포함하는 광터치 패널을 사용함으로써 간단한 광원 장치로 디스플레이 장치를 원격으로 제어하는 예를 개략적으로 보이는 개념도이다.
도 2는 도 1에 도시된 광터치 패널에서 디스플레이 화소부와 광센싱 회로부가 일체화된 화소의 회로 구조를 예시적으로 도시한다.
도 3a 내지 도 3h는 광센싱 회로부의 스위치 TFT와 광센서 TFT를 동일한 기판 상에 함께 형성하기 위한 본 발명의 일 예에 따른 방법을 예시적으로 도시하는 단면도이다.
도 4a 내지 도 4j는 광센싱 회로부의 스위치 TFT와 광센서 TFT를 동일한 기판 상에 함께 형성하기 위한 본 발명의 다른 예에 따른 방법을 예시적으로 도시하는 단면도이다.
도 5a 내지 도 5h는 광센싱 회로부의 스위치 TFT와 광센서 TFT를 동일한 기판 상에 함께 형성하기 위한 본 발명의 또 다른 예에 따른 방법을 예시적으로 도시하는 단면도이다.
도 6a 및 도 6b는 광민감성 산화물 재료의 포함여부를 달리하는 스위치 TFT에대해 NBITS(Negative Bias Illumination Temperature Stress) 조건에서의 시간에 따른 게이트-소스 전압(VGS)에 대한 드레인-소스 전류(IDS) 값을 측정한 결과를 나타낸 그래프이다.
도 7은 이러한 광센싱 회로부를 포함하는 광터치 패널을 사용함으로써 간단한 광원 장치로 디스플레이 장치를 원격으로 제어하는 예를 개략적으로 보이는 개념도이다.
이하, 첨부된 도면들을 참조하여, 산화물 반도체 트랜지스터를 이용한 광센싱 회로, 상기 광센싱 회로의 제조 방법, 및 상기 광센싱 회로를 포함하는 광터치 패널에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
산화물 반도체 트랜지스터는 활성층의 재료로서 산화물 반도체를 사용한 트랜지스터이다. 산화물 반도체의 재료들 중에는 광에 매우 민감한 특성을 갖는 재료들이 있다. 광에 민감한 산화물 반도체 재료를 트랜지스터의 활성층의 재료로서 사용하면, 광을 감지할 수 있는 광민감성(light sensitive) 트랜지스터를 제조하는 것이 가능하다. 예컨대, 그러한 광에 민감한 산화물 반도체 재료로서 ZnO, InO, SnO, InZnO, ZnSnO, InSnO 등과 같은 산화물 반도체 재료를 사용할 수 있다. 이러한 재료를 활성층에 사용한 산화물 반도체 트랜지스터는 입사광의 파장이나 광량에 따라 문턱 전압이 변하는 특성이 있기 때문에, 광센서로서 활용될 수 있다. 예를 들어, 산화물 반도체 트랜지스터에 광이 인가되면, 문턱 전압이 음의 방향으로 이동하며 드레인 전류가 증가한다. 산화물 반도체 트랜지스터의 경우, 광이 인가되지 않았을 때의 드레인 전류에 대한 광이 인가되었을 때의 드레인 전류의 전류비가 매우 크기 때문에, 높은 감도를 갖는 광센서로서 활용이 가능하다. 특히, 전류비는 광이 인가되지 않았을 때의 문턱 전압 부근에서 가장 크게 나타난다. 또한, 산화물 반도체 트랜지스터는 박막 트랜지스터(TFT)의 구조로 형성될 수 있기 때문에, 디스플레이 화소 내에 광터치 센서를 일체로 형성한 인셀(in-cell) 방식의 광터치 패널에 적용될 수 있다.
예를 들어, 도 1은 디스플레이 화소와 광터치 센서가 일체화된 인셀 방식의 광터치 패널의 화소 배열 구조를 예시적으로 도시하고 있다. 도 1을 참조하면, 다수의 화소(10)들이 광터치 패널 내에 2차원 배열되어 있다. 여기서, 다수의 화소(10)들 중 적어도 일부에는 영상을 표시하기 위한 디스플레이 화소부(10d)와 입사광의 감지를 위한 광센싱 회로부(10s)가 함께 형성되어 있다. 실시예에 따라, 모든 화소(10)들에 디스플레이 화소부(10d)와 광센싱 회로부(10s)가 각각 배치될 수도 있다. 그러나, 디스플레이의 해상도를 높이기 위하여 일부의 화소(10)에만 광센싱 회로부(10s)를 배치하는 것도 가능하다. 일반적으로, 광터치 제어를 위해 광터치 패널에 조사되는 광은 하나의 화소(10)에 비해 크기가 크기 때문에, 도 1에 도시된 바와 같이, 일부의 화소(10)에만 광센싱 회로부(10s)가 배치되어도 광이 입사되는 위치를 비교적 정확하게 특정하는 것이 가능하다.
도 2는 도 1에 도시된 광터치 패널에서 디스플레이 화소부(10d)와 광센싱 회로부(10s)가 일체화된 화소(10)의 회로 구조를 예시적으로 도시하고 있다. 도 2를 참조하면, 디스플레이 화소부(10d)는 액정 셀(12) 및 상기 액정 셀(12)의 온/오프를 제어하기 위한 제 1 스위치 박막 트랜지스터(이하, 제 1 스위치 TFT)(11)를 포함할 수 있다. 또한, 광센싱 회로부(10s)는 입사광을 감지하기 위한 광센서 박막 트랜지스터(이하, 광센서 TFT)(14)와 상기 광센서 TFT(14)로부터 데이터를 출력하기 위한 제 2 스위치 박막 트랜지스터(이하, 제 2 스위치 TFT)(13)를 포함할 수 있다. 여기서, 광센서 TFT(14)와 제 2 스위치 TFT(13)는 서로 직렬로 연결될 수 있다. 구체적으로 제 1 및 제 2 스위치 TFT(11,13)의 게이트는 제 1 게이트 라인(GATE1)에 연결되어 있다. 제 1 스위치 TFT(11)의 드레인은 영상 신호 라인(IMAGE)에 연결되어 있으며, 소스는 액정 셀(12)에 연결될 수 있다. 또한, 제 2 스위치 TFT(13)의 소스는 데이터 라인(DATA)에 연결되어 있으며, 드레인은 광센서 TFT(14)의 소스와 연결될 수 있다. 그리고, 광센서 TFT(14)의 게이트는 제 2 게이트 라인(GATE2)와 연결되어 있으며, 드레인은 구동 전압 라인(Vdd)에 연결될 수 있다.
한편, 상기 광센싱 회로부(10s)의 제 2 스위치 TFT(13)는 광의 인가와 관계 없이 항상 일정한 전기적 특성을 가지며, 상기 광센서 TFT(14)는 광의 인가 여부에 따라 드레인 전류가 크게 변하는 특성을 갖는다. 이를 위해, 제 2 스위치 TFT(13)의 활성층 재료로는 광에 민감하지 않은 산화물 반도체 재료를 사용하고, 광센서 TFT(14)의 활성층 재료로는 광에 민감한 산화물 반도체 재료를 사용할 수 있다. 제 2 스위치 TFT(13)의 활성층 재료로 광에 민감하지 않은 재료를 사용하기 때문에, 기판(101)의 후방에서 침투하는 광에 의해 발생할 수 있는 전기적 특성의 불안정성을 방지할 수 있다. 다만, 이 경우 제 2 스위치 TFT(13)과 광센서 TFT(14)의 활성층 재료로 서로 다른 재료를 사용하기 때문에 이를 위한 효율적인 제조 방법이 요구된다.
도 3a 내지 도 3h는 광센싱 회로부(10s)의 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 일 예에 따른 방법을 예시적으로 도시하는 단면도이다. 이하에서 설명하는 방법은 광흡수율이 다른 활성층을 가진 상기 스위치 TFT(13)와 광센서 TFT(14)를 하나의 기판 상에 함께 형성하는 것에 주로 관심을 두기 때문에, 광센싱 회로부(10s)의 다른 구성 요소들을 형성하는 방법에 대해서는 설명를 생략한다.
먼저, 도 3a를 참조하면, 기판(101) 상에 제 1 게이트 전극(102)과 제 2 게이트 전극(103)을 각각 형성한다. 예를 들어, 도 3a에서 왼쪽에 있는 제 1 게이트 전극(102)은 스위치 TFT(13)의 게이트 전극(102)이 되며, 오른쪽에 있는 제 2 게이트 전극(103)은 광센서 TFT(13)의 게이트 전극(103)이 될 수 있다. 상기 제 1 및 제 2 게이트 전극(102,103)은 예를 들어 전도성 금속 또는 전도성 금속 산화물로 이루어질 수 있다. 기판(101) 위에 제 1 및 제 2 게이트 전극(102,103)을 형성하기 위하여, 기판(101)의 상부 표면 위에 전체적으로 전도성 금속 또는 전도성 금속 산화물 재료를 증착할 수 있다. 그런 후, 제 1 및 제 2 게이트 전극(102,103)이 형성될 영역을 제외한 전도성 금속 또는 전도성 금속 산화물 재료의 나머지 영역을 에칭을 통해 제거할 수 있다.
다음으로, 도 3b에 도시된 바와 같이, 기판(101)과 제 1 및 제 2 게이트 전극(102,103) 위에 전체적으로 게이트 절연막(104)을 일정한 두께로 도포한다. 게이트 절연막(104)은 예를 들어 SiO2와 같은 반도체 산화물 재료로 이루어질 수 있다.
그런 후, 도 3c 및 도 3d를 참조하면, 제 1 게이트 전극(102)과 대향하는 게이트 절연막(104) 상의 위치에 제 1 활성층(110)을 형성한다. 예를 들어, 도 3c에서와 같이 제1 산화물 재료층(111) 및 제1 에칭스탑층(113)으로 구성된 제1 에피택셜층(115)을 게이트 절연막(104) 상에 전체적으로 형성한 후, 제1 에피택셜층(115) 상에 제1 게이트 전극(102)과 대향하는 위치에 제1 에칭마스크(201)를 배치할 수 있다. 그런 후, 제1 에칭마스크(201)를 이용하여 에칭을 진행하여, 제1 에칭마스크가 배치되지 않은 나머지 영역의 제1 에피택셜층(115)을 제거함으로써, 스위치 TFT에 제1 활성층(110)을 형성할 수 있다. 제1 활성층(110)은 산화물 반도체 재료를 포함하되, 광민감성 산화물 반도체 재료를 포함하지 않는다. 여기서 광민감성 산화물 반도체 재료란 산화물 반도체 재료 중에서도 특히 광에 대한 민감도가 매우 큰 산화물 반도체 재료를 의미하며, 이러한 예로서 ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 들 수 있다. 그러므로 제1 산화물 재료층(111)은 일 예로서, ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO에 Hf, Zr, Ti, Ta, Ga, Nb, V, Al, Ga 및 Sn 중에서 적어도 하나의 재료가 더 포함된 산화물 반도체 재료를 사용할 수 있으나, 광민감성 산화물 반도체 재료인 ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO 자체를 포함하지 않는다.
이어서, 도 3e 및 도 3f를 참조하면, 제2 게이트 전극(103)과 대향하는 게이트 절연막(104) 상의 위치에 제2 활성층(120)을 형성한다. 제2 활성층 형성 단계는 제1 활성층(110)보다 광 흡수율이 높은 산화물 반도체 재료를 포함하는 제2 활성층(120)을 형성하기 위한 것으로서, 예를 들어, 도 3e에서와 같이 제1 에칭마스크(201)에 의한 에칭 단계와 별도로 진행되도록 제2 에칭마스크(202)를 이용할 수 있다. 구체적으로 살펴보면, 제2 활성층 형성단계는 광민감성 산화물 반도체 재료를 포함하는 제2 산화물 재료층(121) 및 제2 에칭스탑층(123)으로 구성된 제2 에피택셜층(125)을 전체적으로 형성한 후, 제2 에피택셜층(125) 상에 제2 게이트 전극(103)과 대향하는 위치에 제2 에칭마스크(202)를 배치한다. 그런 후, 제2 에칭마스크(202)를 이용하여 에칭을 진행하여, 제2 에칭마스크(202)가 배치되지 않은 나머지 영역의 제2 에피택셜층(125)을 제거함으로써, 광센서 TFT에 제2 활성층(120)을 형성할 수 있다. 여기서 제2 에칭스탑층(123)은 이후 진행될 소스/드레인 전극(130, 131, 132) 형성시 제2 활성층(120)의 표면을 보호하기 위한 것으로서 필수적 구성요소는 아니며, 경우에 따라 선택적으로 포함되는 구성요소에 불과하다..
제2 산화물 재료층(121)은 광민감성 산화물 반도체 재료를 포함한다. 제2 산화물 재료층(121)은 단층 구조로서 광민감성 산화물 반도체 재료를 포함할 수도 있으나, 도 3e 및 도 3f와 같이, 적층 구조로서 어느 한 층에 광민감성 산화물 반도체 재료를 포함할 수 있다. 제2 산화물 재료층(121)은 적층 구조로서 광민감성 산화물 재료로 구성된 광민감층(122a)과, 광민감성 산화물 재료보다 광민감성이 떨어지는 산화물 재료로 구성된 적어도 하나의 광불감층(122b)을 포함할 수 있다. 여기서, 광민감층(122a)은 ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료를 사용할 수 있으며, 광불감층(122b)은 상기 광민감층(122a)보다 광 민감성이 떨어지는 층으로서, ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO에 Hf, Zr, Ti, Ta, Ga, Nb, V, Al, Ga 및 Sn 중에서 적어도 하나의 재료가 더 포함된 산화물 반도체 재료를 사용할 수 있다.
도면에서는 광불감층(122b) 상부에 광민감층(122a)이 적층된 구조를 도시하고 있으나, 이는 다양하게 적층될 수 있다. 광민감층(122a) 및 광불감층(122b)의 적층 구조는 광불감층(122b)이 단수의 층인 경우, 광민감층(122a)이 광불감층(122b)의 상부 또는 하부에 배치될 수 있다. 광불감층(122b)이 복수의 층인 경우에는, 광민감층(122a) 및 광불감층(122b)의 적층 구조는 광민감층(122a)이 복수의 광불감층(122b) 사이에 배치되는 구조일 수 있다. 여기서, 광민감층(122a)의 하부에 배치된 광불감층(122b)은 두께를 조절하여 트랜지스터의 문턱 전압을 OV에 가깝게 조절할 수 있다. 그리고, 광민감층(122a)의 상부에 배치된 광불감층(122b)은, 광민감층(122a)을 보호하는 보호막의 역할을 할 수 있으며, 소스/드레인 전극(130, 131, 132)을 형성하는 동안 에칭스탑층으로서의 역할을 할 수도 있다. 또한, 광민감층(122a)의 상부에 배치된 광불감층(122b)은 광센싱 회로부가 완성된 후에는 외부의 물질에 의한 광민감층(122a)의 변형을 방지하기 위한 패시베이션 층(passivation layer)의 역할을 할 수 있다.
제1 에칭스탑층(113)은 제2 활성층(120)을 형성하기 위한 에칭공정이 진행되는 동안 제1 활성층(110)이 제2 에피택셜층(125)과 같이 에칭되는 것을 방지한다. 제2 에피택셜층(125)이 에칭될 때, 제1 에칭스탑층(113)은 제2 에피택셜층(125)과 같이 에칭되지 않기 위하여 제2 에피택셜층(125), 특히 제2 산화물 재료층(121)과 높은 에칭 선택비를 갖는다. 이와 같이 제2 산화물 재료층(121)과 높은 에칭 선택비를 가지기 위해서 제1 에칭스탑층(113)은 SiO2, SiN, SiON 등을 재질로 할 수 있다.
이어서, 도 3g를 참조하면, 상기 제1 활성층(110)과 제2 활성층(120)의 측부가 소스/드레인 전극(130, 131, 132)과 접촉하도록 하기 위하여, 제1 활성층(110)과 제2 활성층(120)의 측부 상에 위치한 제1 에칭스탑층(113)과 제2 에칭스탑층(123)을 제거하는 제1 및 제2 에칭스탑층 패터닝 단계가 진행될 수 있다.
마지막으로, 도 3h를 참조하면, 제1 활성층(110)과 제2 활성층(120)의 양측으로 소스/드레인 전극(130, 131, 132)을 각각 형성한다. 예를 들어, 제1 소스/드레인 전극(130)은 제1 활성층(110)의 좌측 일부 영역을 덮도록 형성된다. 제2 소스/드레인 전극(131)은 제1 활성층(110)의 우측 일부 영역과 제2 활성층(120)의 좌측 일부 영역을 덮도록 형성된다. 그리고, 제3 소스/드레인 전극(132)은 제2 활성층(120)의 우측 일부 영역을 덮도록 형성된다. 제 1 소스/드레인 전극(130)은 예를 들어 스위치 TFT의 드레인 전극의 역할을 할 수 있다. 제 2 소스/드레인 전극(131)은 스위치 TFT의 소스 전극과 광센서 TFT의 드레인 전극의 역할을 공동으로 수행할 수 있다. 바꾸어 말하자면, 스위치 TFT의 소스 전극과 광센서 TFT의 드레인 전극은 하나의 소스/드레인 전극으로 연결되어 있다. 제 3 소스/드레인 전극(132)은 광센서 TFT의 소스 전극의 역할을 할 수 있다. 이러한 소스/드레인 전극(130, 131, 132)은, 예컨대, 전도성 금속 또는 전도성 금속 산화물을 게이트 절연막과 제 1 및 제 2 활성층 위에 전체적으로 증착한 후에, 상기 제 1 및 제 2 활성층의 상면 중심부에 있는 전도성 금속 또는 전도성 금속 산화물을 부분적으로 제거함으로써 형성될 수 있다. 따라서, 제 1 및 제 2 활성층의 상면 중심은 소스/드레인 전극(130, 131, 132)에 의해 가리지 않고 노출될 수 있다.
그리고, 도면상 도시되어 있지는 않으나, 상기 소스/드레인 전극(130, 131, 132)을 부분적으로 제거하는 과정에서 제1 및 제2 활성층(110, 120)의 일부가 제거될 수 있다. 일 예로서, 소스/드레인 전극(130, 131, 132)을 부분적으로 제거하기 위한 에칭이 진행되는 과정에서, 에천트(Etchant)로서 소스/드레인 전극(130, 131, 132)과 더불어 제1 및 제2 활성층(110, 120)을 에칭할 수 있는 에천트를 이용함으로써, 제1 및 제2 활성층(110, 120)의 일부를 패터닝할 수 있다. 이러한 에천트로서, Cl2, Hbr, CHF3 중 적어도 하나를 포함하는 에칭 가스이거나 질산, 초산 등의 에칭 용액이 이용될 수 있다.
상술한 방식으로 광센싱 회로부(10s)의 스위치 TFT(13)와 광센서 TFT(14)를 하나의 기판(101) 위에 간단하게 형성할 수 있다. 특히, 도 3a 내지 도 3h에 도시된 방법에 따르면, 광센서 TFT의 활성층은 스위치 TFT의 활성층과 다른 재질의 산화물 반도체 재료를 포함함으로써, 즉 광센서 TFT의 활성층은 광민감성을 가지는 산화물 반도체 재료를 포함하고 스위치 TFT의 활성층은 광민감성 산화물 반도체 재료를 포함하지 않음으로써, 광센싱 회로부의 후방에서 들어오는 빛의 영향에도 불구하고 동작의 신뢰성을 보장할 수 있게 된다.
도 4a 내지 도 4j는 광센싱 회로부(10s)의 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 다른 예에 따른 방법을 예시적으로 도시하는 단면도이다.
본 실시예에서는 도 4h, 4i 와 같이 제1 및 제2 활성층의 패터닝 단계를 별도로 진행할 수 있다. 이러한 단계를 제외한 나머지 단계는 도 3에서 살펴본 실시예와 실질적으로 동일하므로, 중복 설명은 생략한다.
도 4h 및 도 4i를 참조하면, 본 실시예에 따른 제1 및 제2 활성층을 패터닝하는 단계는, 이후 형성될 소스/드레인 전극(130, 131, 132)에 의해 측면 및 상면 일부가 둘러싸이는 제1 활성층 및 제2 활성층(110, 120)을 형성하기 위한 단계로서, 제1 활성층(110) 및 제2 활성층(120)의 양측 일부가 제거된다. 제1 활성층(110) 및 제2 활성층(120)의 측면 및 상면 일부가 소스/드레인 전극(130, 131, 132)에 의해 둘러싸임으로써, 기판(101)의 후방에서 침투하는 광이 활성층에 반응하는 것을 방지하여, 결과적으로 스위치 TFT와 광센서 TFT의 작동의 신뢰성을 향상시킬 수 있다. 이를 위해, 도 4h와 같이 제1 및 제2 에칭마스크(201, 202)와는 별도의 제3 에칭마스크(203)를 제1 및 제2 활성층(110, 120) 상부에 각각 배치한다. 제3 에칭마스크(203)를 배치한 후, 에칭을 진행함으로써, 제3 에칭마스크가 배치되지 않은 제1 및 제2 활성층(110, 120)의 일부 영역을 제거함으로써, 양측부가 기판(101)의 후방으로부터 침투하는 광과 접촉하지 않는 제1 및 제2 활성층(110, 120)을 형성할 수 있다. 이러한 제1 및 제2 활성층(110, 120)은 다음 단계에서 형성되는 소스/드레인 전극(130, 131, 132)에 의해 측면 및 상면 일부가 밀폐된다.
도 5a 내지 도 5h는 광센싱 회로부(10s)의 스위치 TFT(13)와 광센서 TFT(14)를 동일한 기판 상에 함께 형성하기 위한 본 발명의 또 다른 예에 따른 방법을 예시적으로 도시하는 단면도이다.
본 실시예에서는 제1 및 제2 활성층(110, 120)을 패터닝하기 위해서 별도의 단계를 거치지 않으면서도, 제1 및 제2 활성층(110, 120)의 측면 및 상면 일부가 소스/드레인 전극(130, 131, 132)에 의해 둘러싸이는 형태로 패터닝한 광센싱 회로를 제조하는 방법을 제공한다. 제1 및 제2 활성층을 패터닝하는 단계를 제외한 나머지 단계에 대해서는, 상기 실시예들과 동일하므로 중복 설명은 생략하기로 한다.
도 5c 및 도 5e를 보면, 제1 및 제2 에칭마스크(201, 202)로서 최종적으로 패터닝하고자 하는 제1 및 제2 활성층(110, 120)의 형상에 대응되는 형상을 가진 마스크를 이용한다. 여기서, 최종적으로 패터닝하고자 하는 형상이라 함은, 제1 및 제2 활성층(110, 120)의 측면 및 상면 일부가 소스/드레인 전극(130, 131, 132)에 의해 둘러싸일 수 있는 형상을 말한다. 이를 통해, 제1 및 제2 활성층(110, 120)에 대하여 별도의 단계를 통해 패터닝하지 않으면서 원하는 형상의 패턴을 가진 제1 및 제2 활성층(110, 120)을 얻을 수 있게 된다. 이를 통해, 공정을 단순화하여 공정시간 및 그에 소요되는 비용을 최소화하면서도, 기판(101)의 후방으로부터 침투하는 광의 영향을 최소화할 수 있다. 일 예로서, 제1 및 제2 에칭마스크(201, 202)가 제1 및 제2 활성층(110, 120)이 게이트 전극 위에만 형성될 수 있도록, 제1 및 제2 에칭마스크(201, 202)는 각각의 게이트 전극보다 크기가 작은 것을 이용할 수 있다.
지금까지 살펴본 상기 실시예들에서는 스위치 TFT의 제1 활성층(110)을 형성한 후, 광센서 TFT의 제2 활성층(120)을 형성하는 것에 대해 언급하였으나, 이러한 활성층 형성순서의 전후관계는 반드시 이에 한정되지 아니하며, 광센서 TFT의 제2 활성층(120)을 형성한 후, 스위치 TFT의 제1 활성층(110)을 형성할 수도 있다. 광센서 TFT의 제2 활성층(120)을 먼저 형성하는 것은 상술한 실시예들과 순서의 전후 관계를 제외하고는 실질적으로 동일하므로, 구체적인 설명은 생략한다.
도 6a 내지 도 6b는 광민감성 산화물 재료의 포함여부를 달리하는 스위치 TFT에 대해 NBITS(Negative Bias Illumination Temperature Stress) 조건에서의 시간에 따른 게이트-소스 전압(VGS)에 대한 드레인-소스 전류(IDS) 값을 측정한 결과를 나타낸 그래프이다.
NBITS는 게이트 전압 바이어스 스트레스 테스트에 소자의 열화를 가속시킬 수 있는 조건으로 열적, 광학적 스트레스 조건을 더 추가한 것이다. 본 실시예와 같이 디스플레이에 응용되는 TFT 소자의 신뢰성 평가에 광학적 스트레스 테스트는 중요한 사항일 수 있다.
실험 조건으로 섭씨 약 60도의 분위기 하에서, 약 25000 nit 의 조명을 샘플에 인가하면서 게이트-소스 전압(VGS)을 20V, 드레인-소스 전압(VDS)을 5V를 각각 인가하였다. 도 6a의 스위치 TFT의 경우, 산화물 재료로서 광민감성을 가진 IZO를 포함하며, 도 6b의 스위치 TFT의 경우, 본 발명과 같이 산화물 재료로서 광민감성을 가진 IZO를 포함하지 않는다. 각 샘플에 대해 스트레스를 가하지 않은 상태에서 최초 데이터를 측정하였으며, 120분 동안 정해진 시간에 데이터를 측정하여 그 결과를 나타내었다.
도 6a 및 도 6b를 참조하면, 광민감성을 가진 산화물 재료를 포함하는 경우에 스트레스를 가하는 시간에 따른 트랜지스터의 문턱 전압(Vth) 변화가 크게 나타나는 반면, 광민감성을 가진 산화물 재료를 포함하지 않는 경우에는 스트레스를 가하는 시간에 따른 트랜지스터의 문턱 전압(Vth) 변화가 크지 않았다. 이를 통해, 스위치 TFT가 후방으로부터 침투하는 광에 의해 영향을 받지 않기 위해서는, 재질로서 IZO와 같이 광민감성 산화물 재료를 포함하지 않는 것이 바람직하다는 것을 알 수 있었다.
상술한 실시예들에서 언급한 바와 같이 광민감성 산화물 재료를 포함하지 않은 스위치 TFT(13)와 광민감성 산화물 재료를 포함하는 광센서 TFT(14)를 포함하는 광센싱 회로부(10s)에서 광이 입사하는 지를 감지하는 과정은 다음과 같다.
먼저, 데이터를 출력하지 않는 대기 시간 동안에는, 제 1 게이트 라인(GATE1)에 로우(LOW) 전압이 인가되어 제 2 스위치 TFT(13)가 오프(OFF) 상태에 있게 한다. 여기서, 로우 전압은 예를 들어 제 2 스위치 TFT(13)의 문턱 전압보다 낮은 전압일 수 있다. 따라서, 이 동안에는 광센서 TFT(14)에 광이 인가되더라도 제 2 스위치 TFT(13)가 오프 상태이므로, 데이터 라인(DATA)은 항상 로우 상태에 있다. 즉, 데이터 라인(DATA)을 통해서는 전류가 거의 흐르지 않거나 또는 낮은 전류가 흐르게 된다.
한편, 데이터를 출력하는 순간에는, 제 1 게이트 라인(GATE1)을 통해 제 2 스위치 TFT(13)의 게이트에 하이(HIGH) 전압을 인가하여, 제 2 스위치 TFT(13)를 온(ON) 시킨다. 동시에, 광센서 TFT(14)의 게이트에는 제 2 게이트 라인(GATE2)을 통해 로우 전압이 인가된다. 여기서, 로우 전압은 광센서 TFT(14)의 문턱 전압일 수 있다. 이 상태에서, 광센서 TFT(14)에 광이 인가되지 않으면, 광센서 TFT(14)로부터 제 2 스위치 TFT(13)를 통해 데이터 라인(DATA)으로 전류가 거의 흐르지 않거나 또는 낮은 전류가 흐르게 된다. 반면, 광센서 TFT(14)에 광이 인가되면, 광센서 TFT(14)의 오프 전류가 증가하면서 데이터 라인(DATA)으로 흐르는 전류가 증가하게 된다. 광센서 TFT(14)에 인가되는 광의 세기가 증가할수록 데이터 라인(DATA)으로 흐르는 전류도 증가하게 된다. 따라서, 광센싱 회로부(10s)는 입사광의 세기에 따라 그에 대응하는 크기의 전기적 신호를 데이터 라인(DATA)으로 출력할 수 있다.
상술한 설명을 통해 알 수 있듯이, 본 발명의 일 실시예에 따른 광센싱 회로부(10s)는 동일 기판 위에 형성된 하나의 스위치 TFT(13)와 하나의 광센서 TFT(14)만을 갖기 때문에 회로 구조가 매우 간단하다. 특히, 광센서 TFT(14)가 광에 대한 감도가 매우 높은 산화물 반도체 트랜지스터로 이루어지기 때문에, 광에 의해 발생하는 전하를 일정 시간 동안 축적하기 위한 별도의 캐패시터가 요구되지 않는다. 따라서, 본 발명의 일 실시예에 다른 광센싱 회로부(10s)를 광터치 패널이나, 또는 촬상 소자와 같은 영상 획득 장치에서 사용할 경우, 광터치 패널이나 영상 획득 장치의 박막화 및 대면적화가 가능하다. 예를 들어, 상술한 다수의 광센싱 회로부(10s)를 2차원 배열함으로써 광터치 패널이나 영상 획득 장치를 구현하는 것이 가능하다. 이때, 광센싱 회로부(10s)의 동작을 제어하기 위한 제어 및 구동 장치는 기존의 광터치 패널이나 영상 획득 장치의 제어 및 구동 장치의 구조를 그대로 활용할 수 있다.
앞서 살펴본 도 1 및 도 2에서는 광센싱 회로부(10s)가 디스플레이 화소부(10d)와 함께 일체로 형성된 광터치 패널이 도시되어 있다. 이와 같이 광센싱 회로부(10s)를 포함하는 광터치 패널은, 광센싱 회로부(10s)가 디스플레이 화소(10) 내에 일체화된 인셀 방식으로 구현될 수 있다. 그러나, 상기 광센싱 회로부(10s)가 디스플레이 화소부(10d)와 별개로 분리되어, 광센싱 회로부(10s)만을 포함하는 별도의 광터치 패널을 구성할 수도 있다. 이 경우, 광센싱 회로부(10s)만을 포함하는 광터치 패널은 디스플레이 화소부(10d)만을 포함하는 별도의 디스플레이 패널에 부착되어 사용될 수도 있다. 이 경우, 기판(101)과 게이트 절연막(104)은 투명한 절연성 재료로 이루어 질 수 있다. 또한, 제 1 및 제 2 게이트 전극(102, 103)과 제 1 내지 제 3 소스/드레인 전극(130, 131, 132)은 ITO와 같이 투명한 전도성 재료로 이루어질 수 있다. 또한, 상술한 실시예들에 따른 광센싱 화소부(10s)는 CMOS(Complimentary Metal Oxide Semiconductor)나 CCD(Charge Coupled Device)를 대체하여 영상 획득 장치를 구현하는 데에도 사용될 수 있다.
도 7은 이러한 광센싱 회로부(10s)를 포함하는 광터치 패널을 사용함으로써 간단한 광원 장치로 디스플레이 장치를 원격으로 제어하는 예를 개략적으로 보이는 개념도이다. 도 7을 참조하면, 디스플레이 장치(310)를 포함하는 광터치 스크린 장치(300)가 도시되어 있다. 디스플레이 장치(310)는 디스플레이 화소 내에 인셀 방식으로 광터치 패널이 일체화된 것일 수도 있고, 또는 상기 디스플레이 장치(310)의 표면에 광터치 패널이 부착된 것일 수도 있다. 이러한 광터치 스크린 장치(300)에서, 예를 들어, 레이저 포인터와 같은 간단한 광원 장치(320)로 디스플레이 장치(310)에 광을 조사하면, 광터치 패널 내에 배열된 광센서 TFT(14)가 광을 인식하게 된다. 따라서 마치 손이나 펜으로 터치 스크린을 터치하는 것과 동일한 효과를 얻을 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 산화물 반도체 트랜지스터를 이용한 광센싱 회로, 상기 광센싱 회로의 제조 방법, 및 상기 광센싱 회로를 포함하는 광터치 패널에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
10...화소 10d...디스플레이 화소부
10s...광센싱 회로부 11,13...스위치 TFT
12.........액정 셀 14...광센서 TFT
101...기판 102, 103...게이트 전극
104...게이트 절연막 110...제1 활성층
111...제1 산화물 재료층 113...제1 에칭스탑층
115...제1 에피택셜층 120...제2 활성층
121...제2 산화물 재료층 122a...광민감층
122b...광불감층 123...제2 에칭스탑층
125...제2 에피택셜층 130,131,132...소스/드레인 전극
201...제1 에칭마스크 202...제2 에칭마스크
203...제3 에칭마스크 300......터치 스크린 장치
310....디스플레이 장치 320......광원장치
10s...광센싱 회로부 11,13...스위치 TFT
12.........액정 셀 14...광센서 TFT
101...기판 102, 103...게이트 전극
104...게이트 절연막 110...제1 활성층
111...제1 산화물 재료층 113...제1 에칭스탑층
115...제1 에피택셜층 120...제2 활성층
121...제2 산화물 재료층 122a...광민감층
122b...광불감층 123...제2 에칭스탑층
125...제2 에피택셜층 130,131,132...소스/드레인 전극
201...제1 에칭마스크 202...제2 에칭마스크
203...제3 에칭마스크 300......터치 스크린 장치
310....디스플레이 장치 320......광원장치
Claims (21)
- 기판;
상기 기판 상에 배치되며, 광을 감지하기 위한 광센서 박막 트랜지스터; 및
상기 기판 상에 배치되며, 상기 광센서 박막 트랜지스터로부터 데이터를 출력하기 위한 스위치 박막 트랜지스터;를 포함하며,
상기 광센서 박막 트랜지스터의 활성층은 상기 스위치 박막 트랜지스터의 활성층과 구별되는 산화물 반도체 재료를 포함하는 광센싱 회로.
- 제1항에 있어서,
상기 광센서 박막 트랜지스터의 활성층은 광민감성 산화물 반도체 재료를 포함하는 광센싱 회로.
- 제 2 항에 있어서,
상기 광민감성 산화물 반도체 재료는,
ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료인 광센싱 회로.
- 제 1 항에 있어서,
상기 스위치 박막 트랜지스터의 활성층은 단층 구조를 가지며,
상기 광센서 박막 트랜지스터의 활성층은 복층 구조를 가지는 광센싱 회로.
- 제 4 항에 있어서,
상기 스위치 박막 트랜지스터의 활성층은,
ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO에 Hf, Zr, Ti, Ta, Ga, Nb, V, Al, Ga 및 Sn 중에서 적어도 하나의 재료가 더 포함된 산화물 반도체 재료인 광센싱 회로.
- 제 4 항에 있어서,
상기 광센서 박막 트랜지스터의 활성층은,
ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료인 광민감층과,
ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO에 Hf, Zr, Ti, Ta, Ga, Nb, V, Al, Ga 및 Sn 중에서 적어도 하나의 재료가 더 포함된 산화물 반도체 재료인, 적어도 하나의 광불감층을 포함하는 광센싱 회로.
- 제 6 항에 있어서,
상기 광민감층은,
상기 광불감층이 단수의 층일 경우, 그 상부 또는 하부에 배치되는 광센싱 회로.
- 제 6 항에 있어서,
상기 광민감층은,
상기 광불감층이 복수의 층일 경우, 그 사이에 배치되는 광센싱 회로.
- 제 1 항에 있어서,
상기 광센서 박막 트랜지스터와 상기 스위치 박막 트랜지스터는 각각,
상기 기판 위에 배치된 게이트 전극;
상기 기판과 상기 게이트 전극을 덮도록 배치된 게이트 절연막;
상기 게이트 전극과 대향하도록 상기 게이트 절연막 위에 부분적으로 배치된 활성층; 및
상기 활성층의 양측에 각각 배치된 소스/드레인 전극;을 포함하는 광센싱 회로.
- 제 9 항에 있어서,
상기 소스/드레인 전극은,
상기 활성층의 측면과 상면 일부를 둘러싸는 광센싱 회로.
- 기판 상에 제1 및 제2 게이트 전극을 형성하는 단계;
상기 기판과 제1 및 제2 게이트 전극 위에 전체적으로 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에서 상기 제1 게이트 전극과 대향하는 위치에 산화물 반도체 재료를 포함하는 제1 활성층을 형성하는 단계;
상기 게이트 절연막 상에서 상기 제2 게이트 전극과 대향하는 위치에 상기 제1 활성층과 구별되는 산화물 반도체 재료를 포함하는 제2 활성층을 형성하는 단계; 및
상기 제1 활성층의 양측과 제2 활성층의 양측으로 각각 소스/드레인 전극을 형성하는 단계;를 포함하는 광센싱 회로의 제조방법.
- 제11항에 있어서,
상기 제2 활성층은 광민감성 산화물 반도체 재료를 포함하는 광센싱 회로.
- 제 12 항에 있어서,
상기 광민감성 산화물 반도체 재료는,
ZnO, InO, SnO, InZnO, ZnSnO 또는 InSnO를 포함하는 산화물 반도체 재료인 광센싱 회로.
- 제 11 항에 있어서,
상기 제1 활성층을 형성하는 단계는,
상기 게이트 절연막 상부에 제1 산화물 반도체층 및 제1 에칭스탑층으로 구성된 제1 에피택셜층을 형성하는 단계;
상기 제1 에피택셜층 상에 제1 게이트 전극과 대향하는 위치에 배치된 제1 에칭마스크를 이용하여 에칭하는 단계;를 포함하는 광센싱 회로의 제조방법.
- 제 11 항에 있어서,
상기 제2 활성층을 형성하는 단계는,
상기 게이트 절연막 및 제1 에칭스탑층 상부에 제2 산화물 반도체층으로 구성된 제2 에피택셜층을 형성하는 단계; 및
상기 제2 에피택셜층 상에 제2 게이트 전극과 대향하는 위치에 배치된 제2 에칭마스크를 이용하여 에칭하는 단계;를 포함하는 광센싱 회로의 제조방법.
- 제 11 항에 있어서,
상기 제1 활성층 및 상기 제2 활성층의 측면 및 상면의 일부가 소스/드레인 전극에 의해 둘러싸이도록 상기 제1 활성층 및 상기 제2 활성층을 패터닝하는 활성층 패터닝 단계;를 포함하는 광센싱 회로의 제조방법.
- 제 16 항에 있어서,
상기 활성층 패터닝 단계는,
상기 제1 및 제2 활성층을 형성하는 단계 이후에, 제1 및 제2 활성층 상부에 각각 제3 에칭마스크를 배치하고 에칭을 진행하여, 제1 및 제2 활성층을 패터닝하는 광센싱 회로의 제조방법.
- 제 16 항에 있어서,
상기 활성층 패터닝 단계는,
상기 제1 활성층 및 제2 활성층을 형성하는 단계와 동시에 진행되는 광센싱 회로의 제조방법.
- 제 18 항에 있어서,
상기 활성층 패터닝 단계는
상기 제1 및 제2 에칭마스크에 의해 패터닝하는 광센싱 회로의 제조방법.
- 제 19 항에 있어서,
상기 제1 및 제2 에칭마스크는 제1 및 제2 게이트 전극의 크기보다 작은 광센싱 회로의 제조방법.
- 디스플레이 화소부; 및
제 1 항 내지 제 10 항 중 어느 한 항에 따른 광센싱 회로;를 포함하며,
상기 디스플레이 화소부와 광센싱 회로가 하나의 화소 내에 일체화된 인셀 방식의 광터치 패널.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110124396A KR101899482B1 (ko) | 2011-11-25 | 2011-11-25 | 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110124396A KR101899482B1 (ko) | 2011-11-25 | 2011-11-25 | 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130058405A true KR20130058405A (ko) | 2013-06-04 |
| KR101899482B1 KR101899482B1 (ko) | 2018-09-18 |
Family
ID=48857682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110124396A KR101899482B1 (ko) | 2011-11-25 | 2011-11-25 | 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101899482B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209337B2 (en) | 2012-03-13 | 2015-12-08 | Samsung Electronics Co., Ltd. | Photosensing transistors, methods of manufacturing the same, and display panels employing a photosensing transistor |
| US9923039B2 (en) | 2014-07-28 | 2018-03-20 | Samsung Display Co., Ltd. | Display panels, methods of manufacturing the same and organic light emitting display devices having the same |
| KR20180117748A (ko) * | 2017-04-19 | 2018-10-30 | 크루셜텍 (주) | 발광 지문 인식 패널 및 이를 포함하는 지문 인식 디스플레이 장치 |
| US20210193753A1 (en) * | 2019-12-24 | 2021-06-24 | Samsung Display Co., Ltd. | Photo transistor and display device including the same |
| CN114283737A (zh) * | 2021-12-24 | 2022-04-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示驱动方法及显示装置 |
| US11726622B2 (en) | 2021-10-28 | 2023-08-15 | Samsung Display Co., Ltd | Display device for detecting incident light |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110052939A (ko) * | 2009-11-13 | 2011-05-19 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| JP2011139045A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 紫外線センサを有する半導体装置及びその作製方法 |
| KR20110124585A (ko) * | 2010-05-11 | 2011-11-17 | 삼성전자주식회사 | 이중 채널을 구비하는 산화물 반도체 광센서 |
| KR20120120707A (ko) * | 2011-04-25 | 2012-11-02 | 삼성전자주식회사 | 광센싱 장치 및 그 구동 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100643038B1 (ko) * | 2000-08-31 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 광센서 어레이 기판 |
-
2011
- 2011-11-25 KR KR1020110124396A patent/KR101899482B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110052939A (ko) * | 2009-11-13 | 2011-05-19 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| JP2011139045A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 紫外線センサを有する半導体装置及びその作製方法 |
| KR20110124585A (ko) * | 2010-05-11 | 2011-11-17 | 삼성전자주식회사 | 이중 채널을 구비하는 산화물 반도체 광센서 |
| KR20120120707A (ko) * | 2011-04-25 | 2012-11-02 | 삼성전자주식회사 | 광센싱 장치 및 그 구동 방법 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209337B2 (en) | 2012-03-13 | 2015-12-08 | Samsung Electronics Co., Ltd. | Photosensing transistors, methods of manufacturing the same, and display panels employing a photosensing transistor |
| US9923039B2 (en) | 2014-07-28 | 2018-03-20 | Samsung Display Co., Ltd. | Display panels, methods of manufacturing the same and organic light emitting display devices having the same |
| KR20180117748A (ko) * | 2017-04-19 | 2018-10-30 | 크루셜텍 (주) | 발광 지문 인식 패널 및 이를 포함하는 지문 인식 디스플레이 장치 |
| US20210193753A1 (en) * | 2019-12-24 | 2021-06-24 | Samsung Display Co., Ltd. | Photo transistor and display device including the same |
| CN113035981A (zh) * | 2019-12-24 | 2021-06-25 | 三星显示有限公司 | 光电晶体管以及包括其的显示装置 |
| US11690273B2 (en) * | 2019-12-24 | 2023-06-27 | Samsung Display Co., Ltd. | Photo transistor and display device including the same |
| US11726622B2 (en) | 2021-10-28 | 2023-08-15 | Samsung Display Co., Ltd | Display device for detecting incident light |
| CN114283737A (zh) * | 2021-12-24 | 2022-04-05 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示驱动方法及显示装置 |
| CN114283737B (zh) * | 2021-12-24 | 2024-04-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示驱动方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101899482B1 (ko) | 2018-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5174988B2 (ja) | 回路基板および表示装置 | |
| KR101631984B1 (ko) | 광센싱 회로, 상기 광센싱 회로의 제조 방법, 및 상기 광센싱 회로를 포함하는 광터치 패널 | |
| JP6344880B2 (ja) | リモートセンシングとタッチセンシングとが可能な光タッチスクリーン装置 | |
| KR101611418B1 (ko) | 광터치 패널 및 그 제조 방법 | |
| KR101819980B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| JP5784330B2 (ja) | 光センシング回路、該光センシング回路の駆動方法、及び該光センシング回路を採用した光センシング装置 | |
| KR20130037072A (ko) | 광터치 스크린 장치 및 그 제조 방법 | |
| JP4925929B2 (ja) | 表示装置 | |
| US8368068B2 (en) | Display with photo sensor and manufacturing method thereof | |
| KR101854187B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| JP6164799B2 (ja) | 光センシング装置及びその駆動方法 | |
| KR102021908B1 (ko) | 광터치 스크린 장치 및 그 구동 방법 | |
| KR101810608B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| JP2008096523A (ja) | 表示装置 | |
| KR101899482B1 (ko) | 광센싱 회로, 상기 광센싱 회로의 제조 방법 및 상기 광센싱 회로를 포함하는 광터치 패널 | |
| KR101725896B1 (ko) | 터치스크린 패널 일체형 표시장치 및 제조방법 | |
| KR102056905B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| KR20110117993A (ko) | 단순화된 광센싱 회로 및 상기 광센싱 회로를 채용한 리모트 광터치 패널 및 영상 획득 장치 | |
| KR102426498B1 (ko) | 터치 표시장치용 어레이기판 및 그 제조방법 | |
| KR20110063225A (ko) | 전기영동 표시장치 및 이의 제조방법 | |
| KR101951322B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
| KR101912714B1 (ko) | 광터치 스크린 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |