KR20130056699A - A thermolectric semiconductor module and a manufacturing method of the same - Google Patents
A thermolectric semiconductor module and a manufacturing method of the same Download PDFInfo
- Publication number
- KR20130056699A KR20130056699A KR1020110122429A KR20110122429A KR20130056699A KR 20130056699 A KR20130056699 A KR 20130056699A KR 1020110122429 A KR1020110122429 A KR 1020110122429A KR 20110122429 A KR20110122429 A KR 20110122429A KR 20130056699 A KR20130056699 A KR 20130056699A
- Authority
- KR
- South Korea
- Prior art keywords
- thermoelectric semiconductor
- type thermoelectric
- semiconductor element
- semiconductor device
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 539
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 94
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000011244 liquid electrolyte Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 10
- 230000003746 surface roughness Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 30
- 239000000463 material Substances 0.000 description 23
- 239000010408 film Substances 0.000 description 17
- 238000002848 electrochemical method Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 12
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000004070 electrodeposition Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- LZZYPRNAOMGNLH-UHFFFAOYSA-M Cetrimonium bromide Chemical compound [Br-].CCCCCCCCCCCCCCCC[N+](C)(C)C LZZYPRNAOMGNLH-UHFFFAOYSA-M 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000004094 surface-active agent Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005679 Peltier effect Effects 0.000 description 3
- 230000005678 Seebeck effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- 229910021607 Silver chloride Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010549 co-Evaporation Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- OMIHGPLIXGGMJB-UHFFFAOYSA-N 7-oxabicyclo[4.1.0]hepta-1,3,5-triene Chemical class C1=CC=C2OC2=C1 OMIHGPLIXGGMJB-UHFFFAOYSA-N 0.000 description 1
- ODPYDILFQYARBK-UHFFFAOYSA-N 7-thiabicyclo[4.1.0]hepta-1,3,5-triene Chemical class C1=CC=C2SC2=C1 ODPYDILFQYARBK-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000002659 electrodeposit Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 235000021109 kimchi Nutrition 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
- H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
본 발명은 열전 반도체 모듈 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 상온 및 상압의 조건에서 공정을 진행할 수 있는 열전 반도체 모듈 및 이의 제조방법에 관한 것이다.[0001] The present invention relates to a thermoelectric semiconductor module and a method of manufacturing the same, and more particularly, to a thermoelectric semiconductor module capable of performing a process under normal temperature and normal pressure conditions, and a method of manufacturing the same.
일반적으로 열전반도체 모듈은 광전자 분야의 광통신 반도체 레이저, CCD(Charge Coupled Device)카메라, 광전자 증배관, 각종 써모그래프(Thermograph), 적외선 가스분석기, 흑체 표준 항온플레이트 및 열추적 미사일 센서 등에 사용되고, 일반 전자 분야의 반도체 공정용 항온조, 반도체 공정용 항온플레이트, 반도체 공정용 순환기 및 LSI(Large Scale Integrated circuit) 온도 사이클 테스터 등에 사용되며, 일반 가정용 전자 제품의 순간 냉온 정수기 및 김치 냉장고 등에 사용되어 이들 장치의 온도를 적정하게 유지시키거나, 온도 차이에 의한 발전기로 응용이 가능하게 된다.In general, thermoelectric semiconductor modules are used for optical communication semiconductor lasers, charge coupled device (CCD) cameras, photomultipliers, various thermographs, infrared gas analyzers, black body standard thermoplates, and heat tracking missile sensors in the optoelectronic field. It is used in thermo-process bath for semiconductor process, thermo-plate for semiconductor process, circulator for semiconductor process, and large scale integrated circuit (LSI) temperature cycle tester, and is used for instant cold / hot water purifier and kimchi refrigerator of general household electronics. It is possible to maintain the proper or to be applied as a generator by the temperature difference.
한편, 열 에너지와 전기 에너지 사이의 변화에 관한 현상을 일반적으로 열전 현상이라고 부르는데, 이러한 열전 현상에는 제벡 효과와 펠티에 효과가 있다.On the other hand, a phenomenon relating to the change between thermal energy and electrical energy is generally called a thermoelectric phenomenon, which has a Seebeck effect and a Peltier effect.
제벡 효과(Seebeck Effeck)는 두 종류의 물질, 이를테면 안티몬(Sb)과 비스무트(Bi)와 같은 종류가 다른 두 금속선의 양단을 각각 접속하여 루우프를 만들고 한쪽 접속점을 고온으로, 다른 쪽 접속점을 저온으로 하면 전류가 흐르는 현상을 말하고, 이와는 반대로 펠티에 효과(Peltier Effect)는 종류가 다른 물질의 접합점에 전류를 흘리면 열의 발생이나 흡수가 일어나는 현상을 말한다.Seebeck Effeck is a loop that connects two ends of two different kinds of materials, such as antimony (Sb) and bismuth (Bi), respectively, to create a loop, and one connection point to high temperature, and the other connection point to low temperature. When the current flows, the Peltier Effect, on the other hand, refers to a phenomenon in which heat is generated or absorbed when current flows to junctions of different materials.
이하에서 열전 반도체라는 용어는 이러한 제벡 효과와 펠티에 효과를 이용하여 전기 에너지를 열 에너지로 변환시키거나 이와 반대로 열 에너지를 전기 에너지로 변환시키는 반도체 모듈을 총칭하는 개념으로 사용될 수 있다.Hereinafter, the term thermoelectric semiconductor may be used as a generic term for a semiconductor module that converts electrical energy into thermal energy or vice versa by using the Seebeck effect and the Peltier effect.
이러한 현상을 이용하는 열전 반도체 모듈에서의 열전 반도체는 소자의 양단에 온도 차이가 있을 때 소자 내부의 캐리어(Carrier)가 이동함으로 인해 기전력이 발생하는 현상 또는 반대 현상을 이용한 것으로서 친환경 무소음 냉각 및 무공해 전기 발전을 가능케 하고 있다.Thermoelectric semiconductor in the thermoelectric semiconductor module using this phenomenon is the phenomenon that the electromotive force is generated due to the movement of the carrier inside the device when there is a temperature difference across the device, or the opposite phenomenon, it is eco-friendly noise-free cooling and pollution-free electric power generation Is making it possible.
그중 제벡 효과를 이용하는 열전 반도체의 원리는 일정한 금속막대의 양단에 온도 차이가 발생하게 되면, 예를 들어 n-type의 경우, 고온단에 있는 전자들은 저온단에 있는 전자들 보다 더 높은 운동에너지를 가지게 됨으로써 고온단에 있는 전자들은 평균적으로 페르미 레벨(Fermi level)보다 높은 에너지 상태로 되기 때문에 고온단에 있는 전자들은 에너지를 낮추기 위해 저온단으로 확산된다.Among them, the principle of thermoelectric semiconductors using the Seebeck effect is that if a temperature difference occurs at both ends of a certain metal rod, for example, in case of n-type, electrons at a high temperature end have higher kinetic energy than electrons at a low temperature end The electrons at the high temperature end are spread to the low temperature end in order to lower the energy because electrons at the high temperature end become energy states higher than the Fermi level on average.
또한, 전자들이 저온단으로 이동함에 따라 저온단은 " - " 로 대전되고, 고온부는 " + " 로 대전되어 금속막대의 양단 간에 전위 차이가 발생하게 되는데 이러한 전위차이를 열기전력(Thermoelectromotive force)이라 한다.In addition, as the electrons move to the low temperature stage, the low temperature stage is charged with "-", and the high temperature portion is charged with "+" to generate a potential difference between both ends of the metal rod. This potential difference is called thermoelectromotive force. .
이때, n-type의 열전소재와 p-type의 열전소재를 형성함에 있어서, 일반적으로 벌크형의 경우 소결법을 이용하고 박막의 경우 CSVT(Close Space Vapor Transport)법, 공증착법(co-evaporation) 또는 MOCVD법 등을 사용하고 있다.At this time, in forming an n-type thermoelectric material and a p-type thermoelectric material, in general, a sintering method is used for the bulk type, and a Close Space Vapor Transport (CSVT) method, a co-evaporation method, or a MOCVD method for a thin film. Law is used.
하지만, 상기와 같은 일반적인 열전소재의 형성방법의 경우, 소결법의 경우 압력 및 온도가 높고, 박막의 경우 증착온도가 높고, 증착공정이 저압 상태에서 이루어지게 되어, 대량생산의 어려움이 있고 모듈 생산시 생산성 저하의 문제점을 가지고 있다.However, in the case of the general method of forming a thermoelectric material as described above, in the case of the sintering method, the pressure and the temperature are high, in the case of the thin film, the deposition temperature is high, and the deposition process is performed in a low pressure state, so that there is a difficulty in mass production and the module production. There is a problem of reduced productivity.
본 발명이 해결하고자 하는 과제는 상온 및 상압의 조건에서 공정을 진행할 수 있는 열전 반도체 모듈 및 이의 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a thermoelectric semiconductor module that can be processed at room temperature and normal pressure, and a method of manufacturing the same.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 지적된 문제점을 해결하기 위해서 본 발명은 베이스 기판; 상기 베이스 기판 상부에 위치하고, 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자를 포함하는 열전 반도체 소자; 및 상기 베이스 기판 상에 형성되고, 상기 제1형 열전 반도체 소자 및 상기 제2형 열전 반도체 소자와 연결되는 전극을 포함하며, 상기 전극은 상기 열전 반도체 소자의 일측에 위치하는 제1전극 및 상기 열전 반도체 소자의 타측에 위치하는 제2전극을 포함하고, 상기 제1전극 및 상기 제2전극은 상기 베이스 기판 상에 위치하는 것을 특징으로 하는 열전 반도체 모듈을 제공한다.The present invention to solve the above-mentioned problems is the base substrate; A thermoelectric semiconductor device disposed on the base substrate and including a first type thermoelectric semiconductor device and a second type thermoelectric semiconductor device; And an electrode formed on the base substrate and connected to the first type thermoelectric semiconductor element and the second type thermoelectric semiconductor element, wherein the electrode is located on one side of the thermoelectric semiconductor element and the thermoelectric element. It includes a second electrode located on the other side of the semiconductor device, the first electrode and the second electrode provides a thermoelectric semiconductor module, characterized in that located on the base substrate.
또한, 본 발명은 상기 제1형 열전 반도체 소자는 N형 열전 반도체 소자이고, 상기 제2형 열전 반도체 소자는 P형 열전 반도체 소자인 것을 특징으로 하는 열전 반도체 모듈을 제공한다.The present invention also provides a thermoelectric semiconductor module, wherein the first type thermoelectric semiconductor device is an N type thermoelectric semiconductor device, and the second type thermoelectric semiconductor device is a P type thermoelectric semiconductor device.
또한, 본 발명은 상기 N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자 및 제2의 N형 열전 반도체 소자를 포함하고, 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자 및 제2의 P형 열전 반도체 소자를 포함하며, 상기 제1전극은 상기 제1의 N형 열전 반도체 소자의 일측 및 상기 제1의 P형 열전 반도체 소자의 일측을 상호 연결하는 제1공통전극을 포함하고, 상기 제2전극은 상기 제1의 P형 열전 반도체 소자의 타측 및 제2의 N형 열전 반도체 소자의 타측을 상호 연결하는 제2공통전극을 포함하며, 상기 제1공통전극 및 상기 제2공통전극은 상기 베이스 기판 상에 위치하는 것을 특징으로 하는 열전 반도체 모듈을 제공한다.In addition, the present invention, the N-type thermoelectric semiconductor device comprises a first N-type thermoelectric semiconductor device and a second N-type thermoelectric semiconductor device, the P-type thermoelectric semiconductor device is a first P-type thermoelectric semiconductor device and 2, wherein the first electrode includes a first common electrode interconnecting one side of the first N-type thermoelectric semiconductor element and one side of the first P-type thermoelectric semiconductor element. And the second electrode includes a second common electrode interconnecting the other side of the first P-type thermoelectric semiconductor element and the other side of the second N-type thermoelectric semiconductor element, wherein the first common electrode and the second common electrode are connected to each other. The electrode provides a thermoelectric semiconductor module, characterized in that located on the base substrate.
또한, 본 발명은 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계; 상기 도너기판과 베이스 기판을 합착하는 단계; 상기 반도체 소자 패턴을 상기 베이스 기판 상에 전사하는 단계; 및 상기 베이스 기판 상에 반도체 소자를 형성하는 단계를 포함하는 열전 반도체 모듈의 제조방법을 제공한다.In addition, the present invention provides a donor substrate including a thermoelectric semiconductor device pattern; Bonding the donor substrate and the base substrate to each other; Transferring the semiconductor device pattern onto the base substrate; And it provides a method of manufacturing a thermoelectric semiconductor module comprising the step of forming a semiconductor device on the base substrate.
또한, 본 발명은 상기 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계는, 금속전극을 포함하는 기판을 작업전극으로 하여, 상기 열전 반도체 소자 패턴을 형성하기 위한 이온을 포함하는 액체 전해질에 상기 기판을 담지하고, 상대전극 및 기준전극을 이용하여 일정전류 또는 일정전압을 인가하는 것인 열전 반도체의 제조방법을 제공한다.In another aspect, the present invention provides a donor substrate including the thermoelectric semiconductor device pattern, the substrate comprising a metal electrode as a working electrode, the liquid electrolyte containing ions for forming the thermoelectric semiconductor device pattern The present invention provides a method for manufacturing a thermoelectric semiconductor that supports a substrate and applies a constant current or a constant voltage using a counter electrode and a reference electrode.
또한, 본 발명은 상기 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계는, 기재층 상에 열전 반도체 소자층을 형성하는 단계; 상기 열전 반도체 소자층의 상부에 포토레지스트막을 형성하고, 마스크를 사용하여 노광공정을 진행하는 단계; 상기 노광공정이 진행된 포토레지스트막을 현상공정을 진행하여, 포토레지스트막 패턴을 형성하는 단계; 및 상기 포토레지스트막 패턴을 마스크로 하여, 상기 열전 반도체 소자층을 식각함으로써, 열전 반도체 소자 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a donor substrate including the thermoelectric semiconductor device pattern, the method comprising: forming a thermoelectric semiconductor device layer on a base layer; Forming a photoresist film on the thermoelectric semiconductor device layer and performing an exposure process using a mask; Developing the photoresist film subjected to the exposure process to form a photoresist film pattern; And etching the thermoelectric semiconductor device layer using the photoresist pattern as a mask to form a thermoelectric semiconductor device pattern.
또한, 본 발명은 상기 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계는, 기재층의 상부에, 제조하고자 하는 열전 반도체 소자과 대응되는 형상을 갖는 마스크를 제공하는 단계; 상기 마스크를 마스크로 하여, 상기 기재층의 상부에 열전 반도체 소자 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a donor substrate including the thermoelectric semiconductor device pattern, the method comprising: providing a mask having a shape corresponding to the thermoelectric semiconductor device to be manufactured on the substrate layer; It provides a thermoelectric semiconductor manufacturing method comprising the step of forming a thermoelectric semiconductor device pattern on the substrate layer using the mask as a mask.
또한, 본 발명은 제1열전 반도체 모듈; 및 상기 제1열전 반도체 모듈 상에 적층된 제2열전 반도체 모듈을 포함하고, 상기 제1열전 반도체 모듈 및 상기 제2열전 반도체 모듈은 각각 베이스 기판; 상기 베이스 기판의 상부에 위치하는 N형 열전 반도체 소자 및 P형 열전 반도체 소자; 상기 베이스 기판 상에 형성되고, 상기 N형 열전 반도체 소자 및 상기 P형 열전 반도체 소자와 연결되는 전극을 포함하는 것을 특징으로 하는 적층형 열전 반도체 모듈을 제공한다.In addition, the present invention is a first thermoelectric semiconductor module; And a second thermoelectric semiconductor module stacked on the first thermoelectric semiconductor module, wherein the first thermoelectric semiconductor module and the second thermoelectric semiconductor module each include a base substrate; An N-type thermoelectric semiconductor element and a P-type thermoelectric semiconductor element positioned on the base substrate; A stacked type thermoelectric semiconductor module is formed on the base substrate and includes an electrode connected to the N-type thermoelectric semiconductor device and the P-type thermoelectric semiconductor device.
또한, 본 발명은 상기 제1열전 반도체 모듈의 상기 N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자 및 제2의 N형 열전 반도체 소자를 포함하고, 상기 제1열전 반도체 모듈의 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자 및 제2의 P형 열전 반도체 소자를 포함하며,In addition, the present invention, the N-type thermoelectric semiconductor device of the first thermoelectric semiconductor module includes a first N-type thermoelectric semiconductor device and a second N-type thermoelectric semiconductor device, the P-type of the first thermoelectric semiconductor module The thermoelectric semiconductor device includes a first P-type thermoelectric semiconductor device and a second P-type thermoelectric semiconductor device,
상기 제2열전 반도체 모듈의 상기 N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자 및 제2의 N형 열전 반도체 소자를 포함하고, 상기 제2열전 반도체 모듈의 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자 및 제2의 P형 열전 반도체 소자를 포함하는 것을 특징으로 하는 적층형 열전 반도체 모듈을 제공한다.The N-type thermoelectric semiconductor element of the second thermoelectric semiconductor module includes a first N-type thermoelectric semiconductor element and a second N-type thermoelectric semiconductor element, and the P-type thermoelectric semiconductor element of the second thermoelectric semiconductor module Provided is a stacked thermoelectric semiconductor module comprising a first P-type thermoelectric semiconductor element and a second P-type thermoelectric semiconductor element.
또한, 본 발명은 상기 제1열전 반도체 모듈의 상기 제1의 P형 열전 반도체 소자와 연결되는 제1리드전극과 상기 제2열전 반도체 모듈의 상기 제1의 N형 열전 반도체 소자와 연결되는 제2리드전극이 콘택전극을 통해 상호 연결됨으로써, 상기 제1열전 반도체 모듈 및 상기 제2열전 반도체 모듈이 직렬연결되는 것을 특징으로 하는 적층형 열전 반도체 모듈을 제공한다.The present invention may also include a first lead electrode connected to the first P-type thermoelectric semiconductor device of the first thermoelectric semiconductor module and a second connected to the first N-type thermoelectric semiconductor device of the second thermoelectric semiconductor module. The lead electrode is interconnected through a contact electrode, thereby providing a stacked thermoelectric semiconductor module, characterized in that the first thermoelectric semiconductor module and the second thermoelectric semiconductor module is connected in series.
또한, 본 발명은 상기 제1열전 반도체 모듈의 상기 제1의 N형 열전 반도체 소자와 연결되는 제1리드전극과 상기 제2열전 반도체 모듈의 상기 제1의 N형 열전 반도체 소자와 연결되는 제2리드전극이 제1콘택전극을 통해 상호 연결되고, 상기 제1열전 반도체 모듈의 상기 제2의 P형 열전 반도체 소자와 연결되는 제3리드전극과 상기 제2열전 반도체 모듈의 상기 제2의 P형 열전 반도체 소자와 연결되는 제4리드전극이 제2콘택전극을 통해 상호 연결됨으로써, 상기 제1열전 반도체 모듈 및 상기 제2열전 반도체 모듈이 병렬연결되는 것을 특징으로 하는 적층형 열전 반도체 모듈을 제공한다.The present invention may also include a first lead electrode connected to the first N-type thermoelectric semiconductor element of the first thermoelectric semiconductor module, and a second lead connected to the first N-type thermoelectric semiconductor element of the second thermoelectric semiconductor module. A third lead electrode connected to each other through a first contact electrode and connected to the second P-type thermoelectric semiconductor element of the first thermoelectric semiconductor module, and the second P-type of the second thermoelectric semiconductor module The fourth lead electrode connected to the thermoelectric semiconductor device is connected to each other through a second contact electrode, thereby providing the stacked thermoelectric semiconductor module, wherein the first thermoelectric semiconductor module and the second thermoelectric semiconductor module are connected in parallel.
상기한 바와 같은 본 발명에 따르면, 열전 반도체 모듈을 구성하는 열전 반도체 소자를 형성함에 있어서, 열전 반도체 소자 패턴을 도너기판에 형성하고, 상기 도너기판 상의 열전 반도체 소자 패턴을 전사방식에 의해 베이스 기판으로 전사함으로써, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.According to the present invention as described above, in forming a thermoelectric semiconductor element constituting a thermoelectric semiconductor module, a thermoelectric semiconductor element pattern is formed on a donor substrate, and the thermoelectric semiconductor element pattern on the donor substrate is transferred to a base substrate by a transfer method. By transfer, mild conditions can be maintained compared with the high temperature and high pressure process currently advanced.
또한, 본 발명은 전해도금법에 의해 도너기판 상에 열전 반도체 소자 패턴을 형성함으로써, 상온 및 상압하에서 공정에 따른 온화한 조건 유지가 가능할 뿐만 아니라, 반도체 소자 패턴의 표면의 거칠기가 감소시키고, 단면을 치밀하게 하여 열전 반도체의 소자특성을 향상시킬 수 있다.In addition, the present invention forms a thermoelectric semiconductor element pattern on the donor substrate by the electroplating method, thereby maintaining the mild conditions according to the process at room temperature and normal pressure, reducing the roughness of the surface of the semiconductor element pattern and densifying the cross section. In this way, the device characteristics of the thermoelectric semiconductor can be improved.
또한, 본 발명은 복수개의 열전 반도체 모듈을 적층하여, 적층형 열전 반도체 모듈을 구성함에 있어서, 간단한 구조에 의하여, 상기 복수개의 열전 반도체 모듈을 직렬 연결 또는 병렬 연결할 수 있다.In addition, in the present invention, when a plurality of thermoelectric semiconductor modules are stacked to form a stacked thermoelectric semiconductor module, the plurality of thermoelectric semiconductor modules may be connected in series or in parallel by a simple structure.
도 1은 일반적인 구조의 열전 반도체 소자를 설명하기 위한 개략적인 사시도이다.
도 2a는 본 발명에 따른 열전 반도체 모듈을 도시하는 사시도이고, 도 2b는 본 발명에 따른 열전 반도체 모듈을 도시하는 평면도이다.
도 3a 내지 도 3g는 본 발명의 제1실시예에 따른 열전 반도체 모듈을 제조하는 방법을 설명하기 위한 사시도이다.
도 4a는 본 발명의 제2실시예에 따른 전해도금법에 의한 전착 공정을 도시하는 개략적인 도면이다.
도 4b는 제1조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이고, 도 4c는 제2조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이며, 도 4d는 제3조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이다.
도 5a 내지 도 5d는 본 발명의 제3실시예에 따른 열전 반도체 모듈을 제조하는 방법을 설명하기 위한 사시도이다.
도 6a는 본 발명에 따른 열전 반도체 모듈의 제1응용예를 도시하는 사시도이고, 도 6b는 도 6a의 I-I 선에 따른 단면도이다.
도 7a는 본 발명에 따른 열전 반도체 모듈의 제2응용예를 도시하는 사시도이고, 도 7b는 도 7a의 I'-I' 선에 따른 단면도이다.1 is a schematic perspective view illustrating a thermoelectric semiconductor device having a general structure.
2A is a perspective view showing a thermoelectric semiconductor module according to the present invention, and FIG. 2B is a plan view showing a thermoelectric semiconductor module according to the present invention.
3A to 3G are perspective views illustrating a method of manufacturing a thermoelectric semiconductor module according to a first embodiment of the present invention.
4A is a schematic diagram showing an electrodeposition process by the electroplating method according to the second embodiment of the present invention.
FIG. 4B is a photograph showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a first condition, and FIG. 4C is a photograph showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a second condition. FIG. 4D is a photograph of a P-type thermoelectric semiconductor device formed by an electrochemical method according to a third condition.
5A to 5D are perspective views illustrating a method of manufacturing a thermoelectric semiconductor module according to a third embodiment of the present invention.
6A is a perspective view showing a first application example of the thermoelectric semiconductor module according to the present invention, and FIG. 6B is a cross-sectional view taken along the line II of FIG. 6A.
FIG. 7A is a perspective view illustrating a second application example of the thermoelectric semiconductor module according to the present invention, and FIG. 7B is a cross-sectional view taken along the line I′-I ′ of FIG. 7A.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. &Quot; and / or "include each and every combination of one or more of the mentioned items. ≪ RTI ID = 0.0 >
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" And can be used to easily describe a correlation between an element and other elements. Spatially relative terms should be understood in terms of the directions shown in the drawings, including the different directions of components at the time of use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element . Thus, the exemplary term "below" can include both downward and upward directions. The components can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 일반적인 구조의 열전 반도체 소자를 설명하기 위한 개략적인 사시도이다. 한편, 열전 반도체의 열전 특성을 이용하여 열전 냉각, 열전 가열 및 열전 발전을 시키는 장치는 모두 그 기본 구성으로서 도 1과 같은 구조를 포함할 수 있다.1 is a schematic perspective view illustrating a thermoelectric semiconductor device having a general structure. On the other hand, devices for thermoelectric cooling, thermoelectric heating, and thermoelectric generation using the thermoelectric characteristics of thermoelectric semiconductors can all include the structure as shown in Fig. 1 as their basic structure.
도 1을 참조하면, 일반적인 구조의 열전 반도체 모듈(10)은 P형의 열전 반도체 소자(30)와, N형의 열전 반도체 소자(40)를 금속전극(50)을 사이에 두고 접합하여 PN소자 쌍을 형성하여 이루어진 열전 소자를, 복수개 직렬로 배열하여 접속한 구성을 포함할 수 있다. 이때, 상기 금속전극(50)은 하부 금속전극(50a) 및 상부 금속전극(50b)을 포함할 수 있으며, 상기 하부 금속전극(50a)은 별도의 하부 지지기판(20) 상에 스퍼터링법을 통해 형성할 수 있고, 상기 상부 금속전극(50b)은 별도의 상부 지지기판(60) 상에 스퍼터링법을 통해 형성할 수 있다.Referring to FIG. 1, a
즉, 일반적인 구조의 열전 반도체 모듈(10)은 상하로 간격을 두고 평행하게 배열된 두층의 지지기판, 즉, 상부 지지기판(60) 및 하부 지지기판(20)을 포함할 수 있으며, 각각의 지지기판 상에 금속전극(50)이 각각 스퍼터링법을 통해 형성될 수 있다. 이때, 상기 지지기판은 실리콘 기판 또는 알루미나(Al2O3) 기판을 사용할 수 있고, 상기 금속전극은 일반적인 금속을 사용할 수 있으며, 구체적으로 Cu, Ni, Au, Ag 등의 단일막 또는 다층막을 사용할 수 있다. 이는 당업계에서 자명한 사항이므로, 이하 구체적인 설명은 생략하기로 한다.That is, the
또한, 상기 열전 반도체 소자(30, 40)를 형성시키는 열전 반도체 소자 물질은 5B족인 비스무트(Bi) 및 안티몬(Sb)으로부터 선택되는 1종 또는 2종의 원소와, 6B족인 텔루륨(Te) 및 셀레늄(Se)으로부터 선택되는 1종 또는 2종의 원소로 이루어진 복합 화합물을 포함할 수 있으며, 주로 5B족(Bi 및 Sb)의 원자수와, 6B족(Te 및 Se)의 원자수의 비가 2±0.5:3±0.5가 되는 조성의 합금을 포함할 수 있다.The thermoelectric semiconductor element material forming the
예를 들어, 열전 반도체 소자들로는 열전 기능이 탁월한 Bi2Te3, Bi2Se3, Sb2Te3 등을 사용할 수 있으며, 다만, 본 발명에서 상기 열전 반도체 소자의 종류를 한정하는 것은 아니며, 당업계에서 사용되는 일반적인 열전 반도체 소자를 사용할 수 있다.For example, as thermoelectric semiconductor devices, Bi 2 Te 3 , Bi 2 Se 3 , Sb 2 Te 3 , and the like having excellent thermoelectric functions may be used. However, the present invention does not limit the type of thermoelectric semiconductor devices. General thermoelectric semiconductor devices used in the industry may be used.
이와 같은 열전 반도체는 소자의 양단에 온도 차이가 있을 때 소자 내부의 캐리어(Carrier)가 이동함으로 인해 기전력이 발생하게 된다.In the thermoelectric semiconductor as described above, when a temperature difference exists between both ends of the device, electromotive force is generated due to the movement of a carrier within the device.
즉, 금속전극의 양단에 온도 차이가 발생하게 되면 n-type의 경우, 고온단에 있는 전자들은 저온단에 있는 전자들 보다 더 높은 운동에너지를 가지게 됨으로써 고온단에 있는 전자들은 평균적으로 페르미레벨(Fermi lever)보다 높은 에너지 상태로 되기 때문에 고온단에 있는 전자들은 에너지를 낮추기 위해 저온단으로 확산된다.That is, when the temperature difference occurs at both ends of the metal electrode, in the n-type, the electrons in the high end have higher kinetic energy than the electrons in the low end, so that the electrons in the high end have an average Fermi level ( Because of the higher energy state than the Fermi lever, electrons in the hot end diffuse into the cold end to lower the energy.
또한, 전자들이 저온단으로 이동함에 따라 저온단은 " - " 로 대전되고, 고온부는 " + " 로 대전되어 금속전극의 양단 간에 전위 차이가 발생하게 되는데 이러한 전위차이를 통해 열기전력(Thermoelectromotive force)이 발생하게 된다.In addition, as the electrons move to the low temperature stage, the low temperature stage is charged with "-", and the high temperature portion is charged with "+" to generate a potential difference between both ends of the metal electrode. Will occur.
이때, 일반적으로 열전 반도체의 제조에 사용하는 재료의 열전 성능은 이하의 식으로 평가될 수 있다.At this time, in general, the thermoelectric performance of a material used in the production of a thermoelectric semiconductor can be evaluated by the following equation.
여기서, ZT:성능지수, α:제벡계수, σ:전기 전도율, κ:열 전도율, ρ:비저항이다.Where ZT: performance index, α: Seebeck coefficient, σ: electrical conductivity, κ: thermal conductivity, and ρ: specific resistance.
따라서 열전 반도체 재료의 열전 성능(성능지수: ZT)을 향상시키기 위해서는 제벡계수(α) 또는 전기 전도율(σ)의 값을 증가시키거나 열전도율(κ) 또는 비저항(ρ)을 저하하게 한 원료합금 재료를 사용하면 좋다는 것을 알 수 있다.Therefore, in order to improve the thermoelectric performance (performance index: ZT) of the thermoelectric semiconductor material, the raw material alloy material which increases the value of the Seebeck coefficient (α) or the electrical conductivity (σ) or decreases the thermal conductivity (κ) or the specific resistance (ρ). You can see that it is good to use.
이때, n-type의 열전소재와 p-type의 열전소재를 형성함에 있어서, 일반적으로 벌크형의 경우 소결법을 이용하고 박막의 경우 CSVT(Close Space Vapor Transport)법, 공증착법(co-evaporation) 또는 MOCVD법 등을 사용하고 있다.At this time, in forming an n-type thermoelectric material and a p-type thermoelectric material, in general, a sintering method is used for the bulk type, and a Close Space Vapor Transport (CSVT) method, a co-evaporation method, or a MOCVD method for a thin film. Law is used.
하지만, 상기와 같은 일반적인 열전소재의 형성방법의 경우, 소결법의 경우 온도가 높고, 박막의 경우 증착온도가 높고, 증착공정이 저압 상태에서 이루어지게 되어, 대량생산의 어려움이 있고 모듈 생산시 생산성 저하의 문제점을 가지고 있다.However, in the method of forming a general thermoelectric material as described above, in the case of the sintering method, the temperature is high, in the case of the thin film, the deposition temperature is high, and the deposition process is performed in a low pressure state, which causes difficulty in mass production and decreases productivity in module production. Has a problem.
도 2a는 본 발명에 따른 열전 반도체 모듈을 도시하는 사시도이고, 도 2b는 본 발명에 따른 열전 반도체 모듈을 도시하는 평면도이다.2A is a perspective view showing a thermoelectric semiconductor module according to the present invention, and FIG. 2B is a plan view showing a thermoelectric semiconductor module according to the present invention.
도 2a 및 도 2b를 참조하면, 본 발명에 따른 열전 반도체 모듈(100)은 베이스 기판(110)의 상부에 위치하는 제1형 열전 반도체 소자(120) 및 제2형 열전 반도체 소자(130)를 포함하며, 상기 베이스 기판(110) 상에 형성되고, 제1형 열전 반도체 소자(120) 및 제2형 열전 반도체 소자(130)와 연결되는 전극(150, 160)을 포함한다. 2A and 2B, the
이때, 상기 제1형 열전 반도체 소자는 N형일 수 있고, 상기 제2형 열전 반도체 소자는 P형일 수 있으며, 이하, 설명의 편의를 위하여, 제1형 열전 반도체 소자는 N형 열전 반도체 소자로, 제2형 열전 반도체 소자는 P형 열전 반도체 소자로 구분하기로 한다.In this case, the first type thermoelectric semiconductor device may be an N type, the second type thermoelectric semiconductor device may be a P type, hereinafter, for convenience of description, the first type thermoelectric semiconductor device is an N type thermoelectric semiconductor device. The second type thermoelectric semiconductor device will be classified into a P type thermoelectric semiconductor device.
한편, 하나의 N형 열전 반도체 소자와, 하나의 P형의 열전 반도체 소자가 하나의 전극에 의해 연결되어, PN소자 쌍을 형성하여 열전 소자의 기본 구조를 형성하게 된다.Meanwhile, one N-type thermoelectric semiconductor element and one P-type thermoelectric semiconductor element are connected by one electrode to form a PN element pair to form a basic structure of the thermoelectric element.
보다 구체적으로, 도 2a 및 도 2b에 도시된 바와 같이, 상기 N형 열전 반도체 소자(120)는 제1의 N형 열전 반도체 소자(120a), 제2의 N형 열전 반도체 소자(120b), 제3의 N형 열전 반도체 소자(120c) 및 제4의 N형 열전 반도체 소자(120d)를 포함할 수 있으며, 상기 P형 열전 반도체 소자(130)는 제1의 P형 열전 반도체 소자(130a), 제2의 P형 열전 반도체 소자(130b), 제3의 P형 열전 반도체 소자(130c) 및 제4의 P형 열전 반도체 소자(130d)를 포함할 수 있다. 이때, 도면에서는 상기 N형 및 P형의 열전 반도체 소자가 각각 4개씩 형성되는 것을 도시하였으나, 본 발명에서는 이들의 개수를 한정하지 않으며, 각각 적어도 하나 이상의 열전 반도체 소자를 포함하여 이루어질 수 있다. More specifically, as shown in FIGS. 2A and 2B, the N-type
또한, 상기 전극(150, 160)은 제1전극(150) 및 제2전극(160)을 포함할 수 있으며, 이때, 제1전극(150)은 다수개의 공통전극(150a, 150b, 150c, 150d)을 포함하며, 상기 제2전극(160)은 다수개의 공통전극(160b, 160c, 160d)과 리드전극(160a, 160e)을 포함할 수 있다. 이때, 상기 리드전극은 N형 열전 반도체 소자와 연결되는 제1리드전극(160a) 및 P형 열전 반도체 소자와 연결되는 제2리드전극(160e)을 포함할 수 있다.In addition, the
한편, 본 발명에서 공통전극은 하나의 N형 열전 반도체 소자 및 하나의 P형의 열전 반도체 소자를 상호 연결하여 PN소자 쌍을 형성하는 전극을 의미하며, 리드전극은 N형 열전 반도체 소자 또는 P형의 열전 반도체 소자에 연결되어 이를 외부로 연결하는 전극을 의미한다.Meanwhile, in the present invention, the common electrode refers to an electrode which forms a PN device pair by interconnecting one N-type thermoelectric semiconductor element and one P-type thermoelectric semiconductor element, and the lead electrode is an N-type thermoelectric semiconductor element or P-type. Refers to an electrode connected to the thermoelectric semiconductor device and connected to the outside.
예를 들어, 제1의 N형 열전 반도체 소자(120a) 및 제1의 P형 열전 반도체 소자(130a)를 상호 연결하는 제1전극(150a)은 공통전극이고, 제1의 P형 열전 반도체 소자(130a) 및 제2의 N형 열전 반도체 소자(120b)를 상호 연결하는 제2전극(160b)도 공통전극이며, N형 열전 반도체 소자와 연결되는 제2전극(160a) 및 P형 열전 반도체 소자와 연결되는 제2전극(160e)은 리드 전극에 해당한다.For example, the
본 발명에서는 제1전극의 다수개의 공통전극을 제1공통전극이라 정의하고, 제2전극의 다수개의 공통전극을 제2공통전극이라 정의하기로 한다.In the present invention, a plurality of common electrodes of the first electrode are defined as a first common electrode, and a plurality of common electrodes of the second electrode are defined as a second common electrode.
즉, 제1공통전극은 열전 반도체 소자의 일측에서 하나의 N형 열전 반도체 소자 및 하나의 P형의 열전 반도체 소자를 상호 연결하며, 제2공통전극은 열전 반도체 소자의 타측에서 하나의 N형 열전 반도체 소자 및 하나의 P형의 열전 반도체 소자를 상호 연결한다.That is, the first common electrode interconnects one N-type thermoelectric semiconductor element and one P-type thermoelectric semiconductor element at one side of the thermoelectric semiconductor element, and the second common electrode is one N-type thermoelectric at the other side of the thermoelectric semiconductor element. The semiconductor device and one P-type thermoelectric semiconductor device are interconnected.
이때, 본 발명에서는 상기 제1전극 및 상기 제2전극은 상기 베이스 기판(100) 상에 위치하는 것을 특징으로 하며, 보다 구체적으로, 상기 제1전극의 제1공통전극 및 상기 제2전극의 제2공통전극과 리드 전극이 하나의 베이스 기판(110) 상에 형성되는 것을 특징으로 한다.At this time, in the present invention, the first electrode and the second electrode is located on the
즉, 도 1에 도시된 바와 같이, 일반적인 구조의 열전 반도체 모듈(10)에서는 금속전극(50)은 하부 금속전극(50a) 및 상부 금속전극(50b)을 포함할 수 있으며, 상기 하부 금속전극(50a)은 별도의 하부 지지기판(20) 상에 형성되고, 상기 상부 금속전극(50b)은 별도의 상부 지지기판(60) 상에 형성되어, 이들이 이원화되어 있는 구조에 해당한다.That is, as shown in FIG. 1, in the
하지만, 본 발명에서는 열전 반도체 소자의 일측에서 하나의 N형 열전 반도체 소자 및 하나의 P형의 열전 반도체 소자를 상호 연결하는 제1공통전극과 열전 반도체 소자의 타측에서 하나의 N형 열전 반도체 소자 및 하나의 P형의 열전 반도체 소자를 상호 연결하는 제2공통전극이 하나의 베이스 기판 상에 형성될 수 있다.However, in the present invention, one N-type thermoelectric semiconductor element on one side of the thermoelectric semiconductor element and one N-type thermoelectric semiconductor element on the other side of the thermoelectric semiconductor element and the first common electrode interconnecting one P-type thermoelectric semiconductor element and A second common electrode connecting one P-type thermoelectric semiconductor device may be formed on one base substrate.
이는 후술할 바와 같은, 열전 반도체 소자의 형성 방법에 따른 구조적인 특성에 기인한 것으로, 이에 대해, 후술하기로 한다.This is due to the structural characteristics according to the method of forming a thermoelectric semiconductor element, which will be described later, which will be described later.
이하에서는 본 발명에 따른 열전 반도체 모듈의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a thermoelectric semiconductor module according to the present invention will be described.
도 3a 내지 도 3g는 본 발명의 제1실시예에 따른 열전 반도체 모듈을 제조하는 방법을 설명하기 위한 사시도이다. 이때, 도 3a 내지 도 3d는 본 발명에 따른 열전 반도체 소자를 전사방식에 의해 형성하기 위한 도너기판을 제조하는 방법을 설명한 도면이고, 도 3e 내지 도 3g는 상기 도너기판을 사용한 본 발명에 따른 열전 반도체 소자의 전사방식을 설명하기 위한 도면이다.3A to 3G are perspective views illustrating a method of manufacturing a thermoelectric semiconductor module according to a first embodiment of the present invention. 3A to 3D illustrate a method of manufacturing a donor substrate for forming a thermoelectric semiconductor device according to the present invention by a transfer method, and FIGS. 3E to 3G illustrate a thermoelectric according to the present invention using the donor substrate. It is a figure for demonstrating the transfer method of a semiconductor element.
먼저, 도 3a를 참조하면, 본 발명에 따른 열전 반도체 소자를 전사방식에 의해 형성하기 위한 도너기판(200)은 기재층(210) 상에 열전 반도체 소자층(220)을 형성한다.First, referring to FIG. 3A, the
상기 기재층(210)은 상기 도너기판(200)의 지지기판의 역할을 수행하는 층으로, 폴리에스테르, 폴리아크릴, 폴리에폭시, 폴리에틸렌 및 폴리스타이렌으로 이루어진 군에서 선택되는 하나 또는 다수개의 고분자 물질이거나 유리로 이루어질 수 있다.The
상기 열전 반도체 소자층(220)은 N형 또는 P형 열전 반도체 소자층일 수 있고, 설명의 편의를 위하여, 이하에서는 N형 열전 반도체 소자층으로 가정하기로 한다.The thermoelectric
다음으로, 도 3b를 참조하면, 상기 N형 열전 반도체 소자층(220)의 상부에 포토레지스트막(230)을 형성하고, 마스크(300)를 사용하여 노광공정을 진행한다.Next, referring to FIG. 3B, a
상기 포토레지스트막(230)은 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly(phenylenethers) resin), 폴리페닐렌설파이드계 수지(poly(phenylenesulfides) resin) 및 벤조사이클로부텐(benzocyclobutene, BCB)으로 이루어진 군에서 선택된 하나의 물질로 형성할 수 있다.The
이때, 상기 포토레지스트막(230)은 양성(positive) 재료물질 또는 음성(negative) 재료물질로 이루어질 수 있다.In this case, the
상기 양성(positive) 재료물질의 경우 사진식각(photolithography) 공정에서 빛을 조사받은 부분의 구조가 약해져(softening), 현상 공정시 빛을 조사받은 부분이 제거가 일어나는 물질이며, 상기 음성(negative) 재료물질의 경우 사진식각(photolithography)공정에서 빛을 조사받은 부분의 구조가 강해져(hardening), 현상 공정시 빛을 조사받지 않은 부분이 제거가 일어나는 물질이다.In the case of the positive material, the portion of the photolithography process where the light is irradiated softens, and the portion irradiated with light is removed during the development process. The negative material In the photolithography process, the structure of the light-irradiated portion is hardened, and the unexposed portion is removed during the development process.
즉, 도 3b에 개시된 바와 같이, 상기 마스크(300)는 상기 포토레지스트막(230)의 물질이 음성(negative) 재료물질인 경우에는, N형 열전 반도체 소자 패턴으로 예정된 부분이 투과영역(310)이고, 그 이외의 영역이 차단영역인 구조이며, 상기 새도우 마스크를 사용하여, 상기 N형 열전 반도체 소자 패턴으로 예정된 부분에 빛을 조사(UV)하여, 상기 빛을 조사받은 부분의 구조가 강해져(hardening), 이후 현상 공정시 빛을 조사받지 않은 부분이 제거가 일어나게 된다.That is, as shown in FIG. 3B, when the material of the
한편, 도면에는 도시되지 않았지만, 상기 마스크는 상기 포토레지스트막이 양성(positive) 재료물질인 경우에는, N형 열전 반도체 소자 패턴으로 예정된 부분이 차단영역이고, 그 이외의 영역이 투과영역인 구조이며, 상기 마스크를 사용하여, 상기 N형 열전 반도체 소자 패턴으로 예정된 부분 이외의 영역에 빛을 조사하여, 상기 빛을 조사받은 부분의 구조가 약해져(softening), 이후 현상 공정시 빛을 조사받은 영역이 제거가 일어나게 된다.On the other hand, although not shown in the figure, when the photoresist film is a positive material material, the mask has a structure in which a portion designated as an N-type thermoelectric semiconductor element pattern is a blocking region, and other regions are transmissive regions. The mask is used to irradiate light to a region other than a portion intended for the N-type thermoelectric semiconductor device pattern, thereby softening the structure of the portion irradiated with light, thereby removing the region irradiated with light during the development process. Will happen.
다음으로, 도 3c를 참조하면, 노광공정이 진행된 상기 포토레지스트막(230)을 현상공정을 진행하여, 포토레지스트막 패턴(231)을 형성한다. 이때, 상기 포토레지스트막 패턴(231)은 N형 열전 반도체 소자 패턴을 형성하기 위한 마스크로 작용한다.Next, referring to FIG. 3C, a
다음으로, 도 3d를 참조하면, 상기 포토레지스트막 패턴(231)을 마스크로 하여, 상기 N형 열전 반도체 소자층(220)을 식각함으로써, N형 열전 반도체 소자 패턴(221)을 형성한다.Next, referring to FIG. 3D, the N-type thermoelectric
이로써, 기재층(210) 상에 위치하는 N형 열전 반도체 소자 패턴을 포함하는 도너기판(200)을 제조할 수 있다.As a result, the
한편, 도너기판 상에 N형 열전 반도체 소자 패턴을 형성하는 것은 후술할 바와 같이, 공지된 전해도금법에 의해서도 형성이 가능하며, 따라서, 본 발명에서는 상기 도너기판 상에 열전 반도체 소자 패턴을 형성하는 방법을 한정하는 것은 아니다. 상기 전해도금법에 의해 도너기판 상에 열전 반도체 소자 패턴을 형성하는 방법에 대해서는 후술하기로 한다.On the other hand, forming the N-type thermoelectric semiconductor device pattern on the donor substrate can be formed by a known electroplating method, as will be described later, accordingly, in the present invention, a method of forming a thermoelectric semiconductor device pattern on the donor substrate It is not intended to limit. A method of forming a thermoelectric semiconductor element pattern on a donor substrate by the electroplating method will be described later.
다음으로, 도 3e 및 도 3f를 참조하면, 기재층(210) 상에 위치하는 N형 열전 반도체 소자 패턴을 포함하는 도너기판과 베이스 기판(110)을 합착한 후, 상기 도너기판 상의 N형 열전 반도체 소자 패턴을 상기 베이스 기판(110) 상에 전사하여, 베이스 기판(110) 상에 N형 열전 반도체 소자(120)를 형성할 수 있다.Next, referring to FIGS. 3E and 3F, the donor substrate including the N-type thermoelectric semiconductor element pattern positioned on the
이때, 도너기판으로부터 베이스 기판으로의 양호한 전사를 위하여, 상기 베이스 기판(110) 상에 접착층(미도시)을 포함할 수 있다. In this case, an adhesive layer (not shown) may be included on the
이로써, 도너기판을 사용하여, 베이스 기판 상에 N형 열전 반도체 소자를 형성할 수 있다.Thereby, an N-type thermoelectric semiconductor element can be formed on a base substrate using a donor substrate.
한편, 상술한 도 3a 내재 도 3d의 공정을 통하여, P형 열전 반도체 소자 패턴을 포함하는 도너기판을 제조하고, 이를 다시 상술한, N형 열전 반도체 소자가 형성된 베이스 기판과 합착한 후, 상기 도너기판 상의 P형 열전 반도체 소자 패턴을 상기 베이스 기판(110) 상에 전사하여, 도 3g에 도시된 바와 같이, 베이스 기판(110) 상에 P형 열전 반도체 소자(120)을 형성할 수 있다.Meanwhile, a donor substrate including a P-type thermoelectric semiconductor device pattern is manufactured through the process of FIG. 3A and FIG. 3D described above, and the resin is bonded to the base substrate on which the N-type thermoelectric semiconductor device is formed. The P-type thermoelectric semiconductor device pattern on the substrate may be transferred onto the
이로써, 베이스 기판(110) 상에 N형 열전 반도체 소자(120) 및 P형 열전 반도체 소자(130)를 형성할 수 있다.As a result, the N-type
이후, 도 2a에 도시된 바와 같이, 공지된 스퍼터링 방법에 의하여 제1전극(150) 및 제2전극(160)을 형성함으로써, 본 발명에 따른 열전 반도체 모듈을 제조할 수 있다.Thereafter, as illustrated in FIG. 2A, the thermoelectric semiconductor module according to the present invention may be manufactured by forming the
한편, 도면에는 도시하지 않았으나, 제1전극(150) 및 제2전극(160)을 형성하는 것은 상술한 제1실시예의 방법에 따른, N형 열전 반도체 소자(120) 및 P형 열전 반도체 소자(130)를 형성하는 방법과 동일한 방법으로 형성할 수 있으며, 또한, 후술하는 제2실시예 및 제3실시예의 방법에 따른 열전 반도체 소자를 형성하는 방법과 동일한 방법으로 형성할 수 있다.On the other hand, although not shown in the drawing, forming the
이하에서는 공지된 전해도금법에 의해 도너기판 상에 열전 반도체 소자 패턴을 형성하는 방법을 설명하기로 한다.Hereinafter, a method of forming a thermoelectric semiconductor device pattern on a donor substrate by a known electroplating method will be described.
도 4a는 본 발명의 제2실시예에 따른 전해도금법에 의한 전착 공정을 도시하는 개략적인 도면이다.4A is a schematic diagram showing an electrodeposition process by the electroplating method according to the second embodiment of the present invention.
상기 전해도금법에 의한 전착 공정은 전기화학적 방법으로 전착 형성하는 것으로, 도너기판을 작업전극(250)으로 하여, 상기 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질(280)에 상기 기판을 담지한 후, 상대전극(260) 및 기준전극(270)을 이용하여 일정전류 또는 일정전압을 인가하는 방식을 말한다.The electrodeposition process by the electroplating method is electrodeposition by electrochemical method, using the donor substrate as the working
상기 전기화학적 방법은 구체적으로 정전류법, 정전위법 및 순환전류법 등을 사용할 수 있는 바, 상기 각각의 방법은 열전 반도체 소자의 두께를 자유롭게 조절하기 위하여 각각의 인자를 조절할 수 있다.Specifically, the electrochemical method may use the constant current method, the electrostatic potential method, the circulating current method, and the like, and each method may adjust each factor to freely control the thickness of the thermoelectric semiconductor device.
예를 들어, 상기 정전류법은 인가전류가 0.01 내지 -100 mA/㎠ 범위이고, 전류인가시간이 1분 내지 500분 범위이며, 상기 정전위법은 인가전위가 0.1 내지 1.5 V 범위이고, 전위인가시간이 1분 내지 500분 범위이며, 상기 순환전류법은 전위주사속도가 1 내지 1000 mV/s 범위이고, 순환전위회수가 1 내지 500회 범위내에서 수행될 수 있다.For example, in the constant current method, the applied current is in the range of 0.01 to -100 mA / cm 2, the current application time is in the range of 1 minute to 500 minutes, and the potentiostatic method has an applied potential in the range of 0.1 to 1.5 V, and the potential application time. The circulating current method has a potential scanning speed in the range of 1 to 1000 mV / s, and the cyclic potential recovery can be performed in the range of 1 to 500 minutes.
이때, 상기 전기화학적 방법은 통상적으로 상온 및 상압 하에서 수행되는 바, 이는 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.At this time, the electrochemical method is usually carried out at room temperature and atmospheric pressure, which allows gentle conditions to be maintained as compared with a general high-temperature and high-pressure process.
한편, 상기 작업전극은 실리콘 기판 상에 스퍼터링 방법에 의해 Ni/Au를 적층한 구조의 금속전극을 형성한 도너기판일 수 있으며, 상대전극으로는 전도성이면서 전해질과 반응하지 않는 기판이 적합하며, 구체적으로는, 티타늄(Ti), 니켈(Ni), 몰리브덴(Mo), 카드뮴(Cd), 백금(Pt), 금(Au), 인듐-주석-산화물(ITO), 유리, 스테인레스 스틸(stainless steel) 및 탄소 기판 등으로부터 각각 적절히 선택될 수 있다. 또한, 일반적으로 기준전극은 Ag/AgCl을 사용할 수 있다.Meanwhile, the working electrode may be a donor substrate on which a metal electrode having a structure in which Ni / Au is stacked by a sputtering method is formed on a silicon substrate. A substrate that is conductive and does not react with an electrolyte is suitable. Titanium (Ti), nickel (Ni), molybdenum (Mo), cadmium (Cd), platinum (Pt), gold (Au), indium-tin-oxide (ITO), glass, stainless steel And carbon substrates and the like, respectively. Also, in general, the reference electrode may use Ag / AgCl.
한편, 일반적인 열전소자의 형성방법의 경우, 증착온도가 높고, 증착공정이 진공 상태에서 이루어지게 되나, 본 발명에 따른 전기화학적 방법은 통상적으로 상온 및 상압하에서 수행되는 바, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.On the other hand, in the case of a general method of forming a thermoelectric element, the deposition temperature is high, the deposition process is made in a vacuum state, the electrochemical method according to the present invention is usually carried out at room temperature and atmospheric pressure, the high temperature generally proceeds, Mild conditions can be maintained compared to high pressure processes.
따라서, 본 발명에서는 상기 열전 반도체 소자를 형성하는 공정이, 일반적으로 진행되는 고온, 고압 공정에 비해 낮은 상온 및 상압 조건에서 수행되므로, 고온 및 고압에 의한 열전 반도체 소자의 손상을 방지할 수 있다.Therefore, in the present invention, since the process of forming the thermoelectric semiconductor device is performed at low temperature and atmospheric pressure conditions compared to the high temperature and high pressure processes which are generally performed, damage to the thermoelectric semiconductor device due to high temperature and high pressure can be prevented.
예를 들어, 도너기판 상에 P형 열전 반도체 소자 패턴을 형성하는 조건은 다음과 같다.For example, the conditions for forming a P-type thermoelectric semiconductor element pattern on a donor substrate are as follows.
[실험예][Experimental Example]
P형 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질에 작업전극인 실리콘 기판 상에 스퍼터링 방법에 의해 Ni/Au를 적층한 구조의 금속전극을 형성한 기판을 담지한 후, Pt 기판을 상대전극으로, Ag/AgCl을 기준전극으로 하여, 전기화학적 방법에 의해 P형 열전 반도체 소자의 전착을 실시하였다.After supporting a substrate on which a metal electrode having a structure in which Ni / Au is laminated by a sputtering method is supported on a silicon substrate as a working electrode in a liquid electrolyte containing ions for forming a P-type thermoelectric semiconductor element, As the electrode, an electrodeposition of a P-type thermoelectric semiconductor element was performed by electrochemical method using Ag / AgCl as a reference electrode.
이때, 주사정전위전해장치(scanningpotentiostat: EG and G model 273A)를 사용해 표준 3전극 시스템에서 -0.02 내지 -0.30V의 전압을 작업전극과 상대전극 사이에 인가하여 열전 반도체 소자를 전착하였다. 상기 전기화학적 방법의 전착은 상온에서 수행하였다.In this case, a scanning potentiostat (EG and G model 273A) was used to apply a voltage of -0.02 to -0.30V between the working electrode and the counter electrode in the standard three-electrode system to electrodeposit the thermoelectric semiconductor device. Electrodeposition of the electrochemical method was carried out at room temperature.
상기 액체 전해질의 조성조건은 다음의 표 1과 같다.Composition conditions of the liquid electrolyte are shown in Table 1 below.
즉, P형 열전 반도체 소자인 Sb2Te3를 형성하기 위해, 액체 전해질의 조성을 XmM Sb2O3/YmM TeO2 (0.8≤X, Y≤4.8)이 되도록 변경하였으며, 이를 1M HNO3 및 33mM tartaric acid에 혼합하여 액체 전해질을 형성하였다.That is, in order to form Sb 2 Te 3 as the P-type thermoelectric semiconductor element, the composition of the liquid electrolyte is XmM Sb 2 O 3 / YmM TeO 2 It was changed so that the (0.8≤X, Y≤4.8), by mixing it in 1M HNO 3 and 33mM tartaric acid to form a liquid electrolyte.
한편, 조건 2 및 조건 3에는 계면 활성제로 CTAB(Cetyl Trimethyl Ammonium Bromide)를 더 포함하였다.On the other hand, Condition 2 and
도 4b는 제1조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이고, 도 4c는 제2조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이며, 도 4d는 제3조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이다.FIG. 4B is a photograph showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a first condition, and FIG. 4C is a photograph showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a second condition. FIG. 4D is a photograph of a P-type thermoelectric semiconductor device formed by an electrochemical method according to a third condition.
도 4b 내지 도 4d를 참조하면, 계면 활성제인 CTAB를 포함하지 않은 조건 1에서는 P형 열전 반도체 소자의 표면이 거칠고, 단면이 치밀하지 않으나, 계면 활성제인 CTAB를 포함하는 조건 2 및 조건 3에서는 P형 열전 반도체 소자의 표면의 거칠기가 감소하고, 단면이 치밀해짐을 알 수 있다.4B to 4D, in condition 1 not including CTAB as a surfactant, the surface of the P-type thermoelectric semiconductor element is rough and the cross section is not dense, but in condition 2 and
즉, 전해도금법에 의해 도너기판 상에 열전 반도체 소자 패턴을 형성하는 것은 상온 및 상압하에서 수행되는 바, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하며, 이에 추가하여, 액체 전해질의 조성으로 계면활성제를 포함하는 경우, 열전 반도체 소자 패턴의 표면의 거칠기가 감소시키고, 단면을 치밀하게 함을 알 수 있으며, 이에 따라, 열전 반도체의 소자특성도 향상될 것임을 예측할 수 있다.That is, the formation of the thermoelectric semiconductor element pattern on the donor substrate by the electroplating method is performed at room temperature and under normal pressure, and thus it is possible to maintain mild conditions compared to the high temperature and high pressure processes that are generally performed. When the surfactant is included in the composition, it can be seen that the surface roughness of the thermoelectric semiconductor element pattern is reduced and the cross section is made compact, thereby improving the device characteristics of the thermoelectric semiconductor.
한편, 상술한 제2실시예의 경우, 상술한 제1실시예와 비교하여, 베이스 기판 상에 열전 반도체 소자 패턴을 전사함에 있어서, 예를 들면, N형 열전 반도체 소자 패턴 및 P형 열전 반도체 소자 패턴을 동시에 전사할 수 있는 이점이 있다.On the other hand, in the case of the above-described second embodiment, compared with the above-described first embodiment, in transferring the thermoelectric semiconductor device pattern onto the base substrate, for example, an N-type thermoelectric semiconductor device pattern and a P-type thermoelectric semiconductor device pattern There is an advantage that can be transferred at the same time.
즉, 제1실시예의 경우, 별도의 도너기판에 N형 열전 반도체 소자 또는 P형 열전 반도체 소자 패턴을 형성하여, 이를 각각 전사하는 방식이었으나, 제2실시예의 경우, 하나의 도너기판에 N형 열전 반도체 소자 패턴 및 P형 열전 반도체 소자 패턴을 모두 형성한 후, 하나의 공정에 의해 전사가 가능하므로, 제조공정을 더욱더 단축시킬 수 있다.That is, in the first embodiment, an N-type thermoelectric semiconductor device or a P-type thermoelectric semiconductor device pattern is formed on a separate donor substrate, and transferred to each of them. In the second embodiment, an N-type thermoelectric is formed on one donor substrate. After both the semiconductor device pattern and the P-type thermoelectric semiconductor device pattern are formed, transfer can be performed by one step, thereby further shortening the manufacturing process.
도 5a 내지 도 5d는 본 발명의 제3실시예에 따른 열전 반도체 모듈을 제조하는 방법을 설명하기 위한 사시도이다. 이때, 도 5a 내지 도 5d는 본 발명에 따른 열전 반도체 소자를 전사방식에 의해 형성하기 위한 도너기판을 제조하는 방법을 설명한 도면으로써, 상기 도너기판을 상기 도너기판을 사용한 본 발명에 따른 열전 반도체 소자의 전사방식은 도 3e 내지 도 3g와 같은 방식을 사용할 수 있다.5A to 5D are perspective views illustrating a method of manufacturing a thermoelectric semiconductor module according to a third embodiment of the present invention. 5A to 5D illustrate a method of manufacturing a donor substrate for forming a thermoelectric semiconductor device according to the present invention by a transfer method, and the thermoelectric semiconductor device according to the present invention using the donor substrate as the donor substrate. The transfer method of may be the same method as in Figures 3e to 3g.
먼저, 도 5a를 참조하면, 본 발명에 따른 열전 반도체 소자를 전사방식에 의해 형성하기 위한 도너기판(200')은 기재층(210')을 포함한다.First, referring to FIG. 5A, the
상기 기재층(210')은 상기 도너기판(200')의 지지기판의 역할을 수행하는 층으로, 폴리에스테르, 폴리아크릴, 폴리에폭시, 폴리에틸렌 및 폴리스타이렌으로 이루어진 군에서 선택되는 하나 또는 다수개의 고분자 물질이거나 유리로 이루어질 수 있다.The base layer 210 'is a layer serving as a supporting substrate of the donor substrate 200', and one or a plurality of polymer materials selected from the group consisting of polyester, polyacryl, polyepoxy, polyethylene, and polystyrene Or made of glass.
계속해서, 도 5a를 참조하면, 제조하고자 하는 열전 반도체 소자과 대응되는 형상의 제1개구부(310')를 포함하는 제1새도우 마스크(300')를 제공한다.5A, a
이때, 상기 열전 반도체 소자는, 예를 들면, N형 열전 반도체 소자 또는 P형 열전 반도체 소자 중 어느 하나일 수 있다. 이하에서는 설명의 편의를 위하여 상기 제1개구부(310')의 형상은 N형 열전 반도체 소자의 형상과 대응되는 것으로 가정하기로 한다.In this case, the thermoelectric semiconductor device may be, for example, any one of an N-type thermoelectric semiconductor device and a P-type thermoelectric semiconductor device. Hereinafter, for convenience of description, it is assumed that the shape of the
다음으로, 도 5b를 참조하면, 공지된 막 형성방법인 진공증착법, 스퍼터링법 또는 e-Beam 법을 사용하여, 상기 기재층(210')의 상부에 N형 열전 반도체 소자 패턴(221')을 형성한다.Next, referring to FIG. 5B, an N-type thermoelectric
이로써, 기재층(210') 상에 위치하는 N형 열전 반도체 소자 패턴(221')을 포함하는 도너기판(200')을 제조할 수 있다.As a result, the
다음으로, 도 5c를 참조하면, 상기 N형 열전 반도체 소자 패턴(221')을 포함하는 기재층(210')의 상부에, 제조하고자 하는 열전 반도체 소자과 대응되는 형상의 제2개구부(330')를 포함하는 제2새도우 마스크(320')를 제공한다.Next, referring to FIG. 5C, a
이때, 상기 열전 반도체 소자는, 예를 들면, N형 열전 반도체 소자 또는 P형 열전 반도체 소자 중 어느 하나일 수 있다. 이하에서는 설명의 편의를 위하여 상기 제2개구부(330')의 형상은 P형 열전 반도체 소자의 형상과 대응되는 것으로 가정하기로 한다.In this case, the thermoelectric semiconductor device may be, for example, any one of an N-type thermoelectric semiconductor device and a P-type thermoelectric semiconductor device. Hereinafter, for convenience of description, it is assumed that the shape of the second opening 330 'corresponds to the shape of the P-type thermoelectric semiconductor device.
다음으로, 도 5d를 참조하면, 공지된 막 형성방법인 진공증착법, 스퍼터링법 또는 e-Beam 법을 사용하여, 상기 기재층(210')의 상부에 P형 열전 반도체 소자 패턴(241')을 형성한다.Next, referring to FIG. 5D, a P-type thermoelectric
이로써, 기재층(210') 상에 위치하고, N형 열전 반도체 소자 패턴(221') 및 P형 열전 반도체 소자 패턴(241')을 포함하는 도너기판(200')을 제조할 수 있다.As a result, the
이후, 본 발명의 제1실시예에서와 같이, 기재층(210') 상에 N형 열전 반도체 소자 패턴(221') 및 P형 열전 반도체 소자 패턴(241')을 포함하는 도너기판(200')과 베이스 기판을 합착한 후, 상기 도너기판 상의 N형 열전 반도체 소자 패턴 및 P형 열전 반도체 소자 패턴을 상기 베이스 기판 상에 전사하여, 베이스 기판 상에 N형 열전 반도체 소자 및 P형 열전 반도체 소자를 형성할 수 있다.Thereafter, as in the first embodiment of the present invention, the donor substrate 200 'including the N-type thermoelectric semiconductor device pattern 221' and the P-type thermoelectric semiconductor device pattern 241 'on the
한편, 상술한 제3실시예의 경우, 상술한 제1실시예와 비교하여, 베이스 기판 상에 열전 반도체 소자 패턴을 전사함에 있어서, N형 열전 반도체 소자 패턴 및 P형 열전 반도체 소자 패턴을 동시에 전사할 수 있는 이점이 있다.On the other hand, in the case of the third embodiment described above, in transferring the thermoelectric semiconductor element pattern onto the base substrate, the N-type thermoelectric semiconductor element pattern and the P-type thermoelectric semiconductor element pattern are simultaneously transferred in comparison with the first embodiment described above. There is an advantage to this.
즉, 제1실시예의 경우, 별도의 도너기판에 N형 열전 반도체 소자 또는 P형 열전 반도체 소자 패턴을 형성하여, 이를 각각 전사하는 방식이었으나, 제3실시예의 경우, 하나의 도너기판에 N형 열전 반도체 소자 패턴 및 P형 열전 반도체 소자 패턴을 모두 형성한 후, 하나의 공정에 의해 전사가 가능하므로, 제조공정을 더욱더 단축시킬 수 있다.That is, in the first embodiment, an N-type thermoelectric semiconductor device or a P-type thermoelectric semiconductor device pattern is formed on a separate donor substrate and transferred to each other. However, in the third embodiment, an N-type thermoelectric is formed on one donor substrate. After both the semiconductor device pattern and the P-type thermoelectric semiconductor device pattern are formed, transfer can be performed by one step, thereby further shortening the manufacturing process.
이하에서는 본 발명에 따른 열전 반도체 모듈의 응용예를 설명하기로 한다. 다만, 본 발명에서 상기 열전 반도체 모듈의 응용예를 한정하는 것은 아니다.Hereinafter, an application example of the thermoelectric semiconductor module according to the present invention will be described. However, the present invention is not limited to the application example of the thermoelectric semiconductor module.
도 6a는 본 발명에 따른 열전 반도체 모듈의 제1응용예를 도시하는 사시도이고, 도 6b는 도 6a의 I-I 선에 따른 단면도이다.6A is a perspective view showing a first application example of the thermoelectric semiconductor module according to the present invention, and FIG. 6B is a cross-sectional view taken along the line II of FIG. 6A.
도 6a 및 도 6b를 참조하면, 본 발명에 따른 열전 반도체 모듈의 제1응용예는 도 2a에서와 같은 본 발명에 따른 열전 반도체 모듈을 적층한 형태로써, 이하, 본 발명에서는 적층형 열전 반도체 모듈(400)이라고 정의하기로 한다. 이때, 도면에는 2개의 열전 반도체 모듈이 적층한 것을 도시하나, 이와는 달리, 적어도 2개 이상의 열전 반도체 모듈을 적층하는 것이 가능하며, 따라서, 본 발명에서 적층된 열전 반도체 모듈의 개수를 한정하는 것은 아니다.6A and 6B, a first application example of a thermoelectric semiconductor module according to the present invention is a stack of thermoelectric semiconductor modules according to the present invention as shown in FIG. 2A. Hereinafter, in the present invention, a stacked thermoelectric semiconductor module ( 400). In this case, although two thermoelectric semiconductor modules are stacked in the drawing, alternatively, at least two or more thermoelectric semiconductor modules may be stacked, and thus, the number of stacked thermoelectric semiconductor modules is not limited in the present invention. .
먼저, 본 발명에 따른 적층형 열전 반도체 모듈(400)은 제1열전 반도체 모듈(500) 및 상기 제1열전 반도체 모듈 상에 적층된 제2열전 반도체 모듈(600)을 포함하며, 이때, 상기 제1열전 반도체 모듈(500) 및 상기 제2열전 반도체 모듈(600)은 직렬 연결되어 있다.First, the stacked
상기 제1열전 반도체 모듈(500)은 베이스 기판(510)의 상부에 위치하는 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자를 포함하며, 상기 베이스 기판(510) 상에 형성되고, 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자와 연결되는 전극을 포함한다.The first
또한, 상기 제2열전 반도체 모듈(600)은 베이스 기판(610)의 상부에 위치하는 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자를 포함하며, 상기 베이스 기판(610) 상에 형성되고, 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자와 연결되는 전극을 포함한다.In addition, the second
이때, 상기 제1형 열전 반도체 소자는 N형일 수 있고, 상기 제2형 열전 반도체 소자는 P형일 수 있으며, 이하, 설명의 편의를 위하여, 제1형 열전 반도체 소자는 N형 열전 반도체 소자로, 제2형 열전 반도체 소자제는 P형 열전 반도체 소자로 구분하기로 한다.In this case, the first type thermoelectric semiconductor device may be an N type, the second type thermoelectric semiconductor device may be a P type, hereinafter, for convenience of description, the first type thermoelectric semiconductor device is an N type thermoelectric semiconductor device. The second type thermoelectric semiconductor device will be classified into a P type thermoelectric semiconductor device.
보다 구체적으로, 제1열전 반도체 모듈(500)은 N형 열전 반도체 소자 및 P형 열전 반도체 소자를 포함하며, 이때, 도면상에는 도시되지 않았으나, 도 2a에서 설명한 바와 같이, N형 열전 반도체 소자(미도시)는 제1의 N형 열전 반도체 소자(미도시), 제2의 N형 열전 반도체 소자(미도시), 제3의 N형 열전 반도체 소자(미도시) 및 제4의 N형 열전 반도체 소자(미도시)를 포함할 수 있으며, 또한, 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자(530a), 제2의 P형 열전 반도체 소자(미도시), 제3의 P형 열전 반도체 소자(미도시) 및 제4의 P형 열전 반도체 소자(미도시)를 포함할 수 있다.More specifically, the first
또한, 제1열전 반도체 모듈(500)은 제1전극(미도시) 및 제2전극(560)을 포함할 수 있으며, 이때, 제1전극(미도시)은 다수개의 공통전극(550a)을 포함하며, 상기 제2전극(560)은 다수개의 공통전극(560b, 560c, 560d)과 리드전극(560a, 560e)을 포함할 수 있다. 이때, 상기 리드전극은 제1의 P형 열전 반도체 소자(530a)와 연결되는 제1리드전극(560a) 및 제4의 N형 열전 반도체 소자와 연결되는 제2리드전극(560e)을 포함할 수 있다.In addition, the first
또한, 제2열전 반도체 모듈(600)은 N형 열전 반도체 소자 및 P형 열전 반도체 소자를 포함하며, 도 2a에서 설명한 바와 같이, N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자(620a), 제2의 N형 열전 반도체 소자(620b), 제3의 N형 열전 반도체 소자(620c) 및 제4의 N형 열전 반도체 소자(620d)를 포함할 수 있으며, 또한, 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자(630a), 제2의 P형 열전 반도체 소자(630b), 제3의 P형 열전 반도체 소자(630c) 및 제4의 P형 열전 반도체 소자(630d)를 포함할 수 있다.In addition, the second
또한, 제2열전 반도체 모듈(600)은 제1전극(650) 및 제2전극(660)을 포함할 수 있으며, 이때, 제1전극(650)은 다수개의 공통전극(650a, 650b, 650c, 650d)을 포함하며, 상기 제2전극(660)은 다수개의 공통전극(660b, 660c, 660d)과 리드전극(660a, 660e)을 포함할 수 있다. 이때, 상기 리드전극은 제1의 N형 열전 반도체 소자(620a)와 연결되는 제1리드전극(660a) 및 제4의 P형 열전 반도체 소자(630d)와 연결되는 제2리드전극(660e)을 포함할 수 있다.In addition, the second
이때, 상술한 바와 같이, 본 발명에 따른 열전 반도체 모듈의 제1응용예는 제1열전 반도체 모듈(500) 및 상기 제1열전 반도체 모듈 상에 적층된 제2열전 반도체 모듈(600)이 직렬 연결되어 있다.In this case, as described above, in the first application example of the thermoelectric semiconductor module according to the present invention, the first
즉, 도 6a 및 도 6b에 도시된 바와 같이, 제1열전 반도체 모듈(500)의 제1의 P형 열전 반도체 소자(530a)와 연결되는 제1리드전극(560a)과 제2열전 반도체 모듈(600)의 제1의 N형 열전 반도체 소자(620a)와 연결되는 제1리드전극(660a)이 콘택전극(570)을 통해 상호 연결됨으로써, 적층된 제1열전 반도체 모듈 및 제2열전 반도체 모듈을 직렬연결하게 된다.That is, as illustrated in FIGS. 6A and 6B, the
한편, 제1열전 반도체 모듈(500)의 제4의 N형 열전 반도체 소자와 연결되는 제2리드전극(560e) 및 제2열전 반도체 모듈(600)의 제4의 P형 열전 반도체 소자(630d)와 연결되는 제2리드전극(660e)은 상기 적층형 열전 반도체 모듈을 외부로 연결하는 전극으로써 기능하게 된다.Meanwhile, the
도 7a는 본 발명에 따른 열전 반도체 모듈의 제2응용예를 도시하는 사시도이고, 도 7b는 도 7a의 I'-I' 선에 따른 단면도이다.FIG. 7A is a perspective view illustrating a second application example of the thermoelectric semiconductor module according to the present invention, and FIG. 7B is a cross-sectional view taken along the line I′-I ′ of FIG. 7A.
도 6a 및 도 6b를 참조하면, 본 발명에 따른 열전 반도체 모듈의 제2응용예는 도 2a에서와 같은 본 발명에 따른 열전 반도체 모듈을 적층한 형태로써, 이하, 본 발명에서는 적층형 열전 반도체 모듈(400')이라고 정의하기로 한다. 이때, 도면에는 2개의 열전 반도체 모듈이 적층한 것을 도시하나, 이와는 달리, 적어도 2개 이상의 열전 반도체 모듈을 적층하는 것이 가능하며, 따라서, 본 발명에서 적층된 열전 반도체 모듈의 개수를 한정하는 것은 아니다.6A and 6B, a second application example of a thermoelectric semiconductor module according to the present invention is a stack of thermoelectric semiconductor modules according to the present invention as shown in FIG. 2A. Hereinafter, in the present invention, a stacked thermoelectric semiconductor module ( 400 '). In this case, although two thermoelectric semiconductor modules are stacked in the drawing, alternatively, at least two or more thermoelectric semiconductor modules may be stacked, and thus, the number of stacked thermoelectric semiconductor modules is not limited in the present invention. .
먼저, 본 발명에 따른 적층형 열전 반도체 모듈(400')은 제1열전 반도체 모듈(500') 및 상기 제1열전 반도체 모듈 상에 적층된 제2열전 반도체 모듈(600')을 포함하며, 이때, 상기 제1열전 반도체 모듈(500') 및 상기 제2열전 반도체 모듈(600')은 병렬 연결되어 있다.First, the stacked
상기 제1열전 반도체 모듈(500')은 베이스 기판(510')의 상부에 위치하는 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자를 포함하며, 상기 베이스 기판(510') 상에 형성되고, 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자와 연결되는 전극을 포함한다.The first
또한, 상기 제2열전 반도체 모듈(600')은 베이스 기판(610')의 상부에 위치하는 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자를 포함하며, 상기 베이스 기판(610') 상에 형성되고, 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자와 연결되는 전극을 포함한다.In addition, the second
이때, 상기 제1형 열전 반도체 소자는 N형일 수 있고, 상기 제2형 열전 반도체 소자는 P형일 수 있으며, 이하, 설명의 편의를 위하여, 제1형 열전 반도체 소자는 N형 열전 반도체 소자로, 제2형 열전 반도체 소자제는 P형 열전 반도체 소자로 구분하기로 한다.In this case, the first type thermoelectric semiconductor device may be an N type, the second type thermoelectric semiconductor device may be a P type, hereinafter, for convenience of description, the first type thermoelectric semiconductor device is an N type thermoelectric semiconductor device. The second type thermoelectric semiconductor device will be classified into a P type thermoelectric semiconductor device.
보다 구체적으로, 제1열전 반도체 모듈(500')은 N형 열전 반도체 소자 및 P형 열전 반도체 소자를 포함하며, 이때, 도면상에는 도시되지 않았으나, 도 2a에서 설명한 바와 같이, N형 열전 반도체 소자(미도시)는 제1의 N형 열전 반도체 소자(520a'), 제2의 N형 열전 반도체 소자(미도시), 제3의 N형 열전 반도체 소자(미도시) 및 제4의 N형 열전 반도체 소자(미도시)를 포함할 수 있으며, 또한, 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자(미도시), 제2의 P형 열전 반도체 소자(미도시), 제3의 P형 열전 반도체 소자(미도시) 및 제4의 P형 열전 반도체 소자(미도시)를 포함할 수 있다.More specifically, the first
또한, 제1열전 반도체 모듈(500')은 제1전극(미도시) 및 제2전극(560')을 포함할 수 있으며, 이때, 제1전극(미도시)은 다수개의 공통전극(550a' ...)을 포함하며, 상기 제2전극(560')은 다수개의 공통전극(560b', 560c', 560d')과 리드전극(560a', 560e')을 포함할 수 있다. 이때, 상기 리드전극은 제1의 N형 열전 반도체 소자(520a')와 연결되는 제1리드전극(560a') 및 제4의 P형 열전 반도체 소자와 연결되는 제2리드전극(560e')을 포함할 수 있다.In addition, the first
또한, 제2열전 반도체 모듈(600')은 N형 열전 반도체 소자 및 P형 열전 반도체 소자를 포함하며, 도 2a에서 설명한 바와 같이, N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자(620a'), 제2의 N형 열전 반도체 소자(620b'), 제3의 N형 열전 반도체 소자(620c') 및 제4의 N형 열전 반도체 소자(620d')를 포함할 수 있으며, 또한, 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자(630a'), 제2의 P형 열전 반도체 소자(630b'), 제3의 P형 열전 반도체 소자(630c') 및 제4의 P형 열전 반도체 소자(630d')를 포함할 수 있다.In addition, the second
또한, 제2열전 반도체 모듈(600')은 제1전극(650') 및 제2전극(660')을 포함할 수 있으며, 이때, 제1전극(650')은 다수개의 공통전극(650a', 650b', 650c', 650d')을 포함하며, 상기 제2전극(660')은 다수개의 공통전극(660b', 660c', 660d')과 리드전극(660a', 660e')을 포함할 수 있다. 이때, 상기 리드전극은 제1의 N형 열전 반도체 소자(620a')와 연결되는 제1리드전극(660a') 및 제4의 P형 열전 반도체 소자(630d')와 연결되는 제2리드전극(660e')을 포함할 수 있다.In addition, the second
이때, 상술한 바와 같이, 본 발명에 따른 열전 반도체 모듈의 제2응용예는 제1열전 반도체 모듈(500') 및 상기 제1열전 반도체 모듈 상에 적층된 제2열전 반도체 모듈(600')이 직렬 연결되어 있다.At this time, as described above, in the second application example of the thermoelectric semiconductor module according to the present invention, the first thermoelectric semiconductor module 500 'and the second thermoelectric semiconductor module 600' stacked on the first thermoelectric semiconductor module are It is connected in series.
즉, 도 7a 및 도 7b에 도시된 바와 같이, 제1열전 반도체 모듈(500')의 제1의 N형 열전 반도체 소자(520a')와 연결되는 제1리드전극(560a')과 제2열전 반도체 모듈(600')의 제1의 N형 열전 반도체 소자(620a')와 연결되는 제1리드전극(660a')이 제1콘택전극(570')을 통해 상호 연결된다.That is, as shown in FIGS. 7A and 7B, the
또한, 제1열전 반도체 모듈(500')의 제4의 P형 열전 반도체 소자와 연결되는 제2리드전극(560e')과 제2열전 반도체 모듈(600')의 제4의 P형 열전 반도체 소자(630d')와 연결되는 제2리드전극(660e')이 제2콘택전극(580')을 통해 상호 연결된다.In addition, the
이로써, 적층된 제1열전 반도체 모듈 및 제2열전 반도체 모듈은 병렬연결하게 되며, 이때, 상기 제1콘택전극(570') 및 상기 제2콘택전극(580')은 상기 적층형 열전 반도체 모듈을 외부로 연결하는 전극으로써 기능하게 된다.As a result, the stacked first thermoelectric semiconductor module and the second thermoelectric semiconductor module are connected in parallel. In this case, the
이상과 같은 본 발명에 따르면, 열전 반도체 모듈을 구성하는 열전 반도체 소자를 형성함에 있어서, 열전 반도체 소자 패턴을 도너기판에 형성하고, 상기 도너기판 상의 열전 반도체 소자 패턴을 전사방식에 의해 베이스 기판으로 전사함으로써, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.According to the present invention as described above, in forming a thermoelectric semiconductor element constituting a thermoelectric semiconductor module, a thermoelectric semiconductor element pattern is formed on a donor substrate, and the thermoelectric semiconductor element pattern on the donor substrate is transferred to a base substrate by a transfer method. As a result, mild conditions can be maintained as compared with the high temperature and high pressure processes that are generally performed.
또한, 전해도금법에 의해 도너기판 상에 열전 반도체 소자 패턴을 형성함으로써, 상온 및 상압하에서 공정에 따른 온화한 조건 유지가 가능할 뿐만 아니라, 반도체 소자 패턴의 표면의 거칠기가 감소시키고, 단면을 치밀하게 하여 열전 반도체의 소자특성을 향상시킬 수 있다.In addition, by forming a thermoelectric semiconductor element pattern on the donor substrate by the electroplating method, not only can it maintain the mild conditions according to the process at normal temperature and normal pressure, but also reduce the roughness of the surface of the semiconductor element pattern and make the cross-section densely thermoelectric. The device characteristics of the semiconductor can be improved.
또한, 복수개의 열전 반도체 모듈을 적층하여, 적층형 열전 반도체 모듈을 구성함에 있어서, 간단한 구조에 의하여, 상기 복수개의 열전 반도체 모듈을 직렬 연결 또는 병렬 연결할 수 있다.In addition, when the plurality of thermoelectric semiconductor modules are stacked to form a stacked thermoelectric semiconductor module, the plurality of thermoelectric semiconductor modules may be connected in series or in parallel by a simple structure.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.
100 : 열전 반도체 모듈 110 : 베이스 기판
120 : 제1형 열전 반도체 소자 130 : 제2형 열전 반도체 소자
150, 160 : 전극 200 : 도너기판
210 : 기재층 220 : 열전 반도체 소자층
230 : 포토레지스트막 300 : 마스크
231 : 포토레지스트막 패턴 221 : 열전 반도체 소자 패턴100: thermoelectric semiconductor module 110: base substrate
120: type 1 thermoelectric semiconductor element 130: type 2 thermoelectric semiconductor element
150, 160: electrode 200: donor substrate
210: substrate layer 220: thermoelectric semiconductor element layer
230: photoresist film 300: mask
231
Claims (11)
상기 베이스 기판 상부에 위치하고, 제1형 열전 반도체 소자 및 제2형 열전 반도체 소자를 포함하는 열전 반도체 소자; 및
상기 베이스 기판 상에 형성되고, 상기 제1형 열전 반도체 소자 및 상기 제2형 열전 반도체 소자와 연결되는 전극을 포함하며,
상기 전극은 상기 열전 반도체 소자의 일측에 위치하는 제1전극 및 상기 열전 반도체 소자의 타측에 위치하는 제2전극을 포함하고,
상기 제1전극 및 상기 제2전극은 상기 베이스 기판 상에 위치하는 것을 특징으로 하는 열전 반도체 모듈.A base substrate;
A thermoelectric semiconductor device disposed on the base substrate and including a first type thermoelectric semiconductor device and a second type thermoelectric semiconductor device; And
An electrode formed on the base substrate and connected to the first type thermoelectric semiconductor element and the second type thermoelectric semiconductor element,
The electrode includes a first electrode located on one side of the thermoelectric semiconductor device and a second electrode located on the other side of the thermoelectric semiconductor device,
And the first electrode and the second electrode are on the base substrate.
상기 제1형 열전 반도체 소자는 N형 열전 반도체 소자이고, 상기 제2형 열전 반도체 소자는 P형 열전 반도체 소자인 것을 특징으로 하는 열전 반도체 모듈.The method of claim 1,
And the first type thermoelectric semiconductor element is an N type thermoelectric semiconductor element, and the second type thermoelectric semiconductor element is a P type thermoelectric semiconductor element.
상기 N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자 및 제2의 N형 열전 반도체 소자를 포함하고, 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자 및 제2의 P형 열전 반도체 소자를 포함하며,
상기 제1전극은 상기 제1의 N형 열전 반도체 소자의 일측 및 상기 제1의 P형 열전 반도체 소자의 일측을 상호 연결하는 제1공통전극을 포함하고, 상기 제2전극은 상기 제1의 P형 열전 반도체 소자의 타측 및 제2의 N형 열전 반도체 소자의 타측을 상호 연결하는 제2공통전극을 포함하며,
상기 제1공통전극 및 상기 제2공통전극은 상기 베이스 기판 상에 위치하는 것을 특징으로 하는 열전 반도체 모듈.3. The method of claim 2,
The N-type thermoelectric semiconductor element includes a first N-type thermoelectric semiconductor element and a second N-type thermoelectric semiconductor element, and the P-type thermoelectric semiconductor element includes a first P-type thermoelectric semiconductor element and a second P-type thermoelectric element. Including a semiconductor device,
The first electrode includes a first common electrode interconnecting one side of the first N-type thermoelectric semiconductor element and one side of the first P-type thermoelectric semiconductor element, and the second electrode is the first P A second common electrode interconnecting the other side of the type thermoelectric semiconductor element and the other side of the second N-type thermoelectric semiconductor element,
The first common electrode and the second common electrode is a thermoelectric semiconductor module, characterized in that located on the base substrate.
상기 도너기판과 베이스 기판을 합착하는 단계;
상기 반도체 소자 패턴을 상기 베이스 기판 상에 전사하는 단계; 및
상기 베이스 기판 상에 반도체 소자를 형성하는 단계를 포함하는 열전 반도체 모듈의 제조방법.Providing a donor substrate including a thermoelectric semiconductor device pattern;
Bonding the donor substrate and the base substrate to each other;
Transferring the semiconductor device pattern onto the base substrate; And
The method of manufacturing a thermoelectric semiconductor module comprising the step of forming a semiconductor device on the base substrate.
상기 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계는,
금속전극을 포함하는 기판을 작업전극으로 하여, 상기 열전 반도체 소자 패턴을 형성하기 위한 이온을 포함하는 액체 전해질에 상기 기판을 담지하고, 상대전극 및 기준전극을 이용하여 일정전류 또는 일정전압을 인가하는 것인 열전 반도체의 제조방법.The method of claim 4, wherein
Providing a donor substrate including the thermoelectric semiconductor device pattern,
Using the substrate including the metal electrode as a working electrode, the substrate is supported on a liquid electrolyte containing ions for forming the thermoelectric semiconductor element pattern, and a constant current or a constant voltage is applied using a counter electrode and a reference electrode. Method for producing a thermoelectric semiconductor.
상기 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계는,
기재층 상에 열전 반도체 소자층을 형성하는 단계;
상기 열전 반도체 소자층의 상부에 포토레지스트막을 형성하고, 마스크를 사용하여 노광공정을 진행하는 단계;
상기 노광공정이 진행된 포토레지스트막을 현상공정을 진행하여, 포토레지스트막 패턴을 형성하는 단계; 및
상기 포토레지스트막 패턴을 마스크로 하여, 상기 열전 반도체 소자층을 식각함으로써, 열전 반도체 소자 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법.The method of claim 4, wherein
Providing a donor substrate including the thermoelectric semiconductor device pattern,
Forming a thermoelectric semiconductor device layer on the substrate layer;
Forming a photoresist film on the thermoelectric semiconductor device layer and performing an exposure process using a mask;
Developing the photoresist film subjected to the exposure process to form a photoresist film pattern; And
And etching the thermoelectric semiconductor element layer using the photoresist pattern as a mask to form a thermoelectric semiconductor element pattern.
상기 열전 반도체 소자 패턴을 포함하는 도너기판을 제공하는 단계는,
기재층의 상부에, 제조하고자 하는 열전 반도체 소자과 대응되는 형상의 개구부를 포함하는 마스크를 제공하는 단계;
상기 마스크를 마스크로 하여, 상기 기재층의 상부에 열전 반도체 소자 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법.The method of claim 4, wherein
Providing a donor substrate including the thermoelectric semiconductor device pattern,
Providing a mask on the base layer, the mask including an opening having a shape corresponding to the thermoelectric semiconductor device to be manufactured;
And forming a thermoelectric semiconductor element pattern on the base layer using the mask as a mask.
상기 제1열전 반도체 모듈 상에 적층된 제2열전 반도체 모듈을 포함하고,
상기 제1열전 반도체 모듈 및 상기 제2열전 반도체 모듈은 각각 베이스 기판; 상기 베이스 기판의 상부에 위치하는 N형 열전 반도체 소자 및 P형 열전 반도체 소자; 상기 베이스 기판 상에 형성되고, 상기 N형 열전 반도체 소자 및 상기 P형 열전 반도체 소자와 연결되는 전극을 포함하는 것을 특징으로 하는 적층형 열전 반도체 모듈.A first thermoelectric semiconductor module; And
A second thermoelectric semiconductor module stacked on the first thermoelectric semiconductor module,
The first thermoelectric semiconductor module and the second thermoelectric semiconductor module each include a base substrate; An N-type thermoelectric semiconductor element and a P-type thermoelectric semiconductor element positioned on the base substrate; And a electrode formed on the base substrate and connected to the N-type thermoelectric semiconductor element and the P-type thermoelectric semiconductor element.
상기 제1열전 반도체 모듈의 상기 N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자 및 제2의 N형 열전 반도체 소자를 포함하고, 상기 제1열전 반도체 모듈의 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자 및 제2의 P형 열전 반도체 소자를 포함하며,
상기 제2열전 반도체 모듈의 상기 N형 열전 반도체 소자는 제1의 N형 열전 반도체 소자 및 제2의 N형 열전 반도체 소자를 포함하고, 상기 제2열전 반도체 모듈의 상기 P형 열전 반도체 소자는 제1의 P형 열전 반도체 소자 및 제2의 P형 열전 반도체 소자를 포함하는 것을 특징으로 하는 적층형 열전 반도체 모듈.The method of claim 8,
The N-type thermoelectric semiconductor element of the first thermoelectric semiconductor module includes a first N-type thermoelectric semiconductor element and a second N-type thermoelectric semiconductor element, and the P-type thermoelectric semiconductor element of the first thermoelectric semiconductor module A first P-type thermoelectric semiconductor element and a second P-type thermoelectric semiconductor element,
The N-type thermoelectric semiconductor element of the second thermoelectric semiconductor module includes a first N-type thermoelectric semiconductor element and a second N-type thermoelectric semiconductor element, and the P-type thermoelectric semiconductor element of the second thermoelectric semiconductor module A laminated thermoelectric semiconductor module comprising a first P-type thermoelectric semiconductor element and a second P-type thermoelectric semiconductor element.
상기 제1열전 반도체 모듈의 상기 제1의 P형 열전 반도체 소자와 연결되는 제1리드전극과 상기 제2열전 반도체 모듈의 상기 제1의 N형 열전 반도체 소자와 연결되는 제2리드전극이 콘택전극을 통해 상호 연결됨으로써,
상기 제1열전 반도체 모듈 및 상기 제2열전 반도체 모듈이 직렬연결되는 것을 특징으로 하는 적층형 열전 반도체 모듈.The method of claim 9,
The first lead electrode connected to the first P-type thermoelectric semiconductor element of the first thermoelectric semiconductor module and the second lead electrode connected to the first N-type thermoelectric semiconductor element of the second thermoelectric semiconductor module are contact electrodes. By interconnecting through
The thermoelectric semiconductor module of claim 1, wherein the first thermoelectric semiconductor module and the second thermoelectric semiconductor module are connected in series.
상기 제1열전 반도체 모듈의 상기 제1의 N형 열전 반도체 소자와 연결되는 제1리드전극과 상기 제2열전 반도체 모듈의 상기 제1의 N형 열전 반도체 소자와 연결되는 제2리드전극이 제1콘택전극을 통해 상호 연결되고,
상기 제1열전 반도체 모듈의 상기 제2의 P형 열전 반도체 소자와 연결되는 제3리드전극과 상기 제2열전 반도체 모듈의 상기 제2의 P형 열전 반도체 소자와 연결되는 제4리드전극이 제2콘택전극을 통해 상호 연결됨으로써,
상기 제1열전 반도체 모듈 및 상기 제2열전 반도체 모듈이 병렬연결되는 것을 특징으로 하는 적층형 열전 반도체 모듈.The method of claim 9,
A first lead electrode connected to the first N-type thermoelectric semiconductor element of the first thermoelectric semiconductor module and a second lead electrode connected to the first N-type thermoelectric semiconductor element of the second thermoelectric semiconductor module are first Interconnected via contact electrodes,
A third lead electrode connected to the second P-type thermoelectric semiconductor element of the first thermoelectric semiconductor module and a fourth lead electrode connected to the second P-type thermoelectric semiconductor element of the second thermoelectric semiconductor module are second Interconnected through contact electrodes,
The thermoelectric semiconductor module of claim 1, wherein the first thermoelectric semiconductor module and the second thermoelectric semiconductor module are connected in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110122429A KR101324257B1 (en) | 2011-11-22 | 2011-11-22 | A Thermolectric Semiconductor module and A Manufacturing Method of The same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110122429A KR101324257B1 (en) | 2011-11-22 | 2011-11-22 | A Thermolectric Semiconductor module and A Manufacturing Method of The same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130056699A true KR20130056699A (en) | 2013-05-30 |
| KR101324257B1 KR101324257B1 (en) | 2013-11-01 |
Family
ID=48664662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110122429A KR101324257B1 (en) | 2011-11-22 | 2011-11-22 | A Thermolectric Semiconductor module and A Manufacturing Method of The same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101324257B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070277866A1 (en) * | 2006-05-31 | 2007-12-06 | General Electric Company | Thermoelectric nanotube arrays |
| KR100842152B1 (en) | 2007-02-01 | 2008-06-27 | 오태성 | Thin film thermoelectric module processed using electroplating and the fabrication methods of the same |
| KR100942181B1 (en) * | 2008-03-24 | 2010-02-11 | 한양대학교 산학협력단 | Method for formation nanowire and method of manufacturing thermoelectronics device using the same |
| KR100989643B1 (en) | 2009-10-27 | 2010-10-26 | 한국기계연구원 | Method for manufacturing the thin film thermoelectric module and multi-chip pachage using the same |
-
2011
- 2011-11-22 KR KR1020110122429A patent/KR101324257B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101324257B1 (en) | 2013-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101386682B1 (en) | A Thermolectric Semiconductor module and A Manufacturing Method of The same | |
| Zhang et al. | Thermo‐phototronic effect enhanced InP/ZnO nanorod heterojunction solar cells for self‐powered wearable electronics | |
| US8723021B2 (en) | Efficiency in antireflective coating layers for solar cells | |
| KR20160062004A (en) | Electro-polishing and porosification | |
| KR101208065B1 (en) | A Manufacturing Method of Thermolectric Semiconductor | |
| US10553773B2 (en) | Flexible encapsulation of a flexible thin-film based thermoelectric device with sputter deposited layer of N-type and P-type thermoelectric legs | |
| KR101781985B1 (en) | Semiconductor module using electrochemical deposition and manufacturing method thereof | |
| KR101439461B1 (en) | A Thermolectric Semiconductor module and A Manufacturing Method of The same | |
| Park et al. | A Flexible Micro‐Thermoelectric Generator Sticker with Trapezoidal‐Shaped Legs for Large Temperature Gradient and High‐Power Density | |
| TW201115733A (en) | Semiconductor device module, method of manufacturing a semiconductor device module, semiconductor device module manufacturing device | |
| JPH02275624A (en) | Ohmic electrode and its forming method | |
| Albin et al. | Film thickness and chemical processing effects on the stability of cadmium telluride solar cells | |
| Iqbal et al. | Recombination and resistive losses of transferred foil contacts for silicon heterojunction solar cells | |
| KR101324257B1 (en) | A Thermolectric Semiconductor module and A Manufacturing Method of The same | |
| Nishimura et al. | Boron laser doping using spin-on dopant for textured crystalline silicon solar cell | |
| JP5651184B2 (en) | Manufacturing method of semiconductor junction element | |
| KR101402229B1 (en) | A Manufacturing Method of Thermolectric Semiconductor | |
| KR101767908B1 (en) | An electronic materials and manufacturing method of the same | |
| KR100552957B1 (en) | Solar cell with improved energy conversion efficiency and method for fabricating the same using metal particles | |
| KR102640063B1 (en) | Electrodeposition compostion for Fe-Ni alloy anti-diffusion layer and method for preparing thermoelectric device using the same | |
| KR101472436B1 (en) | A Manufacturing Method of Thermolectric Semiconductor | |
| US20180277732A1 (en) | Extended area of sputter deposited n-type and p-type thermoelectric legs in a flexible thin-film based thermoelectric device | |
| KR20200000028A (en) | An electrode for thermo-electric device and A thermo-electric device comprising the same | |
| Roth et al. | Two-layer process for a micro thermoelectric cross-plane generator with electroplating and reflow soldering | |
| KR101741106B1 (en) | A Thermolectric Semiconductor module and A Manufacturing Method of The same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190918 Year of fee payment: 7 |