KR101208065B1 - A Manufacturing Method of Thermolectric Semiconductor - Google Patents

A Manufacturing Method of Thermolectric Semiconductor Download PDF

Info

Publication number
KR101208065B1
KR101208065B1 KR1020110018072A KR20110018072A KR101208065B1 KR 101208065 B1 KR101208065 B1 KR 101208065B1 KR 1020110018072 A KR1020110018072 A KR 1020110018072A KR 20110018072 A KR20110018072 A KR 20110018072A KR 101208065 B1 KR101208065 B1 KR 101208065B1
Authority
KR
South Korea
Prior art keywords
thermoelectric semiconductor
liquid electrolyte
semiconductor device
semiconductor element
surfactant
Prior art date
Application number
KR1020110018072A
Other languages
Korean (ko)
Other versions
KR20120098242A (en
Inventor
임재홍
이규환
임동찬
박미영
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020110018072A priority Critical patent/KR101208065B1/en
Publication of KR20120098242A publication Critical patent/KR20120098242A/en
Application granted granted Critical
Publication of KR101208065B1 publication Critical patent/KR101208065B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/852Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/851Thermoelectric active materials comprising inorganic compositions
    • H10N10/853Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/856Thermoelectric active materials comprising organic compositions

Abstract

본 발명은 열전 반도체 소자를 포함하는 열전 반도체의 제조방법에 있어서, 상기 열전 반도체 소자는 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체의 제조방법에 관한 것으로, 열전 반도체 소자를 전기화학적 방법에 의해 전착함으로써, 고온 및 고압에 의한 열전 반도체 소자의 손상을 방지할 수 있는 효과가 있다.The present invention relates to a method of manufacturing a thermoelectric semiconductor including a thermoelectric semiconductor device, wherein the thermoelectric semiconductor device is electrodeposited by an electrochemical method. By electrodeposition by this, the damage of a thermoelectric semiconductor element by high temperature and high pressure can be prevented.

Description

열전 반도체의 제조방법{A Manufacturing Method of Thermolectric Semiconductor}A manufacturing method of thermolectric semiconductor

본 발명은 열전 반도체의 제조방법에 관한 것으로서, 더욱 상세하게는 상온 및 상압의 조건에서 공정을 진행할 수 있는 열전 반도체의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thermoelectric semiconductor, and more particularly, to a method for manufacturing a thermoelectric semiconductor that can proceed the process under the conditions of room temperature and atmospheric pressure.

일반적으로 열전반도체 모듈은 광전자 분야의 광통신 반도체 레이저, CCD(Charge Coupled Device)카메라, 광전자 증배관, 각종 써모그래프(Thermograph), 적외선 가스분석기, 흑체 표준 항온플레이트 및 열추적 미사일 센서 등에 사용되고, 일반 전자 분야의 반도체 공정용 항온조, 반도체 공정용 항온플레이트, 반도체 공정용 순환기 및 LSI(Large Scale Integrated circuit) 온도 사이클 테스터 등에 사용되며, 일반 가정용 전자 제품의 순간 냉온 정수기 및 김치 냉장고 등에 사용되어 이들 장치의 온도를 적정하게 유지시키거나, 온도 차이에 의한 발전기로 응용이 가능하게 된다.In general, thermoelectric semiconductor modules are used for optical communication semiconductor lasers, charge coupled device (CCD) cameras, photomultipliers, various thermographs, infrared gas analyzers, black body standard thermoplates, and heat tracking missile sensors in the optoelectronic field. It is used in thermo-process bath for semiconductor process, thermo-plate for semiconductor process, circulator for semiconductor process, and large scale integrated circuit (LSI) temperature cycle tester, and is used for instant cold / hot water purifier and kimchi refrigerator of general household electronics. It is possible to maintain the proper or to be applied as a generator by the temperature difference.

한편, 열 에너지와 전기 에너지 사이의 변화에 관한 현상을 일반적으로 열전 현상이라고 부르는데, 이러한 열전 현상에는 제벡 효과와 펠티에 효과가 있다.On the other hand, a phenomenon relating to the change between thermal energy and electrical energy is generally called a thermoelectric phenomenon, which has a Seebeck effect and a Peltier effect.

제벡 효과(Seebeck Effeck)는 두 종류의 물질, 이를테면 안티몬(Sb)과 비스무트(Bi)와 같은 종류가 다른 두 금속선의 양단을 각각 접속하여 루우프를 만들고 한쪽 접속점을 고온으로, 다른 쪽 접속점을 저온으로 하면 전류가 흐르는 현상을 말하고, 이와는 반대로 펠티에 효과(Peltier Effect)는 종류가 다른 물질의 접합점에 전류를 흘리면 열의 발생이나 흡수가 일어나는 현상을 말한다.Seebeck Effeck is a loop that connects two ends of two different kinds of materials, such as antimony (Sb) and bismuth (Bi), respectively, to create a loop, and one connection point to high temperature, and the other connection point to low temperature. When the current flows, the Peltier Effect, on the other hand, refers to a phenomenon in which heat is generated or absorbed when current flows to junctions of different materials.

이하에서 열전 반도체라는 용어는 이러한 제벡 효과와 펠티에 효과를 이용하여 전기 에너지를 열 에너지로 변환시키거나 이와 반대로 열 에너지를 전기 에너지로 변환시키는 반도체 모듈을 총칭하는 개념으로 사용될 수 있다.Hereinafter, the term thermoelectric semiconductor may be used as a generic term for a semiconductor module that converts electrical energy into thermal energy or vice versa by using the Seebeck effect and the Peltier effect.

이러한 현상을 이용하는 열전 반도체 모듈에서의 열전 반도체는 소자의 양단에 온도 차이가 있을 때 소자 내부의 캐리어(Carrier)가 이동함으로 인해 기전력이 발생하는 현상 또는 반대 현상을 이용한 것으로서 친환경 무소음 냉각 및 무공해 전기 발전을 가능케 하고 있다.Thermoelectric semiconductor in the thermoelectric semiconductor module using this phenomenon is the phenomenon that the electromotive force is generated due to the movement of the carrier inside the device when there is a temperature difference across the device, or the opposite phenomenon, it is eco-friendly noise-free cooling and pollution-free electric power generation Is making it possible.

그중 제벡 효과를 이용하는 열전 반도체의 원리는 일정한 금속막대의 양단에 온도 차이가 발생하게 되면, 예를 들어 n-type의 경우, 고온단에 있는 전자들은 저온단에 있는 전자들 보다 더 높은 운동에너지를 가지게 됨으로써 고온단에 있는 전자들은 평균적으로 페르미레벨(Fermi lever)보다 높은 에너지 상태로 되기 때문에 고온단에 있는 전자들은 에너지를 낮추기 위해 저온단으로 확산된다.Among them, the principle of thermoelectric semiconductor using the Seebeck effect is that if a temperature difference occurs at both ends of a fixed metal rod, for example, in the case of n-type, the electrons in the hot end have higher kinetic energy than the electrons in the cold end. The electrons in the hot end are diffused into the cold end to lower the energy because the electrons in the hot end are on average higher than the Fermi lever.

또한, 전자들이 저온단으로 이동함에 따라 저온단은 " - " 로 대전되고, 고온부는 " + " 로 대전되어 금속막대의 양단 간에 전위 차이가 발생하게 되는데 이러한 전위차이를 열기전력(Thermoelectromotive force)이라 한다.In addition, as the electrons move to the low temperature stage, the low temperature stage is charged with "-", and the high temperature portion is charged with "+" to generate a potential difference between both ends of the metal rod. This potential difference is called thermoelectromotive force. .

이때, n-type의 열전소자와 p-type의 열전소자를 형성함에 있어서, 일반적으로 CSVT(Close Space Vapor Transport)법, 공증착법(co-evaporation) 또는 MOCVD법 등을 사용하고 있다.In this case, in forming an n-type thermoelectric element and a p-type thermoelectric element, a CSVT (Close Space Vapor Transport) method, a co-evaporation method, or a MOCVD method is generally used.

하지만, 상기와 같은 일반적인 열전소자의 형성방법의 경우, 증착온도가 높고, 증착공정이 고압 상태에서 이루어지게 되어, 고온 및 고압에 의해 열전 반도체 모듈이 손상되는 문제점과 모듈 제작의 어려움이 있다.However, in the method of forming a general thermoelectric element as described above, the deposition temperature is high, and the deposition process is performed at a high pressure, and thus there is a problem in that the thermoelectric semiconductor module is damaged by high temperature and high pressure, and there is a difficulty in manufacturing the module.

본 발명이 해결하고자 하는 과제는 상온 및 상압의 조건에서 공정을 진행할 수 있는 열전 반도체의 제조방법을 제공하는데 있다.The problem to be solved by the present invention is to provide a method of manufacturing a thermoelectric semiconductor that can proceed the process under the conditions of room temperature and atmospheric pressure.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

상기 지적된 문제점을 해결하기 위해서 본 발명은 열전 반도체 소자를 포함하는 열전 반도체의 제조방법에 있어서, 상기 열전 반도체 소자는 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.In order to solve the above-mentioned problems, the present invention provides a method of manufacturing a thermoelectric semiconductor including a thermoelectric semiconductor device, wherein the thermoelectric semiconductor device is electrodeposited by an electrochemical method.

또한, 본 발명은 상기 열전 반도체 소자는 5B족인 비스무트(Bi) 및 안티몬(Sb)으로부터 선택되는 1종 또는 2종의 원소와, 6B족인 텔루륨(Te) 및 셀레늄(Se)으로부터 선택되는 1종 또는 2종의 원소로 이루어진 복합 화합물을 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.Further, the thermoelectric semiconductor device according to the present invention is characterized in that the thermoelectric semiconductor device comprises one or two elements selected from the group consisting of bismuth (Bi) and antimony (Sb) of Group 5B and one kind or two kinds of elements selected from Tellurium (Te) and selenium Or a complex compound composed of two kinds of elements. The present invention also provides a method of manufacturing a thermoelectric semiconductor.

또한, 본 발명은 상기 열전 반도체 소자는 상기 5B족의 원자수와 상기 6B족의 원자수의 비가 2±0.5:3±0.5가 되는 조성의 합금인 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a method of manufacturing a thermoelectric semiconductor, wherein the thermoelectric semiconductor element is an alloy having a composition in which the ratio of the number of atoms in the group 5B and the number of atoms in the group 6B is 2 ± 0.5: 3 ± 0.5. .

또한, 본 발명은 상기 열전 반도체 소자는 P형 열전 반도체 소자 및 N형 열전 반도체 소자를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a method of manufacturing a thermoelectric semiconductor device, wherein the thermoelectric semiconductor device includes a P-type thermoelectric semiconductor device and an N-type thermoelectric semiconductor device.

또한, 본 발명은 상기 전기화학적 방법은, 기판을 작업전극으로 하여, 상기 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질에 상기 기판을 담지하고, 상대전극 및 기준전극을 이용하여 일정전류 또는 일정전압을 인가하는 것인 열전 반도체의 제조방법을 제공한다.In the electrochemical method, the substrate is supported on a liquid electrolyte containing ions for forming the thermoelectric semiconductor element by using the substrate as a working electrode, and a constant current or voltage is applied using the counter electrode and the reference electrode. And a constant voltage is applied to the thermoelectric semiconductor.

또한, 본 발명은 상기 작업전극은 실리콘 기판 상에 스퍼터링 방법에 의해 Ni/Au를 적층한 구조의 금속전극을 형성한 기판인 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a method of manufacturing a thermoelectric semiconductor, wherein the working electrode is a substrate on which a metal electrode having a structure of Ni / Au laminated on a silicon substrate by a sputtering method is formed.

또한, 본 발명은 상기 액체 전해질은 계면 활성제를 더 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a method of manufacturing a thermoelectric semiconductor, wherein the liquid electrolyte further comprises a surfactant.

또한, 본 발명은 상기 계면 활성제는 음이온성 계면 활성제, 양이온성 계면 활성제 또는 비이온성 계면 활성제를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a thermoelectric semiconductor, characterized in that the surfactant comprises an anionic surfactant, cationic surfactant or nonionic surfactant.

또한, 본 발명은 상기 액체 전해질은 P형 열전 반도체 소자를 형성하기 위한 액체 전해질 또는 N형 열전 반도체 소자를 형성하기 위한 액체 전해질을 포함하며, 상기 P형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성 및 N형 열전 반도체 소자를 형성하기 위한 액체 전해질은 양이온성 계면활성제를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.Further, the present invention is characterized in that the liquid electrolyte includes a liquid electrolyte for forming a P-type thermoelectric semiconductor element or a liquid electrolyte for forming an N-type thermoelectric semiconductor element, and the composition of the liquid electrolyte for forming the P- And a liquid electrolyte for forming the N-type thermoelectric semiconductor device include a cationic surfactant.

또한, 본 발명은 상기 양이온성 계면활성제는 CTAB(Cetyl Trimethyl Ammonium Bromide)인 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a method of manufacturing a thermoelectric semiconductor, wherein the cationic surfactant is CTAB (Cetyl Trimethyl Ammonium Bromide).

또한, 본 발명은 상기 액체전해질은 Ag, Cu, Pb, Sn 및 Ge로 이루어진 군에서 선택되는 적어도 어느 하나의 물질을 더 포함하는 것을 특징으로 하는 열전 반도체의 제조방법을 제공한다.The present invention also provides a method of manufacturing a thermoelectric semiconductor, wherein the liquid electrolyte further comprises at least one material selected from the group consisting of Ag, Cu, Pb, Sn and Ge.

상기한 바와 같은 본 발명의 열전 반도체의 제조방법에 따르면, 열전 반도체 소자를 전기화학적 방법에 의해 전착함으로써, 고온 및 고압에 의한 열전 반도체 소자의 손상을 방지할 수 있는 효과가 있다.According to the method for manufacturing a thermoelectric semiconductor according to the present invention as described above, by electrodepositing the thermoelectric semiconductor device by an electrochemical method, there is an effect that can prevent damage to the thermoelectric semiconductor device by high temperature and high pressure.

또한, 본 발명은 전기 화학적 방법에 의한 열전 반도체 소자의 전착에 있어서, 액체 전해질의 조성으로 계면활성제를 더 포함함으로써, 열전 반도체의 성능 지수를 향상시킬 수 있다.In the electrodeposition of the thermoelectric semiconductor element by the electrochemical method, the present invention can further improve the performance index of the thermoelectric semiconductor by further including a surfactant in the composition of the liquid electrolyte.

도 1은 본 발명에 따른 열전 반도체를 설명하기 위한 개략적인 사시도이다.
도 2는 본 발명에 따른 전기화학적 방법에 의한 전착 공정을 도시하는 개략적인 도면이다.
도 3a 및 도 3b는 본 발명의 제1조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이다.
도 4a 및 도 4b는 본 발명의 제2조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이다.
도 5a 및 도 5b는 본 발명의 제3조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이다.
도 6은 본 발명의 제1조건 내지 제3조건에 따른 P형 열전 반도체 소자와 제4조건에 따른 N형 열전 반도체 소자를 포함하는 열전 반도체의 제벡계수(Seebeck Coefficient)와 이에 따른 파워 팩터(Power Factor)의 변화를 도시한 그래프이다.
1 is a schematic perspective view illustrating a thermoelectric semiconductor according to the present invention.
2 is a schematic view showing an electrodeposition process by the electrochemical method according to the present invention.
FIGS. 3A and 3B are views showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a first condition of the present invention. FIG.
4A and 4B are views showing a P-type thermoelectric semiconductor element formed by an electrochemical method according to a second condition of the present invention.
5A and 5B are views showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a third condition of the present invention.
FIG. 6 is a Seebeck coefficient of a thermoelectric semiconductor including a P-type thermoelectric semiconductor device according to the first to third conditions and an N-type thermoelectric semiconductor device according to a fourth condition, and a power factor thereof according to the present invention. Factor) is a graph showing the change.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention, and methods of achieving the same will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. &Quot; and / or "include each and every combination of one or more of the mentioned items. ≪ RTI ID = 0.0 >

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)"또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다. The terms spatially relative, "below", "beneath", "lower", "above", "upper" And can be used to easily describe a correlation between an element and other elements. Spatially relative terms should be understood in terms of the directions shown in the drawings, including the different directions of components at the time of use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element . Thus, the exemplary term "below" can include both downward and upward directions. The components can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 열전 반도체를 설명하기 위한 개략적인 사시도이다.1 is a schematic perspective view illustrating a thermoelectric semiconductor according to the present invention.

열전 반도체의 열전 특성을 이용하여 열전 냉각, 열전 가열 및 열전 발전을 시키는 장치는 모두 그 기본 구성으로서, 도 1에 도시한 바와 같이, P형의 열전 반도체 소자(2)와, N형의 열전 반도체 소자(3)를 금속전극(4)을 사이에 두고 접합하여 PN소자 쌍을 형성하여 이루어진 열전 모듈(1)을, 복수개 직렬로 배열하여 접속한 구성을 포함할 수 있다. 이때, 상기 금속전극(4)은 별도의 지지기판(미도시) 상에 스퍼터링법을 통해 형성할 수 있다.The apparatus for thermoelectric cooling, thermoelectric heating and thermoelectric power generation using the thermoelectric characteristics of the thermoelectric semiconductor are all basic configurations. As shown in FIG. 1, the P-type thermoelectric semiconductor element 2 and the N-type thermoelectric semiconductor are shown in FIG. 1. The element 3 may be bonded to each other with the metal electrode 4 interposed therebetween, so that a thermoelectric module 1 formed by forming a pair of PN elements may be connected in series. At this time, the metal electrode 4 may be formed on a separate support substrate (not shown) by sputtering.

즉, 본 발명에 따른 열전 반도체는 상하로 간격을 두고 평행하게 배열된 두층의 지지기판(미도시)을 포함할 수 있으며, 상하 각각의 지지기판 상에 금속전극이 각각 스퍼터링법을 통해 형성될 수 있다. 이때, 상기 지지기판은 실리콘 기판 또는 알루미나(Al2O3) 기판을 사용할 수 있고, 상기 금속전극은 일반적인 금속을 사용할 수 있으며, 구체적으로 Cu, Ni, Au, Ag 등의 단일막 또는 다층막을 사용할 수 있다. 이는 당업계에서 자명한 사항이므로, 이하 구체적인 설명은 생략하기로 한다.That is, the thermoelectric semiconductor according to the present invention may include two layers of support substrates (not shown) arranged in parallel at intervals up and down, and metal electrodes may be formed on the respective support substrates by sputtering. have. In this case, the support substrate may be a silicon substrate or an alumina (Al 2 O 3 ) substrate, the metal electrode may be used a common metal, specifically, a single film or a multilayer film such as Cu, Ni, Au, Ag, etc. Can be. Since this is obvious in the art, the following detailed description will be omitted.

또한, 상기 열전 반도체 소자(2, 3)를 형성시키는 열전 반도체 소자 물질은 5B족인 비스무트(Bi) 및 안티몬(Sb)으로부터 선택되는 1종 또는 2종의 원소와, 6B족인 텔루륨(Te) 및 셀레늄(Se)으로부터 선택되는 1종 또는 2종의 원소로 이루어진 복합 화합물을 포함할 수 있으며, 주로 5B족(Bi 및 Sb)의 원자수와, 6B족(Te 및 Se)의 원자수의 비가 2±0.5:3±0.5가 되는 조성의 합금을 포함할 수 있다.In addition, the thermoelectric semiconductor device materials for forming the thermoelectric semiconductor devices 2 and 3 include one or two elements selected from bismuth (Bi) and antimony (Sb), which are Group 5B, tellurium (Te), and Group 6B. It may include a compound compound consisting of one or two elements selected from selenium (Se), the ratio of the number of atoms of mainly Group 5B (Bi and Sb) and the number of atoms of Group 6B (Te and Se) 2 Alloys with a composition of ± 0.5: 3 ± 0.5.

예를 들어, 열전 반도체 소자들로는 열전 기능이 탁월한 Bi2Te3, Bi2Se3, Sb2Te3 등을 사용할 수 있으며, 다만, 본 발명에서 상기 열전 반도체 소자의 종류를 한정하는 것은 아니며, 당업계에서 사용되는 일반적인 열전 반도체 소자를 사용할 수 있다.For example, as thermoelectric semiconductor devices, Bi 2 Te 3 , Bi 2 Se 3 , Sb 2 Te 3 , and the like having excellent thermoelectric functions may be used. However, the present invention does not limit the type of thermoelectric semiconductor devices. General thermoelectric semiconductor devices used in the industry may be used.

이와 같은 열전 반도체는 소자의 양단에 온도 차이가 있을 때 소자 내부의 캐리어(Carrier)가 이동함으로 인해 기전력이 발생하게 된다.In the thermoelectric semiconductor as described above, when a temperature difference exists between both ends of the device, electromotive force is generated due to the movement of a carrier within the device.

즉, 금속전극의 양단에 온도 차이가 발생하게 되면 n-type의 경우, 고온단에 있는 전자들은 저온단에 있는 전자들 보다 더 높은 운동에너지를 가지게 됨으로써 고온단에 있는 전자들은 평균적으로 페르미레벨(Fermi lever)보다 높은 에너지 상태로 되기 때문에 고온단에 있는 전자들은 에너지를 낮추기 위해 저온단으로 확산된다.That is, when the temperature difference occurs at both ends of the metal electrode, in the n-type, the electrons in the high end have higher kinetic energy than the electrons in the low end, so that the electrons in the high end have an average Fermi level ( Because of the higher energy state than the Fermi lever, electrons in the hot end diffuse into the cold end to lower the energy.

또한, 전자들이 저온단으로 이동함에 따라 저온단은 " - " 로 대전되고, 고온부는 " + " 로 대전되어 금속전극의 양단 간에 전위 차이가 발생하게 되는데 이러한 전위차이를 통해 열기전력(Thermoelectromotive force)이 발생하게 된다.In addition, as the electrons move to the low temperature stage, the low temperature stage is charged with "-", and the high temperature portion is charged with "+" to generate a potential difference between both ends of the metal electrode. Will occur.

이때, 일반적으로 열전 반도체의 제조에 사용하는 재료의 열전 성능은 이하의 식으로 평가될 수 있다.At this time, in general, the thermoelectric performance of a material used in the production of a thermoelectric semiconductor can be evaluated by the following equation.

Figure 112011014681882-pat00001
Figure 112011014681882-pat00001

여기서, ZT:성능지수, α:제벡계수, σ:전기 전도율, κ:열 전도율, ρ:비저항이다.Where ZT: performance index, α: Seebeck coefficient, σ: electrical conductivity, κ: thermal conductivity, and ρ: specific resistance.

따라서 열전 반도체 재료의 열전 성능(성능지수: ZT)을 향상시키기 위해서는 제벡계수(α) 또는 전기 전도율(σ)의 값을 증가시키거나 열전도율(κ) 또는 비저항(ρ)을 저하하게 한 원료합금 재료를 사용하면 좋다는 것을 알 수 있다. 이에 대해서는 후술하기로 한다.Therefore, in order to improve the thermoelectric performance (performance index: ZT) of the thermoelectric semiconductor material, the raw material alloy material which increases the value of the Seebeck coefficient (α) or the electrical conductivity (σ) or decreases the thermal conductivity (κ) or the specific resistance (ρ). You can see that it is good to use. This will be described later.

계속해서, 본 발명에 따른 열전 반도체의 열전 반도체 소자(2, 3)를 형성하는 방법을 설명하면 다음과 같다.Subsequently, a method of forming the thermoelectric semiconductor elements 2 and 3 of the thermoelectric semiconductor according to the present invention will be described.

본 발명에서 상기 열전 반도체 소자(2, 3)는 전기화학적 방법으로 전착 형성하는 것을 특징으로 한다.In the present invention, the thermoelectric semiconductor devices 2 and 3 are electrodeposited by an electrochemical method.

상기 전기화학적 방법으로 전착 형성하는 것은, 전기화학적 방법에 의한 개략적인 전착 공정을 도시하는 도 2에서 알 수 있는 바와 같이, 기판을 작업전극(100)으로 하여, 상기 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질(200)에 상기 기판을 담지한 후, 상대전극(210) 및 기준전극(220)을 이용하여 일정전류 또는 일정전압을 인가하는 방식을 말한다.Electrodeposition by the electrochemical method, as can be seen in Figure 2 showing a schematic electrodeposition process by the electrochemical method, ions for forming the thermoelectric semiconductor element using the substrate as the working electrode 100 After supporting the substrate in the liquid electrolyte 200 including a, refers to a method of applying a constant current or a constant voltage using the counter electrode 210 and the reference electrode 220.

상기 전기화학적 방법은 구체적으로 정전류법, 정전위법 및 순환전류법 등을 사용할 수 있는 바, 상기 각각의 방법은 열전 반도체 소자의 두께를 자유롭게 조절하기 위하여 각각의 인자를 조절할 수 있다.Specifically, the electrochemical method may use the constant current method, the electrostatic potential method, the circulating current method, and the like, and each method may adjust each factor to freely control the thickness of the thermoelectric semiconductor device.

예를 들어, 상기 정전류법은 인가전류가 0.01 내지 -100 mA/㎠ 범위이고, 전류인가시간이 1분 내지 500분 범위이며, 상기 정전위법은 인가전위가 0.1 내지 1.5 V 범위이고, 전위인가시간이 1분 내지 500분 범위이며, 상기 순환전류법은 전위주사속도가 1 내지 1000 mV/s 범위이고, 순환전위회수가 1 내지 500회 범위내에서 수행될 수 있다.For example, in the constant current method, the applied current is in the range of 0.01 to -100 mA / cm 2, the current application time is in the range of 1 minute to 500 minutes, and the potentiostatic method has an applied potential in the range of 0.1 to 1.5 V, and the potential application time. The circulating current method has a potential scanning speed in the range of 1 to 1000 mV / s, and the cyclic potential recovery can be performed in the range of 1 to 500 minutes.

이때, 상기 전기화학적 방법은 통상적으로 상온 및 상압하에서 수행되는 바, 이는 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.At this time, the electrochemical method is typically carried out at room temperature and normal pressure, which can maintain mild conditions compared to the high temperature, high pressure process generally proceeds.

한편, 상기 작업전극은 실리콘 기판 상에 스퍼터링 방법에 의해 Ni/Au를 적층한 구조의 금속전극을 형성한 기판일 수 있으며, 상대전극으로는 전도성이면서 전해질과 반응하지 않는 기판이 적합하며, 구체적으로는, 티타늄(Ti), 니켈(Ni), 몰리브덴(Mo), 카드뮴(Cd), 백금(Pt), 금(Au), 인듐-주석-산화물(ITO), 유리, 스테인레스 스틸(stainless steel) 및 탄소 기판 등으로부터 각각 적절히 선택될 수 있다. 또한, 일반적으로 기준전극은 Ag/AgCl을 사용할 수 있다.Meanwhile, the working electrode may be a substrate on which a metal electrode having a structure in which Ni / Au is laminated by a sputtering method is formed on a silicon substrate. A substrate that is conductive and does not react with an electrolyte is suitable. Silver, titanium (Ti), nickel (Ni), molybdenum (Mo), cadmium (Cd), platinum (Pt), gold (Au), indium-tin-oxide (ITO), glass, stainless steel and Each may be appropriately selected from a carbon substrate and the like. Also, in general, the reference electrode may use Ag / AgCl.

표 1은 일반적은 열전 반도체 소자의 증착방법과 본 발명에 따른 열전 반도체 소자의 특성을 비교한 도표이다.Table 1 is a chart comparing the characteristics of the thermoelectric semiconductor device deposition method and the thermoelectric semiconductor device according to the present invention.

증착방법Deposition method 증착 온도(℃)Deposition temperature (℃) 제벡 계수(μV/K)Seebeck coefficient (μV / K) 참조문헌References CSVT(Close Space Vapor Transport)법CSVT (Close Space Vapor Transport) Method 450450 108108 Semicond. Sci. Technol. 24 025025 (2009)Semicond. Sci. Technol. 24 025025 (2009) 공증착법 1
(co-evaporation)
Co-Deposition 1
(co-evaporation)
260260 170170 Thin Solid Films
408 270 (2002)
Thin Solid Films
408 270 (2002)
공증착법 2
(co-evaporation)
Co-Deposition 2
(co-evaporation)
240240 153153 Vacuum 82 1499 (2008)Vacuum 82 1499 (2008)
MOCVD법MOCVD method 350350 115115 Journal of Crystal Growth 170 817 (1997)Journal of Crystal Growth 170 817 (1997) 전기화학적 방법Electrochemical method 상온(약 10~25)Room temperature (about 10-25) 118118 본 발명Invention

즉, 상기 표 1에서 알 수 있는 바와 같이, 열전 반도체 소자를 형성함에 있어서, 일반적으로 CSVT(Close Space Vapor Transport)법, 공증착법(co-evaporation) 또는 MOCVD법 등을 사용하고 있다.That is, as can be seen from Table 1, in forming a thermoelectric semiconductor device, a CSVT (Close Space Vapor Transport) method, a co-evaporation method, or a MOCVD method is generally used.

이때, 본 발명에 따른 전기 화학적 방법에 의한 열전 반도체 소자의 형성은 공증착법에 비하여 일정부분 제벡계수가 낮아지는 경향은 있으나, CSVT법 또는 MOCVD법에 비하여 제벡계수가 높아짐을 알 수 있다.At this time, although the formation of the thermoelectric semiconductor device by the electrochemical method according to the present invention tends to lower a certain part of the Seebeck coefficient as compared with the co-deposition method, the Seebeck coefficient is higher than that of the CSVT method or the MOCVD method.

특히, 일반적인 열전소자의 형성방법의 경우, 증착온도가 높고, 증착공정이 진공 상태에서 이루어지게 되나, 본 발명에 따른 전기화학적 방법은 통상적으로 상온 및 상압하에서 수행되는 바, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하다.In particular, in the case of a general method of forming a thermoelectric element, the deposition temperature is high, and the deposition process is performed in a vacuum state, but the electrochemical method according to the present invention is generally performed at room temperature and atmospheric pressure, which is generally performed at high temperature, Mild conditions can be maintained compared to high pressure processes.

따라서, 본 발명에서는 상기 열전 반도체 소자를 형성하는 공정이, 일반적으로 진행되는 고온, 고압 공정에 비해 낮은 상온 및 상압 조건에서 수행되므로, 고온 및 고압에 의한 열전 반도체 소자의 손상을 방지할 수 있다.Therefore, in the present invention, since the process of forming the thermoelectric semiconductor device is performed at low temperature and atmospheric pressure conditions compared to the high temperature and high pressure processes which are generally performed, damage to the thermoelectric semiconductor device due to high temperature and high pressure can be prevented.

도 3a 및 도 3b는 본 발명의 제1조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이고, 도 4a 및 도 4b는 본 발명의 제2조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이며, 도 5a 및 도 5b는 본 발명의 제3조건에 따른 전기화학적 방법에 의해 P형의 열전 반도체 소자를 형성한 실사진이다. 이때, 도 3a, 도 4a, 도 5a는 표면을 도시하였으며, 도 3b, 도 4b, 도 5b는 단면을 도시하였다.FIGS. 3A and 3B are views showing a P-type thermoelectric semiconductor device formed by an electrochemical method according to a first condition of the present invention. FIGS. 4A and 4B are views showing an electrochemical method according to a second condition of the present invention FIGS. 5A and 5B are views showing a P-type thermoelectric semiconductor element formed by an electrochemical method according to a third condition of the present invention. FIG. 3A, 4A, and 5A show the surface, and FIGS. 3B, 4B, and 5B show cross-sections.

도 3 내지 도 5에서는 P형 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질에 작업전극인 실리콘 기판 상에 스퍼터링 방법에 의해 Ni/Au를 적층한 구조의 금속전극을 형성한 기판을 담지한 후, Pt 기판을 상대전극으로, Ag/AgCl을 기준전극으로 하여, 전기화학적 방법에 의해 P형 열전 반도체 소자의 전착을 실시하였다.3 to 5, a substrate having a metal electrode formed by stacking Ni / Au on a silicon substrate as a working electrode by sputtering is supported on a liquid electrolyte containing ions for forming a P-type thermoelectric semiconductor device After that, the Pt substrate was used as a counter electrode and the Ag / AgCl was used as a reference electrode, and the electrochemical P-type thermoelectric semiconductor device was electrodeposited.

이때, 주사정전위전해장치(scanningpotentiostat: EG and G model 273A)를 사용해 표준 3전극 시스템에서 -0.02 내지 -0.30V의 전압을 작업전극과 상대전극 사이에 인가하여 열전 반도체 소자를 전착하였다. 상기 전기화학적 방법의 전착은 상온에서 수행하였다.In this case, a scanning potentiostat (EG and G model 273A) was used to apply a voltage of -0.02 to -0.30V between the working electrode and the counter electrode in the standard three-electrode system to electrodeposit the thermoelectric semiconductor device. Electrodeposition of the electrochemical method was carried out at room temperature.

상기 액체 전해질의 조성조건은 다음의 표 2와 같다.The composition conditions of the liquid electrolyte are shown in Table 2 below.

구분division Sb2O3 Sb 2 O 3 TeO2 TeO 2 CTABCTAB 조건 1Condition 1 0.8mM0.8mM 2.4mM2.4mM 조건 2Condition 2 2.4mM2.4mM 2.4mM2.4mM 1mM1 mM 조건 3Condition 3 4.8mM4.8 mM 2.4mM2.4mM 1mM1 mM

즉, P형 열전 반도체 소자인 Sb2Te3를 형성하기 위해, 액체 전해질의 조성을 XmM Sb2O3/YmM TeO2 (0.8≤X, Y≤4.8)이 되도록 변경하였으며, 이를 1M HNO3 및 33mM tartaric acid에 혼합하여 액체 전해질을 형성하였다.That is, in order to form the P-type thermoelectric semiconductor element Sb 2 Te 3 , the composition of the liquid electrolyte was changed to be XmM Sb 2 O 3 / YmM TeO 2 (0.8 ≦ X, Y ≦ 4.8), which was dissolved in 1 M HNO 3 and 33 mM tartaric acid to form a liquid electrolyte.

한편, 조건 2 및 조건 3에는 계면 활성제로 CTAB(Cetyl Trimethyl Ammonium Bromide)를 더 포함하였다.On the other hand, Condition 2 and Condition 3 further included CTAB (Cetyl Trimethyl Ammonium Bromide) as a surfactant.

도 3 내지 도 5를 참조하면, 계면 활성제인 CTAB를 포함하지 않은 조건 1에서는 P형 열전 반도체 소자의 표면이 거칠고, 단면이 치밀하지 않으나, 계면 활성제인 CTAB를 포함하는 조건 2 및 조건 3에서는 P형 열전 반도체 소자의 표면의 거칠기가 감소하고, 단면이 치밀해짐을 알 수 있다.3 to 5, the surface of the P-type thermoelectric semiconductor device is rough and the surface of the P-type thermoelectric semiconductor device is not dense under Condition 1, which does not include the surfactant CTAB. However, in Condition 2 and Condition 3 including the surfactant CTAB, The surface roughness of the thermoelectric semiconductor element is reduced, and the cross section becomes dense.

즉, 본 발명에 따른 전기화학적 방법은 상온 및 상압하에서 수행되는 바, 일반적으로 진행되는 고온, 고압 공정에 비해 온화한 조건 유지가 가능하며, 이에 추가하여, 액체 전해질의 조성으로 계면활성제를 포함하는 경우, 열전 반도체 소자의 표면의 거칠기가 감소시키고, 단면을 치밀하게 함을 알 수 있으며, 이에 따라, 열전 반도체의 소자특성도 향상될 것임을 예측할 수 있다.That is, the electrochemical method according to the present invention is carried out at room temperature and under normal pressure, it is possible to maintain mild conditions compared to the high temperature, high pressure process generally proceeds, in addition, in the case of containing a surfactant in the composition of the liquid electrolyte In addition, it can be seen that the surface roughness of the thermoelectric semiconductor device is reduced and the cross section is made compact. Accordingly, the device characteristics of the thermoelectric semiconductor may be improved.

이하에서는 계면 활성제를 포함하는 경우와 계면 활성제를 포함하지 않는 경우의 열전 반도체의 소자특성을 비교하기로 한다. 상기 열전 반도체의 소자특성을 비교하기 위해, 도 1에서와 같은 열전 반도체를 제조하였고, 이때, P형 열전 반도체 소자는 상술한 조건 1 내지 조건 3의 액체 전해질을 바탕으로 전기화학적 방법의 전착에 의해 형성하였으며, 하기 조건 4의 액체 전해질을 바탕으로 전기화학적 방법의 전착에 의해 N형 열전 반도체 소자인 (Bi0.25Sb0.75)2Te3를 형성하였다. 즉, 조건 4의 N형 열전 반도체 소자와 조건 1 내지 조건 3의 각각의 P형 열전 반도체 소자를 바탕으로 도 1과 같은 열전 반도체를 제조하였다.Hereinafter, the device characteristics of the thermoelectric semiconductor when the surfactant is included and when the surfactant is not included will be compared. In order to compare the device characteristics of the thermoelectric semiconductor, a thermoelectric semiconductor as shown in FIG. 1 was manufactured. At this time, the P-type thermoelectric semiconductor device was formed by electrodeposition of an electrochemical method based on the liquid electrolyte of the above- (Bi 0.25 Sb 0.75 ) 2 Te 3 , which is an N-type thermoelectric semiconductor device, was formed by electrochemical electrodeposition on the basis of the liquid electrolyte of the following condition 4. That is, a thermoelectric semiconductor as shown in Fig. 1 was produced based on the N-type thermoelectric semiconductor element of Condition 4 and each of the P-type thermoelectric semiconductor elements of Condition 1 to Condition 3.

조건 4 : 0.2mM Bi(NO3)3 / 0.8mM TeO2 / 0.8mM Sb2O3 / 1M HNO3 / 33mM tartaric acidCondition 4: 0.2mM Bi (NO 3) 3 / 0.8mM TeO 2 / 0.8mM Sb 2 O 3 / 1M HNO 3 / 33mM tartaric acid

도 6은 본 발명의 제1조건 내지 제3조건에 따른 P형 열전 반도체 소자와 제4조건에 따른 N형 열전 반도체 소자를 포함하는 열전 반도체의 제벡계수(Seebeck Coefficient)와 이에 따른 파워 팩터(Power Factor)의 변화를 도시한 그래프이다. 이때, 그래프 X는 파워 팩터(Power Factor)를 그래프 Y는 제벡계수(Seebeck Coefficient)를 나타낸다.FIG. 6 is a Seebeck coefficient of a thermoelectric semiconductor including a P-type thermoelectric semiconductor device according to the first to third conditions and an N-type thermoelectric semiconductor device according to a fourth condition, and a power factor thereof according to the present invention. Factor) is a graph showing the change. In this case, the graph X represents the power factor and the graph Y represents the Seebeck coefficient.

도 6을 참조하면, 액체 전해질의 조성으로 계면활성제인 CTAB(Cetyl Trimethyl Ammonium Bromide)를 포함하는 조건 2 및 조건 3의 경우, 계면활성제를 포함하지 않는 조건 1에 비하여 제벡계수(Seebeck Coefficient) 및 파워 팩터(Power Factor)가 증가함을 알 수 있다. 이때, 파워 팩터(Power Factor)는 전기 전도율과 제벡계수의 변화를 동시에 고려한 성능 지표에 해당한다.Referring to FIG. 6, in the case of the condition 2 and the condition 3 including the CTAB (Cetyl Trimethyl Ammonium Bromide) as the composition of the liquid electrolyte, the Seebeck coefficient and power compared to the condition 1 without the surfactant. It can be seen that the power factor increases. In this case, the power factor corresponds to the performance index considering the change of the electric conductivity and the Seebeck coefficient at the same time.

즉, 상술한 바와 같이, 열전 반도체 재료의 열전 성능(성능지수: ZT)을 향상시키기 위해서는 제벡계수(α) 또는 전기 전도율(σ)의 값을 증가시키면 되는데, 상기 조건 2 및 조건 3의 경우, 제벡계수(Seebeck Coefficient)가 증가하고, 또한, 전기 전도율과 제벡계수의 변화를 동시에 고려한 파워 팩터(Power Factor)가 증가하기 때문에 열전 반도체의 성능 지수가 향상된다.That is, as described above, in order to improve the thermoelectric performance (performance index: ZT) of the thermoelectric semiconductor material, it is necessary to increase the value of the bekking coefficient (?) Or the electric conductivity (?). The Seebeck coefficient increases and the power factor that simultaneously takes account of the change of the electric conductivity and the Seebeck coefficient increases, thereby improving the performance index of the thermoelectric semiconductor.

한편, 표 1에서의 본 발명에 따른 전기 화학적 방법에서의 제벡계수가 118인 것은 상기 조건 1에 해당하는 것으로, 조건 1의 경우, 공증착법에 비해서 제벡계수가 낮았으나, 조건 2 및 조건 3, 즉, 액체 전해질의 조성으로 계면활성제인 CTAB(Cetyl Trimethyl Ammonium Bromide)를 포함하는 경우의 제벡 계수는 250 이상으로, 이는 일반적인 증착방법인 공증착법에 비해서도 제벡계수가 증가함을 알 수 있다.On the other hand, in the electrochemical method according to the present invention in Table 1, the Seebeck coefficient of 118 is equivalent to the above condition 1. In the case of Condition 1, the Seebeck coefficient is lower than that of the co- That is, when the liquid electrolyte contains CTAB (Cetyl Trimethyl Ammonium Bromide) as the composition of the liquid electrolyte, the Seebeck coefficient is 250 or more, which means that the Seebeck coefficient is increased as compared with the co-evaporation method which is a general deposition method.

이상과 같은 본 발명에 따르면, 열전 반도체 소자를 전기화학적 방법에 의해 전착함으로써, 고온 및 고압에 의한 열전 반도체 소자의 손상을 방지할 수 있다.According to the present invention as described above, by electrodepositing the thermoelectric semiconductor element by the electrochemical method, it is possible to prevent damage to the thermoelectric semiconductor element due to high temperature and high pressure.

또한, 액체 전해질의 조성으로 계면활성제를 더 포함함으로써, 열전 반도체의 성능 지수를 향상시킬 수 있다. 한편, 상기 계면활성제인 CTAB(Cetyl Trimethyl Ammonium Bromide)는 양이온성 계면활성제의 일예를 나타낼 뿐, 본 발명에서 상기 계면활성제의 종류를 한정하는 것은 아니며, 본 발명에서는 일반적인 계면활성제인 음이온성, 양이온성, 및 비이온성 계면활성제가 사용될 수 있다.In addition, by further including a surfactant in the composition of the liquid electrolyte, it is possible to improve the performance index of the thermoelectric semiconductor. On the other hand, CTAB (Cetyl Trimethyl Ammonium Bromide), which is a surfactant, is an example of a cationic surfactant. However, the present invention does not limit the kind of the surfactant. In the present invention, anionic, cationic , And nonionic surfactants may be used.

예를 들어, 음이온성 계면활성제는 설페이트, 설포네이트, 포스페이트, 카르복실산을 들 수 있고, 양이온성 계면활성제는 알킬암모니움염, 제미니 계면활성제, 세틸에틸피페리디늄 염, 디알킬디메틸암모늄을 들 수 있으며, 비이온성 계면활성제로는 1급 아민, 폴리(옥시에틸렌) 옥사이드, 옥타에틸렌 글리콜 모노데실 에테르, 옥타에틸렌 글리콜 모노헥사데실 에테르를 포함할 수 있다.For example, anionic surfactants include sulfates, sulfonates, phosphates, carboxylic acids, and cationic surfactants include alkylammonium salts, gemini surfactants, cetylethylpiperidinium salts, and dialkyldimethylammoniums. Nonionic surfactants can include primary amines, poly (oxyethylene) oxides, octaethylene glycol monodecyl ethers, octaethylene glycol monohexadecyl ethers.

보다 구체적으로, 양이온성 계면활성제는 CTAB(Cetyl Trimethyl Ammonium Bromide)이고, 음이온성 계면활성제는 Polyacrylic acid (PAA)이며, 비이온성 계면활성제는 Polyoxy ethylene sorbitan monooleate (Tween 80)일 수 있다.More specifically, the cationic surfactant may be Catyl Trimethyl Ammonium Bromide (CTAB), the anionic surfactant may be Polyacrylic acid (PAA), and the nonionic surfactant may be Polyoxy ethylene sorbitan monooleate (Tween 80).

한편, 상기에서는 P형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성에 계면활성제를 포함하는 것을 설명하였으나, N형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성에 계면활성제를 포함할 수 있으며, 이때, P형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성 및 N형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성은 각각 양이온성 계면활성제인 CTAB(Cetyl Trimethyl Ammonium Bromide)를 포함하는 것이 바람직하다.In the above description, the surfactant is included in the composition of the liquid electrolyte for forming the P-type thermoelectric semiconductor device. However, the composition of the liquid electrolyte for forming the N-type thermoelectric semiconductor device may include a surfactant, , The composition of the liquid electrolyte for forming the P-type thermoelectric semiconductor device, and the composition of the liquid electrolyte for forming the N-type thermoelectric semiconductor device preferably include a cationic surfactant, CTAB (Cetyl Trimethyl Ammonium Bromide).

예를 들어, 본 발명에서 P형 열전 반도체 소자는 Sb2Te3이고, N형 열전 반도체 소자는 Bi2Te3일 수 있는데, 계면활성제로 양이온성 계면활성제를 각각의 액체 전해질에 포함함으로써, 상기 계면활성제는 양이온인 Bi+, Sb+에 영향을 주어, 상기 양이온의 증착속도를 감소시킴으로써, 골고루 분산하게 하므로, 열전 반도체의 성능 지수를 향상시킬 수 있다.For example, in the present invention, the P-type thermoelectric semiconductor device may be Sb 2 Te 3 , and the N-type thermoelectric semiconductor device may be Bi 2 Te 3 , by including a cationic surfactant in each liquid electrolyte as the surfactant, The surfactant affects the cations Bi + and Sb + , thereby reducing the deposition rate of the cations so that they are evenly dispersed, thereby improving the performance index of the thermoelectric semiconductor.

한편, 본 발명에서는 열전 반도체 재료의 열전 성능(성능지수: ZT)을 향상시키기 위해, P형 또는 N형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성에 Ag, Cu, Pb, Sn 및 Ge로 이루어진 군에서 선택되는 적어도 어느 하나의 물질을 포함할 수 있다.On the other hand, in the present invention, in order to improve the thermoelectric performance (performance index: ZT) of the thermoelectric semiconductor material, Ag, Cu, Pb, Sn and Ge in the composition of the liquid electrolyte for forming a P-type or N-type thermoelectric semiconductor element It may include at least one material selected from the group.

즉, 열전 반도체 재료의 열전 성능(성능지수: ZT)을 향상시키기 위해서는 제벡계수(α) 또는 전기 전도율(σ)의 값을 증가시키거나 열전도율(κ) 또는 비저항(ρ)을 저하하게 한 원료합금 재료를 사용하는 것이 바람직한데, 이때, 전기 전도율(σ)의 값을 증가시키고, 비저항(ρ)을 저하시키기 위해, P형 또는 N형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성에 Ag, Cu, Pb, Sn 및 Ge로 이루어진 군에서 선택되는 적어도 어느 하나의 물질을 포함함으로써, 열전 반도체 소자의 전기적 특성을 향상시킬 수 있다.That is, in order to improve the thermoelectric performance (performance index: ZT) of the thermoelectric semiconductor material, the raw material alloy which increases the value of the Seebeck coefficient (α) or the electrical conductivity (σ) or decreases the thermal conductivity (κ) or the specific resistance (ρ). It is preferable to use a material, in which Ag, Cu is used in the composition of the liquid electrolyte for forming a P-type or N-type thermoelectric semiconductor element in order to increase the value of the electrical conductivity σ and to lower the specific resistance ρ. By including at least one material selected from the group consisting of Pb, Sn and Ge, it is possible to improve the electrical properties of the thermoelectric semiconductor device.

이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

1 : 열전 모듈 2 : P형 열전 반도체 소자
3 : N형의 열전 반도체 소자 4 : 금속전극
1: thermoelectric module 2: P-type thermoelectric semiconductor device
3: N-type thermoelectric semiconductor device 4: metal electrode

Claims (11)

열전 반도체 소자를 포함하는 열전 반도체의 제조방법에 있어서,
상기 열전 반도체 소자는 전기화학적 방법에 의해 전착되고,
상기 전기화학적 방법은, 기판을 작업전극으로 하여, 상기 열전 반도체 소자를 형성하기 위한 이온을 포함하는 액체 전해질에 상기 기판을 담지하고, 상대전극 및 기준전극을 이용하여 일정전류 또는 일정전압을 인가하는 것이며,
상기 액체 전해질은 계면 활성제를 더 포함하고,
상기 계면 활성제는 음이온성 계면 활성제, 양이온성 계면 활성제 또는 비이온성 계면 활성제를 포함하며,
상기 양이온성 계면활성제는 CTAB(Cetyl Trimethyl Ammonium Bromide)인 것을 특징으로 하는 열전 반도체의 제조방법.
In the method of manufacturing a thermoelectric semiconductor comprising a thermoelectric semiconductor element,
The thermoelectric semiconductor device is electrodeposited by an electrochemical method,
In the electrochemical method, using the substrate as a working electrode, the substrate is supported on a liquid electrolyte containing ions for forming the thermoelectric semiconductor element, and a constant current or a constant voltage is applied using a counter electrode and a reference electrode. Will be
The liquid electrolyte further comprises a surfactant,
The surfactant includes an anionic surfactant, cationic surfactant or nonionic surfactant,
The cationic surfactant is CTAB (Cetyl Trimethyl Ammonium Bromide) method for producing a thermoelectric semiconductor, characterized in that.
제 1 항에 있어서,
상기 열전 반도체 소자는 5B족인 비스무트(Bi) 및 안티몬(Sb)으로부터 선택되는 1종 또는 2종의 원소와, 6B족인 텔루륨(Te) 및 셀레늄(Se)으로부터 선택되는 1종 또는 2종의 원소로 이루어진 복합 화합물을 포함하는 것을 특징으로 하는 열전 반도체의 제조방법.
The method of claim 1,
Wherein the thermoelectric semiconductor element comprises one or two elements selected from the group consisting of bismuth (Bi) and antimony (Sb) in the 5B group and one or two elements selected from tellurium (Te) and selenium (Se) And a compound represented by the following formula
삭제delete 제 1 항에 있어서,
상기 열전 반도체 소자는 P형 열전 반도체 소자 및 N형 열전 반도체 소자를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법.
The method of claim 1,
Wherein the thermoelectric semiconductor element comprises a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element.
삭제delete 제 1 항에 있어서,
상기 작업전극은 실리콘 기판 상에 스퍼터링 방법에 의해 Ni/Au를 적층한 구조의 금속전극을 형성한 기판인 것을 특징으로 하는 열전 반도체의 제조방법.
The method of claim 1,
Wherein the working electrode is a substrate on which a metal electrode having a structure in which Ni / Au is laminated on a silicon substrate by a sputtering method is formed.
삭제delete 삭제delete 제 1 항에 있어서,
상기 액체 전해질은 P형 열전 반도체 소자를 형성하기 위한 액체 전해질 또는 N형 열전 반도체 소자를 형성하기 위한 액체 전해질을 포함하고,
상기 P형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성 및 상기 N형 열전 반도체 소자를 형성하기 위한 액체 전해질의 조성은 양이온성 계면활성제를 포함하는 것을 특징으로 하는 열전 반도체의 제조방법.
The method of claim 1,
Wherein the liquid electrolyte comprises a liquid electrolyte for forming a P-type thermoelectric semiconductor element or a liquid electrolyte for forming an N-type thermoelectric semiconductor element,
Wherein the composition of the liquid electrolyte for forming the P-type thermoelectric semiconductor device and the composition of the liquid electrolyte for forming the N-type thermoelectric semiconductor device include a cationic surfactant.
삭제delete 제 1 항에 있어서,
상기 액체전해질은 Ag, Cu, Pb, Sn 및 Ge로 이루어진 군에서 선택되는 적어도 어느 하나의 물질을 더 포함하는 것을 특징으로 하는 열전 반도체의 제조방법.
The method of claim 1,
The liquid electrolyte further comprises at least one material selected from the group consisting of Ag, Cu, Pb, Sn and Ge.
KR1020110018072A 2011-02-28 2011-02-28 A Manufacturing Method of Thermolectric Semiconductor KR101208065B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110018072A KR101208065B1 (en) 2011-02-28 2011-02-28 A Manufacturing Method of Thermolectric Semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110018072A KR101208065B1 (en) 2011-02-28 2011-02-28 A Manufacturing Method of Thermolectric Semiconductor

Publications (2)

Publication Number Publication Date
KR20120098242A KR20120098242A (en) 2012-09-05
KR101208065B1 true KR101208065B1 (en) 2012-12-05

Family

ID=47109328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018072A KR101208065B1 (en) 2011-02-28 2011-02-28 A Manufacturing Method of Thermolectric Semiconductor

Country Status (1)

Country Link
KR (1) KR101208065B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472436B1 (en) * 2013-06-26 2014-12-16 한국기계연구원 A Manufacturing Method of Thermolectric Semiconductor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101402229B1 (en) * 2012-10-30 2014-06-11 한국기계연구원 A Manufacturing Method of Thermolectric Semiconductor
WO2016021892A1 (en) * 2014-08-04 2016-02-11 부산대학교 산학협력단 Thermoelectric element, manufacturing method thereof and device containing thermal element
WO2016021893A1 (en) * 2014-08-04 2016-02-11 부산대학교 산학협력단 Thermoelectric element, manufacturing method thereof, wearable device and device comprising thermoelectric element
KR101637119B1 (en) * 2014-08-04 2016-07-06 부산대학교 산학협력단 Thermoelectric element, method of manufacturing the thermoelectric device, wearable device, and apparatus including the thermoelectric device
WO2019208753A1 (en) * 2018-04-27 2019-10-31 国立研究開発法人科学技術振興機構 Thermoelectric conversion element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842152B1 (en) 2007-02-01 2008-06-27 오태성 Thin film thermoelectric module processed using electroplating and the fabrication methods of the same
KR100989643B1 (en) 2009-10-27 2010-10-26 한국기계연구원 Method for manufacturing the thin film thermoelectric module and multi-chip pachage using the same
KR100993217B1 (en) 2008-06-01 2010-11-10 홍익대학교 산학협력단 Fabrication Methods of Antimony-Telluride Thermoelectric Thin Film Devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842152B1 (en) 2007-02-01 2008-06-27 오태성 Thin film thermoelectric module processed using electroplating and the fabrication methods of the same
KR100993217B1 (en) 2008-06-01 2010-11-10 홍익대학교 산학협력단 Fabrication Methods of Antimony-Telluride Thermoelectric Thin Film Devices
KR100989643B1 (en) 2009-10-27 2010-10-26 한국기계연구원 Method for manufacturing the thin film thermoelectric module and multi-chip pachage using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472436B1 (en) * 2013-06-26 2014-12-16 한국기계연구원 A Manufacturing Method of Thermolectric Semiconductor

Also Published As

Publication number Publication date
KR20120098242A (en) 2012-09-05

Similar Documents

Publication Publication Date Title
KR101208065B1 (en) A Manufacturing Method of Thermolectric Semiconductor
Tan et al. Thermoelectric power generation: from new materials to devices
EP1282935B1 (en) Thermal diode for energy conversion
US20140124362A1 (en) Methods for fabricating thin film solar cells
US9041141B2 (en) Structure and method of fabricating a CZTS photovoltaic device by electrodeposition
US6288321B1 (en) Electronic device featuring thermoelectric power generation
AU2001268030A1 (en) Thermal diode for energy conversion
KR20120027187A (en) Thermoelectric material coated with a protective layer
KR20130071531A (en) Manufacturing method of thermoelectric device and cooling thermoelectric moudule using the same
KR101781985B1 (en) Semiconductor module using electrochemical deposition and manufacturing method thereof
JPH11317548A (en) Thermoelectric conversion material and manufacture thereof
CN101483218A (en) Thermoelectric battery and manufacturing method thereof
KR101386682B1 (en) A Thermolectric Semiconductor module and A Manufacturing Method of The same
KR102125051B1 (en) Thermoelectric module
Kim et al. Preparation and characterization of Bi 2 Te 3/Sb 2 Te 3 thermoelectric thin-film devices for power generation
US3279955A (en) Method of forming electroplated thermoelectric junction and resultant article
KR101402229B1 (en) A Manufacturing Method of Thermolectric Semiconductor
WO2013039613A2 (en) Low resistivity contact
KR101472436B1 (en) A Manufacturing Method of Thermolectric Semiconductor
KR101767908B1 (en) An electronic materials and manufacturing method of the same
KR102640063B1 (en) Electrodeposition compostion for Fe-Ni alloy anti-diffusion layer and method for preparing thermoelectric device using the same
KR102098560B1 (en) An electrode for thermo-electric device and A thermo-electric device comprising the same
Liew et al. Improvement in Photovoltaic Performance of Thin Film β-FeSi2/Si Heterojunction Solar Cells with Al Interlayer
KR101324257B1 (en) A Thermolectric Semiconductor module and A Manufacturing Method of The same
KR102362623B1 (en) A Thermoelectric Semiconductor element and Manufacturing Method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190918

Year of fee payment: 8