KR20130055358A - Power module package and method for manufacturing the same - Google Patents

Power module package and method for manufacturing the same Download PDF

Info

Publication number
KR20130055358A
KR20130055358A KR20110121063A KR20110121063A KR20130055358A KR 20130055358 A KR20130055358 A KR 20130055358A KR 20110121063 A KR20110121063 A KR 20110121063A KR 20110121063 A KR20110121063 A KR 20110121063A KR 20130055358 A KR20130055358 A KR 20130055358A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
substrate
power module
thickness
Prior art date
Application number
KR20110121063A
Other languages
Korean (ko)
Inventor
조은정
임재현
김태현
손영호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20110121063A priority Critical patent/KR20130055358A/en
Priority to US13/659,497 priority patent/US20130105956A1/en
Publication of KR20130055358A publication Critical patent/KR20130055358A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: A power module package and a manufacturing method thereof are provided to reduce the size of a product by thinning a lead frame bonded to a control device than the lead frame bonded to a power device. CONSTITUTION: A first semiconductor chip(130) is bonded to one side(110a) of a first lead frame(110). A second semiconductor chip(140) is bonded to one side(120a) of a second lead frame(120). The thickness of the first lead frame is different from the thickness of the second lead frame. A molding material(160) surrounds one side of the first lead frame, one side of the second lead frame, the first semiconductor chip and the second semiconductor chip. The first semiconductor chip and the second semiconductor chip are electrically connected to each lead frame through a wire bonding using a wire(150).

Description

전력 모듈 패키지 및 그 제조방법{Power module package and method for manufacturing the same}Power module package and method for manufacturing the same

본 발명은 전력 모듈 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a power module package and a method of manufacturing the same.

전 세계적으로 에너지 사용량이 증대됨에 따라, 에너지의 효율적 사용 및 환경 보호를 위해 가전용, 산업용 등의 용도에 인버터(inverter)와 같은 전력변환장치의 채용이 증대되고 있다.As energy consumption increases worldwide, the use of power converters, such as inverters, is increasing in home appliances, industrial applications, and the like for efficient use of energy and environmental protection.

인버터의 채용 증대와 함께 주목받고 있는 IPM(Intelligent Power Module)은 인버터에서 DC 정류 및 AC 변환의 기능을 수행하는 핵심 부품으로 냉장고, 세탁기, 에어컨 등과 같은 가전용 어플리케이션부터 산업용 모터 등의 산업용 어플리케이션, HEV, EV 등 차세대 어플리케이션에 적용될 수 있다.Intelligent Power Module (IPM), which is attracting attention with the increasing adoption of inverters, is a key component that performs DC rectification and AC conversion in inverters. It is used for home appliances such as refrigerators, washing machines, air conditioners, industrial applications such as industrial motors, and HEVs. It can be applied to next-generation applications such as EV and EV.

일반적으로 전력 변환 과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향인 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에 다기능, 소형화를 위한 구조 개선뿐 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
In general, high heat is generated during the power conversion process, and if the generated heat is not removed efficiently, degradation of the module and the entire system and even damage can be caused. Moreover, since the multifunctional and miniaturization of components, which is a recent trend, is an essential element in IPM, not only structural improvement for multifunctional and miniaturization, but also efficient heat dissipation of heat generated by them are important factors.

한편, 종래 방식에 따른 전력 모듈 패키지의 구조가 특허번호 제0370231호(국내등록특허)에 개시되어 있다.On the other hand, the structure of the power module package according to the conventional method is disclosed in Patent No. 0370231 (Domestic Patent Registration).

종래에는 하나의 리드 프레임 상에 전력 소자와 이 전력 소자를 제어하는 제어 소자를 모두 위치시키는 방식으로 IPM을 구현하였다.Conventionally, IPM is implemented by placing both a power device and a control device for controlling the power device on one lead frame.

이러한 구조는 전력 소자와 제어 소자 모두 동일한 두께의 리드 프레임 상에 위치하게 되는데, 발열량이 큰 전력 소자로부터 발생되는 열을 효과적으로 방출하기 위해서는 일정 두께 이상의 두꺼운 리드 프레임이 사용할 수밖에 없다.In this structure, both the power device and the control device are positioned on a lead frame of the same thickness, and a thick lead frame of a predetermined thickness or more is inevitably used to effectively release heat generated from the power device having a large heat generation amount.

그러나, 발열량이 작아 두꺼운 리드 프레임이 필요하지 않은 제어 소자 역시 두꺼운 리드 프레임 상에 실장되므로 효율적이지 않은 단점이 있다.However, a control element that does not need a thick lead frame due to low heat generation also has a disadvantage of being inefficient because it is mounted on the thick lead frame.

또한, 상술한 바와 같이, 제어 소자가 두꺼운 두께를 갖는 리드 프레임 상에 실장되므로 미세 회로 형성이 용이하지 않은 문제가 있다.In addition, as described above, since the control element is mounted on a lead frame having a thick thickness, there is a problem in that fine circuit formation is not easy.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 용량별로 다양한 두께의 리드 프레임이 적용되는 전력 모듈 패키지 및 그 제조방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention is to provide a power module package and a method of manufacturing the same is applied to a lead frame of various thicknesses for each capacity.

또한, 본 발명의 다른 측면은 발열이 심한 전력부와 열에 취약한 제어부가 열적으로 분리된 전력 모듈 패키지 및 그 제조방법을 제공하는 것이다.In addition, another aspect of the present invention is to provide a power module package and a method of manufacturing a thermally separated power unit and heat-sensitive control unit thermally separated.

또한, 본 발명의 또 다른 측면은 제어부에 얇은 두께를 갖는 리드 프레임이 적용되어 미세 회로 형성이 가능한 전력 모듈 패키지 및 그 제조방법을 제공하는 것이다.In addition, another aspect of the present invention is to provide a power module package and a method of manufacturing the same that is capable of forming a fine circuit by applying a lead frame having a thin thickness to the controller.

또한, 본 발명의 또 다른 측면은 제어부를 얇은 두께를 갖는 리드 프레임으로 구현하여 소형화된 전력 모듈 패키지 및 그 제조방법을 제공하는 것이다.In addition, another aspect of the present invention is to provide a miniaturized power module package and a method of manufacturing the same by implementing the control unit in a lead frame having a thin thickness.

본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면 일측에 제1반도체칩이 접합되는 제1리드 프레임 및 상기 제1리드 프레임과 이격 형성되고, 일면 일측에 제2반도체칩이 접합되는 제2리드 프레임을 포함하며, 상기 제1리드 프레임의 두께와 상기 제2리드 프레임의 두께는 서로 다를 수 있다.According to an embodiment of the present invention, a power module package may include a first lead frame in which a first semiconductor chip is bonded to one side of one surface, and a second lead formed in the first lead frame and spaced apart from the first lead frame. The frame may include a thickness of the first lead frame and a thickness of the second lead frame.

여기에서, 상기 제1반도체칩이 전력 소자이고, 상기 제2반도체칩이 제어 소자인 경우, 상기 제2리드 프레임의 두께는 상기 제1리드 프레임의 두께보다 얇을 수 있다.Herein, when the first semiconductor chip is a power device and the second semiconductor chip is a control device, the thickness of the second lead frame may be thinner than the thickness of the first lead frame.

또한, 상기 제1리드 프레임 타면 일측에 접하는 기판을 더 포함할 수 있다.The substrate may further include a substrate in contact with one side of the other surface of the first lead frame.

이때, 상기 기판에서 상기 제1리드 프레임 타면과 접하는 면에는 세라믹층이 형성되며, 상기 기판은 상기 세라믹층 상에 형성된 회로패턴을 더 포함할 수 있다.In this case, a ceramic layer may be formed on a surface of the substrate in contact with the other surface of the first lead frame, and the substrate may further include a circuit pattern formed on the ceramic layer.

여기에서, 상기 회로패턴은 무전해 도금층 및 전해 도금층을 포함할 수 있다.Here, the circuit pattern may include an electroless plating layer and an electrolytic plating layer.

또한, 상기 기판은 금속기판일 수 있다.In addition, the substrate may be a metal substrate.

또한, 상기 제1리드 프레임 타면 일측과 상기 기판 사이에 형성된 접합층을 더 포함할 수 있다.The display device may further include a bonding layer formed between one side of the other surface of the first lead frame and the substrate.

또한, 상기 제1리드 프레임 일측, 제2리드 프레임 일측, 제1반도체칩 및 제2반도체칩을 감싸도록 형성된 몰딩재를 더 포함할 수 있다.The method may further include a molding material formed to surround one side of the first lead frame, one side of the second lead frame, the first semiconductor chip, and the second semiconductor chip.

또한, 상기 제1리드 프레임 타측 및 상기 제2리드 프레임 타측은 상기 몰딩재로부터 외부로 돌출될 수 있다.
The other side of the first lead frame and the other side of the second lead frame may protrude from the molding material to the outside.

또한, 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 제조방법은 제1체결부 및 상기 제1체결부와 이격 연결된 제1모듈부를 갖는 제1리드 프레임과 제2체결부 및 상기 제2체결부와 이격 제2모듈부를 갖는 제2리드 프레임을 준비하는 단계와, 상기 제1체결부 및 제2체결부를 통해 상기 제1리드 프레임과 제2리드 프레임을 결합하는 단계 및 상기 제1리드 프레임의 제1모듈부 일면 일측 및 상기 제2리드 프레임의 제2모듈부 일면 일측에 각각 제1반도체칩 및 제2반도체칩을 접합하는 단계를 포함하며, 상기 제1리드 프레임의 두께와 상기 제2리드 프레임의 두께는 서로 다를 수 있다.In addition, a method of manufacturing a power module package according to an embodiment of the present invention includes a first lead frame, a second fastening part, and the second fastening part having a first fastening part and a first module part spaced apart from the first fastening part. Preparing a second lead frame having a second module unit spaced apart from each other; coupling the first lead frame and the second lead frame through the first fastening unit and the second fastening unit; And bonding the first semiconductor chip and the second semiconductor chip to one side of one surface of the first module and one side of the second surface of the second lead frame, respectively, the thickness of the first lead frame and the second lead frame. The thickness of may be different from each other.

이때, 상기 제1반도체칩이 전력 소자이고, 상기 제2반도체칩이 제어 소자인 경우, 상기 제2리드 프레임의 두께는 상기 제1리드 프레임의 두께보다 얇을 수 있다.In this case, when the first semiconductor chip is a power device and the second semiconductor chip is a control device, the thickness of the second lead frame may be thinner than the thickness of the first lead frame.

또한, 상기 제1체결부와 상기 제2체결부에 각각 서로 대응되는 홀이 형성된 경우, 상기 제1리드 프레임과 상기 제2리드 프레임을 결합하는 단계는, 별도의 리드 프레임 결합용 부재에 형성된 돌출부에 상기 제1체결부의 홀과 상기 제2체결부의 홀을 끼움으로써 수행될 수 있다.Also, when holes corresponding to each other are formed in the first fastening portion and the second fastening portion, the step of coupling the first lead frame and the second lead frame may include a protrusion formed on a separate lead frame coupling member. It may be performed by fitting the hole of the first fastening portion and the hole of the second fastening portion.

또한, 상기 제1리드 프레임과 상기 제2리드 프레임을 결합하는 단계는 상기 제1체결부와 상기 제2체결부를 솔더링하여 수행될 수 있다.In addition, the coupling of the first lead frame and the second lead frame may be performed by soldering the first fastening portion and the second fastening portion.

또한, 상기 제1반도체칩 및 제2반도체칩을 접합하는 단계 이전에 상기 제1모듈부 및 제2모듈부의 타면 일측 각각에 기판을 접합하는 단계를 더 포함할 수 있다.The method may further include bonding a substrate to one side of the other surface of the first module unit and the second module unit before the bonding of the first semiconductor chip and the second semiconductor chip.

또한, 상기 기판에서 상기 제1모듈부 및 제2모듈부 타면 일측과 접하는 면에는 세라믹층이 형성될 수 있다.In addition, a ceramic layer may be formed on a surface of the substrate in contact with one side of the other surface of the first module unit and the second module unit.

또한, 상기 기판은 상기 세라믹층 상에 형성된 회로패턴을 더 포함할 수 있다.In addition, the substrate may further include a circuit pattern formed on the ceramic layer.

또한, 상기 기판은 금속기판일 수 있다.In addition, the substrate may be a metal substrate.

또한, 상기 제1반도체칩 및 제2반도체칩을 접합하는 단계 이후에 상기 제1모듈부 일측, 제2모듈부 일측, 제1반도체칩 및 제2반도체칩을 감싸는 몰딩재를 형성하는 단계를 더 포함할 수 있다.In addition, after the bonding of the first semiconductor chip and the second semiconductor chip, forming a molding material surrounding the first module portion one side, the second module portion one side, the first semiconductor chip and the second semiconductor chip. It may include.

또한, 상기 몰딩재를 형성하는 단계 이후에 트리밍(trimming) 공정을 수행하여 상기 제1반도체칩 및 제2반도체칩이 접합된 제1모듈부 및 제2모듈부를 각각 제1체결부 및 제2체결부로부터 분리하는 단계 및 포밍(forming) 공정을 수행하여 상기 몰딩재 외부로 돌출된 상기 제1모듈부의 타측 및 제2모듈부의 타측을 성형하는 단계를 더 포함할 수 있다.
In addition, after the forming of the molding material, a trimming process may be performed to first and second fastening the first module part and the second module part to which the first semiconductor chip and the second semiconductor chip are joined, respectively. The method may further include forming the other side of the first module portion and the other side of the second module portion protruding out of the molding material by separating from the portion and forming a forming process.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명은 발열량이 작은 제어 소자가 접합되는 리드 프레임의 두께를 전력 소자가 실장되는 리드 프레임의 두께보다 얇게 구현함으로써, 제품 사이즈를 소형화할 수 있는 효과가 있다.According to the present invention, the thickness of the lead frame to which the control element with a small amount of heat generation is bonded is made thinner than the thickness of the lead frame to which the power element is mounted, thereby reducing the size of the product.

또한, 상술한 바와 같이 제어 소자가 접합되는 리드 프레임의 두께를 얇게 구현함으로써, 제어부에 미세 회로 형성이 용이한 효과가 있다.In addition, by implementing a thin thickness of the lead frame to which the control element is bonded as described above, there is an effect that it is easy to form a fine circuit in the controller.

또한, 본 발명은 전력 소자가 실장되는 리드 프레임과 제어 소자가 실장되는 리드 프레임을 분리함으로써, 열에 취약한 제어 소자를 발열이 심한 전력 소자로부터 보호할 수 있는 효과가 있다.In addition, the present invention by separating the lead frame on which the power element is mounted and the lead frame on which the control element is mounted, there is an effect that can protect the control element vulnerable to heat from the power element with high heat generation.

또한, 본 발명은 소자별로 리드 프레임을 따로 제조하여 결합함으로써, 소자의 용량별로 다양한 사이즈의 모듈을 용이하게 구현할 수 있는 효과가 있다.In addition, the present invention by manufacturing a separate lead frame for each device to combine, there is an effect that can easily implement a module of various sizes for each device capacity.

도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 2는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 3 내지 도 8은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 제조방법을 순차적으로 나타내는 공정흐름도이다.
도 9는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 제조방법에서 리드 프레임 상에 기판을 부착하는 단계를 나타내는 평면도이다.
도 10 내지 도 11은 본 발명의 모든 실시 예에 따른 전력 모듈 패키지의 제조방법에서 제1리드 프레임과 제2리드 프레임을 결합하는 단계를 나타내는 단면도이다.1 is a cross-sectional view illustrating a structure of a power module package according to a first embodiment of the present invention.
2 is a cross-sectional view illustrating a structure of a power module package according to a second embodiment of the present invention.
3 to 8 are process flowcharts sequentially illustrating a method of manufacturing a power module package according to a first embodiment of the present invention.
9 is a plan view illustrating attaching a substrate on a lead frame in the method of manufacturing a power module package according to the second embodiment of the present invention.
10 to 11 are cross-sectional views illustrating a step of combining a first lead frame and a second lead frame in a method of manufacturing a power module package according to all embodiments of the present disclosure.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible even if displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

전력 모듈 패키지Power module package

< < 제1실시예First Embodiment > >

도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
1 is a cross-sectional view illustrating a structure of a power module package according to a first embodiment of the present invention.

도 1을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 일면 일측(110a)에 제1반도체칩(130)이 접합되는 제1리드 프레임(110) 및 제1리드 프레임(110)과 이격 형성되고, 일면 일측(120a)에 제2반도체칩(140)이 실장되는 제2리드 프레임(120)을 포함한다.Referring to FIG. 1, the power module package 100 according to the present embodiment includes a first lead frame 110 and a first lead frame 110 to which the first semiconductor chip 130 is bonded to one side 110a of one surface. The second lead frame 120 is formed to be spaced apart from and mounted on the one side 120a of the second semiconductor chip 140.

본 실시 예에서, 제1리드 프레임(110) 및 제2 리드 프레임(120)의 두께는 서로 다를 수 있다.In the present embodiment, the thickness of the first lead frame 110 and the second lead frame 120 may be different from each other.

예를 들어, 제1반도체칩(130)이 전력 소자이고, 제2반도체칩(140)이 제어 소자인 경우, 도 1에 도시한 바와 같이 제1리드 프레임(110)의 두께(a)는 제2리드 프레임의 두께(b)보다 두껍게 구현할 수 있으나, 이는 하나의 실시 예에 불과하며 특별히 이에 한정되는 것은 아니다.For example, when the first semiconductor chip 130 is a power device and the second semiconductor chip 140 is a control device, as shown in FIG. 1, the thickness a of the first lead frame 110 may be defined as a first element. It can be implemented thicker than the thickness (b) of the two-lead frame, but this is only one embodiment and is not particularly limited thereto.

즉, 발열량이 많은 전력 소자는 두께가 두꺼워 열전도율이 좋은 리드 프레임 상에 접합하고, 발열량이 적은 제어 소자는 열전도율이 높을 필요가 없으므로 두께가 얇은 리드 프레임 상에 접합하는 것이다.That is, a power element with a large amount of heat generation is bonded on a lead frame having a good thermal conductivity because of its high thickness, and a control element with a small amount of heat generation does not need to have a high thermal conductivity, and is thus bonded on a thin lead frame.

이와 같이, 발열량에 따라 다른 두께를 갖는 리드 프레임을 적용함으로써, 효율적인 방열 특성을 달성할 수 있는 동시에 불필요한 리드 프레임의 사용을 줄여 제조 비용을 절감할 수 있다.In this way, by applying a lead frame having a different thickness depending on the amount of heat generated, it is possible to achieve efficient heat dissipation characteristics and to reduce manufacturing costs by reducing the use of unnecessary lead frames.

또한, 제어 소자가 접합되는 리드 프레임의 두께를 얇게 함으로써, 고집적화에 따른 제어부의 미세 회로 형성이 용이한 효과가 있다.
In addition, by reducing the thickness of the lead frame to which the control element is bonded, there is an effect that the formation of a fine circuit of the controller according to high integration is easy.

이때, 도 1에서는 하나의 제1리드 프레임(110) 및 하나의 제2리드 프레임(120)을 포함하는 한 쌍의 리드 프레임이 도시되어 있으나, 이는 단면으로 도식화하여 그리 보이는 것일 뿐, 여러 쌍의 리드 프레임이 형성될 수 있음은 자명할 것이다.
In this case, although a pair of lead frames including one first lead frame 110 and one second lead frame 120 are illustrated in FIG. 1, this is a schematic view of a cross-sectional view, and a plurality of pairs of lead frames are shown. It will be apparent that a lead frame can be formed.

또한, 도 1에는 도시되지 않았으나, 제1반도체칩(130) 및 제2반도체칩(140)은 접착부재(미도시)를 이용하여 각각 제1리드 프레임(110) 및 제2리드 프레임(120) 상에 접합될 수 있으며, 여기에서 상기 접착부재(미도시)는 도전성이거나 비도전성일 수 있다.In addition, although not shown in FIG. 1, the first semiconductor chip 130 and the second semiconductor chip 140 may be formed of the first lead frame 110 and the second lead frame 120 by using an adhesive member (not shown). The adhesive member (not shown) may be conductive or non-conductive.

예를 들어, 상기 접착부재(미도시)는 도금에 의해 형성될 수 있거나, 도전성 페이스트 또는 도전성 테이프일 수 있다. 또한, 상기 접착부재(미도시)는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시 또는 내열성이 우수한 접착 테이프일 수 있다.For example, the adhesive member (not shown) may be formed by plating, or may be a conductive paste or a conductive tape. In addition, the adhesive member may be a solder, a metal epoxy, a metal paste, a resin epoxy, or an adhesive tape having excellent heat resistance.

예를 들어, 상기 접착부재(미도시)로 사용될 수 있는 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프가 사용될 수 있으며, 또한, 상기 접착부재(미도시)는 상술한 재료들을 조합하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
For example, as the adhesive tape that can be used as the adhesive member (not shown), a high temperature tape such as commercially known glass tape, silicone tape, Teflon tape, stainless steel foil tape, ceramic tape, or the like may be used. The member (not shown) may be formed by combining the above materials, but is not particularly limited thereto.

또한, 제1반도체칩(130)은 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들이 조합된 고전력 반도체칩 또는 다이오드가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.In addition, the first semiconductor chip 130 may include a silicon controlled rectifier (SCR), a power transistor, an insulated gate bipolar transistor (IGBT), a MOS transistor, a power rectifier, a power regulator, an inverter, and a converter. Or a high power semiconductor chip or diode in combination thereof may be used, but is not particularly limited thereto.

또한, 제2반도체칩(140)은 상기 고전력 반도체칩을 제어하기 위한 저전력 반도체칩 예를 들어, 전력 소자를 제어하기 위한 제어 소자가 포함될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, the second semiconductor chip 140 may include a low power semiconductor chip for controlling the high power semiconductor chip, for example, a control element for controlling a power device, but is not particularly limited thereto.

본 실시 예에서 제1리드 프레임(110) 및 제2리드 프레임(120)에 각각 접합된 제1반도체칩(130) 및 제2반도체칩(140)은 와이어(150)를 이용한 와이어 본딩을 통해 각각의 리드 프레임(110, 120)과 전기적으로 연결될 수 있다.In the present embodiment, the first semiconductor chip 130 and the second semiconductor chip 140 bonded to the first lead frame 110 and the second lead frame 120, respectively, are wire-bonded using wires 150, respectively. May be electrically connected to the lead frames 110 and 120.

이때, 와이어 본딩 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this case, the wire bonding process may be performed by ball bonding, wedge bonding, and stitch bonding, which are well known in the art, but are not particularly limited thereto.

또한, 본 실시 예에서는 도 1에 도시한 바와 같이, 제1리드 프레임(110) 일측(110a), 제2리드 프레임(120) 일측(120a), 제1반도체칩(130) 및 제2반도체칩(140)을 감싸도록 형성된 몰딩재(160)를 더 포함할 수 있다.
In addition, in this embodiment, as shown in FIG. 1, one side 110a of the first lead frame 110, one side 120a of the second lead frame 120, the first semiconductor chip 130, and the second semiconductor chip. It may further include a molding material 160 formed to surround the 140.

몰딩재(160)는 와이어(150)를 포함하여 제1반도체칩(130) 및 제2반도체칩(140)을 외부환경으로부터 보호하기 위한 것으로, 예를 들어 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The molding material 160 is to protect the first semiconductor chip 130 and the second semiconductor chip 140 from the external environment including the wire 150. For example, an epoxy molded compound (EMC) Etc. may be used, but is not particularly limited thereto.

< < 제2실시예Second Embodiment > >

도 2는 본 발명의 제2실시 예에 다른 전력 모듈 패키지의 구조를 나타내는 단면도이다.2 is a cross-sectional view illustrating a structure of a power module package according to a second embodiment of the present invention.

본 실시 예에서는 상기 제1실시 예와 중복되는 구성에 대한 설명은 생략할 것이며, 상기 제1실시 예와 동일한 구성에 대해서는 같은 도면부호를 부가할 것이다.
In the present embodiment, a description of the overlapping configuration with the first embodiment will be omitted, and the same reference numerals will be added to the same configuration as the first embodiment.

도 2를 참조하면, 본 실시 예에 따른 전력 모듈 패키지(200)는 일면 일측(110a)에 제1반도체칩(130)이 접합되는 제1리드 프레임(110)과 제1리드 프레임(110)과 이격 형성되고, 일면 일측(120a)에 제2반도체칩(140)이 실장되는 제2리드 프레임(120) 및 제1리드 프레임(110) 타면 일측(110a)에 접하는 기판(181)을 포함한다.
Referring to FIG. 2, the power module package 200 according to the present embodiment includes a first lead frame 110 and a first lead frame 110 to which the first semiconductor chip 130 is bonded to one side 110a of one surface thereof. A second lead frame 120 and a substrate 181 contacting the other surface 110a of the first lead frame 110 and the first lead frame 110 are formed to be spaced apart from each other, and the second semiconductor chip 140 is mounted on one side 120a of one surface.

여기에서, 상기 기판(181)은 금속 기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 예를 들어, 인쇄회로기판(Printed Circuit Board:PCB), 절연된 금속 기판(Insulated Metal Substrate:IMS), 프리-몰딩(pre-molded) 기판을 포함할 수 있다.
The substrate 181 may be a metal substrate, but is not particularly limited thereto. For example, a printed circuit board (PCB), an insulated metal substrate (IMS), and a free substrate may be used. A pre-molded substrate.

본 실시 예에서 기판(181)의 일면 즉, 기판(181)의 양면 중 제1리드 프레임(110) 타면 일측(110a)과 접하는 면 상에는 세라믹층(183)이 형성될 수 있다.In the present exemplary embodiment, the ceramic layer 183 may be formed on one surface of the substrate 181, that is, the surface of the both surfaces of the substrate 181, which is in contact with the other surface 110a of the other surface of the first lead frame 110.

여기에서, 세라믹층(183)의 형성은 스프레이(spray) 공정, 딥핑(dipping) 공정, 바 코팅(bar coating) 공정, 스핀 코팅(spin coating) 공정 등을 통하여 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the formation of the ceramic layer 183 may be performed through a spray process, a dipping process, a bar coating process, a spin coating process, or the like. It is not.

이때, 세라믹은 특성상 원하는 두께로 형성하는 것이 용이하므로, 용도에 따라 1㎛ 내지 500㎛까지 다양한 두께의 세라믹층(183)을 형성할 수 있다.At this time, since the ceramic is easy to form to a desired thickness in nature, it is possible to form a ceramic layer 183 of various thicknesses from 1㎛ to 500㎛ depending on the application.

또한, 세라믹층(183)을 형성하기 전에 기판(181) 표면에 조도를 형성함으로써, 세라믹층(183)과 기판(181)과의 접착력을 향상시킬 수 있다.In addition, by forming roughness on the surface of the substrate 181 before the ceramic layer 183 is formed, the adhesion between the ceramic layer 183 and the substrate 181 can be improved.

여기에서, 상기 조도는 샌드 블라스트(sand blast), 플라즈마(plasma) 처리, 습식 표면 처리, 브러시 버프(brush buff) 등을 이용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
Here, the roughness may be formed using a sand blast, a plasma treatment, a wet surface treatment, a brush buff, or the like, but is not particularly limited thereto.

또한, 본 실시 예에서, 세라믹층(183) 상에는 회로패턴이 형성될 수 있다.In addition, in the present embodiment, a circuit pattern may be formed on the ceramic layer 183.

여기에서, 상기 회로패턴은 도 2에 도시한 바와 같이, 무전해 도금층(185) 및 전해 도금층(187)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, as shown in FIG. 2, the circuit pattern may include an electroless plating layer 185 and an electroplating layer 187, but is not particularly limited thereto.

또한, 상기 회로패턴은 구리(Cu) 또는 구리합금을 포함하여 구성된 금속층 패턴일 수 있으며, 이 경우 구리(Cu)는 우수한 전기전도성을 제공하고, 구리 회로 패턴 상에 산화방지를 위한 니켈(Ni)층이 더 형성될 수 있다.In addition, the circuit pattern may be a metal layer pattern including copper (Cu) or a copper alloy, in which case copper (Cu) provides excellent electrical conductivity and nickel (Ni) for preventing oxidation on the copper circuit pattern. A layer can be further formed.

또한, 상기 니켈(Ni)층은 구리(Cu)에 대한 피복성이 우수하지 못하여 니켈(Ni)층 역시 산화될 수 있으므로, 니켈(Ni)층 상에 다시 금(Au)층을 형성하기도 한다.In addition, since the nickel (Ni) layer does not have excellent coating property on copper (Cu), the nickel (Ni) layer may also be oxidized, thereby forming a gold (Au) layer again on the nickel (Ni) layer.

그러나, 본 실시 예에서 상기 회로패턴은 이러한 구성에 한정되지 않으며, 우수한 전기전도도를 갖는 금속 또는 금속합금을 포함하여 구성될 수 있다. 예로써, 알루미늄 또는 알루미늄 합금을 포함하여 구성될 수 있다.
However, in the present embodiment, the circuit pattern is not limited to this configuration, and may include a metal or a metal alloy having excellent electrical conductivity. By way of example, it may comprise aluminum or an aluminum alloy.

본 실시 예에서, 제1리드 프레임(110)의 일측(110a) 타면은 상기 회로패턴 중 전해 도금층(187) 상에 접합될 수 있으며, 타측(110b)은 기판(181)으로부터 외부로 돌출될 수 있다.In the present embodiment, the other surface 110a of the first lead frame 110 may be bonded onto the electroplating layer 187 of the circuit pattern, and the other side 110b may protrude outward from the substrate 181. have.

이때, 제1리드 프레임(110)의 일측(110a) 타면과 상기 전해 도금층(187) 사이에 형성된 접합층(189)을 더 포함할 수 있다.In this case, the first lead frame 110 may further include a bonding layer 189 formed between the other surface 110a of the first lead frame 110 and the electroplating layer 187.

여기에서, 접합층(189)은 솔더링일 수 있으며, 접합층(189)으로 인하여 제1리드 프레임(110)의 일측(110a)과 회로패턴이 기계적, 전기적으로 연결될 수 있다.
Here, the bonding layer 189 may be soldering, and the circuit pattern may be mechanically and electrically connected to one side 110a of the first lead frame 110 due to the bonding layer 189.

이와 같이, 금속 기판의 일면에 방열 특성이 우수한 세라믹층을 형성한 다음, 형성된 세라믹층 상에 최소 두께의 회로패턴을 형성하고, 상기 회로패턴 상에 리드 프레임을 접합하여 리드 프레임이 방열기판의 기능을 하도록 함으로써, 방열기판의 제조 비용은 절감하는 동시에 방열 특성은 향상시킬 수 있다.
As such, after forming a ceramic layer having excellent heat dissipation characteristics on one surface of a metal substrate, a circuit pattern having a minimum thickness is formed on the formed ceramic layer, and a lead frame is bonded to the circuit pattern so that the lead frame functions as a heat dissipation substrate. By doing so, the manufacturing cost of the heat dissipation substrate can be reduced and heat dissipation characteristics can be improved.

전력 모듈 패키지의 제조방법Manufacturing method of power module package

도 3 내지 도 8은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 제조방법을 순차적으로 나타내는 공정흐름도이고, 도 9는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 제조방법에서 리드 프레임 상에 기판을 부착하는 단계를 나타내는 평면도이다.
3 to 8 are flowcharts sequentially illustrating a method of manufacturing a power module package according to a first embodiment of the present invention, and FIG. 9 is a lead frame in a method of manufacturing a power module package according to a second embodiment of the present invention. It is a top view which shows a step of attaching a board | substrate on.

우선, 도 3 및 도 4를 참조하면, 제1체결부(110c) 및 제1체결부(110c)와 이격 연결된 제1모듈부(110a, 110b)를 갖는 제1리드 프레임(110)과 제2체결부(120c) 및 제2체결부(120c)와 이격 연결된 제2모듈부(120a, 120b)를 갖는 제2리드 프레임(120)을 준비하고, 제1리드 프레임(110) 및 제2리드 프레임(120)을 결합한다.
First, referring to FIGS. 3 and 4, the first lead frame 110 and the second having the first fastening part 110c and the first module parts 110a and 110b are spaced apart from the first fastening part 110c. The second lead frame 120 having the second module parts 120a and 120b spaced apart from the fastening part 120c and the second fastening part 120c is prepared, and the first lead frame 110 and the second lead frame are provided. Join 120.

일반적으로, 제1리드 프레임(110) 및 제2리드 프레임(120)은 열전도성이 좋은 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 열전도성이 좋은 다른 재질로 이루어질 수 있다.
In general, the first lead frame 110 and the second lead frame 120 may be made of copper (Cu) having good thermal conductivity, but are not particularly limited thereto, and may be made of another material having good thermal conductivity.

또한, 본 실시 예에서 제1리드 프레임(110)의 두께와 제2리드 프레임(120)의 두께는 서로 다를 수 있으며, 만일 제1리드 프레임(110)에 발열량이 높은 전력 소자가 접합되고, 제2리드 프레임(120)에는 발열량이 적은 제어 소자가 접합되는 경우에는 제2리드 프레임(120)의 두께를 제1리드 프레임(110)의 두께보다 얇게 구현할 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, in the present embodiment, the thickness of the first lead frame 110 and the thickness of the second lead frame 120 may be different from each other. If the power element having a high heat generation amount is bonded to the first lead frame 110, When the control element having a low heat generation is bonded to the two lead frame 120, the thickness of the second lead frame 120 may be made thinner than the thickness of the first lead frame 110, but is not particularly limited thereto.

본 실시 예에서, 제1체결부(110c) 및 제2체결부(120c)는 후속 공정에서 제1리드 프레임(110)과 제2리드 프레임(120)을 연결하기 위해 서로 겹쳐서 결합되는 부분을 나타내며, 제1모듈부(110a, 110b) 및 제2모듈부(120a, 120b)는 후속 공정에서 제1반도체칩(130) 및 제2반도체칩(140)이 접합되는 부분을 나타낼 수 있다.
In the present embodiment, the first fastening portion 110c and the second fastening portion 120c represent portions that overlap each other to be coupled to the first lead frame 110 and the second lead frame 120 in a subsequent process. The first module parts 110a and 110b and the second module parts 120a and 120b may represent portions in which the first semiconductor chip 130 and the second semiconductor chip 140 are joined in a subsequent process.

즉, 제1체결부(110c)에서 제2체결부(120c)에는 각각 서로 겹치게 되는 부분(A, B)이 있고, 도 4와 같이 이 두 부분(A, B)을 겹쳐 고정시킴으로써, 제1체결부(110c)와 제2체결부(120c)는 결합될 수 있는 것이다.
That is, in the first fastening portion 110c and the second fastening portion 120c, there are portions A and B that overlap each other, and as shown in FIG. 4, the two portions A and B are overlapped and fixed to each other. The fastening part 110c and the second fastening part 120c may be combined.

상술한 바와 같이, 제1체결부(110c)와 제2체결부(120c)를 겹쳐 고정시키는 방법으로는 예를 들어, 도 10에 도시한 바와 같이, 제1체결부(110c)와 제2체결부(120c)에 각각 서로 대응되는 홈(미도시)에 형성된 경우, 별도의 리드 프레임 결합용 부재(300)에 형성된 돌출부(300a)에 제1체결부(110c)의 홈과 제2체결부(120c)의 홈을 끼워 고정시키는 방법을 사용할 수 있다.As described above, the first fastening part 110c and the second fastening part 120c may be fastened by overlapping and fixing the first fastening part 110c and the second fastening part 110c, for example, as shown in FIG. 10. When the grooves (not shown) corresponding to each other in the portion (120c), respectively, the groove and the second fastening portion of the first fastening portion (110c) to the protrusion (300a) formed in the separate lead frame coupling member 300 ( It is possible to use a method of fixing the groove of 120c).

또는 도 11에 도시한 바와 같이, 제1체결부(110c)와 제2체결부(120c)를 솔더링(310)하는 방법을 사용할 수 있다.Alternatively, as shown in FIG. 11, a method of soldering 310 to the first fastening part 110c and the second fastening part 120c may be used.

상술한 방법들은 단순히 실시 예에 불과하며, 제1리드 프레임(110)과 제2리드 프레임(120)을 결합하는 방법은 상술한 예들에 한정되는 것은 아니다.
The above-described methods are merely exemplary, and the method of combining the first lead frame 110 and the second lead frame 120 is not limited to the above-described examples.

이와 같이, 다른 종류의 소자가 접합되는 리드 프레임을 따라 제조한 뒤 결합함으로써, 소자 용량에 따라 리드 프레임의 두께를 다르게 구현하는 것이 용이하므로 효율성은 향상시키는 동시에 불필요한 리드 프레임의 사용량을 줄여 제조 비용을 절감할 수 있는 효과가 있다.
As such, by fabricating a lead frame to which different kinds of elements are bonded and then bonded together, it is easy to implement the thickness of the lead frame differently according to the device capacity, thereby improving efficiency and reducing the use of unnecessary lead frames, thereby reducing manufacturing costs. There is a saving effect.

다음, 도 5와 같이, 제1리드 프레임(110)의 제1모듈부의 일면 일측(110a) 및 상기 제2리드 프레임(120)의 제2모듈부의 일면 일측(120a)에 각각 제1반도체칩(130) 및 제2반도체칩(140)을 접합한다.
Next, as shown in FIG. 5, the first semiconductor chip (1) may be formed on one side 110a of one surface of the first module portion of the first lead frame 110 and one side 120a of one surface of the second module portion of the second lead frame 120. 130 and the second semiconductor chip 140 are bonded to each other.

도 5에서는 제1리드 프레임의 제1모듈부(110a)에 복수 개의 제1반도체칩이 접합되어 있으나, 특별히 이에 한정되는 것은 아니며, 하나의 제1반도체칩이 접합되는 것 역시 가능하다.In FIG. 5, a plurality of first semiconductor chips are bonded to the first module unit 110a of the first lead frame. However, the present invention is not limited thereto, and one first semiconductor chip may be bonded.

마찬가지로, 제2리드 프레임의 제2모듈부(120a)에 하나의 제2반도체칩이 접합되어 있으나, 이는 하나의 실시 예에 불과할 뿐, 특별히 이에 한정되는 것은 아니며 복수의 제2반도체칩이 접합되는 것 역시 가능하다 할 것이다.
Similarly, although one second semiconductor chip is bonded to the second module unit 120a of the second lead frame, this is only one embodiment, and the present invention is not limited thereto, and a plurality of second semiconductor chips are bonded to each other. It will be possible too.

본 실시 예에서 제1리드 프레임(110)의 제1모듈부 일측(110a) 및 제2리드 프레임(120)의 제2모듈부 일측(110b)에 각각 접합된 제1반도체칩(130) 및 제2반도체칩(140)은 와이어(150)를 이용한 와이어 본딩을 통해 각각 제1모듈부 일측(110a) 및 제2모듈부 일측(120a)과 전기적으로 연결될 수 있다.In the present exemplary embodiment, the first semiconductor chip 130 and the first semiconductor chip 130 and the second module part one side 110b of the second lead frame 120 are respectively bonded to the first module part 110a of the first lead frame 110. The second semiconductor chip 140 may be electrically connected to one side 110a of the first module unit 110a and one side 120a of the second module unit through wire bonding using the wire 150.

이때, 와이어 본딩 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this case, the wire bonding process may be performed by ball bonding, wedge bonding, and stitch bonding, which are well known in the art, but are not particularly limited thereto.

한편, 상술한 실시 예와는 다른 실시 예로서, 제1모듈부 일면 일측(110a) 및 제2모듈부 일면 일측(120a)에 각각 제1반도체칩(130) 및 제2반도체칩(140)을 접합하는 단계 이전에, 제1모듈부 일측(110a) 타면 및 제2모듈부 일측(120a) 타면에 기판(181)을 접합하는 단계를 더 포함할 수 있다.
Meanwhile, as an embodiment different from the above-described embodiment, the first semiconductor chip 130 and the second semiconductor chip 140 may be disposed on one side 110a of one surface of the first module unit and one side 120a of one surface of the second module unit, respectively. Prior to the bonding, the method may further include bonding the substrate 181 to the other surface of the one side 110a of the first module unit and the other surface of the one side 120a of the second module unit.

본 실시 예에서, 상기 기판(181)은 금속 기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 예를 들어, 인쇄회로기판(Printed Circuit Board:PCB), 절연된 금속 기판(Insulated Metal Substrate:IMS), 프리-몰딩(pre-molded) 기판을 포함할 수 있다.
In the present embodiment, the substrate 181 may be a metal substrate, but is not particularly limited thereto. For example, a printed circuit board (PCB) and an insulated metal substrate (IMS) may be used. And, pre-molded substrates.

본 실시 예에서 기판(181)의 일면 즉, 기판(181)의 양면 중 제1리드 프레임(110) 타면 일측(110a)과 접하는 면 상에는 세라믹층(183)이 형성될 수 있다.In the present exemplary embodiment, the ceramic layer 183 may be formed on one surface of the substrate 181, that is, the surface of the both surfaces of the substrate 181, which is in contact with the other surface 110a of the other surface of the first lead frame 110.

여기에서, 세라믹층(183)의 형성은 스프레이(spray) 공정, 딥핑(dipping) 공정, 바 코팅(bar coating) 공정, 스핀 코팅(spin coating) 공정 등을 통하여 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the formation of the ceramic layer 183 may be performed through a spray process, a dipping process, a bar coating process, a spin coating process, or the like. It is not.

이때, 세라믹은 특성상 원하는 두께로 형성하는 것이 용이하므로, 용도에 따라 1㎛ 내지 500㎛까지 다양한 두께의 세라믹층(183)을 형성할 수 있다.At this time, since the ceramic is easy to form to a desired thickness in nature, it is possible to form a ceramic layer 183 of various thicknesses from 1㎛ to 500㎛ depending on the application.

또한, 세라믹층(183)을 형성하기 전에 기판(181) 표면에 조도를 형성함으로써, 세라믹층(183)과 기판(181)과의 접착력을 향상시킬 수 있다.In addition, by forming roughness on the surface of the substrate 181 before the ceramic layer 183 is formed, the adhesion between the ceramic layer 183 and the substrate 181 can be improved.

여기에서, 상기 조도는 샌드 블라스트(sand blast), 플라즈마(plasma) 처리, 습식 표면 처리, 브러시 버프(brush buff) 등을 이용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
Here, the roughness may be formed using a sand blast, a plasma treatment, a wet surface treatment, a brush buff, or the like, but is not particularly limited thereto.

본 실시 예에서, 세라믹층(183) 상에는 회로패턴이 형성될 수 있다.In this embodiment, a circuit pattern may be formed on the ceramic layer 183.

여기에서, 상기 회로패턴은 도 1에 도시한 바와 같이, 무전해 도금층(185) 및 전해 도금층(187)을 포함할 수 있다.Here, the circuit pattern may include an electroless plating layer 185 and an electroplating layer 187, as shown in FIG. 1.

또한, 상기 회로패턴은 구리(Cu) 또는 구리합금을 포함하여 구성된 금속층 패턴일 수 있으며, 이 경우 구리(Cu)는 우수한 전기전도성을 제공하고, 구리 회로패턴 상에 산화방지를 위한 니켈(Ni)층이 더 형성될 수 있다.In addition, the circuit pattern may be a metal layer pattern including copper (Cu) or a copper alloy, in which case copper (Cu) provides excellent electrical conductivity and nickel (Ni) for preventing oxidation on the copper circuit pattern. A layer can be further formed.

또한, 상기 니켈(Ni)층은 구리(Cu)에 대한 피복성이 우수하지 못하여 니켈(Ni)층 역시 산화될 수 있으므로, 니켈(Ni)층 상에 다시 금(Au)층을 형성하기도 한다.In addition, since the nickel (Ni) layer does not have excellent coating property on copper (Cu), the nickel (Ni) layer may also be oxidized, thereby forming a gold (Au) layer again on the nickel (Ni) layer.

그러나, 본 실시 예에서 상기 회로패턴은 이러한 구성에 한정되지 않으며, 우수한 전기전도도를 갖는 금속 또는 금속합금을 포함하여 구성될 수 있다. 예로써, 알루미늄 또는 알루미늄 합금을 포함하여 구성될 수 있다.
However, in the present embodiment, the circuit pattern is not limited to this configuration, and may include a metal or a metal alloy having excellent electrical conductivity. By way of example, it may comprise aluminum or an aluminum alloy.

본 실시 예에서, 상기 회로패턴을 형성하는 단계는 다음과 같다.In the present embodiment, the step of forming the circuit pattern is as follows.

우선, 기판(181) 일면에 형성된 세라믹층(183) 상에 무전해 도금층인 시드층(185)을 형성한다.First, the seed layer 185, which is an electroless plating layer, is formed on the ceramic layer 183 formed on one surface of the substrate 181.

이때, 시드층(185)은 습식 도금 공정 또는 건식 도금 공정을 이용하여 형성될 수 있으며, 여기에서, 습식 도금 공정은 무전해 도금 공정이고, 건식 도금 공정은 스퍼터링(sputtering) 공정일 수 있으나, 특별히 이에 한정되는 것은 아니다.In this case, the seed layer 185 may be formed using a wet plating process or a dry plating process, wherein the wet plating process may be an electroless plating process, and the dry plating process may be a sputtering process, but in particular, It is not limited to this.

이때, 상기 무전해 도금 공정은 니켈(Ni), 구리(Cu) 및 은(Ag) 중 어느 하나의 금속을 이용하여 수행되며, 상기 스퍼터링(sputtering) 공정은 티타늄(Ti), 크롬(Cr) 및 니켈(Ni) 중 어느 하나의 금속을 이용하여 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this case, the electroless plating process is performed using any one metal of nickel (Ni), copper (Cu), and silver (Ag), and the sputtering process is titanium (Ti), chromium (Cr) and Nickel (Ni) may be performed using any metal, but is not particularly limited thereto.

다음, 형성된 시드층(185) 상에 전해 도금층인 도금층(187)을 형성한다.Next, a plating layer 187 which is an electrolytic plating layer is formed on the formed seed layer 185.

이때, 도금층(187) 역시 전해 도금 공정 또는 스퍼터링(sputtering) 공정에 의해 형성될 수 있으며, 도금층(187)은 구리(Cu)로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다. 도금층(187)을 구리로 형성하는 것은, 후속 공정에서 도금층(187)과 제1리드 프레임 일측(110a)을 솔더링하여 접합하게 되는데, 구리(Cu)가 솔더 접합성이 좋기 때문이다.
In this case, the plating layer 187 may also be formed by an electrolytic plating process or a sputtering process, and the plating layer 187 may be formed of copper (Cu), but is not particularly limited thereto. Forming the plating layer 187 with copper is performed by soldering the plating layer 187 and one side of the first lead frame 110a in a subsequent process, because copper (Cu) has good solder bonding property.

다음, 형성된 도금층(187) 상에 회로패턴 형성용 개구부를 갖는 에칭 레지스트를 형성한 다음, 에칭 공정을 수행하여 상기 회로패턴 형성용 개구부에 의해 노출된 도금층(187) 및 시드층(185)을 제거함으로써, 회로패턴이 형성될 수 있다.
Next, an etching resist having an opening for forming a circuit pattern is formed on the formed plating layer 187, and then an etching process is performed to remove the plating layer 187 and the seed layer 185 exposed by the opening for forming the circuit pattern. As a result, a circuit pattern can be formed.

본 실시 예에서는 상기 회로패턴 형성 공정으로서, 상술한 바와 같은 서브스트랙티브(substractive) 공법을 예로써 설명하였으나, 회로패턴 형성 공정이 이에 한정되는 것은 아니며, 통상적으로 인쇄회로기판 분야에서 사용되는 모든 회로 형성 공정을 적용할 수 있을 것이다.
In the present embodiment, as the circuit pattern forming process, the substructive method as described above has been described as an example. However, the circuit pattern forming process is not limited thereto. In general, all circuits used in the printed circuit board field are used. The forming process may be applied.

본 실시 예에서, 제1리드 프레임(110)의 일측(110a)은 세라믹층(183) 상에 형성된 상기 회로패턴의 도금층(187) 상에 접합되고, 타측(110b)은 기판(181)으로부터 외부로 돌출될 수 있다.In this embodiment, one side 110a of the first lead frame 110 is bonded on the plating layer 187 of the circuit pattern formed on the ceramic layer 183, and the other side 110b is external from the substrate 181. Can protrude.

이때, 제1리드 프레임(110)의 일측(110a)과 상기 회로패턴 중 도금층(187)과의 사이에 접합층(189)이 더 형성될 수 있다.In this case, a bonding layer 189 may be further formed between one side 110a of the first lead frame 110 and the plating layer 187 of the circuit pattern.

여기에서, 접합층(189)은 솔더링일 수 있으며, 접합층(189)으로 인하여 제1리드 프레임(110)의 일측(110a)과 도금층(187)이 기계적, 전기적으로 연결될 수 있는 것이다.
Here, the bonding layer 189 may be soldering, and one side 110a of the first lead frame 110 and the plating layer 187 may be mechanically and electrically connected due to the bonding layer 189.

이와 같이 다른 실시 예로서, 제1반도체칩이 발열량이 많은 전력 소자인 경우, 제1반도체칩이 접합되는 제1리드 프레임에서 상기 제1반도체칩이 접합된 면의 반대면에 상술한 열전도율이 좋은 회로패턴, 세라믹층(183)이 형성된 기판(181)을 접합함으로써, 방열 특성을 현저하게 향상시킬 수 있다.
As such another embodiment, when the first semiconductor chip is a power device having a large amount of heat generated, the above-described thermal conductivity is good on the opposite surface of the first semiconductor chip to which the first semiconductor chip is bonded in the first lead frame to which the first semiconductor chip is bonded. By bonding the circuit pattern and the substrate 181 on which the ceramic layer 183 is formed, the heat dissipation characteristics can be remarkably improved.

다음, 도 6을 참조하면, 제1모듈부 일측(110a), 제2모듈부 일측(120a), 제1반도체칩(130) 및 제2반도체칩(140)을 감싸는 몰딩재(160)를 형성한다.
Next, referring to FIG. 6, a molding member 160 is formed to surround the first module unit side 110a, the second module unit side 120a, the first semiconductor chip 130, and the second semiconductor chip 140. do.

몰딩재(160)는 와이어(150)를 포함하여 제1반도체칩(130) 및 제2반도체칩(140)을 외부환경으로부터 보호하기 위한 것으로, 예를 들어 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.The molding material 160 is to protect the first semiconductor chip 130 and the second semiconductor chip 140 from the external environment including the wire 150. For example, an epoxy molded compound (EMC) Etc. may be used, but is not particularly limited thereto.

또한, 이와 같이 몰딩재(160)를 형성함으로써, 제1모듈부 일측(110a)과 제2모듈부 일측(120a)이 고정될 수 있다.
In addition, by forming the molding member 160 as described above, one side 110a of the first module unit and one side 120a of the second module unit may be fixed.

다음, 도 7 및 도 8을 참조하면, 트리밍(trimming) 공정을 수행하여 제1모듈부(110a, 110b)와 제2모듈부(120a, 120b)를 각각 이들과 연결된 제1체결부(110c) 및 제2체결부(120c)로부터 분리한 다음, 포밍(forming) 공정을 수행하여 몰딩재(160)로부터 외부로 돌출된 제1모듈부 타측(110b)과 제2모듈부 타측(120b)을 성형한다.
Next, referring to FIGS. 7 and 8, the first fastening part 110c connecting the first module parts 110a and 110b and the second module parts 120a and 120b to them by performing a trimming process, respectively. And separating from the second fastening part 120c, and then forming a first module part other side 110b and a second module part other side 120b protruding from the molding member 160 by performing a forming process. do.

이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 전력 모듈 패키지 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As described above in detail through specific embodiments of the present invention, this is for describing the present invention in detail and the power module package and its manufacturing method according to the present invention is not limited thereto, and the technical scope of the present invention It is apparent that modifications and improvements are possible to those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100, 200 : 전력 모듈 패키지 110 : 제1리드 프레임
110a : 제1리드 프레임 일측 110b : 제1리드 프레임 타측
110c : 제1체결부 120 : 제2리드 프레임
120a : 제2리드 프레임 일측 120b : 제2리드 프레임 타측
120c : 제2체결부 130 : 제1반도체칩
140 : 제2반도체칩 150 : 와이어
160 : 몰딩재 181 : 기판
183 : 세라믹층 185 : 무전해 도금층
187 : 전해 도금층 189 : 접합층100, 200: power module package 110: first lead frame
110a: one side of the first lead frame 110b: the other side of the first lead frame
110c: first fastening portion 120: second lead frame
120a: one side of the second lead frame 120b: the other side of the second lead frame
120c: second fastening unit 130: first semiconductor chip
140: second semiconductor chip 150: wire
160: molding material 181: substrate
183: ceramic layer 185: electroless plating layer
187: electrolytic plating layer 189: bonding layer

Claims (20)

일면 일측에 제1반도체칩이 접합되는 제1리드 프레임; 및
상기 제1리드 프레임과 이격 형성되고, 일면 일측에 제2반도체칩이 접합되는 제2리드 프레임
을 포함하며, 상기 제1리드 프레임의 두께와 상기 제2리드 프레임의 두께는 서로 다른 전력 모듈 패키지.A first lead frame having a first semiconductor chip bonded to one side of one surface thereof; And
A second lead frame spaced apart from the first lead frame and having a second semiconductor chip bonded to one side thereof
The power module package of claim 1, wherein the thickness of the first lead frame and the thickness of the second lead frame are different from each other. 청구항 1에 있어서,
상기 제1반도체칩이 전력 소자이고, 상기 제2반도체칩이 제어 소자인 경우,
상기 제2리드 프레임의 두께는 상기 제1리드 프레임의 두께보다 얇은 전력 모듈 패키지.The method according to claim 1,
When the first semiconductor chip is a power device, and the second semiconductor chip is a control device,
The power module package of the second lead frame is thinner than the thickness of the first lead frame. 청구항 1에 있어서,
상기 제1리드 프레임 타면 일측에 접하는 기판을 더 포함하는 전력 모듈 패키지.The method according to claim 1,
The power module package further comprises a substrate in contact with one side of the other surface of the first lead frame. 청구항 3에 있어서,
상기 기판에서 상기 제1리드 프레임 타면과 접하는 면에는 세라믹층이 형성된 전력 모듈 패키지.The method according to claim 3,
And a ceramic layer formed on a surface of the substrate in contact with the other surface of the first lead frame. 청구항 4에 있어서,
상기 기판은 상기 세라믹층 상에 형성된 회로패턴을 더 포함하는 전력 모듈 패키지.The method of claim 4,
The substrate further comprises a circuit pattern formed on the ceramic layer. 청구항 5에 있어서,
상기 회로패턴은 무전해 도금층 및 전해 도금층을 포함하는 전력 모듈 패키지.The method according to claim 5,
The circuit pattern is a power module package including an electroless plating layer and an electrolytic plating layer. 청구항 3에 있어서,
상기 기판은 금속기판인 전력 모듈 패키지.The method according to claim 3,
The substrate is a power module package is a metal substrate. 청구항 3에 있어서,
상기 제1리드 프레임 타면 일측과 상기 기판 사이에 형성된 접합층을 더 포함하는 전력 모듈 패키지.The method according to claim 3,
The power module package further comprises a bonding layer formed between one side of the other surface of the first lead frame and the substrate. 청구항 1에 있어서,
상기 제1리드 프레임 일측, 제2리드 프레임 일측, 제1반도체칩 및 제2반도체칩을 감싸도록 형성된 몰딩재를 더 포함하는 전력 모듈 패키지.The method according to claim 1,
And a molding material formed to surround the first lead frame one side, the second lead frame one side, the first semiconductor chip, and the second semiconductor chip. 청구항 9에 있어서,
상기 제1리드 프레임 타측 및 상기 제2리드 프레임 타측은 상기 몰딩재로부터 외부로 돌출된 전력 모듈 패키지.The method according to claim 9,
The power module package protruding from the molding material to the other side of the first lead frame and the other side of the second lead frame. 제1체결부 및 상기 제1체결부와 이격 연결된 제1모듈부를 갖는 제1리드 프레임과 제2체결부 및 상기 제2체결부와 이격 제2모듈부를 갖는 제2리드 프레임을 준비하는 단계;
상기 제1체결부 및 제2체결부를 통해 상기 제1리드 프레임과 제2리드 프레임을 결합하는 단계; 및
상기 제1리드 프레임의 제1모듈부 일면 일측 및 상기 제2리드 프레임의 제2모듈부 일면 일측에 각각 제1반도체칩 및 제2반도체칩을 접합하는 단계
를 포함하며, 상기 제1리드 프레임의 두께와 상기 제2리드 프레임의 두께는 서로 다른 전력 모듈 패키지의 제조방법.Preparing a first lead frame having a first fastening part and a first module part spaced apart from the first fastening part, and a second lead frame having a second fastening part and a second module part spaced apart from the second fastening part;
Coupling the first lead frame and the second lead frame through the first fastening part and the second fastening part; And
Bonding a first semiconductor chip and a second semiconductor chip to one side of one surface of the first module part of the first lead frame and one side of one surface of the second module part of the second lead frame, respectively.
And a thickness of the first lead frame and a thickness of the second lead frame are different from each other. 청구항 11에 있어서,
상기 제1반도체칩이 전력 소자이고, 상기 제2반도체칩이 제어 소자인 경우,
상기 제2리드 프레임의 두께는 상기 제1리드 프레임의 두께보다 얇은 전력 모듈 패키지의 제조방법.The method of claim 11,
When the first semiconductor chip is a power device, and the second semiconductor chip is a control device,
The thickness of the second lead frame is a method of manufacturing a power module package is thinner than the thickness of the first lead frame. 청구항 11에 있어서,
상기 제1체결부와 상기 제2체결부에 각각 서로 대응되는 홀이 형성된 경우,
상기 제1리드 프레임과 상기 제2리드 프레임을 결합하는 단계는,
별도의 리드 프레임 결합용 부재에 형성된 돌출부에 상기 제1체결부의 홀과 상기 제2체결부의 홀을 끼움으로써 수행되는 전력 모듈 패키지의 제조방법.The method of claim 11,
When holes corresponding to each other are formed in the first fastening portion and the second fastening portion,
Combining the first lead frame and the second lead frame,
The method of manufacturing a power module package is carried out by fitting the hole of the first fastening portion and the hole of the second fastening portion to the protrusion formed in the separate lead frame coupling member. 청구항 11에 있어서,
상기 제1리드 프레임과 상기 제2리드 프레임을 결합하는 단계는,
상기 제1체결부와 상기 제2체결부를 솔더링하여 수행되는 전력 모듈 패키지의 제조방법.The method of claim 11,
Combining the first lead frame and the second lead frame,
The method of manufacturing a power module package is performed by soldering the first fastening portion and the second fastening portion. 청구항 11에 있어서,
상기 제1반도체칩 및 제2반도체칩을 접합하는 단계 이전에,
상기 제1모듈부 및 제2모듈부의 타면 일측 각각에 기판을 접합하는 단계를 더 포함하는 전력 모듈 패키지의 제조방법.The method of claim 11,
Before the step of bonding the first semiconductor chip and the second semiconductor chip,
And bonding a substrate to each of one side of the other surface of the first module unit and the second module unit. 청구항 15에 있어서,
상기 기판에서 상기 제1모듈부 및 제2모듈부 타면 일측과 접하는 면에는 세라믹층이 형성된 전력 모듈 패키지의 제조방법.The method according to claim 15,
And a ceramic layer formed on a surface of the substrate in contact with one side of the other surface of the first module unit and the second module unit. 청구항 16에 있어서,
상기 기판은 상기 세라믹층 상에 형성된 회로패턴을 더 포함하는 전력 모듈 패키지의 제조방법.18. The method of claim 16,
The substrate further comprises a circuit pattern formed on the ceramic layer. 청구항 15에 있어서,
상기 기판은 금속기판인 전력 모듈 패키지의 제조방법.The method according to claim 15,
And the substrate is a metal substrate. 청구항 11에 있어서,
상기 제1반도체칩 및 제2반도체칩을 접합하는 단계 이후에,
상기 제1모듈부 일측, 제2모듈부 일측, 제1반도체칩 및 제2반도체칩을 감싸는 몰딩재를 형성하는 단계를 더 포함하는 전력 모듈 패키지의 제조방법.The method of claim 11,
After the bonding of the first semiconductor chip and the second semiconductor chip,
And forming a molding material surrounding the first module unit side, the second module unit side, the first semiconductor chip, and the second semiconductor chip. 청구항 19에 있어서,
상기 몰딩재를 형성하는 단계 이후에,
트리밍(trimming) 공정을 수행하여 상기 제1반도체칩 및 제2반도체칩이 접합된 제1모듈부 및 제2모듈부를 각각 제1체결부 및 제2체결부로부터 분리하는 단계; 및
포밍(forming) 공정을 수행하여 상기 몰딩재 외부로 돌출된 상기 제1모듈부의 타측 및 제2모듈부의 타측을 성형하는 단계
를 더 포함하는 전력 모듈 패키지의 제조방법.The method of claim 19,
After the forming of the molding material,
Separating a first module unit and a second module unit to which the first semiconductor chip and the second semiconductor chip are joined from the first fastening unit and the second fastening unit, respectively, by performing a trimming process; And
Performing a forming process to mold the other side of the first module portion and the other side of the second module portion protruding out of the molding material;
Lt; RTI ID = 0.0 &gt; a &lt; / RTI &gt; power module package.
KR20110121063A 2011-10-31 2011-11-18 Power module package and method for manufacturing the same KR20130055358A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20110121063A KR20130055358A (en) 2011-11-18 2011-11-18 Power module package and method for manufacturing the same
US13/659,497 US20130105956A1 (en) 2011-10-31 2012-10-24 Power module package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110121063A KR20130055358A (en) 2011-11-18 2011-11-18 Power module package and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20130055358A true KR20130055358A (en) 2013-05-28

Family

ID=48663871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110121063A KR20130055358A (en) 2011-10-31 2011-11-18 Power module package and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20130055358A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018018847A1 (en) * 2016-07-29 2018-02-01 广东美的制冷设备有限公司 Intelligent power module and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018018847A1 (en) * 2016-07-29 2018-02-01 广东美的制冷设备有限公司 Intelligent power module and method for manufacturing same

Similar Documents

Publication Publication Date Title
KR101255946B1 (en) Power module package
US20130105956A1 (en) Power module package and method for manufacturing the same
KR101222831B1 (en) Power module package
KR101493866B1 (en) Power device package and the method of fabricating the same
US8664755B2 (en) Power module package and method for manufacturing the same
KR101224702B1 (en) Power device pakage module and manufacturing method thereof
TWI448226B (en) Power-converting module
US20170221853A1 (en) Electrode terminal, semiconductor device, and power conversion apparatus
US9105611B2 (en) Power module package
US9093277B2 (en) Semiconductor device and method of manufacturing the same
KR20130046117A (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
WO2018018847A1 (en) Intelligent power module and method for manufacturing same
KR101204564B1 (en) Power Module Package And Method of Manufacturing The Same
KR20130045596A (en) Power module package and method for manufacturing the same
KR101994727B1 (en) Power module Package and Manufacturing Method for the same
KR101222809B1 (en) Power Module Package and Method for Manufacturing the same
US9521756B2 (en) Power module package and method of fabricating the same
KR20120002812A (en) Printed circuit board and the method of manufacturing thereof
KR20130055358A (en) Power module package and method for manufacturing the same
WO2018090470A1 (en) Intelligent power module and manufacturing method thereof
WO2018018848A1 (en) Intelligent power module and method for manufacturing same
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
WO2018018849A1 (en) Intelligent power module and method for manufacturing same
KR101216777B1 (en) Power module package and method for manufacturing the same
US20150249067A1 (en) Semiconductor Device Having Multiple Chips Mounted to a Carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application