KR20130049101A

KR20130049101A - 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Info

Publication number: KR20130049101A
Application number: KR1020110114154A
Authority: KR
Inventors: 박승렬; 신동수; 손경모; 이지혜
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-11-03
Filing date: 2011-11-03
Publication date: 2013-05-13
Also published as: KR101906922B1

Abstract

본 발명은 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 개시된 발명은 기판의 일면에 일 방향으로 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선; 상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 기판 전면에 형성된 제1 패시베이션막; 상기 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극; 상기 공통전극을 포함한 제1 패시베이션막 상부에 형성된 제2 패시베이션막; 및 상기 제2 패시베이션막 상부에 형성되고, 상기 공통전극의 개구부를 통해 상기 박막트랜스터와 전기적으로 접속되며, 서로 이격되어 일단이 분리된 다수의 수직전극부들로 구성된 화소전극;을 포함하여 구성된다.

Description

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법{ARRAY SUBSTRATE FOR FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.

일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.

그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.

이러한 횡정계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다.

상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다.

또한, 상기 공통전극과 화소전극은 동일 기판상에 서로 평행하게 이격하여 구성된다.

그리고, 상기 컬러필터기판은 투명한 절연기판상에 게이트배선과 데이터배선과 박막 트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다.

상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.

상기 구성으로 이루어지는 횡전계 방식 액정표시장치에서, 휘도를 확보하기 위해 상기 공통전극과 화소전극은 통상적으로 투명전극으로 형성한다.

따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 FFS (Fringe Field Switching) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있다.

이러한 특성을 가진 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.

도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.

도 2는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도로서, 게이트배선과 오버랩되는 화소전극의 수평전극 부분을 확대 도시한 평면도이다.

도 3은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도로서, 박막트랜지스터의 드레인전극과 전기적으로 접속되는 화소전극의 수평전극 부분을 확대 도시한 평면도이다.

도 4는 도 1의 Ⅳ-Ⅳ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 어레이기판의 단면도이다.

종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 1 내지 4에 도시된 바와 같이, 기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트배선(13)과; 상기 게이트배선(13)과 교차하고, 이 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(21)과; 상기 게이트배선 (13)과 데이터배선(21)의 교차지점에 마련되고, 게이트전극(13a), 게이트절연막 (15), 액티브층(17), 소스전극(21a) 및 드레인전극(21b)을 포함하는 박막 트랜지스터(T)를 포함하여 구성된다.

여기서, 상기 화소영역의 전면에는 상기 게이트배선(13) 및 데이터배선(21)과 이격된 공간을 두고 대면적의 투명한 공통전극(25)이 배치되어 있으며, 상기 공통전극(25) 상부에는 제2 보호막(27)을 사이에 두고 화소전극(31)이 배치되어 있다.

이때, 상기 공통전극(25)과 화소전극(31)은 투명 도전물질인 ITO(Indium Tin Oxide)로 형성된다. 또한, 상기 공통전극(25)은 상기 화소전극(31)과 상기 드레인전극(21b)을 전기적으로 연결시켜 주는 드레인 콘택홀(29) 형성부분을 제외한 화소영역 전면에 형성되어 있다. 즉, 상기 공통전극(25)은 상기 드레인 콘택홀(29) 형성부분과 함께 박막 트랜지스터(T) 상부와 오버랩되는 지역에 개구부(미도시)가 형성되어 있다.

또한, 상기 화소전극(31)은 핑거(finger) 형태의 다수의 수직전극(31a)과, 이들 수직전극(31b)의 양단을 연결시켜 주는 수평전극(31b)으로 구성된다. 이때, 상기 화소전극(31)은 제1 보호막(23)과 제2 보호막(27) 내에 형성된 드레인 콘택홀 (29)을 통해 상기 드레인전극(21b)과 전기적으로 연결된다.

이때, 도 2에 도시된 바와 같이, 상기 화소전극(31)을 구성하는 수평전극 (31b)은 상기 게이트배선(13)과 오버랩되어 배치된다.

또한, 상기 화소전극(31)의 상하부 수평전극(31b)은 동일 전압을 형성하기 위해 모두 폐쇄형으로 형성되어 있다.

상기 구성으로 이루어진 종래의 액정표시장치는, 데이터 신호가 박막트랜지스터(T)를 거쳐 수직전극(31a)과 수평전극(31b)으로 이루어진 화소전극(31)에 공급되면, 공통전압이 공급된 공통전극(25)이 프린지 필드(fringe field)를 형성하여 박막트랜지스터 기판인 상기 기판(11)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다.

이렇게 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

그러나, 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치에 따르면, 도 2에서와 같이, 상기 화소전극(31)의 상, 하부 수평전극(31b)이 동일 전압을 형성하기 위해 모두 폐쇄형으로 형성되어 있어, 화소전극의 상부에 위치하는 가장자리부 폐쇄형 수평전극부의 동일 전계에 의한 왜곡 현상으로 디스클리네이션 (disclination)이 발생하며, 이로 인해 가장자리부의 투과율 저하가 발생하게 된다.

이에 본 발명은 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 게이트배선과 오버랩되는 화소전극의 수평전극부를 제거하여 수직전극부들의 상단을 분리시켜 화소전극의 수직전극부들 간의 동일한 전계에 의한 디스클리네이션 (disclination)을 방지함으로써 투과율을 향상시킬 수 있는 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판은, 기판의 일면에 일 방향으로 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선; 상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 기판 전면에 형성된 제1 패시베이션막; 상기 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극; 상기 공통전극을 포함한 제1 패시베이션막 상부에 형성된 제2 패시베이션막; 및 상기 제2 패시베이션막 상부에 형성되고, 상기 공통전극의 개구부를 통해 상기 박막트랜스터와 전기적으로 접속되며, 서로 이격되어 일단이 분리된 다수의 수직전극부들로 구성된 화소전극;을 포함하여 구성되는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 제조방법은, 기판의 일면에 일 방향으로 게이트 배선을 형성하는 단계; 상기 게이트 배선을 포함한 기판 전면에 게이트절연막, 액티브층, 소스전극 및 드레인전극으로 구성된 박막트랜지스터와 함께 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 차례로 형성하는 단계; 상기 박막트랜지스터를 포함한 기판 전면에 제1 패시베이션막을 형성하는 단계; 상기 화소영역 전면에 위치하는 상기 제1 패시베이션막 상부에 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극을 형성하는 단계; 상기 공통전극을 포함한 제1 패시베이션막 상부에 제2 패시베이션막을 형성하는 단계; 상기 제2 패시베이션막과 그 하부의 제1 패시베이션막 내에 상기 공통전극의 개구부를 통해 상기 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및 상기 제2 패시베이션막 상부에 상기 공통전극의 개구부를 통해 상기 박막트랜스터와 전기적으로 접속되며, 서로 이격되어 일단이 분리된 다수의 수직전극부들로 구성된 화소전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.

본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면 다음과 같은 효과들이 있다.

본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 게이트배선과 오버랩되는 화소전극의 수평전극부를 제거하여 수직전극부들의 상단을 분리시켜 화소전극의 수직전극부들 간의 동일 전계에 의한 디스클리네이션 (disclination)을 방지함으로써 투과율을 향상시킬 수 있다.

따라서, 본 발명은 수직전극부들의 상단을 분리시켜 화소전극의 수직전극부들 간의 동일 전계에 의한 디스클리네이션(disclination)을 방지함으로써 투과율을 향상시킬 수 있으므로, 소비전력을 감소시킬 수 있다.

도 1은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 2는 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도로서, 게이트배선과 오버랩되는 화소전극의 수평전극 부분을 확대 도시한 평면도이다.
도 3은 종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도로서, 박막트랜지스터의 드레인전극과 전기적으로 접속되는 화소전극의 수평전극부 부분을 확대 도시한 평면도이다.
도 4는 도 1의 Ⅳ-Ⅳ선에 따른 단면도로서, 종래기술에 따른 에프에프에스 (FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
도 5는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.
도 6은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도로서, 게이트배선과 오버랩되는 화소전극의 수평전극부 부분을 확대 도시한 평면도이다.
도 7은 도 5의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명에 따른 에프에프에스 (FFS) 방식 액정표시장치용 어레이기판의 단면도이다.
도 8a 내지 8p는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 9는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 게이트배선과 오버랩되는 화소전극의 수평전극부의 유무에 따른 종래기술과 본 발명의 투과율을 비교한 도면이다.

이하, 본 발명의 바람직한 실시 예에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 5는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도이다.

도 6은 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판의 평면도로서, 게이트배선과 오버랩되는 화소전극의 수평전극부 부분을 확대 도시한 평면도이다.

도 7은 도 5의 Ⅶ-Ⅶ선에 따른 단면도로서, 본 발명에 따른 에프에프에스 (FFS) 방식 액정표시장치용 어레이기판의 단면도이다.

본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 5 내지 7에 도시된 바와 같이, 투명한 기판(101)의 일면에 일 방향으로 형성된 게이트 배선(103a)과; 상기 게이트 배선(103a)과 교차하여 화소영역을 정의하는 데이터배선(113a)과; 상기 게이트배선(103a)과 데이터배선(113a)의 교차 지점에 형성된 박막트랜지스터(T)와; 상기 박막트랜지스터(T)를 포함한 기판 전면에 형성된 제1 패시베이션막(119)과; 상기 기판 전면에 형성되고, 상기 박막트랜지스터(T)의 일부분을 노출시키는 개구부(미도시)를 구비한 공통전극(121a)과; 상기 공통전극(121a)을 포함한 제1 패시베이션막(119) 상부에 형성된 제2 패시베이션막(125)과; 상기 제2 패시베이션막(125) 상부에 형성되어 상기 공통전극(121a)의 개구부를 통해 상기 박막트랜스터(T)와 전기적으로 접속된 화소전극(131)을 포함하여 구성된다.

여기서, 상기 게이트배선(103a) 및 데이터배선(113a)이 교차하여 이루는 화소영역을 포함한 기판(101)의 전면에 대면적의 투명한 공통전극(121a)이 배치되어 있다.

또한, 상기 공통전극(121a)은 상기 화소전극(131)과 상기 드레인전극(111c)을 전기적으로 접속시켜 주는 드레인 콘택홀(129) 형성부분을 제외한 화소영역 전면에 형성되어 있다. 즉, 상기 공통전극(121a)의 개구부(미도시)는 상기 드레인 콘택홀(129) 형성부분과 오버랩되는 지역에 형성되어 있다. 이때, 상기 공통전극 (121a)은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 픽셀(pixel)에 공급한다.

그리고, 상기 화소전극(31)은 핑거(finger) 형태의 다수의 수직전극(131a)과, 이들 수직전극(131b)의 일단을 연결시켜 주는 수평전극(131b)으로 구성된다. 이때, 상기 수직전극(131b)들은 서로 일정간격 이격되어 배치되어 있으며, 상기 수평전극(131b)은 상기 수직전극(131a)들의 일단, 즉 상기 드레인전극(111c)과 전기적으로 접속되는 부분을 의미한다. 상기 핑거 형태의 수직전극(131a)들의 끝단부는 전극의 각도와 같거나, 일정 부분은 전극의 각도와 다르게 꺾여 있도록 형성될 수도 있다.

또한, 도 6에 도시된 바와 같이, 상기 서로 이격된 수직전극(131b)들의 타단은 서로 분리되어 있는 상태로 상기 게이트배선(103a)과 오버랩되어 있다.

상기 화소전극(131)은 제1 패시베이션막(119)과 제2 패시베이션막 (123) 내에 형성된 드레인 콘택홀(129)을 통해 상기 드레인전극(111c)과 전기적으로 연결된다.

이렇게 하여, 상기 박막트랜지스터(T)를 통해 제1 및 2 화소전극(131a, 131b)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(121a)이 프린지 필드(fringe field)를 형성하여 박막트랜지스터 기판인 기판(101)과 칼라필터기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.

상기 구성으로 이루어지는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조방법에 대해 도 8a 내지 도 8p를 참조하여 설명하면 다음과 같다.

도 8a 내지 8p는 본 발명에 따른 에프에프에스(FFS)(AH-IPS) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.

도 8a에 도시된 바와 같이, 투명한 기판(101) 상에 스위칭 영역을 포함하는 다수의 화소영역이 정의하고, 상기 투명한 기판(101) 상에 불투명한 제1 도전 금속층(103)을 스퍼터링 방법에 의해 증착한다. 이때, 상기 제1 도전 금속층(103) 형성 타겟 물질로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄 (Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.

그 다음, 도면에는 도시하지 않았지만, 상기 제1 도전 금속층(103) 상부에 제1 감광막(미도시)을 도포한 후, 노광마스크를 이용한 포토리소그래피 공정기술을 통해 상기 제1 감광막(미도시)을 노광 및 현상하여 제1 감광막패턴(104)을 형성한다.

이어서, 도 8b에 도시된 바와 같이, 상기 제1 감광막패턴(104)를 차단막으로 상기 제1 도전 금속층(103)을 선택적으로 식각하여 게이트배선(103a)과 함께 이 게이트배선(미도시, 도 3의 103a 참조)으로부터 돌출된 게이트전극(103b)을 동시에 형성한다.

그 다음, 도 8c에 도시된 바와 같이, 상기 제1 감광막패턴(104)을 제거한 후, 상기 게이트배선(103a)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO₂)으로 이루어진 게이트절연막(105)을 형성하고, 상기 게이트절연막(105) 상에 비정질실리콘층(a-Si:H)(107)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(109) 및 불투명한 제2 도전 금속층(113)를 차례로 적층한다. 이때, 상기 비정질실리콘층(a-Si:H)(107)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (109)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착하고, 상기 제2 도전 금속층(111)은 스퍼터링 방법으로 증착한다. 여기서는, 상기 증착 방법으로 화학기상 증착법, 스퍼터링 방법에 대해서만 기재하고 있지만, 필요에 따라서는 기타 다른 증착 방법을 사용할 수도 있다. 이때, 상기 제2 도전 금속층(111) 형성 타겟 물질로는, 알루미늄 (Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.

이어서, 도 8d에 도시된 바와 같이, 상기 제2 도전 금속층(111) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제2 감광막(113)을 형성한다.

그 다음, 광차단부(115a)와 반투과부(115b) 및 투과부(115c)로 이루어진 회절마스크(113)를 이용하여 상기 제2 감광막(113)에 노광 공정을 진행한다. 이때, 상기 회절마스크(115)의 광차단부(115a)는 소스 및 드레인전극 형성 지역과 대응하는 상기 제2 감광막(113) 상측에 위치하며, 상기 회절마스크(115)의 반투과부 (115b)는 박막트랜지스터의 채널 형성 지역과 대응하는 상기 제2 감광막(113) 상측에 위치한다. 또한, 상기 회절마스크(115) 이외에 광의 회절 효과를 이용하는 마스크, 예를 들어 하프톤 마스크(Half-ton mask) 또는 기타 다른 마스크를 사용할 수도 있다.

이어서, 도 8e에 도시된 바와 같이, 상기 노광 공정을 진행한 다음 현상공정을 통해 상기 제2 감광막(113)을 식각하여 소스 및 드레인전극 형성지역과 채널 형성지역에 대응하는 제2 감광막패턴(113a, 113b)을 형성한다. 이때, 상기 소스 및 드레인전극 형성지역의 제2 감광막패턴(113a)은 광이 투과되지 않은 상태이기 때문에 제2 감광막(113) 두께를 그대로 유지하고 있지만, 상기 채널 형성지역의 제2 감광막패턴(113b)은 광의 일부가 투과되어 일정 두께만큼 제거된다. 즉, 상기 채널 형성지역의 제2 감광막패턴(113b)은 상기 소스 및 드레인전극 형성지역(113a)보다 얇은 두께를 갖는다.

그 다음, 도 8f에 도시된 바와 같이, 상기 소스 및 드레인전극 형성지역 (113a)과 채널 형성지역(113b)을 마스크로 상기 제2 도전 금속층(111), 불순물이 포함된 비정질실리콘층(109) 및 비정질실리콘층(107)을 순차적으로 패터닝하여 상기 게이트배선(103a)과 수직되게 교차하는 데이터배선(111a)과, 상기 게이트전극 (103b)에 대응하는 게이트절연막(105) 상부에 액티브층(107a)과 오믹콘택층(109a)을 형성한다.

이어서, 8g에 도시된 바와 같이, 애싱(ashing) 공정을 통해 상기 채널 형성지역의 제2 감광막패턴(113b) 전부와 상기 소스 및 드레인전극 형성지역의 제2 감광막패턴(113a)의 두께 일부를 제거한다. 이때, 상기 채널영역 상부에 오버랩되는 제2 도전 금속층(111) 상면이 외부로 노출된다.

그 다음, 소스 및 드레인전극 형성지역과 대응하는 상기 두께 일부가 제거된 제2 감광막패턴(113a) 부위를 마스크로 상기 제2 도전 금속층(111)의 노출된 부분을 식각하여 상기 채널영역으로부터 서로 이격된 소스전극 (111b) 및 드레인전극 (111c)을 형성한다.

이어서, 상기 소스전극(111b) 및 드레인전극(111c) 사이에 노출된 오믹콘택층(109a)도 추가로 식각하여 서로 이격시킨다. 이때, 상기 식각된 오믹콘택층 (109a) 하부에 있는 액티브층(107a)에는 채널영역이 형성된다.

그 다음, 도 8h에 도시된 바와 같이, 잔류하는 상기 제3 감광막(113a)을 완전 제거한 다음, 기판 전면에 무기 절연물질 또는 유기 절연물질을 증착하여 제1 패시베이션막(119)을 형성한다.

이어서, 도 8i에 도시된 바와 같이, 상기 제1 패시베이션막(119) 상부에 투명 도전물질을 증착하여 제1 투명 도전물질층(121)을 형성한다. 이때, 상기 제1 투명 도전물질층(121) 형성 타겟 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다.

그 다음, 상기 제1 투명 도전물질층(121) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(123)을 형성한다.

이어서, 도 8j에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 통해 상기 제3 감광막(123)을 선택적으로 제거하여 제3 감광막패턴(123a)을 형성한다.

그 다음, 도 8k에 도시된 바와 같이, 제3 감광막패턴(123a)을 마스크로 상기 제1 투명 도전물질층(121)을 선택적으로 패터닝하여, 기판(101) 전면에 공통전극 (121a)을 형성한다. 이때, 상기 공통전극(121a)은 상기 게이트배선(103a) 및 데이터배선(111a)이 교차하여 이루는 화소영역을 포함한 기판(101)의 전면에 대면적으로 형성된다. 특히, 상기 공통전극(121a)은 후속 공정에서 형성될 화소전극(미도시, 도 8p의 131 참조)과 상기 드레인전극(111c)을 전기적으로 접속시켜 주는 드레인 콘택홀(미도시, 도 8m의 129 참조) 형성부분을 제외한 화소영역 전면에 형성되어 있다. 즉, 상기 공통전극(121a)의 개구부(미도시)는 상기 드레인 콘택홀 (129) 형성부분과 오버랩되는 지역에 형성되어 있다. 이때, 상기 공통전극(121a)은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 픽셀(pixel)에 공급한다.

이어서, 상기 제3 감광막패턴(123a)을 제거한 후, 상기 공통전극(121a)을 포함한 상기 제1 패시베이션막(119) 상부에 무기 절연물질 또는 유기 절연물질을 증착하여 제2 패시베이션막(125)을 형성한다.

그 다음, 상기 제2 패시베이션막(125) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제4 감광막(127)을 형성한다.

이어서, 도 8l에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 통해 상기 제4 감광막(127)을 선택적으로 제거하여 제4 감광막패턴(127a)을 형성한다.

그 다음, 도 8m에 도시된 바와 같이, 상기 제4 감광막패턴(127a)을 마스크로 상기 제2 패시베이션막(125) 및 그 하부의 제1 패시베이션막(119)을 순차적으로 식각하여 상기 드레인전극(113c)을 노출시키는 드레인 콘택홀(129)을 형성한다.

이어서, 도 8n에 도시된 바와 같이, 상기 제4 감광막패턴(127a)을 제거한 후, 상기 드레인 콘택홀(129)을 포함한 제2 패시베이션막(125) 상부에 제2 투명 도전물질층(131)을 스퍼터링 방법으로 증착한다. 이때, 상기 제2 투명 도전물질층 (131) 형성 타겟 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 그룹 중에서 선택된 어느 하나를 사용한다.

이어서, 상기 제2 투명 도전물질층(131) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제5 감광막(133)을 형성한다.

그 다음, 도 8o에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 통해 상기 제5 감광막(133)을 제거함으로써 제5 감광막패턴(133a)을 형성한다.

이어서, 도 8p에 도시된 바와 같이, 상기 제5 감광막패턴(133a)을 마스크로 상기 제2 투명 도전물질층(131)을 선택적으로 식각하여, 서로 이격된 핑거(finger) 형태인 다수의 수직전극(131a)과 함께 이들 수직전극(131a)의 일단, 예를 들어 상기 드레인전극(111c)과 전기적으로 접속되는 부위를 연결시켜 주는 수평전극(131b)으로 구성된 화소전극(131)을 형성한다. 이때, 상기 서로 이격된 수직전극(131b)들의 타단은 서로 분리되어 있는 상태로 상기 게이트배선(103a)과 오버랩되어 있다. 또한, 상기 핑거 형태의 수직전극(131a)들의 끝단부는 전극의 각도와 같거나, 일정 부분은 전극의 각도와 다르게 꺾여 있도록 형성될 수도 있다.

이렇게, 상기 서로 이격된 수직전극(131b)들의 타단은 서로 분리되어 있는 상태로 상기 게이트배선(103a)과 오버랩되도록 형성함으로써, 기존에 발생하였던 디스클리네이션(disclination) 영역이 제거되어 투과율이 향상되고, 그로 인해 소비 전력을 감소시킬 수 있게 된다.

또한, 상기 서로 이격된 핑거(finger) 형태인 다수의 수직전극(131a)과 수평전극(131b)으로 구성된 화소전극(131)은 상기 공통전극(121a)의 개구부(미도시)를 통해 상기 박막트랜지스터(T)의 드레인전극(111c)와 전기적으로 접속된다.

따라서, 상기 다수의 수직전극(131a)과 수평전극(131b)으로 구성된 화소전극 (131)은 각 화소영역에서 제2 패시베이션막(125)을 사이에 두고 상기 공통전극 (121a)과 중첩되어 프린지 필드(fringe field)를 형성한다.

그 다음, 도면에는 도시하지 않았지만, 상기 제5 감광막패턴(133a)을 제거함으로써 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판 제조공정을 완료하게 된다.

이후에, 도면에는 도시하지 않았지만, 컬러필터 기판 제조공정과 함께 어레이기판과 컬러필터 기판 사이에 액정층을 충진하는 공정을 수행함으로써 본 발명에 따른 에프에프에스 방식 액정표시장치를 제조하게 된다.

한편, 도 9는 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판에 있어서, 게이트배선과 오버랩되는 화소전극의 수평전극부의 유무에 따른 종래기술과 본 발명의 투과율을 비교한 도면이다.

도 9를 참조하면, 종래기술의 경우, 다수의 수직전극의 일단을 연결시켜 주는 수평전극이 게이트배선과 오버랩되게 배치됨으로 인하여, 수평전극과 수직전극의 가장자리부에서의 투과율이 약 0.1488 정도로 나타났지만, 본 발명의 경우에는 다수의 수직전극의 일단이 수평전극없이 독립되게 배치되어 게이트배선과 오버랩되게 배치됨으로 인하여, 수직전극의 가장자리부에서의 투과율이 약 0.1930 정도로 나타남을 알 수 있다.

따라서, 본 발명의 경우에, 기존에 비해 수직전극의 가장자리부에서 투과율이 약 29.7% 정도 상승하는 것을 알 수 있다.

또한, 하나의 픽셀을 기준으로 비교해 볼 때도, 기존에는 약 0.1327 정도로 나타났지만, 본 발명의 경우에는 약 0.1415 정도로 나타남을 알 수 있다.

따라서, 하나의 픽셀을 기준으로 비교해 볼 때, 본 발명의 경우에 기존에 비해 약 6% 이상 투과율이 높게 나타남을 알 수 있다.

이상에서와 같이, 본 발명에 따른 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 게이트배선과 오버랩되는 화소전극의 수평전극부를 제거하여 수직전극부들의 상단을 분리시켜 화소전극의 수직전극부들 간의 동일한 전계에 의한 디스클리네이션 (disclination)을 방지함으로써 투과율을 향상시킬 수 있다.

따라서, 본 발명은 수직전극부들의 상단을 분리시켜 화소전극의 수직전극부들 간의 동일한 전계에 의한 디스클리네이션 (disclination)을 방지함으로써 투과율을 향상시킬 수 있으므로, 소비전력을 감소시킬 수 있다.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.

따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.

101: 기판 103a: 게이트배선
103b: 게이트전극 105: 게이트절연막
107a: 액티브층 109a: 오믹콘택층
111a: 데이터배선 111b: 소스전극
111c: 드레인전극 115: 회절마스크
119: 제1 패시베이션막 121a: 공통전극
125: 제2 패시베이션막 129: 드레인콘택홀
131: 화소전극 131a: 수직전극
131b: 수평전극

Claims

기판의 일면에 일 방향으로 형성된 게이트 배선;
상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선;
상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터;
상기 박막트랜지스터를 포함한 기판 전면에 형성된 제1 패시베이션막;
상기 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극;
상기 공통전극을 포함한 제1 패시베이션막 상부에 형성된 제2 패시베이션막; 및
상기 제2 패시베이션막 상부에 형성되고, 상기 공통전극의 개구부를 통해 상기 박막트랜스터와 전기적으로 접속되며, 서로 이격되어 일단이 분리된 다수의 수직전극부들로 구성된 화소전극;을 포함하여 구성되는 액정표시장치용 어레이기판.
제1 항에 있어서, 상기 화소전극의 수직전극들의 일단은 서로 분리되어 상기 게이트배선과 오버랩되어 있는 것을 특징으로 하는 액정표시장치용 어레이기판.
제1 항에 있어서, 상기 화소전극의 타단은 수평전극에 의해 연결되어 있는 것을 특징으로 하는 액정표시장치용 어레이기판.
제3 항에 있어서, 상기 화소전극의 수평전극은 상기 드레인전극과 전기적으로 접속된 것을 특징으로 하는 액정표시장치용 어레이기판.
제1 항에 있어서, 상기 화소전극의 수직전극(131a)들의 끝단부는 전극의 각도와 같거나, 일정 부분은 전극의 각도와 다르게 꺾여 있도록 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
기판의 일면에 일 방향으로 게이트 배선을 형성하는 단계;
상기 게이트 배선을 포함한 기판 전면에 게이트절연막, 액티브층, 소스전극 및 드레인전극으로 구성된 박막트랜지스터와 함께 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 차례로 형성하는 단계;
상기 박막트랜지스터를 포함한 기판 전면에 제1 패시베이션막을 형성하는 단계;
상기 화소영역 전면에 위치하는 상기 제1 패시베이션막 상부에 상기 박막트랜지스터를 노출시키는 개구부를 구비한 공통전극을 형성하는 단계;
상기 공통전극을 포함한 제1 패시베이션막 상부에 제2 패시베이션막을 형성하는 단계;
상기 제2 패시베이션막과 그 하부의 제1 패시베이션막 내에 상기 공통전극의 개구부를 통해 상기 드레인전극을 노출시키는 드레인 콘택홀을 형성하는 단계; 및
상기 제2 패시베이션막 상부에 상기 공통전극의 개구부를 통해 상기 박막트랜스터와 전기적으로 접속되며, 서로 이격되어 일단이 분리된 다수의 수직전극부들로 구성된 화소전극을 형성하는 단계;를 포함하여 구성되는 액정표시장치용 어레이기판 제조방법.
제6 항에 있어서, 상기 화소전극의 수직전극들의 일단은 서로 분리되어 상기 게이트배선과 오버랩되어 있는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
제6 항에 있어서, 상기 화소전극의 타단은 수평전극에 의해 연결되어 있는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
제8 항에 있어서, 상기 화소전극의 수평전극은 상기 드레인전극과 전기적으로 접속된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
제6 항에 있어서, 상기 화소전극의 수직전극(131a)들의 끝단부는 전극의 각도와 같거나, 일정 부분은 전극의 각도와 다르게 꺾여 있도록 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.