KR20130048844A - Light emitting diode and method for fabricating the same - Google Patents

Light emitting diode and method for fabricating the same Download PDF

Info

Publication number
KR20130048844A
KR20130048844A KR1020110113718A KR20110113718A KR20130048844A KR 20130048844 A KR20130048844 A KR 20130048844A KR 1020110113718 A KR1020110113718 A KR 1020110113718A KR 20110113718 A KR20110113718 A KR 20110113718A KR 20130048844 A KR20130048844 A KR 20130048844A
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
bowing
grown
Prior art date
Application number
KR1020110113718A
Other languages
Korean (ko)
Inventor
한창석
김화목
최승규
곽우철
안순호
김재헌
유시훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110113718A priority Critical patent/KR20130048844A/en
Priority to PCT/KR2012/009092 priority patent/WO2013066057A1/en
Publication of KR20130048844A publication Critical patent/KR20130048844A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting diode and a method for fabricating the same are provided to minimize a bowing phenomenon in a process for growing an epitaxial layer and the generation of the inner defect of the epitaxial layer. CONSTITUTION: A first n-type semiconductor layer(222) is grown on a sapphire substrate(100). A bowing prevention layer(232) is grown on the first n-type semiconductor layer. A defect diffusion prevention layer(234) is grown on the bowing prevention layer. A second n-type semiconductor layer(224) is grown on the defect diffusion prevention layer. An active layer(250) and a p-type semiconductor layer(270) are grown on the second n-type semiconductor layer.

Description

발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME

본 발명은 발광 다이오드 및 그 제조 방법에 관한 것이다.
The present invention relates to a light emitting diode and a method of manufacturing the same.

발광 다이오드는 기본적으로 p형 반도체와 n형 반도체의 접합인 PN 접합 다이오드이다.The light emitting diode is basically a PN junction diode which is a junction between a p-type semiconductor and an n-type semiconductor.

상기 발광 다이오드는 p형 반도체와 n형 반도체를 접합한 뒤, 상기 p형 반도체와 n형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 p형 반도체의 정공은 상기 n형 반도체 쪽으로 이동하고, 이와는 반대로 상기 n형 반도체의 전자는 상기 p형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.When the light emitting diode is bonded to a p-type semiconductor and an n-type semiconductor, a current is applied by applying a voltage to the p-type semiconductor and the n-type semiconductor, holes of the p-type semiconductor move toward the n-type semiconductor, and In contrast, electrons of the n-type semiconductor move toward the p-type semiconductor, and the electrons and holes move to the PN junction.

상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 광의 형태로 방출된다.The electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band. At this time, the energy difference corresponding to the height difference, that is, the energy difference, of the conduction band and the home appliance is emitted, and the energy is emitted in the form of light.

이러한 발광 다이오드는 광을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.Such a light emitting diode is a semiconductor device that emits light and has characteristics such as eco-friendliness, low voltage, long lifespan, and low cost. In the past, light emitting diodes have been widely applied to simple information display such as display lamps and numbers. In particular, with the development of information display technology and semiconductor technology, it has been used in various fields such as display fields, automobile headlamps and projectors.

이러한 발광 다이오드는 사파이어 기판 상에 p형 반도체층, 활성층 및 n형 반도체층을 포함하는 에피층을 성장시켜 제조될 수 있다.Such a light emitting diode may be manufactured by growing an epitaxial layer including a p-type semiconductor layer, an active layer, and an n-type semiconductor layer on a sapphire substrate.

이때, 상기 사파이어 기판 상에 상기 에피층을 성장시키는 방법은 상기 사파이어 기판을 MOCVD와 같은 성장 장치 내에 장입하고, 상기 사파이어 기판을 고온으로 가열한 후, 상기 에피층의 성장에 필요한 가스들을 주입하여 성장시킨다.In this case, the method of growing the epitaxial layer on the sapphire substrate is charged by charging the sapphire substrate in a growth apparatus such as MOCVD, heating the sapphire substrate to a high temperature, and then injecting gases required for growth of the epitaxial layer. Let's do it.

그리고 상기 에피층의 성장이 완료되면, 상기 사파이어 기판을 냉각한 후, 외부로 인출한다.When the growth of the epi layer is completed, the sapphire substrate is cooled and then drawn out.

이때, 상기 사파이어 기판은 상기 에피층과의 격자 상수 차이 및 높은 성장 온도 등에 의해 상기 에피층을 성장한 후 냉각하게 되면 상기 사파이어 기판이 휘어지는 보잉(bowing) 현상이 발생하는 문제가 있었다.In this case, the sapphire substrate has a problem in that bowing occurs when the epi layer is cooled after growing the epi layer by a lattice constant difference with the epi layer and a high growth temperature.

상기 보잉 현상을 해결하기 위해 종래에는 상기 성장 기판의 두께를 두껍게 하거나, 상기 에피층을 성장하는 도중 AlN층 또는 AlGaN층을 형성하였다.In order to solve the bowing phenomenon, conventionally, an AlN layer or an AlGaN layer was formed while the thickness of the growth substrate was thickened or the epitaxial layer was grown.

그러나 상기 성장 기판의 두께를 두껍게 하는 것은 제조 단가를 상승시키는 문제를 유발하였고, 상기 AlN층 또는 AlGaN층은 상기 에피층을 이루는 물질인 GaN과의 격자 상수가 커 상기 에피층 내에 내부 결합을 초래하는 문제점을 발생시켰다.
However, increasing the thickness of the growth substrate causes a problem of increasing the manufacturing cost, and the AlN layer or AlGaN layer has a large lattice constant with GaN, which is a material of the epi layer, causing internal bonding in the epi layer. It caused a problem.

본 발명의 목적은 사파이어 기판 상에 에피층을 성장함에 있어 보잉 현상을 최소화하면서도 상기 에피층 내에 내부 결합의 발생이 최소화된 발광 다이오드 및 그 제조 방법을 제공하는 것이다.
Disclosure of Invention It is an object of the present invention to provide a light emitting diode and a method of manufacturing the same, which minimize the occurrence of internal bonding in the epi layer while minimizing a bowing phenomenon in growing an epi layer on a sapphire substrate.

상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 사파이어 기판을 준비하는 단계; 상기 사파이어 기판의 일측 표면 상에 제1 n형 반도체층을 성장시키는 단계; 상기 제1 n형 반도체층 상에 AlxIn1 -xN(이때, x > 0.82)을 포함하는 보잉 방지층을 성장시키는 단계; 상기 보잉 방지층 상에 제2 n형 반도체층을 성장시키는 단계; 및 상기 제2 n형 반도체층 상에 활성층 및 p형 반도체층을 성장시키는 단계;를 포함하는 발광 다이오드 제조 방법이 제공된다.In order to achieve the above object, according to an aspect of the present invention, preparing a sapphire substrate; Growing a first n-type semiconductor layer on one surface of the sapphire substrate; Growing an anti-bowing layer including Al x In 1 -x N (where x> 0.82) on the first n-type semiconductor layer; Growing a second n-type semiconductor layer on the anti-bowing layer; And growing an active layer and a p-type semiconductor layer on the second n-type semiconductor layer.

상기 발광 다이오드 제조 방법은 상기 제2 n형 반도체층을 성장하기 전에, 상기 보잉 방지층 상에 AlxIn1 - xN(이때, x = 0.82)을 포함하는 결함 확산 방지층을 성장시키는 단계를 더 포함할 수 있다.The method of manufacturing a light emitting diode further includes growing a defect diffusion prevention layer including Al x In 1 - x N (where x = 0.82) on the anti-bowing layer before growing the second n-type semiconductor layer. can do.

상기 보잉 방지층의 성장은 상기 제1 n형 반도체층의 성장 온도에서 상기 결함 확산 방지층의 성장 온도로 냉각하는 동안 이루어질 수 있다.The growth of the anti-boeing layer may be performed while cooling from the growth temperature of the first n-type semiconductor layer to the growth temperature of the defect diffusion prevention layer.

상기 결함 확산 방지층의 성장 온도는 740 내지 840℃일 수 있다.The growth temperature of the defect diffusion prevention layer may be 740 to 840 ° C.

상기 보잉 방지층과 결함 확산 방지층은 N을 포함하는 소스 가스, TMIn(Trimethyl Indium)을 포함하는 소스 가스 및 TMAl(Trimethyl Aluminium)을 포함하는 소스 가스를 공급하여 성장시키되, 상기 TMIn을 포함하는 소스 가스 및 TMAl을 포함하는 소스 가스는 각각 130 내지 230μmol 및 15 내지 25μmol을 공급할 수 있다.The anti-boeing layer and the defect diffusion prevention layer may be grown by supplying a source gas including N, a source gas including TMIn (Trimethyl Indium), and a source gas including TMAl (Trimethyl Aluminum), but including the TMIn. The source gas containing TMAl can supply 130-230 μmol and 15-25 μmol, respectively.

상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 사파이어 기판; 상기 사파이어 기판의 일측 표면 상에 구비된 제1 n형 반도체층; 상기 제1 n형 반도체층 상에 구비되며, AlxIn1 -xN(이때, x > 0.82)을 포함하는 보잉 방지층; 상기 보잉 방지층 상에 구비된 제2 n형 반도체층; 및 상기 제2 n형 반도체층 상에 구비된 활성층 및 p형 반도체층;을 포함하는 발광 다이오드가 제공된다.In order to achieve the above object, according to another aspect of the present invention, a sapphire substrate; A first n-type semiconductor layer provided on one surface of the sapphire substrate; An anti-bowing layer provided on the first n-type semiconductor layer and including Al x In 1 -x N (where x>0.82); A second n-type semiconductor layer provided on the anti-bowing layer; And an active layer and a p-type semiconductor layer provided on the second n-type semiconductor layer.

상기 발광 다이오드는 상기 제2 n형 반도체층과 보잉 방지층 사이에, AlxIn1 -xN(이때, x = 0.82)을 포함하는 결함 확산 방지층을 더 포함할 수 있다.The light emitting diode may further include a defect diffusion prevention layer including Al x In 1 -x N (where x = 0.82) between the second n-type semiconductor layer and the anti-bowing layer.

상기 보잉 방지층은 10 내지 30Å의 두께로 구비될 수 있다.
The anti-bowing layer may be provided with a thickness of 10 to 30Å.

본 발명에 의하면, 사파이어 기판 상에 에피층을 성장함에 있어 보잉 현상을 최소화하면서도 상기 에피층 내에 내부 결합의 발생이 최소화된 발광 다이오드 및 그 제조 방법을 제공하는 효과가 있다.
According to the present invention, the growth of the epitaxial layer on the sapphire substrate has the effect of providing a light emitting diode and a method of manufacturing the same to minimize the occurrence of internal bonding in the epitaxial layer while minimizing the bowing phenomenon.

도 1은 본 발명의 일 실시 예에 따른 발광 다이오드의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 소자를 보여주는 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 발광 다이오드 소자를 보여주는 단면도이다.1 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view showing a light emitting diode device according to an embodiment of the present invention.
3 is a cross-sectional view showing a light emitting diode device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 발광 다이오드의 단면도이다.1 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention.

이하, 도 1을 참조하여 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing a light emitting diode according to an embodiment of the present invention will be described with reference to FIG. 1.

우선, 성장 기판(100)을 준비한다.First, the growth substrate 100 is prepared.

상기 성장 기판(100)은 이후 설명되는 에피층을 성장시킬 수 있는 어떠한 기판, 즉, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있으나, 바람직하게는 상기 성장 기판(100)은 사파이어 기판일 수 있다.The growth substrate 100 may be any substrate capable of growing an epi layer to be described later, that is, a sapphire substrate, a silicon carbide substrate, a silicon substrate, or the like, but preferably, the growth substrate 100 may be a sapphire substrate. .

이때, 상기 에피층은 버퍼층(210), 제1 n형 반도체층(222), 제2 n형 반도체층(224), 보잉 방지층(232), 결함 확산 방지층(234), 초격자층(240), 활성층(250), 전자 브로킹층(260) 및 p형 반도체층(270)을 포함할 수 있다.In this case, the epi layer may include a buffer layer 210, a first n-type semiconductor layer 222, a second n-type semiconductor layer 224, an anti-bowing layer 232, a defect diffusion prevention layer 234, and a superlattice layer 240. , An active layer 250, an electron blocking layer 260, and a p-type semiconductor layer 270.

이어서, 상기 성장 기판(100) 상에 버퍼층(210)을 성장시킬 수 있다.Subsequently, the buffer layer 210 may be grown on the growth substrate 100.

상기 버퍼층(210)은 상기 성장 기판(100)과 이후 설명되는 제1 n형 반도체층(222) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(210)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다. 상기 버퍼층(미도시)은 AlN으로 이루어질 수 있다. 이때, 상기 버퍼층(210)은 생략될 수 있다.The buffer layer 210 may be provided to mitigate lattice mismatch between the growth substrate 100 and the first n-type semiconductor layer 222 described later. In addition, the buffer layer 210 may be formed of a single layer or a plurality of layers, and when formed of a plurality of layers, the buffer layer 210 may be formed of a low temperature buffer layer and a high temperature buffer layer. The buffer layer (not shown) may be made of AlN. In this case, the buffer layer 210 may be omitted.

이어서, 상기 버퍼층(210) 상에 제1 n형 반도체층(222)을 성장시킬 수 있다.Subsequently, the first n-type semiconductor layer 222 may be grown on the buffer layer 210.

상기 제1 n형 반도체층(222)은 n형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다.The first n-type semiconductor layer 222 may be a III-N-based compound semiconductor doped with n-type impurities, for example, an (Al, Ga, In) N-based Group III nitride semiconductor layer.

상기 제1 n형 반도체층(222)은 n형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있고, 알루미늄이 도핑된 N-GaN층인 N-AlGaN층일 수 있다. 상기 n형 불순물은 Si일 수 있다. 또한, 상기 제1 n형 반도체층(222)은 단일층 또는 다중층, 예컨대, 상기 제1 n형 반도체층(222)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.The first n-type semiconductor layer 222 may be a GaN layer doped with n-type impurities, that is, an N-GaN layer, or an N-AlGaN layer that is an N-GaN layer doped with aluminum. The n-type impurity may be Si. In addition, when the first n-type semiconductor layer 222 is formed of a single layer or multiple layers, for example, the first n-type semiconductor layer 222 is formed of multiple layers, the first n-type semiconductor layer 222 may have a superlattice structure.

이어서, 상기 제1 n형 반도체층(222) 상에 보잉 방지층(232)을 성장시킬 수 있다.Subsequently, the anti-bowing layer 232 may be grown on the first n-type semiconductor layer 222.

이때, 상기 보잉 방지층(232)은 AlxIn1 -xN(이때, x > 0.82)을 포함하여 이루어질 수 있다. 상기 보잉 방지층(232)은 10 내지 30Å의 두께로 성장될 수 있다.In this case, the anti-boeing layer 232 may include Al x In 1 -x N (where x> 0.82). The anti-boeing layer 232 may be grown to a thickness of 10 to 30 kPa.

이어서, 상기 보잉 방지층(232) 상에 결함 확산 방지층(234)을 성장시킬 수 있다. 이때, 상기 결함 확산 방지층(234)은 필요에 따라 생략될 수 있다.Subsequently, the defect diffusion prevention layer 234 may be grown on the anti-bowing layer 232. In this case, the defect diffusion prevention layer 234 may be omitted as necessary.

상기 결함 확산 방지층(234)은 AlxIn1 - xN(이때, x = 0.82)을 포함하여 이루어질 수 있다. The defect diffusion prevention layer 234 may include Al x In 1 - x N (where x = 0.82).

이어서, 상기 결함 확산 방지층(234) 상에 제2 n형 반도체층(224)을 성장시킬 수 있다.Subsequently, the second n-type semiconductor layer 224 may be grown on the defect diffusion prevention layer 234.

상기 제2 n형 반도체층(224)은 상기 제1 n형 반도체층(222)과 동일하게 성장될 수 있으므로 자세한 설명은 생략한다.Since the second n-type semiconductor layer 224 may be grown in the same manner as the first n-type semiconductor layer 222, a detailed description thereof will be omitted.

상기에서 상술한 바와 같이 상기 보잉 방지층(232)은 n형 반도체층(222, 224)의 중간에 성장되는 것이 바람직하다.As described above, the anti-boeing layer 232 is preferably grown in the middle of the n-type semiconductor layers 222 and 224.

상기 보잉 방지층(232)은 상기에서 상술한 바와 같이 사파이어 기판 등과 같은 성장 기판, 특히, 그 직경이 4인치 이상인 대구경의 성장 기판 상에 에피층(특히, 상기 n형 반도체층(222, 224)의 경우, 원활한 불순물 도핑 등을 위해 고온에서 성장시킴)을 고온에서 성장시키게 되면, 상기 사파이어 기판 등과 같은 성장 기판과 에피층 사이의 격자 상수 차이 또는 높은 성장 온도 등에 의해 상기 사파이어 기판 등과 같은 성장 기판이 휘어지는 현상인 보잉 현상이 발생하게 되는데, 상기 보잉 방지층(323)은 이러한 사파이어 기판 등과 같은 성장 기판, 특히, 그 직경이 4인치 이상인 대구경의 성장 기판의 보잉 현상을 완화시켜 최소화할 수 있다.As described above, the anti-bowing layer 232 may be formed on an epitaxial layer (e.g., the n-type semiconductor layers 222 and 224) on a growth substrate such as a sapphire substrate or the like, particularly, a large diameter growth substrate having a diameter of 4 inches or more. In the case of growing at a high temperature for smooth impurity doping, etc.), the growth substrate such as the sapphire substrate or the like may be bent due to a lattice constant difference or a high growth temperature between the growth substrate such as the sapphire substrate and the epi layer. The boeing phenomenon, which is a phenomenon, is generated. The anti-boeing layer 323 may minimize and minimize the boeing of a growth substrate such as a sapphire substrate, particularly, a large diameter growth substrate having a diameter of 4 inches or more.

이는 상기 보잉 방지층(232)은 격자 상수가 크기 때문일 뿐만 아니라, 상기 보잉 방지층(232)은 상기 n형 반도체층(222,224)을 성장시키는 성장 온도보다 낮은 성장 온도에서 성장하기 때문에 상기 보잉 현상을 완화시켜 최소화할 수 있다.This is not only because the anti-boeing layer 232 has a large lattice constant, but also the anti-boeing layer 232 is grown at a growth temperature lower than the growth temperature at which the n-type semiconductor layers 222 and 224 are grown, thereby alleviating the bowing phenomenon. It can be minimized.

이때, 상기 보잉 방지층(232)은 보잉 현상을 최소화하기 위해 격자 상수가 큰 물질, 즉, AlxIn1 -xN(이때, x > 0.82)을 포함하는 물질로 성장시킴으로써 상기 보잉 방지층(232)과 n형 반도체층(222,224) 사이에는 격자 상수의 차이가 있으므로 인해, 상기 보잉 방지층(232) 상에 상기 제2 n형 반도체층(224)을 바로 성장시키면, 상기 제2 n형 반도체층(224) 내에는 많은 결함이 발생하게 된다.In this case, the anti-boeing layer 232 is grown by a material having a large lattice constant, that is, Al x In 1 -x N (where x> 0.82), in order to minimize the bowing phenomenon. Due to the difference in lattice constant between the n-type semiconductor layers 222 and 224, when the second n-type semiconductor layer 224 is directly grown on the anti-bowing layer 232, the second n-type semiconductor layer 224 is grown. Many defects are generated in).

이때, 상기 제2 n형 반도체층(224) 내의 이러한 결함은 상기 보잉 방지층(232)과 동일한 물질로 이루어지되, 조성이 다른 상기 결함 확산 방지층(234)을 상기 보잉 방지층(232) 상, 즉, 상기 보잉 방지층(232)과 제2 n형 반도체층(224) 사이에 성장시킴으로써 해결할 수 있다.In this case, the defect in the second n-type semiconductor layer 224 is made of the same material as the anti-boeing layer 232, but the defect diffusion preventing layer 234 having a different composition on the anti-boeing layer 232, that is, This can be solved by growing between the anti-bowing layer 232 and the second n-type semiconductor layer 224.

즉, 상기 결함 확산 방지층(234)은 상기 보잉 방지층(232)과 동일한 물질로 성장시키되, 상기 n형 반도체층(222,224)과 동일한 격자 상수로 가진 물질, 즉, AlxIn1-xN(이때, x=0.82)을 포함하는 물질로 성장시킴으로써 해결할 수 있다.That is, the defect diffusion preventing layer 234 is grown with the same material as the anti-boeing layer 232, but has the same lattice constant as the n-type semiconductor layers 222 and 224, that is, Al x In 1-x N (where , x = 0.82).

상기 제1 n형 반도체층(222), 보잉 방지층(232), 결함 확산 방지층(234) 및 제2 n형 반도체층(224)을 성장시키는 과정을 자세히 설명하면, 상기 제1 n형 반도체층(222)을 성장시킨 후, 성장 온도를 일정 온도로 낮추면서 상기 보잉 방지층(232)을 성장시키고, 일정 온도에서 상기 결함 확산 방지층(234)을 성장시킨 후, 다시 가열하여 성장 온도를 높인 후 상기 제2 n형 반도체층(224)을 성장시킨다.The process of growing the first n-type semiconductor layer 222, the anti-bowing layer 232, the defect diffusion prevention layer 234, and the second n-type semiconductor layer 224 will be described in detail. After growing 222, the anti-boeing layer 232 is grown while lowering the growth temperature to a predetermined temperature, the defect diffusion preventing layer 234 is grown at a predetermined temperature, and then heated again to increase the growth temperature, and then The 2 n-type semiconductor layer 224 is grown.

이때, 상기 결함 확산 방지층(234), 즉, AlxIn1 - xN(이때, x=0.82)을 포함하는 물질로 이루어진 층을 성장시키는 일정 온도는 740 내지 840℃의 온도 범위이고, 상기 제1 n형 반도체층(222) 및 제2 n형 반도체층(224)은 1000℃ 내외의 온도 범위에서 성장된다.At this time, the defect diffusion prevention layer 234, that is, a predetermined temperature for growing a layer made of a material containing Al x In 1 - x N (where x = 0.82) is a temperature range of 740 to 840 ℃, The 1 n-type semiconductor layer 222 and the second n-type semiconductor layer 224 are grown in a temperature range of about 1000 ℃.

그러므로 상기 보잉 방지층(232)과 결함 확산 방지층(234)은 상기 제1 n형 반도체층(222)을 성장시킨 후, N를 포함하는 소스 가스, TMIn(Trimethyl Indium)을 포함하는 소스 가스 및 TMAl(Trimethyl Aluminium)을 포함하는 소스 가스를 공급하고, 성장 온도를 낮추면서 상기 보잉 방지층(232)과 결함 확산 방지층(234)을 성장시키되, 상기 보잉 방지층(232)은 성장 온도가 낮아지는 동안 성장시키고, 상기 결함 확산 방지층(234)은 일정 온도를 유지하면서 성장시킨다.Therefore, after the growth of the first n-type semiconductor layer 222, the anti-boeing layer 232 and the defect diffusion prevention layer 234, the source gas containing N, the source gas containing TMIn (Trimethyl Indium) and TMAl ( Supplying a source gas containing Trimethyl Aluminum) and growing the anti-boeing layer 232 and the defect diffusion preventing layer 234 while lowering the growth temperature, wherein the anti-boeing layer 232 is grown while the growth temperature is lowered, The defect diffusion prevention layer 234 is grown while maintaining a constant temperature.

이때, 상기 TMIn을 포함하는 소스 가스는 130 내지 230μmol로 주입되고, 상기 TMAl을 포함하는 소스 가스는 각각 및 15 내지 25μmol을 주입하여 성장시킨다.At this time, the source gas containing the TMIn is injected to 130 to 230μmol, the source gas containing the TMAl is grown by injecting and 15 to 25μmol respectively.

상기 보잉 방지층(232)을 성장 온도를 낮추면서 성장시키는 이유는 상기 AlxIn1-xN은 상대적으로 높은 성장 온도에서 성장되면, 상대적으로 낮은 함량의 In을 포함하는 AlxIn1 - xN이 성장되고, 상대적으로 낮은 성장 온도에서 성장되면, 상대적으로 높은 함량의 In을 포함하는 AlxIn1 - xN이 성장되기 때문이다.The reason why the anti-boeing layer 232 is grown while lowering the growth temperature is that when Al x In 1-x N is grown at a relatively high growth temperature, Al x In 1 - x N containing a relatively low amount of In When the growth is growth at a relatively low growth temperature, Al x in 1 which includes in with a relatively high content - is because x N growth.

상기 In의 함량이 18% 보다 낮을 때의 AlxIn1 - xN을 포함하는 상기 보잉 방지층(232)은 격자 상수가 상기 n형 반도체층(222, 224) 보다 크고, 상기 In의 함량이 18%일 때의 AlxIn1 - xN을 포함하는 상기 결함 확산 방지층(234)은 격자 상수가 상기 n형 반도체층(222, 224)와 동일해진다.When the content of In is lower than 18%, the anti-boeing layer 232 including Al x In 1 - x N has a lattice constant greater than that of the n-type semiconductor layers 222 and 224, and the In content is 18. The defect diffusion prevention layer 234 including Al x In 1 - x N at% has a lattice constant equal to that of the n-type semiconductor layers 222 and 224.

이어서, 상기 제2 n형 반도체층(224) 상에 초격자층(240)을 성장시킬 수 있다. 상기 초격자층(240)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, InGaN층과 GaN층이 반복하여 적층된 구조일 수 있다.Subsequently, the superlattice layer 240 may be grown on the second n-type semiconductor layer 224. The superlattice layer 240 may be a structure in which a plurality of III-N-based compound semiconductors, for example, (Al, Ga, In) N semiconductor layers are stacked in multiple layers, for example, an InN layer and an InGaN layer are repeatedly stacked. The InGaN layer and the GaN layer may be repeatedly stacked.

상기 초격자층(240)은 이후 설명되는 상기 활성층(250)이 형성되기 전에 성장됨으로써 상기 활성층(250)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(250)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(250)의 결정성을 우수하게 하는 역할을 할 수 있다. 또한, 상기 초격자층(240)은 필요에 따라 생략될 수도 있다.The superlattice layer 240 is grown before the formation of the active layer 250, which will be described later, to prevent dislocations or defects from being transferred to the active layer 250, thereby preventing the transfer of the active layer 250. It may play a role of alleviating the formation of dislocations or defects, etc. and to improve the crystallinity of the active layer 250. In addition, the superlattice layer 240 may be omitted as necessary.

상기 초격자층(240) 상에 활성층(250)을 성장시킬 수 있다.The active layer 250 may be grown on the superlattice layer 240.

상기 활성층(250)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(250)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(250)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The active layer 250 may be formed of a III-N series compound semiconductor, for example, an (Al, Ga, In) N semiconductor layer, and the active layer 250 may be formed of a single layer or a plurality of layers, It can emit light. In addition, the active layer 250 may have a single quantum well structure including one well layer (not shown), or a multi quantum well having a structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked. It may be provided in a structure. In this case, the well layer (not shown) or the barrier layer (not shown) may be formed of a superlattice structure, respectively or both.

이어서, 상기 활성층(250) 상에 전자 브로킹층(260)을 성장시킬 수 있다.Subsequently, the electron blocking layer 260 may be grown on the active layer 250.

상기 전자 브로킹층(260)은 상기 활성층(250)과 이후 설명되는 p형 반도체층(270) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다.The electron breaking layer 260 may be provided between the active layer 250 and the p-type semiconductor layer 270 described later, and may be provided to increase recombination efficiency of electrons and holes, and have a relatively wide band gap. It may be provided with a material having.

상기 전자 브로킹층(260)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, 불순물이 도핑된 P-AlGaN층, 특히, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.The electron blocking layer 260 may be formed of a (Al, In, Ga) N-based group III nitride semiconductor, and may be formed of a P-AlGaN layer doped with impurities, particularly, a P-AlGaN layer doped with Mg. have.

이어서, 상기 전자 브로킹층(260) 상에 p형 반도체층(270)을 성장시킬 수 있다.Subsequently, the p-type semiconductor layer 270 may be grown on the electronic blocking layer 260.

상기 p형 반도체층(270)은 p형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 p형 반도체층(270)은 p형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 p형 반도체층(270)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 p형 반도체층(270)은 초격자 구조로 이루어질 수 있다.The p-type semiconductor layer 270 may be a III-N-based compound semiconductor doped with p-type impurities, such as (Al, In, Ga) N-based Group III nitride semiconductor. The p-type semiconductor layer 270 may be a GaN layer doped with p-type impurities, that is, a P-GaN layer. In addition, the p-type semiconductor layer 270 may be formed of a single layer or multiple layers. For example, the p-type semiconductor layer 270 may have a superlattice structure.

따라서, 본 발명의 일 실시 예에 따른 발광 다이오드는 사파이어 기판 등과 같은 성장 기판 상에 에피층을 성장, 특히, n형 반도체층을 성장시키는 과정 중에 보잉 현상을 완화시켜 최소화할 수 있는 보잉 방지층 및 보잉 방지층에서 발생되는 격자 결함의 전달 또는 확산을 방지하는 결함 확산 방지층을 성장시킴으로써, 상기 발광 다이오드가 성장된 상기 사파이어 기판은 보잉 현상이 완화되어 최소화됨으로 이후 설명되는 발광 다이오드 소자를 제조함에 있어 그 제조 수율을 높일 수 있을 뿐만 아니라 에피층 내, 특히 활성층 내에 격자 결함의 발생을 최소화함으로써 발광 효율이 우수한 발광 다이오드 소자를 제조할 수 있게 한다.Therefore, the light emitting diode according to an embodiment of the present invention can prevent and minimize the boeing phenomenon during the process of growing an epi layer on a growth substrate, such as a sapphire substrate, in particular, an n-type semiconductor layer, and a boeing anti-boeing layer. By growing a defect diffusion prevention layer that prevents the transfer or diffusion of lattice defects generated in the barrier layer, the sapphire substrate on which the light emitting diode is grown is minimized by reducing the bowing phenomenon. It is possible to manufacture a light emitting diode device having excellent luminous efficiency by minimizing the occurrence of lattice defects in the epi layer, especially in the active layer.

도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 소자를 보여주는 단면도이다.2 is a cross-sectional view showing a light emitting diode device according to an embodiment of the present invention.

도 2를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 소자(1000)는 도 1을 참조하여 설명한 본 발명의 일 실시 예에 따른 발광 다이오드를 이용하여 형성할 수 있다.Referring to FIG. 2, a light emitting diode device 1000 according to an embodiment of the present invention may be formed using a light emitting diode according to an embodiment of the present invention described with reference to FIG. 1.

즉, 상기 사파이어 기판 등과 같은 성장 기판(100) 상에 상기 버퍼층(210), 제1 n형 반도체층(222), 보잉 방지층(232), 결함 확산 방지층(234), 제2 n형 반도체층(224), 초격자층(240), 활성층(250), 전자 브로킹층(260) 및 p형 반도체층(270)을 포함하는 에피층을 성장시킨다.That is, the buffer layer 210, the first n-type semiconductor layer 222, the anti-bowing layer 232, the defect diffusion prevention layer 234, and the second n-type semiconductor layer (such as the sapphire substrate) on the growth substrate 100. 224, an epitaxial layer including the superlattice layer 240, the active layer 250, the electron breaking layer 260, and the p-type semiconductor layer 270 is grown.

이어서, 상기 p형 반도체층(270), 전자 브로킹층(260), 활성층(250) 및 초격자층(240)의 일부를 메사 식각하여 상기 제2 n형 반도체층(224)의 일부 표면을 노출시킨다.Subsequently, a portion of the p-type semiconductor layer 270, the electron breaking layer 260, the active layer 250, and the superlattice layer 240 may be mesa-etched to expose a portion of the surface of the second n-type semiconductor layer 224. Let's do it.

이때, 상기 메사 식각 공정에서 상기 제2 n형 반도체층(224)의 일부도 식각될 수 있다. 상기 메사 식각 공정을 상기 제2 n형 반도체층(224)의 표면이 노출되도록 실시한 이유는 상기 제2 n형 반도체층(224)의 하부에 구비된 상기 보잉 방지층(232) 또는 결함 확산 방지층(234)이 n측 콘택에 영향을 주지 않기 위해서이다. 이와 같은 메사 식각 공정을 감안하여 상기 보잉 방지층(232) 또는 결함 확산 방지층(234)은 상기 활성층(250)과는 1.5 내지 2㎛의 이격 간격을 두고 성장되도록 할 수 있다.In this case, a portion of the second n-type semiconductor layer 224 may also be etched in the mesa etching process. The mesa etching process is performed to expose the surface of the second n-type semiconductor layer 224 because the anti-boeing layer 232 or the defect diffusion prevention layer 234 provided under the second n-type semiconductor layer 224. ) Does not affect the n-side contact. In consideration of such a mesa etching process, the anti-boeing layer 232 or the defect diffusion preventing layer 234 may be grown at an interval of 1.5 to 2 μm from the active layer 250.

이어서, 상기 메사 식각 공정에 의해 노출된 상기 제2 n형 반도체층(224)의 일부 표면 상에 N측 전극(310)을 형성하여 n측 콘택을 형성한다.Subsequently, an N-side electrode 310 is formed on a portion of the surface of the second n-type semiconductor layer 224 exposed by the mesa etching process to form an n-side contact.

그리고 상기 p형 반도체층(270) 상에 P측 전극(320)을 형성하여 발광 다이오드 소자(1000), 특히, 수평형 발광 다이오드 소자를 형성한다. 이때, 도에서 도시하고 있지 않지만, 상기 p형 반도체층(270)과 P측 전극(320) 사이에는 ITO 등과 같은 투명전극을 더 형성할 수 있다.The P-side electrode 320 is formed on the p-type semiconductor layer 270 to form a light emitting diode device 1000, particularly a horizontal light emitting diode device. Although not shown in the drawing, a transparent electrode such as ITO may be further formed between the p-type semiconductor layer 270 and the P-side electrode 320.

도 3은 본 발명의 다른 실시 예에 따른 발광 다이오드 소자를 보여주는 단면도이다.3 is a cross-sectional view showing a light emitting diode device according to another embodiment of the present invention.

도 3을 참조하여 설명하면, 본 발명의 다른 실시 예에 따른 발광 다이오드 소자(2000)는 도 1을 참조하여 설명한 본 발명의 일 실시 예에 따른 발광 다이오드를 이용하여 형성할 수 있다.Referring to FIG. 3, a light emitting diode device 2000 according to another embodiment of the present invention may be formed using a light emitting diode according to an embodiment of the present invention described with reference to FIG. 1.

즉, 상기 사파이어 기판 등과 같은 성장 기판(100) 상에 상기 버퍼층(210), 제1 n형 반도체층(222), 보잉 방지층(232), 결함 확산 방지층(234), 제2 n형 반도체층(224), 초격자층(240), 활성층(250), 전자 브로킹층(260) 및 p형 반도체층(270)을 포함하는 에피층을 성장시킨다.That is, the buffer layer 210, the first n-type semiconductor layer 222, the anti-bowing layer 232, the defect diffusion prevention layer 234, and the second n-type semiconductor layer (such as the sapphire substrate) on the growth substrate 100. 224, an epitaxial layer including the superlattice layer 240, the active layer 250, the electron breaking layer 260, and the p-type semiconductor layer 270 is grown.

이어서, 상기 p형 반도체층(270) 상에 도전성 기판(330)을 형성한다. 이때, 상기 도전성 기판(330)은 물리적 기상 증착법 또는 화학적 기상 증착법 등을 이용하여 상기 p형 반도체층(270) 상에 증착하여 형성될 수 있고, 상기 도전성 기판(330)을 도전성의 접착증(340)으로 접착하여 형성할 수도 있다.Subsequently, a conductive substrate 330 is formed on the p-type semiconductor layer 270. In this case, the conductive substrate 330 may be formed by depositing on the p-type semiconductor layer 270 by using a physical vapor deposition method or a chemical vapor deposition method, the conductive substrate 330 of the conductive adhesion 340 It can also be formed by bonding with).

이어서, 상기 성장 기판(100)을 제거하는 공정을 진행하고, n형 반도체층과 전기적으로 접촉하는 N측 전극(360)을 형성하여 발광 다이오드 소자(2000), 특히, 수직형 발광 다이오드 소자를 제조할 수 있다.Subsequently, the process of removing the growth substrate 100 is performed, and an N-side electrode 360 in electrical contact with the n-type semiconductor layer is formed to manufacture the light emitting diode device 2000, in particular, a vertical light emitting diode device. can do.

이때, 상기 성장 기판(100)을 제거하는 공정은 상기 성장 기판(100) 뿐만 아니라, 상기 버퍼층(210), 제1 n형 반도체층(222), 보잉 방지층(232) 및 결함 확산 방지층(234) 중 적어도 하나 층을 동시에 제거하는 공정일 수 있다. 바람직하게는 상기 성장 기판(100)의 제거와 동시에 상기 버퍼층(210), 제1 n형 반도체층(222), 보잉 방지층(232) 및 결함 확산 방지층(234) 모두를 제거할 수 있다.At this time, the process of removing the growth substrate 100 is not only the growth substrate 100, but also the buffer layer 210, the first n-type semiconductor layer 222, the anti-bowing layer 232, and the defect diffusion prevention layer 234. It may be a process of removing at least one of the layers at the same time. Preferably, all of the buffer layer 210, the first n-type semiconductor layer 222, the anti-bowing layer 232, and the defect diffusion prevention layer 234 may be removed at the same time as the growth substrate 100 is removed.

이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.

100 : 성장 기판 210 : 버퍼층
222 : 제1 n형 반도체층 224 : 제2 n형 반도체층
232 : 보잉 방지층 234 : 결함 확산 방지층
240 : 초격자층 250 : 활성층
260 : 전자 브로킹층 270 : p형 반도체층100 growth substrate 210 buffer layer
222: first n-type semiconductor layer 224: second n-type semiconductor layer
232: anti-bowing layer 234: defect diffusion prevention layer
240: superlattice layer 250: active layer
260: electron breaking layer 270: p-type semiconductor layer

Claims (8)

사파이어 기판을 준비하는 단계;
상기 사파이어 기판의 일측 표면 상에 제1 n형 반도체층을 성장시키는 단계;
상기 제1 n형 반도체층 상에 AlxIn1 -xN(이때, x > 0.82)을 포함하는 보잉 방지층을 성장시키는 단계;
상기 보잉 방지층 상에 제2 n형 반도체층을 성장시키는 단계; 및
상기 제2 n형 반도체층 상에 활성층 및 p형 반도체층을 성장시키는 단계;를 포함하는 발광 다이오드 제조 방법.
Preparing a sapphire substrate;
Growing a first n-type semiconductor layer on one surface of the sapphire substrate;
Growing an anti-bowing layer including Al x In 1 -x N (where x> 0.82) on the first n-type semiconductor layer;
Growing a second n-type semiconductor layer on the anti-bowing layer; And
Growing an active layer and a p-type semiconductor layer on the second n-type semiconductor layer.
청구항 1에 있어서, 상기 제2 n형 반도체층을 성장하기 전에,
상기 보잉 방지층 상에 AlxIn1 - xN(이때, x = 0.82)을 포함하는 결함 확산 방지층을 성장시키는 단계를 더 포함하는 발광 다이오드 제조 방법.
The method of claim 1, before growing the second n-type semiconductor layer,
And growing a defect diffusion prevention layer including Al x In 1 - x N (where x = 0.82) on the anti-bowing layer.
청구항 2에 있어서, 상기 보잉 방지층의 성장은 상기 제1 n형 반도체층의 성장 온도에서 상기 결함 확산 방지층의 성장 온도로 냉각하는 동안 이루어지는 발광 다이오드 제조 방법.
The method of claim 2, wherein the growth of the anti-boeing layer is performed while cooling from the growth temperature of the first n-type semiconductor layer to the growth temperature of the defect diffusion prevention layer.
청구항 2에 있어서, 상기 결함 확산 방지층의 성장 온도는 740 내지 840℃인 발광 다이오드 제조 방법.
The method according to claim 2, wherein the growth temperature of the defect diffusion barrier layer is 740 to 840 ℃.
청구항 2에 있어서, 상기 보잉 방지층과 결함 확산 방지층은 N을 포함하는 소스 가스, TMIn(Trimethyl Indium)을 포함하는 소스 가스 및 TMAl(Trimethyl Aluminium)을 포함하는 소스 가스를 공급하여 성장시키되, 상기 TMIn을 포함하는 소스 가스 및 TMAl을 포함하는 소스 가스는 각각 130 내지 230μmol 및 15 내지 25μmol을 공급하는 발광 다이오드 제조 방법.
The anti-boeing layer and the defect diffusion preventing layer are grown by supplying a source gas including N, a source gas including TMIn (Trimethyl Indium), and a source gas including TMAl (Trimethyl Aluminum). The source gas containing and the source gas containing TMAl supply 130-230μmol and 15-25μmol respectively.
사파이어 기판;
상기 사파이어 기판의 일측 표면 상에 구비된 제1 n형 반도체층;
상기 제1 n형 반도체층 상에 구비되며, AlxIn1 -xN(이때, x > 0.82)을 포함하는 보잉 방지층;
상기 보잉 방지층 상에 구비된 제2 n형 반도체층; 및
상기 제2 n형 반도체층 상에 구비된 활성층 및 p형 반도체층;을 포함하는 발광 다이오드.
Sapphire substrates;
A first n-type semiconductor layer provided on one surface of the sapphire substrate;
An anti-bowing layer provided on the first n-type semiconductor layer and including Al x In 1 -x N (where x>0.82);
A second n-type semiconductor layer provided on the anti-bowing layer; And
And an active layer and a p-type semiconductor layer provided on the second n-type semiconductor layer.
청구항 6에 있어서, 상기 제2 n형 반도체층과 보잉 방지층 사이에,
AlxIn1 - xN(이때, x = 0.82)을 포함하는 결함 확산 방지층을 더 포함하는 발광 다이오드.
The method according to claim 6, between the second n-type semiconductor layer and the anti-bowing layer,
A light emitting diode further comprising a defect diffusion preventing layer comprising Al x In 1 - x N, wherein x = 0.82.
청구항 6에 있어서, 상기 보잉 방지층은 10 내지 30Å의 두께로 구비되는 발광 다이오드.The light emitting diode of claim 6, wherein the anti-boeing layer has a thickness of 10 to 30 microseconds.
KR1020110113718A 2011-11-03 2011-11-03 Light emitting diode and method for fabricating the same KR20130048844A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110113718A KR20130048844A (en) 2011-11-03 2011-11-03 Light emitting diode and method for fabricating the same
PCT/KR2012/009092 WO2013066057A1 (en) 2011-11-03 2012-11-01 Light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110113718A KR20130048844A (en) 2011-11-03 2011-11-03 Light emitting diode and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20130048844A true KR20130048844A (en) 2013-05-13

Family

ID=48192348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113718A KR20130048844A (en) 2011-11-03 2011-11-03 Light emitting diode and method for fabricating the same

Country Status (2)

Country Link
KR (1) KR20130048844A (en)
WO (1) WO2013066057A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545999B1 (en) * 1997-01-09 2006-01-25 니치아 카가쿠 고교 가부시키가이샤 nitride semiconductor device
JPH1168158A (en) * 1997-08-20 1999-03-09 Sanyo Electric Co Ltd Gallium nitride based compound semiconductor device
JP2000261099A (en) * 1999-03-10 2000-09-22 Fuji Electric Co Ltd Group iii nitride laser diode and its manufacture
JP3813472B2 (en) * 2000-07-10 2006-08-23 三洋電機株式会社 Nitride semiconductor light emitting device
JP3909694B2 (en) * 2002-10-15 2007-04-25 パイオニア株式会社 Group 3 nitride semiconductor light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2013066057A1 (en) 2013-05-10

Similar Documents

Publication Publication Date Title
KR100931509B1 (en) Nitride semiconductor light emitting device and manufacturing method
JP5279006B2 (en) Nitride semiconductor light emitting device
JP5568009B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20120004214A (en) Light emitting device and method for fabricating thereof
KR20160013552A (en) Light emitting device and lighting system
KR20130061306A (en) Nitride semiconductor device having improved esd characteristics
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR101903361B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR101876576B1 (en) Nitride semiconductor light emitting device and method for fabricating the same
KR101239856B1 (en) Light-emitting diode and Method of manufacturing the same
KR102224109B1 (en) Light emitting device, Method for fabricating the same and Lighting system
KR20160043751A (en) Light emitting device and lighting system
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
KR101387543B1 (en) Nitride semiconductor light emitting device
KR101373804B1 (en) White light emitting diode and fabrication method thereof
KR101144370B1 (en) Nitride semiconductor LED
KR20130048844A (en) Light emitting diode and method for fabricating the same
CN110729383B (en) High-brightness light-emitting diode based on AlN/PSS composite substrate and preparation method thereof
KR20160003378A (en) Light emitting structure and Light emitting device having the same
KR100911775B1 (en) A nitride based light emitting device
KR20120029674A (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR101903360B1 (en) Light Emitting Device
KR101414654B1 (en) Nitride semiconductor light emitting device
KR101414652B1 (en) Nitride semiconductor light emitting device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid