KR20130046254A - Inductor - Google Patents

Inductor Download PDF

Info

Publication number
KR20130046254A
KR20130046254A KR1020110110731A KR20110110731A KR20130046254A KR 20130046254 A KR20130046254 A KR 20130046254A KR 1020110110731 A KR1020110110731 A KR 1020110110731A KR 20110110731 A KR20110110731 A KR 20110110731A KR 20130046254 A KR20130046254 A KR 20130046254A
Authority
KR
South Korea
Prior art keywords
inductor
shielding
pattern
vias
present
Prior art date
Application number
KR1020110110731A
Other languages
Korean (ko)
Inventor
박대현
김한
이두환
노유정
정율교
김홍원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110110731A priority Critical patent/KR20130046254A/en
Priority to JP2012180439A priority patent/JP2013098539A/en
Publication of KR20130046254A publication Critical patent/KR20130046254A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • H05K9/0033—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids disposed on both PCB faces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

PURPOSE: An inductor is provided to shield electromagnetic interference noise radiating from a pattern for an inductor. CONSTITUTION: An inductor(100) includes an inductor pattern(110), a shielding plate and a plurality of shielding vias(130). The inductor pattern is implemented in a spiral form, and is implemented in a meander or loop form. The inductor pattern includes a plurality of coil patterns(110a-110d), a plurality of coil vias(111a,111b) and two lead-out patterns. The pair of shielding plates are formed in an upper part or a lower part of the inductor pattern. The plurality of shielding vias electrically or mechanically connect the pair of shielding plate located in the upper part or the lower part.

Description

인덕터{Inductor}Inductor

본 발명은 인덕터에 관한 것이다.
The present invention relates to an inductor.

전기 및 전자 회로에서 일반적으로 사용되는 수동소자는 크게 저항, 커패시터, 인덕터로 나눌 수 있다. 그 중에서 커패시터와 인덕터는 에너지를 저장 및 공급할 수 있는 가장 기본적인 소자이며, 주파수 특성을 갖기 때문에 사용하는 주파수와 전압, 전류에 따라서 사용되는 재료가 달라져야 한다.Passive devices commonly used in electrical and electronic circuits can be roughly divided into resistors, capacitors, and inductors. Among them, capacitors and inductors are the most basic elements that can store and supply energy, and because they have frequency characteristics, the materials used must vary according to the frequency, voltage, and current used.

한편, 최근의 전자 기기는 소형·경량 및 박형화 되어가고 있으며, 이러한 기기에서 사용되고 있는 수동소자도 제조기술과 설계기술의 발달로 더욱 소형화되고 있고, 특히 위에서 언급한 커패시터 및 인덕터의 소형화는 제품의 크기를 결정하는 중요한 기준이 되기도 한다.On the other hand, in recent years, electronic devices are becoming smaller, lighter, and thinner, and passive devices used in these devices are also becoming smaller due to the development of manufacturing technology and design technology. It is also an important criterion for determining this.

이 중에서 인덕터는 다른 수동소자와 달리 낮은 전력의 신호용으로 사용되고 있는 극히 일부의 경우를 제외하면, 기성품이 없기 때문에 인덕터를 필요로 하는 경우 설계, 제작, 시험, 평가, 외주 등의 많은 단계를 거치면서 채용하는 경우가 일반적이다.Among the inductors, which are used for low power signals unlike other passive components, except for some of them, there are no off-the-shelf products. Adoption is common.

그리고, 두 개 이상의 인덕터를 한 개의 코어(core)에 공유시키면 변압기가 되며, 변압기는 일반적으로 전기적 절연, 임피던스의 변환, 전압과 전류의 크기 변환, 필터 등의 목적으로 이용되는 중요한 소자이다.In addition, if two or more inductors are shared by one core, they become a transformer, and the transformer is an important device generally used for the purpose of electrical insulation, impedance conversion, voltage and current size conversion, and filter.

따라서, 인덕터와 변압기는 코어에 권선을 하기 때문에 기본적으로 같은 구조를 갖고 있지만, 사용하고 있는 용도는 많은 차이가 있다.Therefore, the inductor and the transformer have the same structure because they are wound around the core, but there are many differences in the applications used.

종래의 IC 패키지나 인쇄회로기판에서 사용중인 인덕터의 구조는 기판 외층에 마이크로 스트립을 통해 구성하는 2D 형태를 이루고 있으며, 인덕터를 마이크로스트립과 같이 패턴을 통해 구현하려면 선로를 길게만 만들어도 가능하지만, 공간적 제약이 있으므로 주로 스파이럴(spiral), 미엔더(meander), 루프(loop) 형태로 구현될 수 있다.The structure of an inductor used in a conventional IC package or a printed circuit board has a 2D shape formed by microstrip on the outer layer of the substrate. To implement the inductor through a pattern like a microstrip, it is possible to make a long line only. Due to space constraints, it can be implemented mainly in the form of spiral, meander, and loop.

이중 스파이럴 인덕터(spiral inductor)가 특허번호 제1998-020010호(국내공개특허)에 개시되어 있다.A dual spiral inductor is disclosed in Patent No. 1998-020010 (Domestic Patent Publication).

이러한 스파이럴 인덕터(spiral inductor)는 긴 패턴형성에 유리하기 때문에 많이 사용되는데, 한 방향으로 동심원을 그리기 때문에 상호 인덕턴스에서 같은 방향으로 자기장이 더해져서 작은 크기로 큰 인덕턴스 값을 만들 수 있는 장점이 있는 반면, 도 6 및 도 7과 같이 상·하·좌·우로 전자파장해(Electro Magnetic Interference:EMI) 노이즈 방사가 더 크게 발생되는 단점을 가진다.
Spiral inductors are used because they are advantageous for forming long patterns, and because they draw concentric circles in one direction, they have the advantage of making large inductance values smaller by adding magnetic fields in the same direction in mutual inductance. 6 and 7 have a disadvantage in that electromagnetic interference (EMI) noise radiation is generated more vertically, downwards, leftwards, and rightwards.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 전자파장해(EMI) 노이즈 방사가 차폐되는 인덕터를 제공하는 것이다.
The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention is to provide an inductor shielding electromagnetic interference (EMI) noise radiation.

본 발명의 일 실시 예에 따른 인덕터는 인덕터용 패턴, 상기 인덕터용 패턴 상부 및 하부에 형성되는 한 쌍의 차폐판 및 상기 한 쌍의 차폐판을 전기적으로 연결하는 차폐용 비아를 포함한다.An inductor according to an exemplary embodiment of the present invention includes an inductor pattern, a pair of shield plates formed on upper and lower portions of the inductor pattern, and shielding vias for electrically connecting the pair of shield plates.

이때, 상기 한 쌍의 차폐판은 서로 평행하게 형성되고, 상기 차폐판의 면적은 상기 인덕터용 패턴의 전체 면적보다 클 수 있다.In this case, the pair of shield plates may be formed in parallel to each other, and the area of the shield plate may be larger than the total area of the inductor pattern.

또한, 상기 차폐용 비아는 상기 차폐판의 테두리 부분에 복수 개 형성될 수 있다.
In addition, a plurality of shielding vias may be formed at an edge portion of the shielding plate.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명은 인덕터용 패턴 상부 및 하부에 차폐판을 형성하고, 상부 및 하부의 차폐판 테두리를 차폐용 비아로 연결하여 상기 인덕터용 패턴을 상기 차폐판과 차폐용 비아로 감쌈으로써, 상기 인덕터용 패턴에서 상·하·좌·우로 방사되는 전자파장해(EMI) 노이즈를 차폐할 수 있는 효과가 있다.The present invention forms a shield plate on the upper and lower inductor patterns, and connects the upper and lower shield plate borders with shielding vias to wrap the inductor pattern with the shielding plate and shielding vias, thereby preventing the inductor pattern. EMI shields the noise emitted from the top, bottom, left and right at the.

또한, 본 발명은 상술한 바와 같이 인덕터용 패턴으로부터 방사되는 EMI 노이즈를 차폐함으로써, 주변회로에 미치는 노이즈를 최소화할 수 있는 효과가 있다.
In addition, the present invention has the effect of minimizing the noise on the peripheral circuit by shielding the EMI noise emitted from the inductor pattern as described above.

도 1은 본 발명의 일 실시 예에 따른 인덕터의 구조를 나타내는 평면도이다.
도 2는 본 발명의 일 실시 예에 따른 인덕터를 나타내는 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 인덕터의 구조를 나타내는 측면도이다.
도 4 내지 도 5는 본 발명의 일 실시 예에 따른 인덕터에서의 EMI 방사 특성을 나타내는 도면이다.
도 6 내지 도 7은 종래 인덕터에서의 EMI 방사 특성을 나타내는 도면이다.1 is a plan view illustrating a structure of an inductor according to an exemplary embodiment of the present invention.
2 is a perspective view illustrating an inductor according to an exemplary embodiment of the present invention.
3 is a side view illustrating a structure of an inductor according to an embodiment of the present invention.
4 to 5 are diagrams illustrating EMI radiation characteristics in an inductor according to an embodiment of the present invention.
6 to 7 are diagrams illustrating EMI radiation characteristics of a conventional inductor.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible even if displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 실시 형태를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 인덕터의 구조를 나타내는 평면도이고, 도 2는 본 발명의 일 실시 예에 따른 인덕터의 구조를 나타내는 사시도이며, 도 3은 본 발명의 일 실시 예에 따른 인덕터의 구조를 나타내는 측면도이고, 도 4 내지 도 5는 본 발명의 일 실시 예에 따른 인덕터에서의 EMI 방사 특성을 나타내는 도면이다.
1 is a plan view showing the structure of an inductor according to an embodiment of the present invention, Figure 2 is a perspective view showing the structure of an inductor according to an embodiment of the present invention, Figure 3 is an inductor according to an embodiment of the present invention 4 to 5 are diagrams illustrating EMI radiation characteristics of an inductor according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 인덕터(100)은 인덕터용 패턴(110), 인덕터용 패턴(110)의 상부 및 하부에 형성되는 한 쌍의 차폐판(120) 및 상부 및 하부에 위치하는 한 쌍의 차폐판(120)을 전기적 및 기계적으로 연결하는 복수 개의 차폐용 비아(130)를 포함한다.
Referring to FIG. 1, an inductor 100 according to an exemplary embodiment may include a pair of shield plates 120 and an upper portion and a lower portion formed on and under the inductor pattern 110 and the inductor pattern 110. It includes a plurality of shielding vias 130 for electrically and mechanically connecting a pair of shielding plate 120 located below.

본 실시 예에서 인덕터용 패턴(110)은 도 1 및 도 2에 도시한 바와 같이 스파이럴(spiral) 형태로 구현되지만 이는 하나의 실시 예에 불과하며, 미엔더(meander) 또는 루프(loop) 형태 등과 같은 다양한 형태로 구현될 수 있다.
In the present embodiment, the inductor pattern 110 is implemented in a spiral form as shown in FIGS. 1 and 2, but this is only one embodiment, and may include a meander or a loop form. The same may be implemented in various forms.

본 실시 예에서 인덕터용 패턴(110)은 복수의 코일 패턴(110a, 110b, 110c, 110d)과 복수의 코일 패턴(110a, 110b, 110c, 110d) 간을 연결하는 복수의 코일 비아(111a, 111b) 및 두 개의 리드 아웃 패턴(L/O)을 구비할 수 있다.In the present exemplary embodiment, the inductor pattern 110 includes a plurality of coil vias 111a and 111b connecting the plurality of coil patterns 110a, 110b, 110c and 110d to the plurality of coil patterns 110a, 110b, 110c and 110d. ) And two read-out patterns (L / O).

도 3에서는, 복수의 코일 패턴(110a, 110b, 110c, 110d)은 4층으로 구현되어 있으나, 이는 하나의 실시 예에 불과하며, 더 적은 수 또는 더 많은 수의 층으로 구현될 수 있다.In FIG. 3, the plurality of coil patterns 110a, 110b, 110c, and 110d are implemented in four layers, but this is only one embodiment, and may be implemented in fewer or more layers.

또한, 도 1 및 도 2에 도시된 바와 같이, 복수의 코일 패턴(110a, 110b, 110c, 110d)은 내측에 있는 패턴보다 외측으로 갈수록 그 길이가 점점 더 길어져 상술한 바와 같이, 스파이럴(sprial) 형태로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.1 and 2, the plurality of coil patterns 110a, 110b, 110c, and 110d have longer lengths toward the outside than the inner patterns, so that the spirals are as described above. It may be formed in the form, but is not particularly limited thereto.

또한, 복수의 코일 패턴(110a, 110b, 110c, 110d)은 마이크로스트립 형상으로 이루어지며, 각 층의 코일 패턴은 서로 평행하게 이격되어 형성될 수 있다.In addition, the plurality of coil patterns 110a, 110b, 110c, and 110d may have a microstrip shape, and the coil patterns of each layer may be spaced apart from each other in parallel.

또한, 본 실시 예에서, 복수의 코일 패턴(110a, 110b, 110c, 110d)의 폭은 실질적으로 거의 동일하게 구현하였으나 이는 하나의 실시 예일 뿐, 층마다 패턴의 폭 또는 두께를 서로 다르게 구현하는 것 역시 가능하다 할 것이다.In addition, in the present embodiment, the widths of the plurality of coil patterns 110a, 110b, 110c, and 110d are substantially the same, but this is only one embodiment, and the width or thickness of the patterns may be different for each layer. It will be possible too.

예를 들어, 복수의 코일 패턴(110a, 110b, 110c, 110d)의 내측 및 외측 폭을 조절하여 직류 저항값과 Q값을 조절할 수 있다.
For example, the DC resistance value and the Q value may be adjusted by adjusting the inner and outer widths of the plurality of coil patterns 110a, 110b, 110c, and 110d.

여기에서, 코일 패턴(110a, 110b, 110c, 110d)은 은(Ag), 팔라듐(Pd), 구리(Cu), 니켈(Ni), 금(Au) 등으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the coil patterns 110a, 110b, 110c, and 110d may be made of silver (Ag), palladium (Pd), copper (Cu), nickel (Ni), gold (Au), etc., but are not particularly limited thereto. no.

또한, 코일 패턴(110a, 110b, 110c, 110d) 및 코일 비아(111a, 111b)는 특별히 이에 한정되는 것은 아니나, 당업계에서 일반적으로 사용되는 회로 형성 공정 예를 들어, 포토리소그라피(photolithography) 공법, 에칭(etching) 공법 및 홀 가공 공법을 조합한 공정에 의해 형성될 수 있다.
In addition, the coil patterns 110a, 110b, 110c, and 110d and the coil vias 111a and 111b are not particularly limited thereto, but circuit forming processes commonly used in the art, for example, photolithography, It can be formed by a process combining the etching method and the hole processing method.

복수의 코일 비아(111a, 111b)는 복수의 코일 패턴(110a, 110b, 110c, 110d)에 수직으로 형성되며, 서로 대응하는 복수의 코일 패턴(110a, 110b, 110c, 110d)간을 전기적으로 연결시킨다.The plurality of coil vias 111a and 111b are formed perpendicular to the plurality of coil patterns 110a, 110b, 110c and 110d, and electrically connect the plurality of coil patterns 110a, 110b, 110c and 110d corresponding to each other. Let's do it.

이때, 복수의 코일 비아(111a, 111b)는 각 층을 관통하는 관통홀(미도시)에 무전해 동도금층과 전해 동도금층이 형성되어 도전성을 확보하고, 중앙 부분에는 도전성 페이스트가 충전되거나 필도금된 형태일 수 있으나, 특별히 이에 한정되는 것은 아니다.In this case, the plurality of coil vias 111a and 111b have an electroless copper plating layer and an electrolytic copper plating layer formed in through holes (not shown) passing through each layer to secure conductivity, and a conductive paste is filled or filled in the center portion. It may be in the form, but is not particularly limited thereto.

또한, 복수의 코일 비아(111a, 111b)의 양단에는 도전성을 강화하기 위해 각각 랜드부(미도시)가 형성될 수 있다.
In addition, land portions (not shown) may be formed at both ends of the plurality of coil vias 111a and 111b to enhance conductivity.

본 실시 예에서는 도 1 및 도 2에 도시된 바와 같이, 인덕터용 패턴(110)의 상부 및 하부에 인덕터용 패턴(110)와 이격된 한 쌍의 차폐판(120)이 형성될 수 있다.
1 and 2, a pair of shield plates 120 spaced apart from the inductor pattern 110 may be formed on upper and lower portions of the inductor pattern 110.

여기에서, 차폐판(120)은 플레이트 형상의 도체 패턴을 의미하는 것으로, 그 면적은 인덕터용 패턴(110)의 표면적보다 클 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the shielding plate 120 means a plate-shaped conductor pattern, the area of which may be larger than the surface area of the inductor pattern 110, but is not particularly limited thereto.

다만, 인덕터용 패턴(110)의 면적보다 크게 구현될 때, 전자파장해(Electro Magnetic Interference:EMI) 노이즈 차폐에 더욱 효과가 있을 수 있다.However, when larger than the area of the inductor pattern 110, it may be more effective in shielding electromagnetic interference (EMI) noise.

또한, 도 1 및 도 2에서 차폐판(120)을 사각형상으로 구현하고 있으나, 이는 하나의 실시 예에 불과하며 여러 가지 다양한 형상으로 구현될 수 있다.
In addition, although the shielding plate 120 is implemented in a rectangular shape in FIGS. 1 and 2, this is only one embodiment and may be implemented in various shapes.

본 실시 예에서 차폐판(120)은 상술한 코일 패턴(110a, 110b, 110c, 110d)과 마찬가지로 은(Ag), 팔라듐(Pd), 구리(Cu), 니켈(Ni), 금(Au) 등으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
In the present embodiment, the shield plate 120 is similar to the coil patterns 110a, 110b, 110c, and 110d described above with silver (Ag), palladium (Pd), copper (Cu), nickel (Ni), gold (Au), and the like. It may be made of, but is not particularly limited thereto.

또한, 본 실시 예에서는 인덕터용 패턴(110)의 상부 및 하부에 형성된 한 쌍의 차폐판(120)을 전기적 및 기계적으로 연결하기 위한 복수의 차폐용 비아(130)를 포함할 수 있다.
In addition, the present embodiment may include a plurality of shielding vias 130 for electrically and mechanically connecting the pair of shielding plates 120 formed on the upper and lower portions of the inductor pattern 110.

여기에서, 복수의 차폐용 비아(130)는 도 1 내지 도 3에 도시한 바와 같이, 차폐판(120)의 테두리 부분에 형성되어 상부 및 하부에 형성된 한 쌍의 차폐판(120)를 기계적 및 전기적으로 연결한다.Here, the plurality of shielding vias 130 are formed in the edge portion of the shielding plate 120 as shown in FIGS. Connect electrically.

이때, 차폐용 비아(130)의 개수 및 직경은 특별히 한정되지 않는다.
At this time, the number and diameter of the shielding via 130 is not particularly limited.

결과적으로 본 실시 예에 따른 인턱터(100)는 인덕터용 패턴(110)의 상부 및 하부에는 한 쌍의 차폐판(120)을 형성하고, 측부에는 차폐판(120)과 연결되는 차폐용 비아(130)를 형성함으로써, 인덕터용 패턴(110)은 차폐판(120)과 차폐용 비아(130)로 감싸지게 되어 인덕터용 패턴(110)으로부터 상·하·좌·우로 방사되는 전자파장해(EMI) 노이즈는 차폐판(120) 및 차폐용 비아(130)에 의해 효과적으로 차폐될 수 있다.
As a result, the inductor 100 according to the present embodiment forms a pair of shielding plates 120 at upper and lower portions of the inductor pattern 110, and shielding vias 130 connected to the shielding plate 120 at sides. ), The inductor pattern 110 is surrounded by the shielding plate 120 and the shielding via 130 so that electromagnetic interference (EMI) noise radiated up, down, left, and right from the inductor pattern 110. May be effectively shielded by the shielding plate 120 and the shielding via 130.

본 실시 예에 따른 인덕터(100)의 전자파장해(EMI) 노이즈 차폐 특성을 시뮬레이션한 결과를 도 4 내지 도 5에 나타내었다.4 to 5 show simulation results of EMI shielding characteristics of the inductor 100 according to the present embodiment.

여기에서, 도 4는 H-field(Magnetic-field, 자계) 방사 특성을 나타내고, 도 5는 E-field(Electric-field, 전계) 방사 특성을 나타낸다.
Here, FIG. 4 shows the H-field (Magnetic-field) radiation characteristics, and FIG. 5 shows the E-field (Electric-field (electric field)) radiation characteristics.

도 4 및 도 5에 도시된 본 실시 예에 따른 인덕터(100)의 전자파장해(EMI) 노이즈 차폐 특성과 도 6 및 도 7에 도시된 종래 기술에 따른 인덕터의 전자파장해(EMI) 노이즈 차폐 특성을 비교해보면, 본 실시 예에 따른 인덕터(100)의 인덕터용 패턴(110)의 상부, 하부 및 측부로 방사되는 전자파장해(EMI) 노이즈가 효과적으로 차폐됨을 알 수 있다.
EMI shielding characteristics of the electromagnetic interference (EMI) noise of the inductor 100 according to the embodiment shown in Figures 4 and 5 and EMI shielding characteristics of the inductor according to the prior art shown in Figures 6 and 7 In comparison, it can be seen that electromagnetic interference (EMI) noise radiated to the upper, lower and side portions of the inductor pattern 110 of the inductor 100 according to the present embodiment is effectively shielded.

이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 인덕터는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
As described above in detail through specific embodiments of the present invention, this is for describing the present invention in detail, and the inductor according to the present invention is not limited thereto, and one having ordinary skill in the art within the technical idea of the present invention. It is apparent that the deformation and improvement can be made by.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 인덕터 110 : 인덕터용 패턴
110a, 110b, 110c, 110d : 코일 패턴
111a, 111b : 코일 비아
120 : 차폐판 130 : 차폐용 비아100: inductor 110: inductor pattern
110a, 110b, 110c, 110d: coil pattern
111a, 111b: coil via
120: shielding plate 130: shielding via

Claims (10)

인덕터용 패턴;
상기 인덕터용 패턴 상부 및 하부에 이격 형성되는 한 쌍의 차폐판; 및
상기 한 쌍의 차폐판을 전기적으로 연결하는 복수의 차폐용 비아
를 포함하는 인덕터.Patterns for inductors;
A pair of shield plates spaced apart from each other above and below the inductor pattern; And
A plurality of shielding vias electrically connecting the pair of shielding plates;
/ RTI > 청구항 1에 있어서,
상기 한 쌍의 차폐판은 서로 평행인 인덕터.The method according to claim 1,
The pair of shield plates are parallel to each other. 청구항 1에 있어서,
상기 차폐판은 플레이트(plate) 형상인 인덕터.The method according to claim 1,
The shield plate is an inductor in the shape of a plate. 청구항 1에 있어서,
상기 차폐판의 면적은 상기 인덕터용 패턴의 표면적 보다 큰 인덕터.The method according to claim 1,
An area of the shielding plate is larger than a surface area of the pattern for the inductor. 청구항 1에 있어서,
상기 차폐판은 은(Ag), 팔라듐(Pd), 구리(Cu), 니켈(Ni) 또는 금(Au)으로 이루어지는 인덕터.The method according to claim 1,
The shielding plate is made of silver (Ag), palladium (Pd), copper (Cu), nickel (Ni) or gold (Au). 청구항 1에 있어서,
상기 복수의 차폐용 비아는 상기 한 쌍의 차폐판 사이에 형성되되, 상기 한 쌍의 차폐판의 테두리 부분을 연결하도록 형성되는 인덕터.The method according to claim 1,
The plurality of shielding vias are formed between the pair of shield plates, the inductor is formed to connect the edge portion of the pair of shield plates. 청구항 1에 있어서,
상기 복수의 차폐용 비아는 상기 인덕터용 패턴 측부와 이격 형성되는 인덕터.The method according to claim 1,
The plurality of shielding vias are spaced apart from the inductor pattern side. 청구항 1에 있어서,
상기 인덕터용 패턴은 스파이럴(spiral) 형태인 인덕터.The method according to claim 1,
The inductor pattern is an inductor having a spiral shape. 청구항 1에 있어서,
상기 인덕터용 패턴은,
복수의 코일 패턴; 및
상기 복수의 코일 패턴 간을 전기적으로 연결하기 위한 복수의 코일 비아
를 포함하는 인덕터.The method according to claim 1,
The inductor pattern is,
A plurality of coil patterns; And
A plurality of coil vias for electrically connecting the plurality of coil patterns
/ RTI > 청구항 9에 있어서,
상기 코일 패턴은 은(Ag), 팔라듐(Pd), 구리(Cu), 니켈(Ni) 또는 금(Au)으로 이루어지는 인덕터.The method according to claim 9,
The coil pattern is made of silver (Ag), palladium (Pd), copper (Cu), nickel (Ni) or gold (Au).
KR1020110110731A 2011-10-27 2011-10-27 Inductor KR20130046254A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110110731A KR20130046254A (en) 2011-10-27 2011-10-27 Inductor
JP2012180439A JP2013098539A (en) 2011-10-27 2012-08-16 Inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110731A KR20130046254A (en) 2011-10-27 2011-10-27 Inductor

Publications (1)

Publication Number Publication Date
KR20130046254A true KR20130046254A (en) 2013-05-07

Family

ID=48620132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110731A KR20130046254A (en) 2011-10-27 2011-10-27 Inductor

Country Status (2)

Country Link
JP (1) JP2013098539A (en)
KR (1) KR20130046254A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016500B1 (en) * 2018-04-02 2019-09-02 삼성전기주식회사 Coil Component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161645A (en) * 2019-03-26 2020-10-01 国立大学法人信州大学 Electronic component
JP2020202255A (en) * 2019-06-07 2020-12-17 株式会社デンソー Electronic apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154607A (en) * 1985-12-26 1987-07-09 Matsushita Electric Ind Co Ltd High frequency coil
JP2715552B2 (en) * 1989-06-01 1998-02-18 株式会社村田製作所 Inductor, composite component including inductor, and method of manufacturing the same
JP3644175B2 (en) * 1997-01-14 2005-04-27 株式会社村田製作所 Electromagnetic shield structure of air-core coil
JPH10335142A (en) * 1997-05-29 1998-12-18 Citizen Electron Co Ltd Chip inductor and its manufacture
JP2002198490A (en) * 2000-12-26 2002-07-12 Toshiba Corp Semiconductor device
JP4202902B2 (en) * 2003-12-24 2008-12-24 太陽誘電株式会社 LAMINATED SUBSTRATE, METHOD FOR DESIGNING MULTIPLE TYPES OF MULTILAYER SUBSTRATES, AND SINTERED LAMINATED SUBSTRATE
JP4483307B2 (en) * 2004-01-16 2010-06-16 株式会社村田製作所 Laminated structure part and manufacturing method thereof
JP2006173145A (en) * 2004-12-10 2006-06-29 Sharp Corp Inductor, resonant circuit, semiconductor integrated circuit, oscillator, and communication system
JP4995683B2 (en) * 2007-09-28 2012-08-08 株式会社ダイヘン Printed circuit board for current / voltage detection and current / voltage detector
JP5177387B2 (en) * 2008-02-08 2013-04-03 日本電気株式会社 Inductor shield and shielded inductor
JP5570196B2 (en) * 2009-12-10 2014-08-13 新光電気工業株式会社 Inductor built-in parts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016500B1 (en) * 2018-04-02 2019-09-02 삼성전기주식회사 Coil Component
US11437183B2 (en) 2018-04-02 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
JP2013098539A (en) 2013-05-20

Similar Documents

Publication Publication Date Title
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
KR102025708B1 (en) Chip electronic component and board having the same mounted thereon
US7280024B2 (en) Integrated transformer structure and method of fabrication
US7170384B2 (en) Printed circuit board having three-dimensional spiral inductor and method of fabricating same
US8325002B2 (en) Power inductor structure
KR102127811B1 (en) Multilayered electronic component and manufacturing method thereof
KR101565700B1 (en) Chip electronic component, manufacturing method thereof and board having the same mounted thereon
KR101558092B1 (en) Chip electronic component and board having the same mounted thereon
JP4808755B2 (en) Electromagnetic band gap structure and printed circuit board
KR101055483B1 (en) Electromagnetic bandgap structure and printed circuit board including the same
KR20170032057A (en) Multilayered electronic component
KR101532172B1 (en) Chip electronic component and board having the same mounted thereon
CN101241795A (en) Inductor devices
KR102130672B1 (en) Multilayered electronic component and manufacturing method thereof
KR20170058599A (en) Coil component and board for mounting the same
US11270834B2 (en) Electronic device and the method to make the same
JP2013105756A (en) Electronic component to be incorporated into wiring substrate and part built-in type substrate
JP5994942B2 (en) Flexible inductor mounting structure and electronic device
KR101046716B1 (en) Electromagnetic bandgap structures and circuit boards
KR20130046254A (en) Inductor
KR20160069265A (en) Chip electronic component and board having the same mounted thereon
JP4494714B2 (en) Printed wiring board
CN218826567U (en) Inductance structure
CN112740343A (en) Balanced symmetrical coil
JP2013153041A (en) Noise suppression structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application