JPH10335142A - Chip inductor and its manufacture - Google Patents

Chip inductor and its manufacture

Info

Publication number
JPH10335142A
JPH10335142A JP15427397A JP15427397A JPH10335142A JP H10335142 A JPH10335142 A JP H10335142A JP 15427397 A JP15427397 A JP 15427397A JP 15427397 A JP15427397 A JP 15427397A JP H10335142 A JPH10335142 A JP H10335142A
Authority
JP
Japan
Prior art keywords
substrates
coil
substrate
chip inductor
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15427397A
Other languages
Japanese (ja)
Inventor
Tadashi Miyashita
正 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP15427397A priority Critical patent/JPH10335142A/en
Publication of JPH10335142A publication Critical patent/JPH10335142A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a small chip inductor of superior performance easily manufactured, and a method for manufacturing it. SOLUTION: A winding wire part of a coil 5 parallel to a substrate is pattern-formed on the surfaces of two substrates facing each other, and a magnetic core is disposed at the middle if desired, and both the substrates 1 and 2 are bonded with an anisotropic conductive adhesive agent 3, so that the both ends of the coil patterns of both the substrates 1 and 2 are conductively- connected to each other, so that the coil 5 is constituted with the pattern and the anisotropic conductive adhesive agent 3. A coil terminal and a terminal electrode 4 of an outer surface of the substrate are connected to each other at a conductive part 6 of an inner surface of a through-hole. A shielding structure can be also manufactured by providing the surface of the substrate with a shield film. In manufacturing, two aggregate substrates in which a plurality of chip inductor regions are matrix-disposed are bonded with the anisotropic conductive adhesive agent 3 and divided into many pieces by cutting along a boundary line, so that a large number of chip inductors are obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は極めて小型のインダ
クタンス部品、特に表面実装技術により製作する電子機
器に用いるのに適するチップインダクタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a very small inductance component, and more particularly to a chip inductor suitable for use in electronic equipment manufactured by surface mounting technology.

【0002】[0002]

【従来の技術】近年、電子機器の小型化に伴い表面実装
方式の回路構造が普及しつつあり、これに用いるインダ
クタンス部品すなわちチップインダクタとして、例えば
特開平5−82349号には、絶縁体の基板の表面に銅
等の導電材料により渦巻状コイルを形成したものが開示
されている。また、図13(A)に示すものは、柱状絶
縁体の巻き芯101の表面に銅等の導電材料をメッキし
て被覆し、導電膜の一部をレーザー光線等で102のよ
うに螺旋状に除去することにより、残った導電膜でコイ
ル103を形成している。
2. Description of the Related Art In recent years, surface mounting circuit structures have become widespread with the miniaturization of electronic equipment. For example, Japanese Unexamined Patent Publication No. 5-82349 discloses an insulated substrate for use as an inductance component, that is, a chip inductor. A spiral coil formed of a conductive material such as copper on the surface is disclosed. 13A, the surface of a winding core 101 of a columnar insulator is coated with a conductive material such as copper by plating, and a part of the conductive film is spirally shaped like 102 by a laser beam or the like. By removing, the coil 103 is formed with the remaining conductive film.

【0003】一方、図13(B)は本件発明者が先に特
願平9−17667号により出願したものであって、方
形断面の絶縁体の巻き芯104に巻き線部分105、1
06を巻きつけた形でコイルを形成し、端子電極10
7、108を設けてある。この製作には、完成させて切
り離せば多数のチップインダクタとなる集合基板を用い
て、その面上に個々の巻き芯104となる領域をマトリ
クス状に多数配置し、巻き芯104の上面または下面の
巻き線部分105を集合基板の上下面に導電材でパター
ン形成し、巻き芯104の側面の巻き線部分106とな
る箇所に、複数のスルーホールを設けて内面を導電材で
被覆し、これらのスルーホールを通る線に沿って集合基
板を切断することにより、個々のチップインダクタを得
るもので、側面の巻き線部分106はスルーホール内面
に形成された導電体の一部である。
[0003] On the other hand, FIG. 13 (B) is an application filed by the inventor of the present invention in Japanese Patent Application No. Hei 9-17667, in which a winding portion 105, 1
06 is wound and a coil is formed.
7, 108 are provided. In this production, a large number of chip inductors, which are completed and cut off, are used, and a large number of regions serving as individual winding cores 104 are arranged in a matrix on the surface thereof. A winding portion 105 is formed by patterning a conductive material on the upper and lower surfaces of the collective substrate, and a plurality of through holes are provided in portions of the side surface of the winding core 104 which will become the winding portions 106 to cover the inner surface with the conductive material. The individual chip inductors are obtained by cutting the collective substrate along a line passing through the through-hole, and the winding portion 106 on the side surface is a part of a conductor formed on the inner surface of the through-hole.

【0004】[0004]

【発明が解決しようとする課題】上記のような従来のチ
ップインダクタは、それぞれ有用である一方、次のよう
な問題を持っている。すなわち、基板上に渦巻状のパタ
ーンを設けたものは、本来立体的であるべきコイルを平
面形状にしたため、コイルの巻き数を多くすることがで
きず、あまりインダクタンスの大きいものが得られな
い。あるいは図13(A)のものは、製作にレーザー加
工機のような高価な設備を要し、また、コイル巻き数を
多くしようとすれば導電膜の除去長さが増えて、それに
比例して加工時間が増え製作費が上がる。
The above-described conventional chip inductors are each useful but have the following problems. That is, in the case where the spiral pattern is provided on the substrate, the coil, which should be three-dimensional, is formed into a planar shape, so that the number of turns of the coil cannot be increased, and a coil having a very large inductance cannot be obtained. Alternatively, the one shown in FIG. 13A requires expensive equipment such as a laser processing machine for its manufacture, and if the number of coil turns is increased, the length of the conductive film removed increases, and in proportion to this, Processing time increases and production costs increase.

【0005】本件発明者が提案した図13(B)のもの
は、立体のコイルを、通常のプリント回路製造の設備と
技術によって多数個取りで能率的に製作でき、加工時間
がコイル巻き数に左右されないという利点を持つが、製
造工程で集合基板に設けることのできるスルーホールの
間隔に下限があるから、コイルの最小ピッチをそれ以下
にできないという点で限界がある。本発明はこれらの問
題を解決し、小型で性能がよく、製作の容易なチップイ
ンダクタとその製造方法を提供するものである。
FIG. 13B proposed by the inventor of the present invention can efficiently manufacture a three-dimensional coil by taking a large number of pieces by using ordinary printed circuit manufacturing equipment and technology, and the processing time is reduced by the number of coil turns. Although there is an advantage that it is not affected, there is a limit in that the minimum pitch of the coil cannot be made smaller than that because there is a lower limit on the distance between through holes that can be provided in the collective substrate in the manufacturing process. The present invention solves these problems, and provides a chip inductor which is small in size, has good performance, and is easy to manufacture, and a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】本発明によるチップイン
ダクタは、2枚の絶縁基板を張り合わせた構成であっ
て、2枚の基板の間に断面がほぼ偏平な長方形のコイル
が内蔵されたものである。そしてコイル巻き線のうち基
板に平行な、コイルの長方形断面の長辺に相当する部分
は基板内面に形成した導電パターンであり、基板に垂直
な、コイル断面の短辺に相当する部分は2枚の基板を接
合する異方性導電接着剤で形成される。すなわち、それ
ぞれの基板の片面に、コイル断面の長辺に当たる平行な
線分であるコイル・パターンを導電材で形成し、2枚の
基板のパターン形成面同士を、コイルに断面積を持たせ
るため一定の間隔をおいて、異方性導電接着剤により接
合する。
A chip inductor according to the present invention has a configuration in which two insulating substrates are bonded to each other, and a rectangular coil having a substantially flat cross section is built in between the two substrates. is there. The portion of the coil winding parallel to the substrate and corresponding to the long side of the rectangular cross section of the coil is a conductive pattern formed on the inner surface of the substrate, and the portion perpendicular to the substrate and corresponding to the short side of the coil cross section is two. Formed of an anisotropic conductive adhesive for bonding the substrates. That is, on one surface of each substrate, a coil pattern, which is a parallel line segment corresponding to the long side of the coil cross section, is formed of a conductive material, and the pattern formation surfaces of the two substrates are formed so that the coil has a cross-sectional area. At regular intervals, they are joined by an anisotropic conductive adhesive.

【0007】2枚の基板の平行なコイル・パターンは、
平面的に見ると互いにジグザグに配置してあって両端だ
けが重なる。このため基板上の各コイル・パターンは、
異方性導電接着剤によって相手基板のコイル・パターン
と両端の重なり部で電気的に接続され、コイル・パター
ンと異方性導電接着剤がそれぞれ巻き線の一部となって
コイルが形成される。異方性導電接着剤は基板に平行な
方向には導電性を生じない。
[0007] The parallel coil pattern of the two substrates is
When viewed in a plan view, they are arranged in a zigzag manner, and only both ends overlap. Therefore, each coil pattern on the board is
The coil pattern is electrically connected to the coil pattern of the mating substrate at the overlapping portions at both ends by the anisotropic conductive adhesive, and the coil pattern and the anisotropic conductive adhesive are each part of a winding to form a coil. . The anisotropic conductive adhesive does not produce conductivity in the direction parallel to the substrate.

【0008】2枚の基板の間には必要に応じて磁性材で
作った磁芯を配置することができ、これによって磁芯入
りのコイルが得られる。発明者らの知る限り、チップイ
ンダクタで磁芯入りのものはほとんど例がない。
[0008] A magnetic core made of a magnetic material can be arranged between the two substrates as required, whereby a coil containing the magnetic core can be obtained. As far as the inventors know, there are few examples of chip inductors with a magnetic core.

【0009】各基板のコイル・パターン形成面の反対側
の面がチップインダクタの外面になり、外面には端子電
極を設けて内部のコイル端子に接続する。端子電極部以
外の基板外面についても、導電体、磁性体等で被覆して
おけば電気的、磁気的な遮蔽作用が得られ、チップイン
ダクタの性能をさらに高めることができる。
The surface of each substrate opposite to the surface on which the coil pattern is formed is the outer surface of the chip inductor, and terminal electrodes are provided on the outer surface and connected to the internal coil terminals. If the outer surface of the substrate other than the terminal electrode portion is covered with a conductor, a magnetic material, or the like, an electrical and magnetic shielding action can be obtained, and the performance of the chip inductor can be further enhanced.

【0010】このようなチップインダクタの製作は、集
合基板を用いた多数個取りの方式で行う。すなわち、素
材である集合基板上に個々のチップインダクタの基板と
なる領域を多数個分、マトリクス状に配置し、それぞれ
の領域に所要のコイル・パターンや端子電極を形成す
る。同じ基板の裏表にあるコイル・パターンと端子電極
を接続する導電部を基板の端面に形成するが、そのため
の好ましい方法は、集合基板にスルーホールを設け、内
面に被覆した導電層が完成チップの端面に残って導電部
となるようにすることである。そして磁芯入り仕様のも
のについては2枚の集合基板の間に磁性材の磁芯を配置
し、両基板を異方性導電接着剤で接合してこれを各領域
の境界線に沿って切断することにより、1枚の集合基板
から多数のチップインダクタを能率よく製造するのであ
る。
The production of such a chip inductor is performed by a multi-cavity method using a collective substrate. That is, a large number of regions to be substrates of individual chip inductors are arranged in a matrix on a collective substrate as a material, and required coil patterns and terminal electrodes are formed in each region. A conductive portion for connecting the coil pattern and the terminal electrode on the front and back of the same substrate is formed on the end surface of the substrate.A preferable method for this is to provide a through hole in the collective substrate and to cover the inner surface with a conductive layer coated on the inner surface of the completed chip. That is, the conductive portion is left on the end face to become a conductive portion. And for those with a magnetic core, a magnetic core of magnetic material is placed between two collective substrates, and both substrates are joined with an anisotropic conductive adhesive and cut along the boundary of each region. By doing so, a large number of chip inductors can be efficiently manufactured from one collective substrate.

【0011】[0011]

【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図1は、本発明によるチップインダ
クタの第1の実施形態の構成を示す概念図である。1、
2はそれぞれ絶縁材で作られた第1の基板と第2の基板
で、異方性導電接着剤3で接合してあり、第2の基板2
の両端に回路基板への接続用の端子電極4を設けてあ
る。そして、これら2枚の基板の間にコイル5を形成し
てあり、コイル5の端部は基板2の端面に設けた導電部
6により端子電極4に接続してある。煩雑を避けるため
図1には描いてないが、コイルの内側に磁性材で作った
磁芯を配置してインダクタンスを増すことができる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a conceptual diagram showing a configuration of a first embodiment of a chip inductor according to the present invention. 1,
Reference numeral 2 denotes a first substrate and a second substrate, each of which is made of an insulating material, and are joined by an anisotropic conductive adhesive 3;
Are provided at both ends with terminal electrodes 4 for connection to a circuit board. A coil 5 is formed between these two substrates, and an end of the coil 5 is connected to the terminal electrode 4 by a conductive portion 6 provided on an end surface of the substrate 2. Although not shown in FIG. 1 to avoid complexity, a magnetic core made of a magnetic material can be arranged inside the coil to increase the inductance.

【0012】図2は、図1のチップインダクタの分解図
である。第1、第2の基板1、2の材質は紙、ガラス、
PET、複合材料、セラミックス等の絶縁材料であり、
プリント回路基板や液晶セル等に用いるのと同様のもの
を用いることができる。そして、これらの基板の互いに
向き合っている面に、導電材でそれぞれコイル・パター
ン7、8を形成する。パターンの形成はプリント回路基
板のように印刷や素材基板に貼った銅箔にフォトリソグ
ラフィを施すなり、あるいは液晶セルなどのように真空
蒸着、スパッタリング、プラズマCVD等でITO膜を
形成するなり、基板の材質と寸法に応じて適宜の方法を
用いることができる。3は異方性導電接着剤、9は例え
ば材質がフェライトの磁芯である。
FIG. 2 is an exploded view of the chip inductor of FIG. The material of the first and second substrates 1 and 2 is paper, glass,
It is an insulating material such as PET, composite material, ceramics, etc.
The same materials as those used for a printed circuit board, a liquid crystal cell, or the like can be used. Then, coil patterns 7 and 8 are formed on the surfaces of these substrates facing each other with a conductive material, respectively. The pattern is formed by printing or photolithography on a copper foil pasted on a material substrate like a printed circuit board, or by forming an ITO film by vacuum evaporation, sputtering, plasma CVD, etc. like a liquid crystal cell. An appropriate method can be used depending on the material and dimensions of the slab. Reference numeral 3 denotes an anisotropic conductive adhesive, and reference numeral 9 denotes, for example, a magnetic core made of ferrite.

【0013】図3はコイルの軸線に垂直な断面図で、図
3(A)は図2に相当する分解状態、図3(B)は図1
に相当する完成状態である。周知のように、導電接着剤
は導電粒子10を含む接着剤であって、導電粒子は微小
プラスチック粒子の表面に金属薄層を形成した金属めっ
きプラスチック粒子、あるいは金属粒子等である。な
お、磁芯9には導電性のない通常の接着剤11を塗布し
ておくのがよく、これは磁芯を基板に固定するためであ
る。
FIG. 3 is a sectional view perpendicular to the axis of the coil. FIG. 3 (A) is an exploded state corresponding to FIG. 2, and FIG. 3 (B) is FIG.
This is a completed state corresponding to. As is well known, the conductive adhesive is an adhesive containing the conductive particles 10, and the conductive particles are metal-plated plastic particles having a thin metal layer formed on the surface of fine plastic particles, or metal particles. It is preferable to apply a normal non-conductive adhesive 11 to the magnetic core 9 in order to fix the magnetic core to the substrate.

【0014】図3(A)のように構成部品を重ねて加熱
・加圧し、図3(B)のように接合すればチップインダ
クタになる。図2に見るように両基板1、2のコイル・
パターン7、8は平面的にジグザグ配置であり、両端の
一部のみが重なる。図3(B)のように、コイル・パタ
ーン両端の重なり部分で導電粒子10が介在して、基板
に垂直な方向に電気的な導通を生じる。基板に平行な方
向には導通は生じない。このように方向によって導通と
不導通の区別を生じるので異方性と呼ばれるのである。
A chip inductor is obtained by superposing and heating / pressing the components as shown in FIG. 3A and joining them as shown in FIG. 3B. As shown in FIG. 2, the coils of both substrates 1 and 2
The patterns 7 and 8 have a zigzag arrangement in a plane, and only a part of both ends overlap. As shown in FIG. 3 (B), the conductive particles 10 are interposed at the overlapping portions of both ends of the coil pattern, and electrical conduction occurs in a direction perpendicular to the substrate. No conduction occurs in the direction parallel to the substrate. Thus, the distinction between conduction and non-conduction is made depending on the direction, and is called anisotropy.

【0015】コイル・パターン7、8が基板に平行なコ
イル巻き線部となり、異方性導電接着剤3に含まれる導
電粒子10が基板に垂直なコイル巻き線部となることに
よって、両基板1、2の間に図1で示したようにコイル
5が形成される。図3(B)ではコイル・パターン7、
8の両端の厚さを増して描いたが、これは導電接着剤に
よる導通を示すために誇張したもので、実際にコイル・
パターンの厚さがこのように変化しているのではない。
The coil patterns 7 and 8 form coil windings parallel to the substrate, and the conductive particles 10 contained in the anisotropic conductive adhesive 3 form coil windings perpendicular to the substrate, thereby allowing both substrates 1 2, the coil 5 is formed as shown in FIG. In FIG. 3B, the coil pattern 7,
8, the thickness of both ends is increased, but this is exaggerated to show the conduction by the conductive adhesive, and the actual coil
This is not the case for the thickness of the pattern.

【0016】以上が本発明のチップインダクタの基本構
成であるが、このようなチップインダクタを大量生産す
るには、集合基板を用いて多数個取りで行うのが便利で
あり、次にそれについて説明する。図4にて、21は第
1の集合基板、22は第2の集合基板である。これらの
基板を境界線23、24によって個々のチップインダク
タとなる多くの領域に区分し、互いに向き合う基板面の
各領域にそれぞれコイル・パターン7、8を形成する。
第2の集合基板2には、また、端子電極パターン4aが
設けてあり、コイル・パターン8の端子につながってい
る。図4では見えないが、第2の集合基板22の下面で
端子電極パターン4aの裏側に当たる部分には、図1の
チップインダクタの端子電極4のパターンが形成され、
上面の端子電極パターン4aと下面の端子電極4は、内
面に導電体を被覆したスルーホール25により電気的に
接続されている。
The above is the basic configuration of the chip inductor of the present invention. For mass production of such a chip inductor, it is convenient to carry out mass production using a collective substrate. I do. In FIG. 4, reference numeral 21 denotes a first collective substrate, and reference numeral 22 denotes a second collective substrate. These substrates are divided into many regions that become individual chip inductors by boundaries 23 and 24, and coil patterns 7 and 8 are formed in respective regions of the substrate surface facing each other.
The second collective substrate 2 is also provided with a terminal electrode pattern 4a, which is connected to a terminal of the coil pattern 8. Although not visible in FIG. 4, a pattern of the terminal electrode 4 of the chip inductor of FIG. 1 is formed on a portion of the lower surface of the second collective substrate 22 which is on the back side of the terminal electrode pattern 4 a,
The terminal electrode pattern 4a on the upper surface and the terminal electrode 4 on the lower surface are electrically connected by a through hole 25 whose inner surface is covered with a conductor.

【0017】26は異方性導電接着剤で、ここでは格子
状に打ち抜かれたフィルム材である。この種のものとし
ては異方導電フィルム(Anisotoropic Conductive Fil
m:ACF)などと呼ばれるものがあって厚さ数10μ
mで、図4のような形を含め任意の形状のものが入手可
能であり、図4では省略したがセパレータなどと呼ばれ
るシート状の担体に保持されているのが普通である。そ
のような異方性導電接着剤26を第2の集合基板22に
仮圧着してセパレータを剥離し、短冊型の磁芯28を異
方性導電接着剤26の溝27内にそれぞれ置く。磁芯2
8はいわゆるパリレン処理等によって樹脂被覆を施した
ものが好ましい。前述のように、磁芯28には非電導の
通常の接着剤を塗布しておく。
Reference numeral 26 denotes an anisotropic conductive adhesive, which in this case is a film material punched in a lattice. Anisotropic conductive film (Anisotoropic Conductive Fil)
m: ACF) etc. and has a thickness of several 10μ
For m, an arbitrary shape including the shape as shown in FIG. 4 is available, and is usually held on a sheet-like carrier called a separator or the like, which is omitted in FIG. Such an anisotropic conductive adhesive 26 is temporarily press-bonded to the second collective substrate 22 to peel off the separator, and a strip-shaped magnetic core 28 is placed in each groove 27 of the anisotropic conductive adhesive 26. Magnetic core 2
8 is preferably coated with a resin by a so-called parylene treatment or the like. As described above, the magnetic core 28 is coated with a normal non-conductive adhesive.

【0018】その上に第1の集合基板21を置くが、こ
れらの作業は基準穴29により各部品を位置合わせして
行う。このように部品を配置して2枚の基板21、22
を治具を用いて加熱・加圧して接合し、境界線23、2
4に沿って内部の磁芯28とともにダイシングすれば、
切り離された各部分がそれぞれチップインダクタにな
る。接合された集合基板のコイル軸線に垂直な断面を図
5に示す。これを境界31で分割して得られる各部分
が、図3(B)のような断面のチップインダクタにな
る。
A first collective board 21 is placed thereon, and these operations are performed by aligning each component with reference holes 29. By arranging the components in this way, the two substrates 21 and 22
Are joined by heating and pressing using a jig.
By dicing along the inner core 28 along 4,
Each separated part becomes a chip inductor. FIG. 5 shows a cross section perpendicular to the coil axis of the assembled substrate thus joined. Each part obtained by dividing this at the boundary 31 becomes a chip inductor having a cross section as shown in FIG.

【0019】図4の第2の集合基板22のスルーホール
群25は境界線23の上に並んでいるから、基板を切断
すれば図1のように切断面に窪みが残り、窪みの表面の
導電体が基板両面の導電パターンを接続する導電部6と
なる。
Since the through-hole groups 25 of the second collective substrate 22 in FIG. 4 are arranged on the boundary line 23, when the substrate is cut, a dent remains on the cut surface as shown in FIG. The conductor serves as the conductive portion 6 connecting the conductive patterns on both surfaces of the substrate.

【0020】図4のような棒材の磁芯28を用いずに、
図示は省略するが、第1、第2の集合基板21、22の
コイル・パターン7、8上に絶縁膜を被覆し、その一方
または両方の上に磁性材料でストライプ状のパターンを
設けて、これを磁芯にすることもできる。また、部品の
仕様によっては、磁芯28を省いて空芯のコイルにする
ことがある。図2や図4の磁芯9、28等は2枚の集合
基板の間に一定の距離を設けるスペーサの役割を果たす
が、これらの磁芯を用いない場合には、スペーサとして
基板間に樹脂の棒状部品や樹脂粒子、ガラス・ビーズ等
を配置することがある。
Without using the magnetic core 28 made of a bar as shown in FIG.
Although illustration is omitted, an insulating film is coated on the coil patterns 7 and 8 of the first and second collective substrates 21 and 22, and a stripe pattern of a magnetic material is provided on one or both of them. This can be a magnetic core. Further, depending on the specifications of the components, the magnetic core 28 may be omitted to form an air-core coil. The magnetic cores 9 and 28 in FIGS. 2 and 4 serve as a spacer for providing a fixed distance between the two collective substrates, but when these magnetic cores are not used, a resin is used as a spacer between the substrates. Rod-shaped parts, resin particles, glass beads, and the like.

【0021】集合基板による製造法は、図4に示したほ
かにも種々の方式が可能である。例えば図6に第2の集
合基板31の別の形態を示すが、これは図4の丸穴スル
ーホール群25に替えて、境界線23に沿ってほぼ基板
の全幅にわたる長穴スルーホール32を設けたものであ
る。長穴スルーホール32は打ち抜き、エンドミル加工
等で開けた長穴の内面に無電解メッキや蒸着、スパッタ
リング等により導電体を被覆したものである。このよう
な集合基板を用いれば、基板の接合後にダイシングして
得られるチップインダクタは図7のように基板の端面が
導電面33になって、内側にあるコイル端部と端子電極
4を接続する。
Various methods other than the method shown in FIG. 4 are possible for the manufacturing method using the collective substrate. For example, FIG. 6 shows another form of the second collective board 31. This is different from the round-hole through-hole group 25 in FIG. It is provided. The long hole 32 is formed by coating an inner surface of a long hole formed by punching, end milling, or the like with a conductor by electroless plating, vapor deposition, sputtering, or the like. When such an integrated substrate is used, a chip inductor obtained by dicing after bonding of the substrate has a conductive surface 33 at the end surface of the substrate as shown in FIG. .

【0022】図2では、第1の基板1(従って図4の第
1の集合基板21)は下面にコイル・パターン7がある
だけで上面にはパターンがない。コイルの基本構成とし
てはこれで足りるが、第1の基板も両面に導電層を設け
るならば、チップインダクタの性能をさらに高めること
ができる。図8に示すチップインダクタの分解図では、
第1の基板1の上面の全面に導電材を被覆してシールド
膜41としてある。このような被覆を設けるには、両面
プリント基板のように両面に銅箔を貼った基板材料を用
いてもよいし、後工程でメッキ等により形成することも
できる。そしてスルーホールによる導電部42により、
上面のシールド膜41と第1の基板下面の導体のランド
部43を接続してある。一方、第2の基板2の下面につ
いても、先の端子電極4以外の部分を被覆してシールド
膜44とし、スルーホールの導電部45によって上面の
導体ランド部46と接続する。
In FIG. 2, the first substrate 1 (and thus the first collective substrate 21 in FIG. 4) has only the coil pattern 7 on the lower surface and no pattern on the upper surface. This suffices for the basic configuration of the coil. However, if the first substrate is provided with conductive layers on both surfaces, the performance of the chip inductor can be further improved. In the exploded view of the chip inductor shown in FIG.
A conductive material is coated on the entire upper surface of the first substrate 1 to form a shield film 41. In order to provide such a coating, a substrate material having copper foil adhered to both sides, such as a double-sided printed board, may be used, or it may be formed by plating or the like in a later step. And, by the conductive part 42 by the through hole,
The shield film 41 on the upper surface and the land portion 43 of the conductor on the lower surface of the first substrate are connected. On the other hand, also on the lower surface of the second substrate 2, a portion other than the terminal electrode 4 is covered to form a shield film 44, and is connected to the conductor land portion 46 on the upper surface by a conductive portion 45 of a through hole.

【0023】このような構成の部品によるチップインダ
クタのコイル軸線に垂直な断面を図9に示す。先に述べ
たのと同様に、コイル・パターン7、8と異方性導電接
着剤3でコイルが形成されるとともに、両基板内面のラ
ンド部43、46もまた異方性導電接着剤3で接続さ
れ、基板外面のシールド膜41、44は導電部42、4
5と異方性導電接着剤3を経て導通する。従って回路基
板への実装の際にシールド膜の一部を回路の接地線に接
続すれば、接地されたシールド構造となり、静電遮蔽、
電磁遮蔽等の機能を発揮してコイルの漏洩磁束が他の回
路部分の動作に干渉したり、逆にコイル自身が周囲から
影響されたりすることを防ぐ。シールド膜41、44を
磁性材料で作るならば磁気遮蔽が行われる。
FIG. 9 shows a cross section perpendicular to the coil axis of the chip inductor using the components having such a configuration. As described above, the coils are formed by the coil patterns 7 and 8 and the anisotropic conductive adhesive 3, and the lands 43 and 46 on the inner surfaces of both substrates are also formed by the anisotropic conductive adhesive 3. The shield films 41 and 44 on the outer surface of the substrate are connected to the conductive portions 42 and 4
5 through the anisotropic conductive adhesive 3. Therefore, if a part of the shield film is connected to the ground line of the circuit at the time of mounting on a circuit board, a grounded shield structure will be obtained,
By exerting a function such as electromagnetic shielding, it is possible to prevent the leakage magnetic flux of the coil from interfering with the operation of other circuit parts and, conversely, from affecting the coil itself from the surroundings. If the shield films 41 and 44 are made of a magnetic material, magnetic shielding is performed.

【0024】図8のものは、第1の基板1の上面、すな
わちチップインダクタの上面の全面をシールド膜41に
してあるが、図10のチップインダクタは、第2の基板
2と同様、第1の基板1にもシールド膜41と端子電極
51と導電部52を設けてあり、チップインダクタの上
下面の端子電極51、4は、導電部52、6を介して基
板の接合面で異方性導電接着剤3により接続される。こ
うすれば上下対称のチップインダクタとなり、実装の際
に上下の判別が不要である。
In FIG. 8, the upper surface of the first substrate 1, that is, the entire upper surface of the chip inductor is formed as a shield film 41, but the chip inductor of FIG. The substrate 1 is also provided with a shield film 41, a terminal electrode 51, and a conductive portion 52. The terminal electrodes 51, 4 on the upper and lower surfaces of the chip inductor are anisotropic on the bonding surface of the substrate via the conductive portions 52, 6. They are connected by the conductive adhesive 3. In this way, the chip inductor becomes a vertically symmetric chip inductor, and it is not necessary to distinguish between the upper and lower parts when mounting.

【0025】図11のチップインダクタは、第1の基板
1、第2の基板2をいずれも図6のような長穴スルーホ
ールを設けた集合基板により製造したもので、端子電極
4、51は、それぞれ端面全体に形成された導電面33
と53で内側のパターンに接続されるとともに、異方性
導電接着剤3によって相互接続される。上下面のシール
ド膜41、44は導電部42、45と異方性導電接着剤
3によって相互接続される。
In the chip inductor of FIG. 11, the first substrate 1 and the second substrate 2 are both manufactured by using an aggregate substrate provided with elongated through holes as shown in FIG. , A conductive surface 33 formed on the entire end face
And 53 are connected to the inner pattern and interconnected by the anisotropic conductive adhesive 3. The upper and lower shield films 41 and 44 are interconnected with the conductive portions 42 and 45 by the anisotropic conductive adhesive 3.

【0026】集合基板における長穴スルーホールとして
は、図6のような境界線23方向のものでなく、直交す
る境界線24方向のものとすることもできる(図示は省
く)。そのようにして多数個取りしたチップインダクタ
における長穴スルーホール内面の導電層は、コイル軸線
に平行な基板端面を覆う導電面となる。そのようなチッ
プインダクタの外観を図12に示す。ここでは第1の基
板1の長手に平行な端面の導電面55、57や第2の基
板2の長手に平行な導電面56、58は長穴スルーホー
ル内面に形成された導電層である。上下面の端子電極
4、51は導電面55、56によって内部のパターンに
接続されるとともに、異方性導電接着剤3によって導通
し、シールド膜41、44は導電面57、58によって
基板内面の縁部に沿って設けたランド部に接続され、ラ
ンド部同士は異方性導電接着剤3によって導通する。
The elongated through-holes in the collective substrate may not be in the direction of the boundary line 23 as shown in FIG. 6 but may be in the direction of the orthogonal boundary line 24 (not shown). The conductive layer on the inner surface of the elongated through-hole in the chip inductors thus obtained is a conductive surface that covers the end face of the substrate parallel to the coil axis. FIG. 12 shows the appearance of such a chip inductor. Here, the conductive surfaces 55 and 57 at the end surfaces parallel to the length of the first substrate 1 and the conductive surfaces 56 and 58 parallel to the length of the second substrate 2 are conductive layers formed on the inner surface of the long hole. The terminal electrodes 4 and 51 on the upper and lower surfaces are connected to the internal pattern by conductive surfaces 55 and 56, and are electrically connected by the anisotropic conductive adhesive 3. The shield films 41 and 44 are formed on the inner surface of the substrate by the conductive surfaces 57 and 58. The lands are connected to the lands provided along the edges, and the lands are electrically connected by the anisotropic conductive adhesive 3.

【0027】その様子は、図9の断面図において、導電
部42、45を図12の導電面57、58とみなし、4
3、46が基板内面のランド部であって基板の縁部に沿
って紙面に垂直な方向に伸びているものと考えればよ
い。図12のチップインダクタは上下面に端子電極4、
51があるとともに、側面の導電面55、56もまた端
子電極になるから、上面または下面で平型に回路基板に
接合するだけでなく、側面を回路基板に当てて立型で接
合することもでき、実装における部品配置の自由度が増
加する。
In the sectional view of FIG. 9, the conductive portions 42 and 45 are regarded as conductive surfaces 57 and 58 in FIG.
It is sufficient to consider that lands 3 and 46 are lands on the inner surface of the substrate and extend in the direction perpendicular to the paper surface along the edge of the substrate. 12 has terminal electrodes 4 on the upper and lower surfaces.
51, and the conductive surfaces 55 and 56 on the side surfaces also serve as terminal electrodes, so that not only the upper surface or the lower surface can be joined to the circuit board in a flat shape, but also the side surface can be joined to the circuit board in a vertical shape. The degree of freedom of component arrangement in mounting is increased.

【0028】図12にて、チップインダクタ側面の59
の箇所は端子電極とシールド膜の境界で、導電面55と
57(または56と58)は切り離されている。それに
は導電面55と57(または56と58)を形成する長
穴スルーホールを分離するか、あるいは共通の長穴スル
ーホールで導電層を形成し、長穴内面のフォトリソグラ
フィにより59の箇所の導電体を除去して導電面55と
57(あるいは56と58)を切り離すなどの方法を取
ればよい。
Referring to FIG.
Is a boundary between the terminal electrode and the shield film, and the conductive surfaces 55 and 57 (or 56 and 58) are separated. This can be done by separating the through-holes forming the conductive surfaces 55 and 57 (or 56 and 58) or by forming a conductive layer with a common long-hole through-hole and by photolithography of the inner surface of the long hole at 59 locations. The conductor may be removed to separate the conductive surfaces 55 and 57 (or 56 and 58).

【0029】長穴スルーホールを集合基板の一方向だけ
に設けるのでなく、直交する両方向に配置して利用する
ことができる。もちろんこのような配置では長穴スルー
ホール全部を基板一杯に連続した形状にはできず、適宜
断続した形にする。以上、本発明のチップインダクタと
その製造方法についていくつかの実施形態を示したが、
このほかにも本発明の範囲内でさまざまな構成が可能で
あることが、上記の説明から理解されよう。
The elongated through holes can be used not only in one direction of the collective substrate but also in both directions orthogonal to each other. Of course, in such an arrangement, the entire through-hole cannot be formed in a shape continuous with the entire substrate, but is formed in an intermittent shape as appropriate. As mentioned above, although several embodiments were shown about the chip inductor of the present invention and its manufacturing method,
It will be understood from the above description that various other configurations are possible within the scope of the present invention.

【0030】[0030]

【発明の効果】以上述べたごとく、本発明は基板上のパ
ターンと異方性導電接着剤によりコイル巻き線を形成し
たチップインダクタであって、加工時間がコイル巻き数
に左右されるなどのことがなく、コイル巻き線のピッチ
を小さくして単位長さ当たりの巻き数を多くすることが
可能である。この結果、厚さ1mm前後の薄型で小型の
チップインダクタを実現できる。磁芯入りにするのも容
易であってインダクタンスの大きいものが得られ、外面
にシールド膜を設ければ遮蔽構造になって、周囲回路と
の電気的、磁気的干渉が防がれる。製造方法としては、
集合基板を用いて多数個取りするから大量生産に適し、
特殊な加工設備や加工方法は必要でなく、製品を廉価に
提供できる。これにより電子機器の小型化、高性能化、
低価格化に寄与するところが大きい。
As described above, the present invention relates to a chip inductor in which a coil winding is formed by a pattern on a substrate and an anisotropic conductive adhesive, and the processing time is affected by the number of coil windings. Therefore, it is possible to increase the number of turns per unit length by reducing the pitch of the coil winding. As a result, a thin and small chip inductor having a thickness of about 1 mm can be realized. A magnetic core can be easily obtained and a large inductance can be obtained. If a shield film is provided on the outer surface, a shield structure is formed, and electrical and magnetic interference with surrounding circuits can be prevented. As a manufacturing method,
Suitable for mass production because a large number of pieces are taken using a collective board,
No special processing equipment or processing method is required, and products can be provided at low cost. As a result, miniaturization and higher performance of electronic devices,
It greatly contributes to lower prices.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるチップインダクタの第1の実施形
態の概念図である。
FIG. 1 is a conceptual diagram of a first embodiment of a chip inductor according to the present invention.

【図2】図1のチップインダクタの分解図である。FIG. 2 is an exploded view of the chip inductor of FIG.

【図3】コイル軸線に垂直なチップインダクタの断面図
で、(A)は図2、(B)は図1に相当する。
3A and 3B are cross-sectional views of a chip inductor perpendicular to a coil axis, wherein FIG. 3A corresponds to FIG. 2 and FIG.

【図4】図1のチップインダクタを集合基板を用いて製
造する状況の斜視図である。
FIG. 4 is a perspective view of a situation in which the chip inductor of FIG. 1 is manufactured using a collective substrate.

【図5】図4の集合基板を接合した状態のコイル軸線に
垂直な断面図である。
5 is a cross-sectional view perpendicular to the coil axis in a state where the collective substrates of FIG. 4 are joined.

【図6】長穴スルーホールを有する第2の集合基板の斜
視図である。
FIG. 6 is a perspective view of a second collective substrate having elongated through holes.

【図7】チップインダクタの別の実施形態の外観図であ
る。
FIG. 7 is an external view of another embodiment of a chip inductor.

【図8】チップインダクタのさらに別の実施形態の分解
図である。
FIG. 8 is an exploded view of yet another embodiment of a chip inductor.

【図9】図8のチップインダクタの完成状態におけるコ
イル軸線に垂直な断面図である。
9 is a cross-sectional view perpendicular to the coil axis in a completed state of the chip inductor of FIG. 8;

【図10】チップインダクタのさらに別の実施形態の外
観図である。
FIG. 10 is an external view of still another embodiment of a chip inductor.

【図11】チップインダクタのさらに別の実施形態の外
観図である。
FIG. 11 is an external view of still another embodiment of a chip inductor.

【図12】チップインダクタのさらに別の実施形態の外
観図である。
FIG. 12 is an external view of still another embodiment of a chip inductor.

【図13】従来のチップインダクタの外観図である。FIG. 13 is an external view of a conventional chip inductor.

【符号の説明】[Explanation of symbols]

1 第1の基板 2 第2の基板 3、26 異方性導電接着剤 4、51 端子電極 5 コイル 6、42、45、52 導電部 7、8 コイル・パターン 9、28 磁芯 10 導電粒子 11 接着剤 21 第1の集合基板 22、31 第2の集合基板 23、24 境界線 25 スルーホール 32 長穴スルーホール 33、53、55、56、57、58 導電面 41、44 シールド膜 101、104 巻き芯 DESCRIPTION OF SYMBOLS 1 1st board | substrate 2 2nd board | substrate 3, 26 Anisotropic conductive adhesive 4, 51 Terminal electrode 5 Coil 6, 42, 45, 52 Conductive part 7, 8 Coil pattern 9, 28 Magnetic core 10 Conductive particle 11 Adhesive 21 First collective substrate 22, 31 Second collective substrate 23, 24 Boundary line 25 Through hole 32 Slotted through hole 33, 53, 55, 56, 57, 58 Conductive surface 41, 44 Shielding film 101, 104 Core

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 2枚の絶縁基板にそれぞれコイル巻き線
の一部を導電パターンで形成し、該パターン形成面を向
き合わせて両基板を異方性導電接着剤で接合することに
より、前記導電パターンの両端同士を接続する異方性導
電接着剤がコイル巻き線の他の部分となって、導電パタ
ーンと異方性導電接着剤で両基板間にコイルが形成され
たチップインダクタ。
1. The method according to claim 1, wherein a part of a coil winding is formed on each of the two insulating substrates by a conductive pattern, and the two substrates are joined by an anisotropic conductive adhesive with their pattern forming surfaces facing each other. A chip inductor in which a coil is formed between both substrates by a conductive pattern and an anisotropic conductive adhesive, wherein an anisotropic conductive adhesive connecting both ends of the pattern forms another portion of the coil winding.
【請求項2】 請求項1に記載のチップインダクタにお
いて、前記コイルの端子とチップインダクタ表面に設け
た端子電極を基板の端面に形成した導電部で接続したチ
ップインダクタ。
2. The chip inductor according to claim 1, wherein a terminal of the coil and a terminal electrode provided on a surface of the chip inductor are connected by a conductive portion formed on an end surface of the substrate.
【請求項3】 請求項1に記載のチップインダクタにお
いて、2枚の基板間に磁芯を配置して磁芯入りとしたチ
ップインダクタ。
3. The chip inductor according to claim 1, wherein a magnetic core is provided between the two substrates so as to include the magnetic core.
【請求項4】 請求項1に記載のチップインダクタにお
いて、2枚の基板間にスペーサを配置して接合したチッ
プインダクタ。
4. The chip inductor according to claim 1, wherein a spacer is arranged and bonded between two substrates.
【請求項5】 請求項1に記載のチップインダクタにお
いて、外面にシールド膜を形成したチップインダクタ。
5. The chip inductor according to claim 1, wherein a shield film is formed on an outer surface.
【請求項6】 チップインダクタの製造方法であって、 おのおのがチップインダクタとなる領域をマトリクス状
に配置した2枚の集合基板の各領域に、コイルの巻き線
の一部を導電パターンで形成し、 該パターン形成面を向き合わせて両集合基板を異方性導
電接着剤で接合し、 前記の各領域を切り離すことにより基板間に導電パター
ンと異方性導電接着剤でコイルが形成されたチップイン
ダクタを多数個取りで得るチップインダクタの製造方
法。
6. A method of manufacturing a chip inductor, comprising: forming a part of a winding of a coil by a conductive pattern on each of two regions of a collective substrate in which regions each serving as a chip inductor are arranged in a matrix. A chip in which a coil is formed between the substrates by a conductive pattern and an anisotropic conductive adhesive by joining the two assembled substrates with anisotropic conductive adhesive with the pattern forming surfaces facing each other, and separating the respective regions. A method of manufacturing a chip inductor by obtaining a large number of inductors.
【請求項7】 請求項6に記載のチップインダクタの製
造方法において、以下の各方法のいずれかを任意に選択
して併用するものであり、 それらの方法は、 2枚の集合基板の一方または両方に丸穴または長穴のス
ルーホール群を設けて内面に導電膜を被覆したものを用
い、該2枚の集合基板を異方性導電接着剤で接合して前
記の各領域を切り離すことにより、前記スルーホール内
面の導電膜を基板端面に残して基板の両面をつなぐ導電
部とする方法、または2枚の集合基板間に磁芯を配置し
て接合する方法、または2枚の集合基板間にスペーサを
配置して接合する方法、または2枚の集合基板の一方ま
たは両方にシールド膜を形成したものを用いる方法、で
あることを特徴とするチップインダクタの製造方法。
7. The method for manufacturing a chip inductor according to claim 6, wherein any one of the following methods is arbitrarily selected and used in combination, and the method includes the steps of: By using a round hole or a through hole group of long holes provided on both sides and using a conductive film coated on the inner surface, the two aggregated substrates are joined with an anisotropic conductive adhesive to separate the above-described regions. A method in which the conductive film on the inner surface of the through hole is left on the end face of the substrate to form a conductive portion that connects both surfaces of the substrate, or a method in which a magnetic core is arranged and bonded between two collective substrates, or between two collective substrates. And a method of using two or more collective substrates with a shield film formed on one or both of them.
JP15427397A 1997-05-29 1997-05-29 Chip inductor and its manufacture Withdrawn JPH10335142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15427397A JPH10335142A (en) 1997-05-29 1997-05-29 Chip inductor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15427397A JPH10335142A (en) 1997-05-29 1997-05-29 Chip inductor and its manufacture

Publications (1)

Publication Number Publication Date
JPH10335142A true JPH10335142A (en) 1998-12-18

Family

ID=15580565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15427397A Withdrawn JPH10335142A (en) 1997-05-29 1997-05-29 Chip inductor and its manufacture

Country Status (1)

Country Link
JP (1) JPH10335142A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043350A1 (en) * 2004-10-18 2006-04-27 Murata Manufacturing Co., Ltd. Process for producing stacked ceramic electronic component and composite laminate
JP2011082346A (en) * 2009-10-07 2011-04-21 Shinko Electric Ind Co Ltd Inductor and method of manufacturing the same
JP2013098539A (en) * 2011-10-27 2013-05-20 Samsung Electro-Mechanics Co Ltd Inductor
CN104377020A (en) * 2013-08-12 2015-02-25 佳邦科技股份有限公司 Manufacturing method of cascade power inductor
KR20160123676A (en) * 2015-04-16 2016-10-26 삼성전기주식회사 Coil electronic component
CN108811319A (en) * 2017-04-27 2018-11-13 株式会社村田制作所 Electronic unit and its manufacturing method
JPWO2017199461A1 (en) * 2016-05-16 2018-11-22 株式会社村田製作所 Electronic components
CN109643597A (en) * 2016-09-02 2019-04-16 株式会社村田制作所 Inductor components and power module
CN110010493A (en) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 A kind of production method of interconnection inductance
WO2022124262A1 (en) * 2020-12-09 2022-06-16 株式会社村田製作所 High frequency module and communication apparatus

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043350A1 (en) * 2004-10-18 2006-04-27 Murata Manufacturing Co., Ltd. Process for producing stacked ceramic electronic component and composite laminate
US7607216B2 (en) 2004-10-18 2009-10-27 Murata Manufacturing Co., Ltd. Method for manufacturing monolithic ceramic electronic component
JP2011082346A (en) * 2009-10-07 2011-04-21 Shinko Electric Ind Co Ltd Inductor and method of manufacturing the same
JP2013098539A (en) * 2011-10-27 2013-05-20 Samsung Electro-Mechanics Co Ltd Inductor
CN104377020A (en) * 2013-08-12 2015-02-25 佳邦科技股份有限公司 Manufacturing method of cascade power inductor
KR20160123676A (en) * 2015-04-16 2016-10-26 삼성전기주식회사 Coil electronic component
US10957476B2 (en) 2015-04-16 2021-03-23 Samsung Electro-Mechanics Co., Ltd. Coil electronic component
US11398341B2 (en) 2016-05-16 2022-07-26 Murata Manufacturing Co., Ltd. Electronic component
JPWO2017199461A1 (en) * 2016-05-16 2018-11-22 株式会社村田製作所 Electronic components
CN109643597A (en) * 2016-09-02 2019-04-16 株式会社村田制作所 Inductor components and power module
US10832855B2 (en) 2017-04-27 2020-11-10 Murata Manufacturing Co., Ltd. Electronic component and manufacturing method thereof
JP2018186241A (en) * 2017-04-27 2018-11-22 株式会社村田製作所 Electronic component and manufacturing method thereof
CN108811319A (en) * 2017-04-27 2018-11-13 株式会社村田制作所 Electronic unit and its manufacturing method
CN110010493A (en) * 2018-12-25 2019-07-12 杭州臻镭微波技术有限公司 A kind of production method of interconnection inductance
WO2022124262A1 (en) * 2020-12-09 2022-06-16 株式会社村田製作所 High frequency module and communication apparatus

Similar Documents

Publication Publication Date Title
JP6269591B2 (en) Coil parts
US9691539B2 (en) Coil component
US7212095B2 (en) Inductive element and manufacturing method of the same
CN101763933B (en) Electronic component and manufacturing method of electronic component
US8325003B2 (en) Common mode filter and method of manufacturing the same
US20100090781A1 (en) Sheet-like composite electronic component and method for manufacturing same
KR20160108935A (en) Coil electronic component and manufacturing method thereof
CN104078192A (en) Electronic component and manufacturing method thereof
JPH10335142A (en) Chip inductor and its manufacture
JP2000323336A (en) Inductor and its manufacture
JP2001313212A (en) Laminated coil and its manufacturing method
JP2003332141A (en) Chip common mode choke coil
JP2004127966A (en) Inductive element and its manufacturing method
JPH10208942A (en) Chip inductor incorporating magnetic core and its manufacture
JP2741090B2 (en) Printed board
CN114694930A (en) Coil component
KR101982931B1 (en) Method of manufacturing laminated electronic component
JP2017108304A (en) Antenna device and method for manufacturing the same
JPH0378793B2 (en)
US11276908B2 (en) Non-reciprocal circuit element
US11283146B2 (en) Non-reciprocal circuit element
JP2001250722A (en) High-frequency coil
JP2011049379A (en) Electronic component and method of manufacturing the same
JPH10233315A (en) Surface mount coil and its manufacturing method
JPH0410657Y2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040430

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20060526

Free format text: JAPANESE INTERMEDIATE CODE: A761