KR20130045607A - Power module package - Google Patents

Power module package Download PDF

Info

Publication number
KR20130045607A
KR20130045607A KR1020110109914A KR20110109914A KR20130045607A KR 20130045607 A KR20130045607 A KR 20130045607A KR 1020110109914 A KR1020110109914 A KR 1020110109914A KR 20110109914 A KR20110109914 A KR 20110109914A KR 20130045607 A KR20130045607 A KR 20130045607A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
power module
module package
circuit
Prior art date
Application number
KR1020110109914A
Other languages
Korean (ko)
Inventor
박성근
오정미
김광수
임창현
강정은
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110109914A priority Critical patent/KR20130045607A/en
Publication of KR20130045607A publication Critical patent/KR20130045607A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

PURPOSE: A power mobile package is provided to secure a high integration and miniaturization package by using a lamination substrate of sheets having a circuit pattern. CONSTITUTION: A substrate includes a circuit layer(117) and an interconnection via(120). The circuit layer includes a circuit pattern(113) and a via(115) electrically connecting the circuit pattern. The interconnection via electrically connects the circuit layer and an outer connection terminal(140). A semiconductor chip(150) is mounted on one surface of the substrate. The outer connection terminal is formed on the other surface of the substrate.

Description

전력 모듈 패키지{Power module package}Power module package

본 발명은 전력 모듈 패키지에 관한 것이다.The present invention relates to a power module package.

전 세계적으로 에너지 사용량이 증대됨에 따라, 에너지의 효율적 사용 및 환경 보호를 위해 가전용, 산업용 등의 용도에 인버터(inverter)와 같은 전력변환장치의 채용이 증대되고 있다.As energy consumption increases worldwide, the use of power converters, such as inverters, is increasing in home appliances, industrial applications, and the like for efficient use of energy and environmental protection.

인버터의 채용 증대와 함께 주목받고 있는 IPM(Intelligent Power Module)은 인버터에서 DC 정류 및 AC 변환의 기능을 수행하는 핵심 부품으로 냉장고, 세탁기, 에어컨 등과 같은 가전용 어플리케이션부터 산업용 모터 등의 산업용 어플리케이션, HEV, EV 등 차세대 어플리케이션에 적용될 수 있다.Intelligent Power Module (IPM), which is attracting attention with the increasing adoption of inverters, is a key component that performs DC rectification and AC conversion in inverters. It is used for home appliances such as refrigerators, washing machines, air conditioners, industrial applications such as industrial motors, and HEVs. It can be applied to next-generation applications such as EV and EV.

일반적으로 전력 변환과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향인 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에 다기능, 소형화를 위한 구조 개선뿐 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
In general, high heat is generated during the power conversion process, and if the generated heat is not removed efficiently, the performance of the module and the entire system may be degraded and even damaged. Moreover, since the multifunctional and miniaturization of components, which is a recent trend, is an essential element in IPM, not only structural improvement for multifunctional and miniaturization, but also efficient heat dissipation of heat generated by them are important factors.

한편, 종래 기술에 따른 전력 모듈이 특허번호 제2001-0111736호(국내공개특허)에 개시되어 있다.On the other hand, a power module according to the prior art is disclosed in Patent No. 2001-0111736 (Domestic Publication).

그러나, 이와 같은 종래의 전력 모듈은 부품 간 연결을 위한 회로 배선이 리드 프레임 탑(top) 면에만 형성이 가능하므로 모듈의 소형화 및 고집적화에 한계가 있는 단점이 있다.However, such a conventional power module has a disadvantage in that miniaturization and high integration of the module are limited because circuit wiring for connection between components can be formed only on the lead frame top surface.

또한, 리드 프레임과 방열판 접합 시 접합제로 솔더 및 에폭시 계열을 사용함으로써, 장기적으로 모듈의 신뢰성에 문제가 발생할 수 있는 단점이 있다.In addition, by using a solder and epoxy series as a bonding agent when the lead frame and the heat sink are bonded, there is a disadvantage that can cause problems in the reliability of the module in the long term.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 회로 연결이 용이하여 고집적화 및 소형화가 가능한 전력 모듈 패키지를 제공하는 것이다.The present invention is to solve the above-described problems of the prior art, an aspect of the present invention is to provide a power module package that can be easily integrated and miniaturized circuit connection.

또한, 본 발명의 다른 측면은 기판 자체의 신뢰성이 우수한 전력 모듈 패키지를 제공하는 것이다.Another aspect of the present invention is to provide a power module package having excellent reliability of the substrate itself.

또한, 본 발명의 또 다른 측면은 방열 효과가 우수한 전력 모듈 패키지를 제공하는 것이다.In addition, another aspect of the present invention is to provide a power module package having excellent heat dissipation effect.

본 발명의 일 실시 예에 따른 전력 모듈 패키지는 복수의 회로층을 갖는 기판과, 상기 기판 일면에 실장된 반도체칩 및 상기 기판 타면에 형성된 외부접속단자를 포함하며, 상기 기판은 상기 회로층 및 상기 외부접속단자를 전기적으로 연결하는 인터커넥션 비아(interconnection via)를 포함한다.The power module package according to an embodiment of the present invention includes a substrate having a plurality of circuit layers, a semiconductor chip mounted on one surface of the substrate, and an external connection terminal formed on the other surface of the substrate, wherein the substrate includes the circuit layer and the It includes an interconnect via that electrically connects external connection terminals.

여기에서, 상기 기판은 세라믹 기판일 수 있으며, 상기 세라믹 기판은 산화 알루미늄(Al2O3) 또는 질화 알루미늄(AlN)으로 이루어질 수 있다.The substrate may be a ceramic substrate, and the ceramic substrate may be made of aluminum oxide (Al 2 O 3 ) or aluminum nitride (AlN).

또한, 상기 회로층은 회로패턴 및 상기 회로패턴을 전기적으로 연결하는 비아를 포함할 수 있다.In addition, the circuit layer may include a circuit pattern and a via electrically connecting the circuit pattern.

또한, 상기 회로패턴 및 비아는 텅스텐(W) 또는 몰리브덴(Mo)으로 이루어질 수 있다.In addition, the circuit pattern and the via may be made of tungsten (W) or molybdenum (Mo).

또한, 상기 기판의 일면에 형성된 상기 반도체칩 실장용 패드를 더 포함할 수 있다.The semiconductor chip mounting pad may further include a pad formed on one surface of the substrate.

또한, 상기 반도체칩 실장용 패드 상에 형성된 표면처리층을 더 포함할 수 있으며, 상기 표면처리층은 금(Au), 니켈(Ni), 은(Ag), 구리(Cu) 또는 이들의 조합을 포함하는 군으로부터 선택된 것으로 이루어질 수 있다.The surface treatment layer may further include a surface treatment layer formed on the pad for mounting the semiconductor chip, and the surface treatment layer may include gold (Au), nickel (Ni), silver (Ag), copper (Cu), or a combination thereof. It may be selected from the group containing.

또한, 상기 반도체칩은 플립칩 본딩(flip-chip bonding) 형태로 실장될 수 있다.In addition, the semiconductor chip may be mounted in the form of flip-chip bonding.

또한, 상기 반도체칩을 감싸도록 상기 기판 일면에 형성된 몰딩재를 더 포함할 수 있다.In addition, the semiconductor chip may further include a molding material formed on one surface of the substrate.

또한, 상기 반도체칩은 전력소자 및 제어소자를 포함하며, 상기 전력소자를 감싸도록 상기 기판 일면에 형성된 제1몰딩재 및 상기 제어소자를 감싸도록 상기 기판 일면에 상기 제1몰딩재와 이격 형성된 제2몰딩재를 더 포함할 수 있다.The semiconductor chip may include a power device and a control device, and include a first molding material formed on one surface of the substrate to surround the power device and a first molding material spaced apart from the first molding material on one surface of the substrate to surround the control device. It may further comprise a molding material.

이때, 상기 제2몰딩재는 상기 제어소자의 노출된 면 상에 형성될 수 있다.
In this case, the second molding material may be formed on an exposed surface of the control device.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명은 고온 소결 공정을 통해 복수의 세라믹 시트를 접합하여 적층기판을 형성하므로, 적층기판의 신뢰성이 향상될 수 있는 효과가 있다.According to the present invention, since a plurality of ceramic sheets are bonded to each other through a high temperature sintering process to form a laminated substrate, the reliability of the laminated substrate may be improved.

또한, 본 발명은 수지에 비하여 열전도도가 높은 세라믹으로 이루어진 기판을 이용함으로써, 패키지의 방열 특성을 향상시킬 수 있는 효과가 있다.In addition, the present invention has the effect of improving the heat dissipation characteristics of the package by using a substrate made of a ceramic having a higher thermal conductivity than the resin.

또한, 본 발명은 회로패턴이 형성된 복수 개의 시트를 적층한 적층기판을 제조함으로써, 회로 연결이 용이하여 고집적화 및 소형화된 전력 모듈 패키지를 제조할 수 있는 효과가 있다.In addition, the present invention has the effect of manufacturing a highly integrated and miniaturized power module package by easy circuit connection by manufacturing a laminated substrate laminated with a plurality of sheets on which a circuit pattern is formed.

또한, 본 발명은 기판 하면에 외부 장치와 연결되는 단자를 형성함으로써, 외부와의 연결을 위해 고가의 리드 프레임을 사용하지 않아도 되므로 제조 비용이 절감될 수 있는 효과가 있다.In addition, the present invention by forming a terminal connected to the external device on the lower surface of the substrate, there is an effect that can reduce the manufacturing cost because it does not have to use an expensive lead frame for the connection to the outside.

도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 전력 모듈 패키지에서 전력부와 제어부를 분리하여 몰딩한 구조를 나타내는 단면도이다.1 is a cross-sectional view illustrating a structure of a power module package according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a structure in which a power unit and a controller are separated and molded in a power module package according to an embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible even if displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 실시 형태를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이고, 도 2는 본 발명의 일 실시 예에 따른 전력 모듈 패키지에서 전력부와 제어부를 분리하여 몰딩한 구조를 나타내는 단면도이다.
1 is a cross-sectional view illustrating a structure of a power module package according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view illustrating a structure in which a power unit and a control unit are separated and molded in a power module package according to an embodiment of the present invention. .

도 1을 참조하면, 본 발명의 일 실시 예에 다른 전력 모듈 패키지(100)는 기판(110), 기판(110) 일면에 실장된 반도체칩(150) 및 기판(110) 타면에 형성된 외부접속단자(140)를 포함한다.
Referring to FIG. 1, the power module package 100 according to an embodiment of the present invention may include a substrate 110, an external connection terminal formed on the other surface of the semiconductor chip 150 and the substrate 110 mounted on one surface of the substrate 110. 140.

여기에서, 기판(110)은 도 1에 도시한 바와 같이, 복수의 회로층(117)을 가질 수 있으며, 복수의 회로층(117)은 복수의 회로패턴(113) 및 복수의 회로패턴(113)을 전기적으로 연결하는 비아(115)를 포함할 수 있다.
Here, the substrate 110 may have a plurality of circuit layers 117 as shown in FIG. 1, and the plurality of circuit layers 117 may include a plurality of circuit patterns 113 and a plurality of circuit patterns 113. ) May include vias 115 to electrically connect the vias.

본 실시 예에서 기판(110)은 세라믹 기판일 수 있으나, 특별히 이에 한정되는 것은 아니며, 인쇄회로기판(Printed Circuit Board:PCB), 절연된 금속 기판(Insulated Metal Substrate:IMS), 프리-몰딩(pre-molded) 기판을 포함할 수 있다.In the present embodiment, the substrate 110 may be a ceramic substrate, but is not particularly limited thereto, and may include a printed circuit board (PCB), an insulated metal substrate (IMS), and a pre-molding (pre-molding). -molded) substrate.

상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.The ceramic substrate may be made of metal nitride or ceramic material, and may include, for example, aluminum nitride (AlN) or silicon nitride (SiN) as a metal nitride, and as a ceramic material, aluminum oxide (Al 2 O 3). ) Or beryllium oxide (BeO), but is not particularly limited thereto.

세라믹은 재질 특성상 원하는 두께의 시트(sheet) 제작이 용이하며, 원하는 위치의 회로 형성 및 회로 연결이 용이한 특징이 있다.Ceramic is characterized in that it is easy to manufacture a sheet (sheet) having a desired thickness due to the material characteristics, and easy to form a circuit and connect a circuit of a desired position.

또한, 세라믹은 일반 수지로 이루어진 인쇄회로기판에 비해 열전도도가 수 배 이상 높아, 방열 특성을 향상시킬 수 있는 장점이 있다.
In addition, ceramics have a thermal conductivity that is several times higher than that of a printed circuit board made of a general resin, thereby improving heat dissipation characteristics.

또한, 본 실시 예에서 기판(110)은 복수의 세라믹 시트(sheet)가 적층된 적층기판일 수 있다. 이때, 상기 적층기판은 회로패턴(113)이 형성된 세라믹 시트를 복수 개 적층한 후, 고온 소결 공정을 통해 제조될 수 있다.In addition, in the present embodiment, the substrate 110 may be a laminated substrate in which a plurality of ceramic sheets are stacked. In this case, the multilayer substrate may be manufactured by stacking a plurality of ceramic sheets on which the circuit pattern 113 is formed, and then performing a high temperature sintering process.

이와 같이, 고온 소결 공정을 통해 적층됨으로써 본 실시 예에 따른 기판(110)의 신뢰성은 향상될 수 있다.
As such, by stacking through a high temperature sintering process, the reliability of the substrate 110 according to the present exemplary embodiment may be improved.

여기에서, 기판(110) 각 층의 회로패턴(113)은 비아(115)를 통해 전기적으로 연결될 수 있다.Here, the circuit pattern 113 of each layer of the substrate 110 may be electrically connected through the vias 115.

이때, 회로패턴(113) 및 비아(115)를 포함하는 회로층(117)은 텅스텐(W) 또는 몰리브덴(Mo)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.In this case, the circuit layer 117 including the circuit pattern 113 and the via 115 may be made of tungsten (W) or molybdenum (Mo), but is not particularly limited thereto.

또한, 본 실시 예에서 회로층(117)은 스크린 프린팅, 증착방법 등으로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, in the present embodiment, the circuit layer 117 may be formed by screen printing or deposition, but is not particularly limited thereto.

본 실시 예에서는 2층의 회로패턴(113)이 형성된 기판(110)을 도시하고 있으나, 이는 하나의 실시 예일 뿐, 이에 한정되는 것은 아니며 3층 이상의 회로패턴(113)이 형성되는 것 역시 가능할 것이다.
In this embodiment, the substrate 110 in which the circuit patterns 113 of two layers are formed is illustrated. However, this is only an example, and the present invention is not limited thereto, and circuit patterns 113 or more of three layers may be formed. .

본 실시 예에서 기판(110)의 일면에는 반도체칩 실장용 패드(130)가 형성되어 있으며, 각각의 반도체칩 실장용 패드(130)는 기판(110) 내층에 형성된 회로패턴(113)과 비아(115)를 통해 전기적으로 연결될 수 있다.In this embodiment, a semiconductor chip mounting pad 130 is formed on one surface of the substrate 110, and each of the semiconductor chip mounting pads 130 has a circuit pattern 113 and a via formed on an inner layer of the substrate 110. 115) may be electrically connected.

여기에서, 반도체칩 실장용 패드(130)는 상술한 회로층(117)과 마찬가지로 텅스텐(W) 또는 몰리브덴(Mo)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the semiconductor chip mounting pad 130 may be made of tungsten (W) or molybdenum (Mo) similarly to the circuit layer 117 described above, but is not particularly limited thereto.

본 실시 예에서, 반도체칩 실장용 패드(130) 표면에는 산화방지를 위한 표면처리층(미도시)을 형성할 수 있다.In the present embodiment, a surface treatment layer (not shown) may be formed on the surface of the pad 130 for semiconductor chip mounting to prevent oxidation.

여기에서, 표면처리층(미도시)은 금(Au), 니켈(Ni), 은(Au), 구리(Cu) 또는 이들의 조합을 포함하는 군으로부터 선택되어 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
Here, the surface treatment layer (not shown) may be selected from the group containing gold (Au), nickel (Ni), silver (Au), copper (Cu) or a combination thereof, but is not particularly limited thereto. It is not.

또한, 본 실시 예에서는 기판(110)의 타면에 외부 장치와의 전기적 연결을 위한 외부접속단자(140)가 형성될 수 있다.In addition, in the present exemplary embodiment, an external connection terminal 140 for electrical connection with an external device may be formed on the other surface of the substrate 110.

본 실시 예에서 외부접속단자(140)는 일반적으로 전력 모듈 패키지에 외부 장치와의 전기적 연결을 위하여 형성되는 리드 프레임을 대신하여 형성되는 것으로, 반도체칩(150)이 실장되는 면의 반대 면인 기판(110)의 타면에 형성되어, 반도체칩(150)이 상부를 향하도록 메인보드에 실장할 수 있다.In the present embodiment, the external connection terminal 140 is generally formed in place of a lead frame formed for electrical connection with an external device in a power module package, and is formed on a substrate opposite to a surface on which the semiconductor chip 150 is mounted. It is formed on the other surface of the 110, it can be mounted on the main board so that the semiconductor chip 150 faces upward.

이와 같이, 반도체칩(150)이 상부를 향하도록 메인보드 상에 실장되어 반도체칩(150)이 외부로 노출됨으로써, 이후 반도체칩(150)에 불량 발생 시 교체가 용이한 장점이 있다.As such, since the semiconductor chip 150 is mounted on the main board so that the semiconductor chip 150 faces upward, the semiconductor chip 150 is exposed to the outside, so that the semiconductor chip 150 may be easily replaced when a defect occurs in the semiconductor chip 150.

또한, 고가인 리드 프레임을 사용하지 않음으로써, 전력 모듈 패키지(100) 제조 비용을 절감할 수 있는 장점이 있다.
In addition, there is an advantage that can reduce the manufacturing cost of the power module package 100 by not using an expensive lead frame.

또한, 본 실시 예에 따른 기판(110)은 외부접속단자(140)와 기판(110) 내층에 형성된 회로패턴(115)을 전기적으로 연결하는 인터커넥션 비아(interconnection via)(120)를 더 포함할 수 있다.
In addition, the substrate 110 according to the present embodiment may further include an interconnection via 120 that electrically connects the external connection terminal 140 and the circuit pattern 115 formed on the inner layer of the substrate 110. Can be.

반도체칩 실장용 패드(130) 상에는 도 1과 같이, 반도체칩(150)이 실장될 수 있다.1, the semiconductor chip 150 may be mounted on the pad 130 for mounting the semiconductor chip.

본 실시 예에서 반도체칩(150)은 플립칩 본딩(flip-chip bonding)형태로 실장되어 있으나, 특별히 이에 한정되는 것은 아니며, 와이어 본딩(wire bonding) 형태로 실장될 수 있다.In this embodiment, the semiconductor chip 150 is mounted in flip-chip bonding, but is not particularly limited thereto, and may be mounted in wire bonding.

또한, 본 실시 예에서 반도체칩(150)은 솔더볼(151A)을 이용하여 실장될 수 있으나, 특별히 이에 한정되는 것은 아니며, 예를 들어, 별도의 접착부재(미도시)를 이용하여 부착될 수도 있다.In addition, in the present embodiment, the semiconductor chip 150 may be mounted using the solder ball 151A, but is not particularly limited thereto. For example, the semiconductor chip 150 may be attached using a separate adhesive member (not shown). .

이때 상기 접착부재(미도시)는 도전성이거나 비도전성일 수 있다.In this case, the adhesive member (not shown) may be conductive or non-conductive.

또한, 상기 접착부재는 도금에 의해 형성될 수 있거나, 도전성 페이스트 또는 도전성 테이프일 수 있다. 또한, 상기 접착부재는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시 또는 내열성이 우수한 접착 테이프일 수 있다.In addition, the adhesive member may be formed by plating, or may be a conductive paste or a conductive tape. In addition, the adhesive member may be a solder, a metal epoxy, a metal paste, a resin epoxy, or an adhesive tape having excellent heat resistance.

예를 들어, 상기 접착부재로 사용될 수 있는 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프가 사용될 수 있으며, 또한, 상기 접착부재는 상술한 재료들을 조합하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
For example, the adhesive tape that can be used as the adhesive member may be a commercially known high temperature tape such as glass tape, silicone tape, Teflon tape, stainless steel foil tape, ceramic tape, etc., and the adhesive member may be The materials may be formed in combination, but is not particularly limited thereto.

본 실시 예에서, 반도체칩(150)은 전력소자(151) 및 제어소자(153)를 포함할 수 있다.In the present embodiment, the semiconductor chip 150 may include a power device 151 and a control device 153.

여기에서, 전력소자(151)는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the power device 151 may include a silicon controlled rectifier (SCR), a power transistor, an insulated gate bipolar transistor (IGBT), a MOS transistor, a power rectifier, a power regulator, an inverter, a converter, Or a high power semiconductor chip or diode in combination thereof may be used, but is not particularly limited thereto.

또한, 제어소자(153)는 상기 고전력 반도체칩을 제어하기 위한 저전력 반도체칩일 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, the control element 153 may be a low power semiconductor chip for controlling the high power semiconductor chip, but is not particularly limited thereto.

또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 1과 같이, 반도체칩(150)을 감싸도록 기판(110) 상에 형성된 몰딩재(160)를 더 포함할 수 있다.
In addition, the power module package 100 according to the present exemplary embodiment may further include a molding member 160 formed on the substrate 110 to surround the semiconductor chip 150 as shown in FIG. 1.

몰딩재(160)는 반도체칩(150)을 외부환경으로부터 보호하기 위한 것으로, 예를 들어 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC), 실리콘(silicon)계 에폭시(epoxy) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The molding material 160 is used to protect the semiconductor chip 150 from the external environment. For example, an epoxy molding compound (EMC), a silicon-based epoxy, or the like may be used. It is not limited to this.

한편, 본 실시 예에 따른 전력 모듈 패키지(100)는 전력소자(151)를 감싸도록 형성된 제1몰딩재(160A)와 제어소자(153)를 감싸도록 형성된 제2몰딩재(160B)를 포함할 수 있다.Meanwhile, the power module package 100 according to the present exemplary embodiment may include a first molding member 160A formed to surround the power device 151 and a second molding material 160B formed to surround the control device 153. Can be.

즉, 도 2에 도시한 바와 같이, 발열이 심한 전력소자(151)와 열에 취약한 제어소자(153)가 서로 열적으로 분리될 수 있도록 따로따로 몰딩한 것이다.That is, as shown in FIG. 2, the power device 151 with high heat generation and the control device 153 vulnerable to heat are separately molded so as to be thermally separated from each other.

이때, 제2몰딩재(160B)는 제어소자(153)를 감싸는 형태로 형성되지 않고, 제어소자(153)의 측면을 노출시키도록 상면에만 형성될 수 있다.
In this case, the second molding member 160B may not be formed to surround the control element 153, but may be formed only on an upper surface of the second molding member 160B to expose the side surface of the control element 153.

이와 같이, 전력소자(151)와 제어소자(153)를 따로따로 몰딩함으로써, 전력소자(151)와 제어소자(153)가 열적으로 분리될 수 있도록 하여 전력소자(151)로부터 발생된 열이 제어소자(153)에 영향을 미치지 않도록 하는 장점이 있다.As such, by separately molding the power device 151 and the control device 153, the power device 151 and the control device 153 can be thermally separated to control the heat generated from the power device 151. There is an advantage not to affect the element 153.

또한, 일반적으로 전력소자(151)에 비하여 제어소자(153)의 불량 발생이 잦은데, 이와 같이 제어소자(153)를 전력소자(151)와 분리하여 몰딩함으로써 이후 제어소자(151)에 불량 발생 시 용이하게 제어소자(153)를 수리 또는 교체할 수 있는 장점이 있다.
In addition, in general, the failure of the control device 153 is more frequent than the power device 151. Thus, by molding the control device 153 separately from the power device 151, the failure occurs in the control device 151 afterwards. There is an advantage that can easily repair or replace the control element 153.

이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 전력 모듈 패키지는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It is evident that it is possible to modify or modify it by the owner.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 전력 모듈 패키지 110 : 기판
113 : 회로패턴 115 : 비아
117 : 회로층 120 : 인터커넥션 비아
130 : 반도체칩 실장용 패드 140 : 외부접속단자
150 : 반도체칩 151 : 전력소자
151A : 솔더볼 153 : 제어소자
160 : 몰딩재 160A : 제1몰딩재
160B : 제2몰딩재100: power module package 110: substrate
113: circuit pattern 115: via
117: circuit layer 120: interconnection via
130: pad for mounting semiconductor chip 140: external connection terminal
150: semiconductor chip 151: power device
151A: solder ball 153: control element
160: molding material 160A: first molding material
160B: second molding material

Claims (12)

복수의 회로층을 갖는 기판;
상기 기판 일면에 실장된 반도체칩; 및
상기 기판 타면에 형성된 외부접속단자
를 포함하며, 상기 기판은 상기 회로층 및 상기 외부접속단자를 전기적으로 연결하는 인터커넥션 비아(interconnection via)를 포함하는 전력 모듈 패키지.A substrate having a plurality of circuit layers;
A semiconductor chip mounted on one surface of the substrate; And
External connection terminal formed on the other surface of the substrate
The power module package of claim 1, wherein the substrate comprises an interconnect via to electrically connect the circuit layer and the external connection terminal. 청구항 1에 있어서,
상기 기판은 세라믹 기판인 전력 모듈 패키지.The method according to claim 1,
And the substrate is a ceramic substrate. 청구항 2에 있어서,
상기 세라믹 기판은 산화 알루미늄(Al2O3) 또는 질화 알루미늄(AlN)으로 이루어진 전력 모듈 패키지.The method according to claim 2,
The ceramic substrate is a power module package made of aluminum oxide (Al 2 O 3 ) or aluminum nitride (AlN). 청구항 1에 있어서,
상기 회로층은 회로패턴 및 상기 회로패턴을 전기적으로 연결하는 비아를 포함하는 전력 모듈 패키지.The method according to claim 1,
The circuit layer includes a circuit pattern and a via that electrically connects the circuit pattern. 청구항 4에 있어서,
상기 회로패턴 및 비아는 텅스텐(W) 또는 몰리브덴(Mo)으로 이루어진 전력 모듈 패키지.The method of claim 4,
The circuit pattern and the via is a power module package consisting of tungsten (W) or molybdenum (Mo). 청구항 1에 있어서,
상기 기판의 일면에 형성된 상기 반도체칩 실장용 패드를 더 포함하는 전력 모듈 패키지.The method according to claim 1,
The power module package further comprises the pad for mounting the semiconductor chip formed on one surface of the substrate. 청구항 6에 있어서,
상기 반도체칩 실장용 패드 상에 형성된 표면처리층을 더 포함하는 전력 모듈 패키지.The method of claim 6,
The power module package further comprises a surface treatment layer formed on the semiconductor chip mounting pad. 청구항 7에 있어서,
상기 표면처리층은 금(Au), 니켈(Ni), 은(Ag), 구리(Cu) 또는 이들의 조합을 포함하는 군으로부터 선택된 것으로 이루어진 전력 모듈 패키지.The method of claim 7,
And the surface treatment layer is selected from the group consisting of gold (Au), nickel (Ni), silver (Ag), copper (Cu), or a combination thereof. 청구항 1에 있어서,
상기 반도체칩은 플립칩 본딩(flip-chip bonding) 형태로 실장되는 전력 모듈 패키지.The method according to claim 1,
The semiconductor chip is a power module package is mounted in the form of flip-chip bonding (flip-chip bonding). 청구항 1에 있어서,
상기 반도체칩을 감싸도록 상기 기판 일면에 형성된 몰딩재를 더 포함하는 전력 모듈 패키지.The method according to claim 1,
And a molding material formed on one surface of the substrate to surround the semiconductor chip. 청구항 1에 있어서,
상기 반도체칩은 전력소자 및 제어소자를 포함하며,
상기 전력소자를 감싸도록 상기 기판 일면에 형성된 제1몰딩재; 및
상기 제어소자를 감싸도록 상기 기판 일면에 상기 제1몰딩재와 이격 형성된 제2몰딩재
를 더 포함하는 전력 모듈 패키지.The method according to claim 1,
The semiconductor chip includes a power device and a control device,
A first molding material formed on one surface of the substrate to surround the power device; And
A second molding material spaced apart from the first molding material on one surface of the substrate to surround the control device
≪ / RTI > 청구항 11에 있어서,
상기 제2몰딩재는 상기 제어소자의 노출된 면 상에 형성되는 전력 모듈 패키지.The method of claim 11,
The second molding member is formed on the exposed surface of the control device power module package.
KR1020110109914A 2011-10-26 2011-10-26 Power module package KR20130045607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110109914A KR20130045607A (en) 2011-10-26 2011-10-26 Power module package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110109914A KR20130045607A (en) 2011-10-26 2011-10-26 Power module package

Publications (1)

Publication Number Publication Date
KR20130045607A true KR20130045607A (en) 2013-05-06

Family

ID=48657590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109914A KR20130045607A (en) 2011-10-26 2011-10-26 Power module package

Country Status (1)

Country Link
KR (1) KR20130045607A (en)

Similar Documents

Publication Publication Date Title
KR101289196B1 (en) Power Module Package and Method for Manufacturing the same
KR101255946B1 (en) Power module package
EP3107120B1 (en) Power semiconductor module
KR101222831B1 (en) Power module package
US9520369B2 (en) Power module and method of packaging the same
US20130105956A1 (en) Power module package and method for manufacturing the same
US8664755B2 (en) Power module package and method for manufacturing the same
CN104637832B (en) Semiconductor device and its manufacturing method
KR20090093162A (en) Power device package and the method of fabricating the same
US20090243079A1 (en) Semiconductor device package
KR20090103600A (en) Power Device Substrate and Power Device Package Including the Same
CN103311193A (en) Semiconductor power module package structure and preparation method thereof
US9105611B2 (en) Power module package
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR101388857B1 (en) Semiconductor package and method of manufacturing the semiconductor package
KR101222809B1 (en) Power Module Package and Method for Manufacturing the same
JP2017028174A (en) Semiconductor device
JP2010177710A (en) Semiconductor device
US20140001611A1 (en) Semiconductor package
JP2017220663A (en) Electronic component package and manufacturing method thereof
KR20130045607A (en) Power module package
US20150146382A1 (en) Package substrate, method of manufacturing the same, and power module package using package substrate
KR101216777B1 (en) Power module package and method for manufacturing the same
KR101067190B1 (en) Power package module and manufacturing method
JP2017045905A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application