KR20130045402A - 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치 - Google Patents

프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20130045402A
KR20130045402A KR1020137007343A KR20137007343A KR20130045402A KR 20130045402 A KR20130045402 A KR 20130045402A KR 1020137007343 A KR1020137007343 A KR 1020137007343A KR 20137007343 A KR20137007343 A KR 20137007343A KR 20130045402 A KR20130045402 A KR 20130045402A
Authority
KR
South Korea
Prior art keywords
interrupt
interrupts
processor
monitor
multiplexer
Prior art date
Application number
KR1020137007343A
Other languages
English (en)
Other versions
KR101426774B1 (ko
Inventor
수펭 첸
페신 중
마노이쿠마르 피라
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20130045402A publication Critical patent/KR20130045402A/ko
Application granted granted Critical
Publication of KR101426774B1 publication Critical patent/KR101426774B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

특정한 실시형태에서, 프로세서에서 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법은, 인터럽트들을 검출하기 위해 인터럽트 모니터를 활성화시키는 단계를 포함한다. 또한 방법은, 인터럽트 모니터로부터 프로세서의 인터럽트 제어기를 격리시키는 단계 － 인터럽트 제어기는 프로세서와 파워 도메인을 공유함 － 를 포함한다. 또한 방법은, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 모니터에서 인터럽트들을 검출하는 단계를 포함한다.

Description

프로세서에서 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치{METHOD AND APPARATUS FOR MONITORING INTERRUPTS DURING A POWER DOWN EVENT AT A PROCESSOR}
본 발명은 일반적으로 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치에 관한 것이다.
기술에서의 진보들은 더 작고 더 파워풀한 컴퓨팅 디바이스들을 발생시켜왔다. 예를 들어, 작고, 경량이며, 사용자들에 의해 용이하게 운반되는 휴대용 무선 전화기들, 개인 휴대 정보 단말(PDA)들, 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 개인용 컴퓨팅 디바이스들이 현재 존재한다. 더 상세하게, 셀룰러 전화기들 및 인터넷 프로토콜(IP) 전화기들과 같은 휴대용 무선 전화기들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 많은 그러한 무선 전화기들은 엔드(end) 사용자들에 대해 향상된 기능을 제공하기 위해 부가적인 디바이스들을 포함한다. 예를 들어, 무선 전화기는 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 또한 포함할 수 있다. 또한, 그러한 무선 전화기들은, 인터넷에 액세스하는데 사용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행가능한 명령들을 프로세싱할 수 있다. 그 결과, 이들 무선 전화기들은 상당한 컴퓨팅 능력들을 포함할 수 있다.
그러한 휴대용 컴퓨팅 디바이스들은, 인터럽트들을 수신 및 프로세싱하도록 구성된 인터럽트 제어기를 갖는 프로세서를 포함할 수도 있다. 파워 소비를 감소시키기 위해, 프로세서 및 인터럽트 제어기는 낮은 파워 상태로 배치될 수도 있다. 그러나, 프로세서 및 인터럽트 제어기가 낮은 파워 상태로 배치될 경우 인터럽트 제어기에 도달하는 인터럽트들은 손실될 수도 있다.
프로세서 외부에 있고 프로세서와는 상이한 파워 레일(rail) 상에 있는 인터럽트 모니터 회로가 제안된다. 인터럽트 모니터 회로는 프로세서에서 낮은 파워 상태 동안 도래하는 인터럽트들을 추적한다. 인터럽트 모니터는 에지 및 레벨 민감형 인터럽트들 양자를 지원할 수도 있다. 인터럽트 모니터는, 프로세서 내부의 인터럽트 제어기를 인터럽트 모니터로부터 격리시키도록 구성된다. 프로세서가 낮은 파워 상태로부터 파워 업될 경우, 인터럽트 모니터는, 프로세서가 낮은 파워 상태에 있었던 동안 레코딩된 인터럽트들을 자동적으로 중계할 수도 있다.
특정한 실시형태에서, 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법은, 인터럽트들을 검출하기 위해 인터럽트 모니터를 활성화시키는 단계를 포함한다. 또한 방법은, 프로세서의 인터럽트 제어기를 인터럽트 모니터로부터 격리시키는 단계를 포함하며, 여기서, 인터럽트 제어기는 프로세서와 파워 도메인을 공유한다. 또한 방법은, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 모니터에서 인터럽트들을 검출하는 단계를 포함한다.
또 다른 특정한 실시형태에서, 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법은, 인터럽트 모니터에 저장된 임의의 이전의 인터럽트를 클리어하는 단계를 포함한다. 또한 방법은, 인터럽트들을 검출하기 위해 인터럽트 모니터를 활성화시키는 단계 및 프로세서의 인터럽트 제어기를 인터럽트 모니터로부터 격리시키는 단계를 포함하며, 여기서, 인터럽트 제어기는 프로세서와 파워 도메인을 공유한다. 또한 방법은, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 모니터에서 인터럽트들을 검출하는 단계 및 임의의 검출된 인터럽트들을 저장하는 단계를 포함한다. 방법은, 프로세서가 파워 업될 경우, 프로세서에 의한 프로세싱을 위하여 인터럽트 모니터에 의해 저장된 인터럽트들 중 적어도 일부를 인터럽트 제어기로 중계하는 단계를 더 포함한다.
또 다른 특정한 실시형태에서, 인터럽트 모니터는 인터럽트들을 검출하기 위한 인터럽트 검출 회로를 포함한다. 인터럽트 모니터는 또한, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 검출 회로에 도래하는 인터럽트들을 선택적으로 제공하기 위한 제 1 멀티플렉서를 포함한다. 인터럽트 모니터는 또한, 인터럽트 모니터로부터 프로세서의 인터럽트 제어기를 선택적으로 격리시키기 위한 제 2 멀티플렉서를 포함한다. 인터럽트 제어기는 프로세서와 파워 도메인을 공유한다. 인터럽트 모니터는 검출된 인터럽트들을 저장하기 위한 메모리를 더 포함한다.
또 다른 특정한 실시형태에서, 장치는 인터럽트 제어기를 포함하는 프로세서를 포함한다. 장치는 또한, 프로세서에 커플링된 인터럽트 모니터를 포함한다. 인터럽트 모니터는 인터럽트들을 검출하기 위한 인터럽트 검출 회로를 포함한다. 인터럽트 모니터는 또한, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 검출 회로에 도래하는 인터럽트들을 선택적으로 제공하기 위한 제 1 멀티플렉서를 포함한다. 인터럽트 모니터는 인터럽트 모니터로부터 인터럽트 제어기를 선택적으로 격리시키기 위한 제 2 멀티플렉서를 더 포함한다.
기재된 실시형태들 중 적어도 하나에 의해 제공된 하나의 특정한 이점은, 인터럽트들이 파워 다운 이벤트 동안 유지된다는 것이다.
본 발명의 다른 양상들, 이점들, 및 특성들은 다음의 섹션들: 도면들의 간단한 설명, 상세한 설명, 및 청구항들을 포함하는 전체 명세서의 검토 이후 명백해질 것이다.
도 1은 파워 이벤트 동안 인터럽트들을 모니터링하기 위한 장치의 특정한 예시적인 실시형태의 블록도이다.
도 2는 파워 이벤트 동안 인터럽트들을 모니터링하기 위한 장치의 제 2 특정한 예시적인 실시형태의 블록도이다.
도 3은 파워 이벤트 동안 인터럽트들을 모니터링하는 방법의 특정한 예시적인 실시형태의 흐름도이다.
도 4는 파워 이벤트 동안 인터럽트들을 모니터링하는 방법의 제 2 특정한 예시적인 실시형태의 흐름도이다.
도 5는 파워 이벤트 동안 인터럽트들을 모니터링하기 위한 장치를 포함하는 무선 디바이스의 블록도이다.
프로세서의 사용을 요청하는 시스템 내의 또 다른 컴포넌트와 같은 인터럽트 소스로부터 인터럽트들을 수신하는 프로세서가 설명된다. 인터럽트 모니터는 인터럽트들을 수신하며, 프로세서가 파워 온될 경우 프로세서로 인터럽트들을 포워딩한다. 프로세서가 낮은 파워 상태에 있을 경우(예를 들어, 파워 오프, 대기, 슬립, 정지, 동면), 프로세서는 인터럽트 모니터에서 수신된 도래하는 인터럽트들로부터 격리된다. 이러한 경우, 인터럽트 모니터는, 프로세서가 낮은 파워 상태로 진입하기 전에 프로세서에서 계류중인 인터럽트들을 저장하며, 프로세서가 낮은 파워 상태에 있을 경우 수신된 인터럽트들을 저장한다. 프로세서가 낮은 파워 상태 이후 프로세서가 다시 파워 온될 경우, 저장된 인터럽트들은, 프로세서가 도래하는 인터럽트들을 다시 한번 수신할 수도 있도록 인터럽트 제어기에서 중계될 수도 있다.
도 1을 참조하면, 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 장치의 특정한 예시적인 실시형태가 기재되고 일반적으로 (100)으로 지정된다. 장치(100)는 인터럽트 모니터(102), 프로세서(104), 및 격리 회로(108)를 포함한다. 프로세서(104)는, 프로세서(104)에서 수신된 인터럽트들을 프로세싱하기 위한 인터럽트 제어기(106)를 포함한다. 프로세서(104) 및 인터럽트 제어기(106)는 파워 도메인(116)을 공유하도록 구성된다.
특정한 예시적인 실시형태에서, 인터럽트 모니터(102)는 데이터 경로(110)에서 인터럽트들을 수신한다. 인터럽트 모니터(102)는 데이터 경로(112)를 통해 격리 회로(108)에 인터럽트들을 전달하도록 구성될 수도 있다. 격리 회로(108)는, 데이터 경로(114)를 통해 인터럽트 제어기(106)에 인터럽트들을 선택적으로 전달하도록 구성될 수도 있다. 예를 들어, 격리 회로(108)는, 파워 도메인(116)이 파워 업 상태에 있는 동안 인터럽트 제어기(106)에 인터럽트들을 전달하도록 구성될 수도 있다. 격리 회로(108)는, 파워 도메인(116) 또는 프로세서(104)와 같은 파워 도메인(116)의 컴포넌트에서 파워 다운 이벤트 동안 인터럽트들로부터 프로세서(104) 및 인터럽트 제어기(106)를 격리시키도록 구성될 수도 있다. 파워 다운 이벤트는 파워 도메인(116)의 하나 또는 그 초과의 컴포넌트들(예를 들어, 프로세서(104))이 낮은 파워 상태로 진입하는 것을 초래할 수도 있다. 예를 들어, 낮은 파워 상태는 파워 도메인(116)의 하나 또는 그 초과의 컴포넌트들(예를 들어, 프로세서(104), 인터럽트 제어기(106))의 하나 또는 그 초과의 컴포넌트들에서 감소된 파워의 상태(예를 들어, 대기, 동면, 중지) 또는 파워없음의 상태(예를 들어, 파워 오프)일 수도 있다. 격리 회로(108)가 인터럽트 모니터(102)로부터 별개인 것으로서 도시되지만, 격리 회로(108)가 인터럽트 모니터(102)의 일부일 수도 있음을 이해해야 한다.
인터럽트 모니터(102)는, 프로세서(104)가 낮은 파워 상태에 있는 동안 인터럽트들을 검출하도록 구성될 수도 있다. 인터럽트 모니터(102)는, 프로세서가 낮은 파워 상태로 진입하기 전에 도래하는 인터럽트들을 검출하고, 낮은 파워 상태 동안 인터럽트들을 계속 검출하도록 구성될 수도 있다. 예를 들어, 인터럽트 모니터(102)는 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트들을 검출하도록 구성될 수도 있다. 인터럽트 모니터(102)는, 검출된 인터럽트들을 저장하며, 프로세서(104)가 파워 업 상태로 리턴할 경우 인터럽트 제어기(106)로 저장된 인터럽트들을 중계하도록 추가적으로 구성될 수도 있다.
특정한 실시형태에서, 프로세서(104)는 디지털 신호 프로세서(DSP)일 수도 있다. 프로세서(104)는 단일 스레드 또는 다수의 스레드들을 프로세싱하도록 구성될 수도 있다. 인터럽트 제어기(106)는 프로세서(104)의 내부 또는 외부에 위치될 수도 있다.
도 2를 참조하면, 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 장치의 특정한 예시적인 실시형태가 기재되고 일반적으로 (200)으로 지정된다. 장치(200)는 인터럽트 소스(254), 인터럽트 모니터(202), 프로세서(104), 인터럽트 제어기(106), 상태 머신(256), 및 파워 관리자(216)를 포함한다.
파워 관리자(216)는, 파워 라인(238)을 통해 프로세서(104) 및 인터럽트 제어기(106)에 파워를 제공하도록 구성될 수도 있다. 추가적으로, 파워 관리자(216)는 데이터 버스(236)를 통해 프로세서(104) 및 인터럽트 제어기(106)의 파워 상태(예를 들어, 온, 오프, 대기, 동면, 및 중지)를 상태 머신(256)에 통신하도록 구성될 수도 있다.
인터럽트 모니터(202)는 검출 회로(218), 멀티플렉서(220), 멀티플렉서(222), 및 멀티플렉서(224)를 포함한다. 인터럽트 검출 회로(218)는 에지 검출 회로(226) 및 메모리(228)를 포함한다. 메모리(228)는, 에지 트리거링된 인터럽트들 및 레벨 트리거링된 인터럽트들과 같은 인터럽트들을 저장하기 위해 플립=플롭들 또는 임의의 다른 타입의 메모리 구성을 사용하는 하나 또는 그 초과의 레지스터들을 포함할 수도 있다. 예를 들어, 메모리(228)는 도래하는 인터럽트들의 비동기식 레코딩을 인에이블시키기 위한 비동기식 플립-플롭들을 포함할 수도 있다.
멀티플렉서(220)는 데이터 경로(230)를 통해 상태 머신(256)으로부터 수신된 제어 신호에 기초하여 인터럽트 검출 회로(218)로의 입력을 제어하도록 구성될 수도 있다. 예를 들어, 프로세서(104)가 낮은 파워 모드로 진입하기를 준비하고 있다는 (또는 이미 낮은 파워 모드에 있다는) 표시를 파워 관리자(216)로부터 수신하는 것에 응답하여, 상태 머신(256)은 제 1 제어 신호를 멀티플렉서(220)에 제공할 수도 있다. 제 1 제어 신호를 수신하는 것에 응답하여, 멀티플렉서(220)는 (데이터 경로(110)를 통해) 인터럽트 소스(254) 로부터 수신된 인터럽트를 인터럽트 검출 회로(218)에 제공할 수도 있다. 대안적으로, 프로세서(104)가 낮은 파워 모드에 있지 않다는 (또는 낮은 파워 모드로 진입하기를 준비하고 있지 않다는) 표시를 파워 관리자(216)로부터 수신하는 것에 응답하여, 상태 머신(256)은 제 2 제어 신호를 멀티플렉서(220)에 제공할 수도 있다. 제 2 제어 신호를 수신하는 것에 응답하여, 멀티플렉서(220)는 데이터 경로(240)를 통해 낮은 로직 레벨을 인터럽트 검출 회로(218)에 제공할 수도 있다. 이러한 경우, 인터럽트 검출 회로(218)는 인터럽트 소스(254)로부터 인터럽트들을 수신하는 것이 방지된다.
인터럽트 검출 회로(218)는 데이터 경로(242)를 통해 멀티플렉서(220)로부터 출력 데이터를 수신한다. 인터럽트 검출 회로(218)는 데이터 경로(244)를 통해 멀티플렉서(222)에 출력 데이터를 제공한다. 인터럽트 검출 회로(218)는, 상태 머신(256)이 멀티플렉서(220)로 하여금 인터럽트 소스(254)로부터 수신된 인터럽트들을 인터럽트 검출 회로(218)에 제공하게 할 경우, 인터럽트들을 검출하기를 시작할 수도 있다. 인터럽트 검출 회로(218)에서 수신된 인터럽트들은 메모리(228)에 저장될 수도 있다. 에지 검출 회로(226)는, 에지 트리거링된 인터럽트 또는 레벨 타입 인터럽트와 같이 인터럽트 검출 회로(218)에서 수신된 인터럽트를 검출하도록 구성될 수도 있다. 수신된 인터럽트들은 프로세서(104)에 대한 추후의 재생성을 위해 메모리(228)에 저장될 수도 있다.
멀티플렉서(222)는, 데이터 경로(232)를 통해 상태 머신(256)으로부터 수신된 제어 신호에 기초하여 멀티플렉서(224)로의 입력을 제어하도록 구성될 수도 있다. 예를 들어, 프로세서(104)가 파워 온 상태에서 유지되고 있다는 표시를 파워 관리자(216)로부터 수신하는 것에 응답하여, 상태 머신(256)은 제 1 제어 신호를 멀티플렉서(222)에 제공할 수도 있다. 제 1 제어 신호를 수신하는 것에 응답하여, 멀티플렉서(222)는 데이터 경로(110)를 통해 인터럽트 소스(254)로부터 수신된 인터럽트를 멀티플렉서(224)에 제공할 수도 있다. 대안적으로, 프로세서(104)가 파워 업 모드에 있거나 (예를 들어, 프로세서(104)가 셧 다운(shut down)된 이후, 프로세서가 턴 온될 수도 있음) 파워 다운 이후 프로세서(104)가 파워 온된다는 표시를 파워 관리자(216)로부터 수신하는 것에 응답하여, 상태 머신(256)은 제 2 제어 신호를 멀티플렉서(222)에 제공할 수도 있다. 제 2 제어 신호를 수신하는 것에 응답하여, 멀티플렉서(222)는 인터럽트 검출 회로(218)로부터 수신된 인터럽트(예를 들어, 메모리(228)에 저장된 인터럽트)를 멀티플렉서(224)에 제공할 수도 있다. 이러한 경우, 프로세서가 파워 다운되는 (또는 파워 다운되고 있는) 동안 인터럽트 검출 회로(218)에 저장된 인터럽트들은, 프로세서(104)가 파워 업된 이후 멀티플렉서(224)에 제공될 수도 있다.
멀티플렉서(224)는 데이터 경로(234)를 통해 상태 머신(256)으로부터 수신된 제어 신호에 기초하여 프로세서(104)로의 입력을 제어하도록 구성될 수도 있다. 예를 들어, 프로세서(104)가 파워 온 상태에서 유지되고 있다는 표시를 파워 관리자(216)로부터 수신하는 것에 응답하여, 상태 머신(256)은 제 1 제어 신호를 멀티플렉서(224)에 제공할 수도 있다. 제 1 제어 신호를 수신하는 것에 응답하여, 멀티플렉서(224)는 (데이터 경로(110), 멀티플렉서(222), 및 데이터 경로(246)를 통해) 인터럽트 소스(254)로부터 수신된 인터럽트를 프로세서(104)에 제공할 수도 있다. 대안적으로, 프로세서(104)가 낮은 파워 모드로 진입하기를 준비하고 있다는 (또는 이미 낮은 파워 모드에 있다는) 표시를 파워 관리자(216)로부터 수신하는 것에 응답하여, 상태 머신(256)은 제 2 제어 신호를 멀티플렉서(224)에 제공할 수도 있다. 제 2 제어 신호를 수신하는 것에 응답하여, 멀티플렉서(224)는 데이터 경로(240)를 통해 낮은 로직 레벨을 프로세서(104)에 제공할 수도 있다. 이러한 경우, 프로세서(104)는 인터럽트 소스(254)로부터 인터럽트들을 수신하는 것이 방지되거나 인터럽트 검출 회로(218)로부터 인터럽트들을 저장하는 것이 방지된다.
파워 다운 이벤트가 파워 관리자(216)에 의해 개시될 경우, 파워 다운 이벤트 이전에 프로세싱되지 않을 계류중인 인터럽트들(252)이 인터럽트 제어기(106)에 존재할 수도 있다. 프로세서(104)는 계류중인 인터럽트들(252)에 대해 인터럽트 제어기(106)를 체크하도록 구성될 수도 있다. 프로세서(104)는 인터럽트 검출 회로(218)의 메모리(228)에 식별된 계류중인 인터럽트들(252)을 카피할 수도 있다. 메모리(228)에 저장된 계류중인 인터럽트들은 파워 다운 이벤트 이후 프로세서(104)의 파워 업 시에 인터럽트 제어기(106)로 중계될 수도 있다. 예를 들어, 메모리(228)에 저장되는 임의의 후속하여 수신된 인터럽트들 전에, 계류중인 인터럽트들(252)이 중계될 수도 있다.
도 3을 참조하면, 프로세서에서 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법(300)의 특정한 실시형태가 도시되어 있다. 방법(300)은, (302)에서, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 소스와 인터럽트 목적지 사이에 개재된 인터럽트 모니터에서 인터럽트들을 검출하는 단계를 포함할 수도 있다. 예를 들어, 파워 다운 이벤트와 연관된 파워 다운 시간 동안, 도 1의 인터럽트 모니터(102)는 데이터 경로(110)를 통해 인터럽트들을 수신 및 검출할 수도 있다. 파워 다운 시간 기간은, 프로세서(104) 및 인터럽트 제어기(106)가 낮은 파워 상태에 있는 시간 또는 미리 결정된 시간의 양일 수도 있다. 낮은 파워 상태는, 파워 다운 시간 기간이 만료하는 시간, 외부 이벤트(예를 들어, 파워 버튼의 발동(actuation))가 발생하는 시간, 또는 프로세서(104)에 커플링된 또 다른 시스템 또는 서브시스템이 프로세서(104)를 사용하는 시간을 종료할 수도 있다. 인터럽트 모니터(102)는 또한, 프로세서(104) 및 인터럽트 제어기(106)가 낮은 파워 상태로 진입하기를 준비하고 있을 경우 인터럽트들을 검출할 수도 있다.
방법(300)은 (304)에서 인터럽트 모니터에 임의의 검출된 인터럽트들을 저장하는 단계를 더 포함할 수도 있다. 예를 들어, 인터럽트 모니터(102)는 도 2의 메모리(228)와 같이, 검출된 인터럽트를 저장하기 위한 회로를 포함할 수도 있다. 메모리(228)는 검출된 인터럽트들을 저장하기 위해 플립-플롭들 또는 임의의 다른 타입의 메모리 구성을 사용하는 하나 또는 그 초과의 레지스터들을 포함할 수도 있다. 저장된 인터럽트들은 에지 트리거링된 인터럽트들 및 레벨 트리거링된 인터럽트들을 포함할 수도 있다.
방법(300)은 (306)에서, 특정한 인터럽트가 중계되는지를 선택적으로 결정하는 단계를 선택적으로 포함할 수도 있다. 예를 들어, 도 1의 격리 회로(108)는, 인터럽트 모니터(102)에 저장된 인터럽트가 데이터 경로(114)를 통해 인터럽트 제어기(106)에 제공되는지를 선택하기 위한 로직을 포함할 수도 있다.
방법(300)은 (308)에서, 프로세서가 파워 업될 경우 프로세서에 의한 프로세싱을 위하여 인터럽트 모니터에 의해 저장된 인터럽트들 중 적어도 일부를 인터럽트 제어기에 중계하는 단계를 더 포함할 수도 있다. 예를 들어, 도 1의 인터럽트 모니터(102)는, 프로세서(104) 및 인터럽트 제어기(106)가 파워 업될 경우, 저장된 인터럽트들 중 적어도 일부를 인터럽트 제어기(106)에 중계할 수도 있다.
도 4를 참조하면, 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법(400)의 특정한 실시형태가 도시되어 있다. 방법(400)은, (402)에서 프로세서에서 인터럽트들을 디스에이블링시키는 단계, 및 (404)에서 인터럽트 모니터에 저장된 임의의 이전의 인터럽트를 클리어(clear)하는 단계를 포함할 수도 있다.
방법(400)은 (406)에서 인터럽트들을 검출하기 위해 인터럽트 모니터를 활성화시키는 단계를 더 포함할 수도 있다. 특정한 실시형태에서, 인터럽트들을 검출하기 위해 인터럽트 모니터를 활성화시키는 단계는, 인터럽트 모니터가 도래하는 인터럽트들을 수신할 수 있도록 제 1 격리 멀티플렉서를 제어하는 단계를 포함한다. 예를 들어, 도 2의 인터럽트 모니터(202)의 멀티플렉서(220)는 데이터 경로(230)를 통해 제공된 제어 신호에 의해 선택적으로 제어될 수도 있다. 낮은 로직 레벨 제어 신호는, 인터럽트 모니터의 인터럽트 검출 회로(218)가 데이터 경로(110)를 통해 인터럽트 소스(254)로부터 도래하는 인터럽트들을 수신할 수 있게 할 수도 있다. 낮은 로직 레벨 제어 신호는 파워 다운 이벤트 동안 멀티플렉서(220)에 제공될 수도 있다. 파워 다운 이벤트는, 파워 관리자가 프로세서(104) 및 인터럽트 제어기(106)로 하여금 낮은 파워 상태로 진입하게 하기를 준비하는 시간 기간을 포함할 수도 있다. 데이터 경로(230)를 통해 제공된 제어 신호는 상태 머신(256)에 의해 제공될 수도 있다.
방법(400)은 (408)에서, 인터럽트 모니터로부터 프로세서의 인터럽트 제어기를 격리시키는 단계를 더 포함할 수도 있으며, 여기서, 인터럽트 제어기는 프로세서와 파워 도메인을 공유한다. 특정한 실시형태에서, 인터럽트 모니터로부터 인터럽트 제어기를 격리시키는 단계는, 도래하는 인터럽트들이 인터럽트 제어기로 전송되는 것을 막기 위해 제 2 격리 멀티플렉서를 제어하는 단계를 포함한다. 예를 들어, 도 2의 인터럽트 모니터(202)의 멀티플렉서(224)는 데이터 경로(234)를 통해 제공된 제어 신호에 의해 선택적으로 제어될 수도 있다. 데이터 경로(234)를 통해 제공된 제어 신호는 상태 머신(256)에 의해 제공될 수도 있다.
방법(400)은 (410)에서, 계류중인 인터럽트들에 대해 인터럽트 제어기를 체크하는 단계, 및 계류중인 인터럽트들을 인터럽트 모니터에 카피하는 단계를 더 포함할 수도 있다. 예를 들어, 도 2의 인터럽트 제어기(106)는, 파워 관리자(216)가 파워 다운 이벤트를 개시할 경우 계류중인 인터럽트들(252)을 가질 수도 있다. 계류중인 인터럽트들 중 적어도 일부는 낮은 파워 상태로 진입하기 전에 인터럽트 제어기(106)에 의해 프로세싱되지 않을 수도 있다. 계류중인 인터럽트들(252)을 손실하는 것을 회피하기 위해, 프로세서(104)는 계류중인 인터럽트들(252)에 대해 인터럽트 제어기(106)를 체크할 수도 있고, 계류중인 인터럽트들(252)을 메모리(228)에 카피할 수도 있다. 프로세서(104)는, 파워 관리자(216)가 파워 다운 이벤트를 개시하기를 준비할 경우 및 인터럽트 제어기(106)가 낮은 파워 상태로 진입할 때까지 파워 다운 이벤트 동안, 계류중인 인터럽트들(252)에 대해 인터럽트 제어기(106)를 체크할 수도 있다. 또한, 프로세서(104)는, 인터럽트 제어기가 파워 업 상태에 있는 경우 계류중인 인터럽트들(252)에 대해 인터럽트 제어기(106)를 체크할 수도 있다. 대안적으로, 프로세서(104)는, 파워 다운 이벤트가 개시될 경우 계류중인 인터럽트들(252)을 체크할 수도 있고, 메모리(228)에 저장되기 위해 인터럽트 모니터(202)에 계류중인 인터럽트들(252)을 전송할 수도 있다.
방법(400)은 (412)에서, 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 인터럽트 모니터에서 인터럽트들을 검출하는 단계, 및 임의의 검출된 인터럽트들을 저장하는 단계를 더 포함할 수도 있다. 예를 들어, 파워 다운 이벤트와 연관된 파워 다운 시간 동안, 도 1의 인터럽트 모니터(102)는 데이터 경로(110)를 통해 인터럽트들을 수신 및 검출할 수도 있다. 인터럽트 모니터(102)는, 프로세서(104) 및 인터럽트 제어기(106)가 낮은 파워 상태로 진입하기를 준비하고 있는 경우, 인터럽트들을 검출하도록 구성될 수도 있다. 또한, 인터럽트 모니터(102)는 도 2의 메모리(228)와 같이 검출된 인터럽트를 저장하기 위한 회로를 포함할 수도 있다. 메모리(228)는, 검출된 인터럽트들을 저장하기 위해 플립-플롭들 또는 임의의 다른 타입의 메모리를 사용하는 하나 또는 그 초과의 레지스터들을 포함할 수도 있다. 저장된 인터럽트들은 에지 트리거링된 인터럽트들 및 레벨 트리거링된 인터럽트들을 포함할 수도 있다.
방법(400)은 (414)에서, 프로세서에서 인터럽트들을 리인에이블링시키는 단계를 더 포함할 수도 있다. 특정한 실시형태에서, 프로세서에서 인터럽트들을 리인에이블링시키는 단계는, 인터럽트 제어기가 중계 선택 멀티플렉서로부터 도래하는 신호들을 수신할 수 있도록 제 2 격리 멀티플렉서를 제어하는 단계를 포함한다. 예를 들어, 도 2의 멀티플렉서(224)는, 인터럽트 제어기(106)가 멀티플렉서(222)로부터 도래하는 신호들을 수신할 수 있도록 제어될 수도 있다.
방법(400)은 (416)에서, 프로세서가 파워 업될 경우 프로세서에 의한 프로세싱을 위하여 인터럽트 모니터에 의해 저장된 인터럽트들을 인터럽트 제어기로 중계하는 단계를 더 포함할 수도 있다. 특정한 실시형태에서, 저장된 인터럽트들을 중계하는 단계는, 인터럽트 제어기로 출력될 중계된 인터럽트들을 인터럽트 모니터로부터 선택하기 위해 중계 선택 멀티플렉서를 제어하는 단계를 포함한다. 예를 들어, 도 2의 인터럽트 모니터(202)의 멀티플렉서(222)는 데이터 경로(232)를 통해 제공된 제어 신호에 의해 선택적으로 제어될 수도 있다. 높은 로직 레벨 제어 신호는, 파워 다운 이벤트 이후 프로세서(104)를 파워 업할 시에 멀티플렉서(222)에 제공될 수도 있다. 데이터 경로(232)를 통해 제공된 제어 신호는 상태 머신(256)에 의해 제공될 수도 있다.
저장된 인터럽트들의 중계 동안, 인터럽트 모니터는 제 1 격리 멀티플렉서를 통해 수신된 도래하는 인터럽트들을 계속 검출할 수도 있다. 예를 들어, 인터럽트 모니터는, 중계 사이클 동안 수신된 도래하는 인터럽트들을 레코딩하고 중계 사이클 동안 레코딩된 인터럽트들을 중계하도록 구성된 비동기식 플립-플롭 엘리먼트들을 포함할 수도 있다. (중계 사이클 동안 인터럽트 모니터에서 수신된 인터럽트들을 포함하는) 저장된 인터럽트들의 중계 이후, 제 2 격리 멀티플렉서는 인터럽트 제어기로 도래하는 인터럽트들을 라우팅하도록 제어될 수도 있다.
도 5를 참조하면, 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 장치를 포함하는 전자 디바이스의 특정한 예시적인 실시형태의 블록도가 도시되고 일반적으로 (500)으로 지정된다. 디바이스(500)는, 메모리(532)에 커플링된 디지털 신호 프로세서(DSP)(510)와 같은 프로세서를 포함한다. DSP(510)는 도래하는 인터럽트들을 프로세싱하도록 구성된 인터럽트 제어기(564)를 포함할 수도 있다. 인터럽트 제어기(564)는, 격리 회로(570)를 통해 인터럽트 모니터(568)로부터 인터럽트들을 선택적으로 수신할 수도 있다. 예시적인 예에서, 인터럽트 모니터(568)는 도 2에 도시된 에지 검출 회로(226) 및 메모리(228)를 포함하며, 도 1-2의 시스템들 중 하나 또는 그 초과, 도 3-4의 방법들 중 하나 또는 그 초과, 또는 이들의 임의의 조합을 사용하여 결정된 회로 파라미터들을 갖는다.
도 5는, 디지털 신호 프로세서(510) 및 디스플레이(528)에 커플링된 디스플레이 제어기(526)를 또한 도시한다. 디지털 신호 프로세서(510)는 본 발명의 교시들에 따른, 격리 회로(570)에 커플링된 인터럽트 제어기(564) 및 인터럽트 모니터(568)를 포함한다. 코더/디코더(코덱)(534)는 디지털 신호 프로세서(510)에 또한 커플링될 수 있다. 스피커(536) 및 마이크로폰(538)은 코덱(534)에 커플링될 수 있다.
도 5는, 무선 제어기(540)가 디지털 신호 프로세서(510) 및 무선 안테나(542)에 커플링될 수 있다는 것을 또한 표시한다. 특정한 실시형태에서, DSP(510), 인터럽트 제어기(564), 디스플레이 제어기(526), 메모리(532), 코덱(534), 무선 제어기(540), 인터럽트 모니터(568), 및 격리 회로(570)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(522)에 포함된다. 특정한 실시형태에서, 입력 디바이스(530) 및 파워 공급부(544)는 시스템-온-칩 디바이스(522)에 커플링된다. 또한, 특정한 실시형태에서, 도 5에 도시된 바와 같이, 디스플레이(528), 입력 디바이스(530), 스피커(536), 마이크로폰(538), 무선 안테나(542), 및 파워 공급부(544)는 시스템-온-칩 디바이스(522) 외부에 있다. 그러나, 디스플레이(528), 입력 디바이스(530), 스피커(536), 마이크로폰(538), 무선 안테나(542), 및 파워 공급부(544) 각각은 인터페이스 또는 제어기와 같은 시스템-온-칩 디바이스(522)의 컴포넌트에 커플링될 수 있다.
당업자들은, 여기에 기재된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이 둘의 조합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어 또는 프로세서 실행가능 명령들로서 구현되는지는 특정한 애플리케이션 및 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 각각의 특정한 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수도 있지만, 그러한 구현 결정들이 본 발명의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
여기에 기재된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어로 직접, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 조합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독-전용 메모리(ROM), 프로그래밍가능 판독-전용 메모리(PROM), 소거가능한 프로그래밍가능 판독-전용 메모리(EPROM), 전기적으로 소거가능한 프로그래밍가능 판독-전용 메모리(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM), 또는 당업계에 알려진 임의의 다른 형태의 비-일시적인 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는 프로세서에 커플링되어, 프로세서가 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있게 한다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 주문형 집적 회로(ASIC)에 상주할 수도 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말 내의 별도의 컴포넌트들로서 상주할 수도 있다.
기재된 실시형태들의 이전 설명은 당업자가 기재된 실시형태들을 제조 또는 사용할 수 있도록 제공된다. 이들 실시형태들에 대한 다양한 변형들은 당업자들에게는 용이하게 명백할 것이며, 여기에 정의된 원리들은 본 발명의 범위를 벗어나지 않고도 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 여기에 설명된 실시형태들로 제한되도록 의도되지 않으며, 다음의 청구항들에 의해 정의된 바와 같은 원리들 및 신규한 특성들에 부합하는 가능한 최광의 범위를 허여하려는 것이다.

Claims (20)

  1. 프로세서에서 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법으로서,
    인터럽트들을 검출하기 위해 인터럽트 모니터를 활성화시키는 단계;
    상기 인터럽트 모니터로부터 상기 프로세서의 인터럽트 제어기를 격리시키는 단계 － 상기 인터럽트 제어기는 상기 프로세서와 파워 도메인을 공유함 －; 및
    상기 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 상기 인터럽트 모니터에서 인터럽트들을 검출하는 단계를 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  2. 제 1 항에 있어서,
    상기 인터럽트 모니터에서 임의의 검출된 인터럽트들을 저장하는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  3. 제 2 항에 있어서,
    상기 프로세서가 파워 업될 경우, 상기 프로세서에 의한 프로세싱을 위하여 상기 인터럽트 모니터에 의해 저장된 검출된 인터럽트들 중 적어도 일부를 상기 인터럽트 제어기로 중계하는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  4. 제 3 항에 있어서,
    특정한 인터럽트가 중계되는지를 선택적으로 결정하는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  5. 제 1 항에 있어서,
    상기 인터럽트들 중 적어도 하나는 에지 트리거링된 인터럽트인, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  6. 프로세서에서 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법으로서,
    인터럽트 모니터에 저장된 임의의 이전의 인터럽트를 클리어(clear)하는 단계;
    인터럽트들을 검출하기 위해 상기 인터럽트 모니터를 활성화시키는 단계;
    상기 인터럽트 모니터로부터 상기 프로세서의 인터럽트 제어기를 격리시키는 단계 － 상기 인터럽트 제어기는 상기 프로세서와 파워 도메인을 공유함 －;
    상기 파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 상기 인터럽트 모니터에서 인터럽트들을 검출하고, 임의의 검출된 인터럽트들을 저장하는 단계; 및
    상기 프로세서가 파워 업될 경우, 상기 프로세서에 의해 프로세싱되기 위해 상기 인터럽트 모니터에 의해 저장된 인터럽트들 중 적어도 일부를 상기 인터럽트 제어기로 중계하는 단계를 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  7. 제 6 항에 있어서,
    상기 인터럽트 모니터에 저장된 임의의 이전의 인터럽트를 클리어하기 전에 상기 프로세서에서 인터럽트들을 디스에이블링시키는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  8. 제 6 항에 있어서,
    상기 인터럽트 모니터를 활성화시키는 단계는, 상기 인터럽트 모니터가 인터럽트 소스로부터 도래하는 인터럽트들을 수신할 수 있도록 제 1 격리 멀티플렉서를 제어하는 단계를 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  9. 제 8 항에 있어서,
    상기 인터럽트 제어기를 격리시키는 단계는, 상기 도래하는 인터럽트들이 상기 인터럽트 제어기로 전송되는 것을 막기 위해 제 2 격리 멀티플렉서를 제어하는 단계를 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  10. 제 8 항에 있어서,
    상기 인터럽트들을 중계하는 단계는,
    상기 인터럽트 제어기가 중계 선택 멀티플렉서로부터 도래하는 신호들을 수신할 수 있도록 제 2 격리 멀티플렉서를 제어하는 단계; 및
    상기 인터럽트 제어기로 출력될 중계된 인터럽트들을 상기 인터럽트 모니터로부터 선택하기 위해 상기 중계 선택 멀티플렉서를 제어하는 단계를 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  11. 제 6 항에 있어서,
    상기 인터럽트 모니터로부터 상기 인터럽트 제어기를 격리시킨 이후 상기 프로세서에서 인터럽트들을 리인에이블링시키는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  12. 제 11 항에 있어서,
    상기 프로세서에서 인터럽트들을 리인에이블링시키기 전에, 계류중인 인터럽트들에 대해 상기 인터럽트 제어기를 체크하고 상기 계류중인 인터럽트들을 상기 인터럽트 모니터에 카피하는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  13. 제 6 항에 있어서,
    에지 검출 회로에서 도래하는 에지 트리거링된 인터럽트의 에지를 검출하는 단계를 더 포함하는, 파워 다운 이벤트 동안 인터럽트들을 모니터링하는 방법.
  14. 인터럽트 모니터로서,
    인터럽트들을 검출하기 위한 인터럽트 검출 회로;
    파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 상기 인터럽트 검출 회로에 도래하는 인터럽트들을 선택적으로 제공하기 위한 제 1 멀티플렉서;
    상기 인터럽트 모니터로부터 프로세서의 인터럽트 제어기를 선택적으로 격리시키기 위한 제 2 멀티플렉서 － 상기 인터럽트 제어기는 상기 프로세서와 파워 도메인을 공유함 －; 및
    검출된 인터럽트들을 저장하기 위한 메모리를 포함하는, 인터럽트 모니터.
  15. 제 14 항에 있어서,
    상기 인터럽트 모니터는, 상기 프로세서가 파워 업 될 경우, 상기 프로세서에 의한 프로세싱을 위하여 상기 인터럽트 모니터에 의해 저장된 인터럽트들을 상기 인터럽트 제어기로 중계하기 위한 제 3 멀티플렉서를 더 포함하는, 인터럽트 모니터.
  16. 제 14 항에 있어서,
    상기 인터럽트 검출 회로는 에지 및 레벨 민감형 인터럽트들을 검출하도록 구성되는, 인터럽트 모니터.
  17. 장치로서,
    인터럽트 제어기를 포함하는 프로세서; 및
    상기 프로세서에 커플링된 인터럽트 모니터를 포함하며,
    상기 인터럽트 모니터는,
    인터럽트들을 검출하기 위한 인터럽트 검출 회로;
    파워 다운 이벤트와 연관된 파워 다운 시간 기간 동안 상기 인터럽트 검출 회로에 도래하는 인터럽트들을 선택적으로 제공하기 위한 제 1 멀티플렉서; 및
    상기 인터럽트 모니터로부터 상기 인터럽트 제어기를 선택적으로 격리시키기 위한 제 2 멀티플렉서를 포함하는, 장치.
  18. 제 17 항에 있어서,
    상기 인터럽트 제어기는 상기 프로세서와 파워 도메인을 공유하며,
    상기 인터럽트 모니터는 별개로 파워되는, 장치.
  19. 제 17 항에 있어서,
    파워 관리자를 더 포함하는, 장치.
  20. 제 19 항에 있어서,
    상기 파워 관리자는 상기 프로세서 및 상기 인터럽트 제어기로 파워를 제공하는, 장치.
KR1020137007343A 2010-08-23 2011-08-22 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치 KR101426774B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/861,171 2010-08-23
US12/861,171 US8719630B2 (en) 2010-08-23 2010-08-23 Method and apparatus for monitoring interrupts during a power down event at a processor
PCT/US2011/048661 WO2012027284A2 (en) 2010-08-23 2011-08-22 Method and apparatus for monitoring interrupts during a power down event at a processor

Publications (2)

Publication Number Publication Date
KR20130045402A true KR20130045402A (ko) 2013-05-03
KR101426774B1 KR101426774B1 (ko) 2014-08-06

Family

ID=44583455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137007343A KR101426774B1 (ko) 2010-08-23 2011-08-22 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US8719630B2 (ko)
EP (2) EP3605275A1 (ko)
JP (1) JP5628429B2 (ko)
KR (1) KR101426774B1 (ko)
CN (1) CN103124941B (ko)
WO (1) WO2012027284A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10539487B2 (en) * 2010-03-04 2020-01-21 Ventana Medical Systems, Inc. Systems and methods for monitoring tissue sample processing
US9134787B2 (en) * 2012-01-27 2015-09-15 Nvidia Corporation Power-gating in a multi-core system without operating system intervention
US9213388B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Delaying reset signals in a microcontroller system
US9507406B2 (en) 2012-09-21 2016-11-29 Atmel Corporation Configuring power domains of a microcontroller system
US9213397B2 (en) 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9323312B2 (en) * 2012-09-21 2016-04-26 Atmel Corporation System and methods for delaying interrupts in a microcontroller system
US9383807B2 (en) 2013-10-01 2016-07-05 Atmel Corporation Configuring power domains of a microcontroller system
US9684367B2 (en) 2014-06-26 2017-06-20 Atmel Corporation Power trace port for tracing states of power domains
US9696789B2 (en) * 2014-08-18 2017-07-04 Xilinx, Inc. Sub-system power management control
US9690359B2 (en) * 2015-08-26 2017-06-27 Qualcomm Incorporated Power multiplexer for integrated circuit power grid efficiency
JP2019096243A (ja) 2017-11-28 2019-06-20 ルネサスエレクトロニクス株式会社 半導体装置及びその故障検出方法
US10747298B2 (en) * 2017-11-29 2020-08-18 Advanced Micro Devices, Inc. Dynamic interrupt rate control in computing system
JP7374622B2 (ja) * 2019-06-17 2023-11-07 キヤノン株式会社 情報処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159516A (en) 1976-03-23 1979-06-26 Texas Instruments Incorporated Input/output controller having selectable timing and maskable interrupt generation
JPS57130149A (en) * 1981-02-05 1982-08-12 Nec Corp System for interruption processing of microprogram control device
US5551044A (en) 1994-12-01 1996-08-27 Intel Corporation Method and apparatus for interrupt/SMI# ordering
US5701488A (en) * 1995-06-07 1997-12-23 Motorola, Inc. Method and apparatus for restoring a target MCU debug session to a prior state
US5926640A (en) 1996-11-01 1999-07-20 Digital Equipment Corporation Skipping clock interrupts during system inactivity to reduce power consumption
EP0884684B1 (en) 1997-06-13 2004-10-27 Alcatel Multiple interrupt handling method and apparatus
US7069367B2 (en) 2000-12-29 2006-06-27 Intel Corporation Method and apparatus for avoiding race condition with edge-triggered interrupts
US20020161961A1 (en) 2001-01-17 2002-10-31 Ajile Systems, Inc. Multiple virtual machine environment management system
US6792551B2 (en) 2001-11-26 2004-09-14 Intel Corporation Method and apparatus for enabling a self suspend mode for a processor
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7725750B2 (en) 2006-05-01 2010-05-25 Freescale Semiconductor, Inc. Method of transitioning between active mode and power-down mode in processor based system
US7779284B2 (en) 2007-02-23 2010-08-17 Freescale Semiconductor, Inc. Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence
US8046596B2 (en) * 2007-06-21 2011-10-25 Emc Corporation Reset-tolerant authentication device
GB2455744B (en) * 2007-12-19 2012-03-14 Advanced Risc Mach Ltd Hardware driven processor state storage prior to entering a low power mode
US7861024B2 (en) * 2008-09-30 2010-12-28 Intel Corporation Providing a set aside mechanism for posted interrupt transactions

Also Published As

Publication number Publication date
KR101426774B1 (ko) 2014-08-06
JP5628429B2 (ja) 2014-11-19
EP3605275A1 (en) 2020-02-05
US8719630B2 (en) 2014-05-06
CN103124941B (zh) 2016-06-01
JP2013536529A (ja) 2013-09-19
US20120047402A1 (en) 2012-02-23
WO2012027284A2 (en) 2012-03-01
EP2609482A2 (en) 2013-07-03
WO2012027284A3 (en) 2012-04-19
EP2609482B1 (en) 2019-10-23
CN103124941A (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
KR101426774B1 (ko) 프로세서에서의 파워 다운 이벤트 동안 인터럽트들을 모니터링하기 위한 방법 및 장치
US9699550B2 (en) Reduced microphone power-up latency
CN105745615B (zh) 用于移动设备的始终进行的音频控制
KR101821639B1 (ko) 지능형 보조 전자 디바이스
TWI582578B (zh) 具有永遠開啟處理器之系統單晶片
KR101665835B1 (ko) 전자장치, 배터리 보호방법, 장치, 프로그램 및 기록매체
KR101641174B1 (ko) 셧다운 상태에서의 알람의 구현방법, 이동 단말기, 프로그램 및 기록매체
KR101925412B1 (ko) 휴대 단말기의 슬립 모드 제어 방법 및 장치
KR101941510B1 (ko) 전력 소모를 줄이기 위한 방법 및 그 전자 장치
US20090119477A1 (en) Configurable Translation Lookaside Buffer
JP6517370B2 (ja) 端末とネットワークデバイスとの間の相互作用のための方法及び端末
US9461927B2 (en) Method, device, and system for delaying packets during a network-triggered wake of a computing device
WO2014205941A1 (zh) 一种处理数据的方法、终端、用户识别卡及系统
US8301185B2 (en) Coordination method and communication terminal
JP2018512679A (ja) 電圧ドループ制御
WO2019109557A1 (zh) 一种降低耗电的方法和设备
WO2017128608A1 (zh) 一种实现反向供电的方法和系统以及控制设备
WO2020097787A1 (zh) 一种音频资源释放的方法、装置及电子设备
CN111385416B (zh) 电子设备和闹钟处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee