KR20130044706A - 3d structured non-volatile memory device and method for manufacturing the same - Google Patents

3d structured non-volatile memory device and method for manufacturing the same Download PDF

Info

Publication number
KR20130044706A
KR20130044706A KR1020110108902A KR20110108902A KR20130044706A KR 20130044706 A KR20130044706 A KR 20130044706A KR 1020110108902 A KR1020110108902 A KR 1020110108902A KR 20110108902 A KR20110108902 A KR 20110108902A KR 20130044706 A KR20130044706 A KR 20130044706A
Authority
KR
South Korea
Prior art keywords
slit
film
channel
forming
trench
Prior art date
Application number
KR1020110108902A
Other languages
Korean (ko)
Other versions
KR101938004B1 (en
Inventor
박병수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110108902A priority Critical patent/KR101938004B1/en
Publication of KR20130044706A publication Critical patent/KR20130044706A/en
Application granted granted Critical
Publication of KR101938004B1 publication Critical patent/KR101938004B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

PURPOSE: A 3D structured nonvolatile memory device and a manufacturing method thereof are provided to simplify a manufacturing process by simultaneously forming a source line and a first slit. CONSTITUTION: A plurality of word lines(WL) are laminated on a pipe gate(PG). A plurality of trenches(T) pass through the plurality of word lines. A channel layer is formed along the bottom and the inner wall of the trench. A first slit(S1) crosses the plurality of trenches arranged in one direction. A sacrificial layer is buried in the first slit.

Description

3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법{3D STRUCTURED NON-VOLATILE MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-volatile memory device having a three-

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 상세히는 3차원 구조를 갖는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a nonvolatile memory device having a three-dimensional structure and a manufacturing method thereof.

비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자이다. 최근 실리콘 기판상에 단층으로 메모리 소자를 제조하는 2차원 구조의 메모리 소자의 집적도 향상이 한계에 도달함에 따라, 실리콘 기판으로부터 수직으로 메모리 셀을 적층하는 3차원 구조의 비휘발성 메모리 소자가 제안되고 있다.A non-volatile memory device is a memory device in which stored data is retained even if power supply is interrupted. Recently, as the improvement of the integration degree of a two-dimensional memory element for manufacturing a memory element as a single layer on a silicon substrate has reached a limit, a nonvolatile memory element of a three-dimensional structure for vertically stacking memory cells from a silicon substrate has been proposed .

이하, 도면을 참조하여 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 구조 및 그에 따른 문제점을 상세히 살펴보도록 한다.
Hereinafter, a structure of a nonvolatile memory device having a three-dimensional structure according to the related art and problems caused thereby will be described in detail with reference to the drawings.

도 1은 종래기술에 따른 3차원 구조를 갖는 비휘발성 메모리 소자의 구조를 나타내는 단면도이다. 1 is a cross-sectional view showing a structure of a nonvolatile memory device having a three-dimensional structure according to the related art.

먼저, 도 1을 참조하여 종래기술에 따른 3차원 구조의 비휘발성 메모리 소자의 제조 방법을 간단히 살펴보도록 한다.First, a method for manufacturing a nonvolatile memory device having a three-dimensional structure according to the related art will be briefly described with reference to FIG.

도 1에 도시된 바와 같이, 기판(10) 상에 제1 층간절연막(11) 및 파이프 게이트(12)를 형성한 후, 파이프 게이트(12)를 식각하여 파이프 채널용 트렌치를 형성한다. 이어서, 파이프 채널용 트렌치 내에 희생막(미도시됨)을 매립한다.The first interlayer insulating film 11 and the pipe gate 12 are formed on the substrate 10 and then the pipe gate 12 is etched to form a pipe channel trench. Then, a sacrificial film (not shown) is buried in the trench for the pipe channel.

이어서, 파이프 게이트(12) 상에 복수의 도전막들(13) 및 복수의 제2 층간절연막들(14)을 교대로 형성한 후, 이들을 식각하여 파이프 채널용 트렌치와 연결된 한 쌍의 셀 채널용 트렌치들을 형성한다. Subsequently, a plurality of conductive films 13 and a plurality of second interlayer insulating films 14 are alternately formed on the pipe gate 12 and then etched to form a pair of cell channels Forming trenches.

이어서, 파이프 채널용 트렌치 내에 매립된 희생막을 제거한 후, 파이프 채널용 트렌치 및 한 쌍의 셀 채널용 트렌치들의 내면을 따라 전하차단막, 메모리막 및 터널절연막(15)을 형성한다. 이어서, 터널절연막 상에 채널막(16)을 형성한 후, 파이프 채널용 트렌치 및 한 쌍의 셀 채널용 트렌치들 내에 절연막(17)을 매립한다. 이로써, 소스 사이드 채널, 드레인 사이드 채널 및 파이프 채널로 이루어진 채널이 형성된다. After removing the sacrificial layer buried in the trench for the pipe channel, the charge blocking film, the memory film, and the tunnel insulating film 15 are formed along the inner surfaces of the trench for the pipe channel and the trenches for the cell channel. Subsequently, after the channel film 16 is formed on the tunnel insulating film, the insulating film 17 is buried in the trenches for the pipe channel and the trenches for the cell channel. Thereby, a channel composed of the source side channel, the drain side channel and the pipe channel is formed.

이어서, 복수의 도전막들(13) 및 복수의 제2 층간절연막들(14)을 식각하여 복수의 슬릿들을 형성한다. 복수의 도전막들(13)은 복수의 슬릿들에 의해 소스 사이드 워드라인 및 드레인 사이드 워드라인으로 분리되며, 복수의 슬릿들 내에는 절연막(18)이 매립된다.
Subsequently, a plurality of conductive films 13 and a plurality of second interlayer insulating films 14 are etched to form a plurality of slits. The plurality of conductive films 13 are separated into a source side word line and a drain side word line by a plurality of slits, and an insulating film 18 is embedded in the plurality of slits.

그러나, 전술한 바와 같은 구조에 의하면, 소스 사이드 채널과 드레인 사이드 채널을 별도의 트렌치를 이용하여 형성된다. 즉, 소스 사이드 채널을 형성하기 위한 트렌치, 드레인 사이드 채널을 형성하기 위한 트렌치를 별도로 형성해야하며, 소스 사이드 채널과 드레인 사이드 채널을 연결시키는 파이프 채널을 형성하기 위한 파이프 채널용 트렌치도 별도로 형성해야 한다. 특히, 하나의 파이프 채널용 트렌치에 한 쌍의 셀 채널용 트렌치가 연결되도록 형성해야 한다.However, according to the structure as described above, the source side channel and the drain side channel are formed using separate trenches. That is, a trench for forming the source side channel and a trench for forming the drain side channel must be separately formed, and a trench for the pipe channel for forming the pipe channel connecting the source side channel and the drain side channel must be separately formed . In particular, a pair of trenches for a cell channel should be connected to a trench for one pipe channel.

또한, 파이프 채널용 트렌치를 형성한 후에 별도의 공정에 의해 셀 채널용 트렌치를 형성하기 때문에, 파이프 채널용 트렌치 내에 희생막을 매립하고 이후에 제거하는 공정을 수행해야 한다. Further, since the cell channel trench is formed by a separate process after the formation of the trench for the pipe channel, a process of embedding the sacrificial film in the trench for the pipe channel and then removing the sacrificial film must be performed.

따라서, 공정의 난이도가 높고 제조 단가 또한 높다는 문제점이 있다.
Therefore, there is a problem that the degree of difficulty of the process is high and the manufacturing cost is also high.

본 발명은 상기 문제점을 해결하기 위해 제안된 것으로, 하나의 트렌치를 이용하여 소스 사이드 채널, 드레인 사이드 채널 및 파이프 채널을 동시에 형성하는 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
The present invention has been proposed in order to solve the above problems, and it is an object of the present invention to provide a nonvolatile memory device having a three-dimensional structure for simultaneously forming a source side channel, a drain side channel and a pipe channel by using one trench, .

상기 목적을 달성하기 위해 제안된 본 발명은 3차원 구조의 비휘발성 메모리 소자에 있어서, 파이프 게이트; 상기 파이프 게이트 상에 적층된 복수의 워드라인들; 상기 복수의 워드라인들을 관통하는 복수의 트렌치들; 상기 트렌치의 내벽 및 저면을 따라 형성된 채널막; 일 방향으로 배열된 상기 복수의 트렌치들을 가로지르는 슬릿; 및 상기 슬릿에 매립된 희생막를 포함하는 것을 일 특징으로 한다.According to an aspect of the present invention, there is provided a nonvolatile memory device having a three-dimensional structure, including: a pipe gate; A plurality of word lines stacked on the pipe gate; A plurality of trenches passing through the plurality of word lines; A channel film formed along the inner wall and bottom surface of the trench; A slit traversing the plurality of trenches arranged in one direction; And a sacrificial layer buried in the slit.

또한, 본 발명은 3차원 구조의 비휘발성 메모리 소자 제조 방법에 있어서, 복수의 제1 물질막들 및 복수의 제2 물질막들을 교대로 형성하는 단계; 상기 복수의 제1 물질막들 및 상기 복수의 제2 물질막들을 식각하여 복수의 트렌치들을 형성하는 단계; 상기 트렌치의 내벽 및 저면을 따라 채널막을 형성하는 단계; 상기 채널막이 형성된 상기 트렌치 내에 제1 희생막을 매립하는 단계; 일 방향으로 배열된 상기 복수의 트렌치들을 가로지르는 슬릿을 형성하는 단계; 및 상기 슬릿에 제2 희생막을 매립하는 단계를 포함하는 것을 다른 특징으로 한다.
According to another aspect of the present invention, there is provided a method of manufacturing a nonvolatile memory device having a three-dimensional structure, comprising: forming a plurality of first material layers and a plurality of second material layers alternately; Etching the plurality of first material layers and the plurality of second material layers to form a plurality of trenches; Forming a channel film along an inner wall and a bottom surface of the trench; Embedding a first sacrificial film in the trench in which the channel film is formed; Forming a slit across the plurality of trenches arranged in one direction; And filling the slit with a second sacrificial film.

본 발명에 따르면, 하나의 트렌치를 이용하여 소스 사이드 채널, 드레인 사이드 채널 및 파이프 채널을 동시에 형성할 수 있다. 따라서, 종래와 달리 파이프 채널용 트렌치와 셀 채널용 트렌치를 별도로 형성할 필요가 없다. 또한, 파이프 채널용 트렌치 내에 희생막을 매립하고 이후에 제거하는 공정을 수행할 필요가 없다. 따라서, 종래에 비해 제조 공정을 간소화하고 제조 단가를 낮출 수 있다.
According to the present invention, a source side channel, a drain side channel and a pipe channel can be simultaneously formed using one trench. Therefore, unlike the prior art, there is no need to separately form the trench for the pipe channel and the trench for the cell channel. Further, there is no need to carry out a process of embedding a sacrificial film in the trench for a pipe channel and thereafter removing it. Therefore, the manufacturing process can be simplified and the manufacturing cost can be lowered compared with the conventional method.

도 1은 종래기술에 따른 3차원 구조를 갖는 비휘발성 메모리 소자의 구조를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자의 구조를 나타내는 단면도이다.
도 3a 내지 도 6은 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도 및 평면도이다.
도 7a 내지 도 8b는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도 및 평면도이다.
도 9a 내지 도 9c는 본 발명의 제3 실시예에 따른 3차원 구조를 갖는 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.1 is a cross-sectional view showing a structure of a nonvolatile memory device having a three-dimensional structure according to the related art.
2 is a cross-sectional view illustrating the structure of a non-volatile memory device having a three-dimensional structure according to an embodiment of the present invention.
FIGS. 3A to 6 are cross-sectional and plan views illustrating a method for fabricating a non-volatile memory device having a three-dimensional structure according to a first embodiment of the present invention.
FIGS. 7A and 8B are a cross-sectional view and a plan view for explaining a three-dimensional non-volatile memory device manufacturing method according to a second embodiment of the present invention.
9A to 9C are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device having a three-dimensional structure according to a third embodiment of the present invention.

이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
Hereinafter, the most preferred embodiment of the present invention will be described. In the drawings, the thickness and the spacing are expressed for convenience of explanation, and can be exaggerated relative to the actual physical thickness. In describing the present invention, known configurations irrespective of the gist of the present invention may be omitted. It should be noted that, in the case of adding the reference numerals to the constituent elements of the drawings, the same constituent elements have the same number as much as possible even if they are displayed on different drawings.

도 2는 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자의 구조를 나타내는 단면도이다. 2 is a cross-sectional view illustrating the structure of a non-volatile memory device having a three-dimensional structure according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자는 파이프 게이트(PG), 파이프 게이트(PG) 상에 적층된 복수의 워드라인들(WL), 복수의 워드라인들(WL)을 관통하는 복수의 트렌치들(T), 트렌치(T)의 내벽 및 저면을 따라 형성된 채널막(CH), 일 방향으로 배열된 복수의 트렌치들(T)을 가로지르는 제1 슬릿(S1) 및 제1 슬릿(S1)에 매립된 희생막(SC)을 포함한다. 또한, 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자는 복수의 워드라인들(WL) 상에 위치된 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)을 더 포함할 수 있다. 이와 같은 구조에 따르면, 드레인 선택 게이트와 소스 선택 게이트 사이에 직렬로 연결된 복수의 메모리 셀들이 하나의 스트링(string)을 구성하게 된다. 2, the non-volatile memory device of a three-dimensional structure according to an embodiment of the present invention includes a pipe gate PG, a plurality of word lines WL stacked on a pipe gate PG, A plurality of trenches T passing through the word lines WL of the trench T and a channel film CH formed along the inner wall and bottom of the trench T, And a sacrificial layer SC buried in the first slit S1 and the first slit S1. In addition, the non-volatile memory device of the three-dimensional structure according to the embodiment of the present invention may further include a drain select line (DSL) and a source select line (SSL) located on the plurality of word lines WL . According to such a structure, a plurality of memory cells connected in series between the drain select gate and the source select gate constitute one string.

여기서, 채널막(CH)은 소스 사이드 채널(S_CH), 드레인 사이드 채널(D_CH) 및 소스 사이드 채널(S_CH)과 드레인 사이드 채널(D_CH)을 연결시키는 파이프 채널(P_CH)로 구성된다. 채널막(CH)은 트렌치(T)의 내벽 및 저면을 따라 일체로 형성되는데, 제1 슬릿(S1) 내에 매립된 희생막(SC)에 의해 소스 사이드 채널(S_CH)과 드레인 사이드 채널(D_CH)이 분리된다.Here, the channel film CH is composed of a source side channel S_CH, a drain side channel D_CH, and a pipe channel P_CH connecting the source side channel S_CH and the drain side channel D_CH. The channel film CH is integrally formed along the inner wall and the bottom surface of the trench T. The channel film CH is formed by the source side channel S_CH and the drain side channel D_CH by the sacrificial layer SC buried in the first slit S1, Respectively.

본 도면에서는 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)이 하나의 층으로 형성된 경우에 대해 도시하고 있으나, 하나 이상의 층으로 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)이 형성되는 것 또한 가능하다. 즉, 하나의 스트링에 두 개의 드레인 선택 게이트 및 두 개의 소스 선택 게이트가 포함될 수 있다. Although the drain select line (DSL) and the source select line (SSL) are formed as one layer in this figure, the drain select line (DSL) and the source select line (SSL) are formed as one or more layers It is also possible. That is, two drain select gates and two source select gates may be included in one string.

또한, 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자는 이웃한 트렌치들(T) 사이에 위치된 제2 슬릿(S2)을 더 포함할 수 있다. 여기서, 제2 슬릿(S2)은 이웃한 스트링들의 소스 사이드 채널(S_CH) 사이에 위치되거나, 이웃한 스트링들의 드레인 사이드 채널(D_CH) 사이에 위치되거나, 이웃한 스트링들의 소스 사이드 채널(S_CH) 및 드레인 사이드 채널(D_CH) 사이에 위치될 수 있다. 또한, 제2 슬릿(S2)은 다양한 깊이로 형성될 수 있다. 일 예로, 제2 슬릿(S2)이 선택 라인(DSL,SSL)이 형성된 위치까지의 깊이로 형성되는 경우, 제2 슬릿(S2)에 매립된 희생막(SC)에 의해 이웃한 스트링들의 선택 라인이 상호 분리된다. 다른 예로, 제2 슬릿(S2)이 최하부의 워드라인(WL)이 형성된 위치까지의 깊이로 형성되는 경우, 제2 슬릿(S2)에 매립된 희생막(SC)에 의해 이웃한 스트링들의 워드라인 및 선택 라인이 상호 분리된다.In addition, the non-volatile memory device of the three-dimensional structure according to an embodiment of the present invention may further include a second slit S2 located between neighboring trenches T. Here, the second slit S2 is located between the source side channels S_CH of neighboring strings, or between the drain side channels D_CH of neighboring strings, or the source side channel S_CH of neighboring strings Drain side channel D_CH. Also, the second slit S2 can be formed at various depths. For example, when the second slit S2 is formed to a depth up to the position where the selection lines DSL and SSL are formed, the sacrificial layer SC buried in the second slit S2 forms a selection line Respectively. As another example, when the second slit S2 is formed at a depth up to the position where the lowermost word line WL is formed, the sacrificial layer SC buried in the second slit S2 forms a word line And the selection lines are separated from each other.

또한, 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자는 이웃한 스트링들의 소스 사이드 채널(S_CH)과 연결된 소스라인(SL) 및 일 방향으로 배열된 스트링들의 드레인 사이드 채널(D_CH)과 연결된 비트라인(BL)을 더 포함할 수 있다.The non-volatile memory device of the three-dimensional structure according to an embodiment of the present invention includes a source line SL connected to the source side channel S_CH of neighboring strings and a drain side channel D_CH of the strings arranged in one direction. And a bit line BL connected to the bit line BL.

이하, 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 소자를 제조하기 위한 다양한 제조 실시예에 대해 살펴보도록 한다.
Hereinafter, various embodiments of manufacturing a nonvolatile memory device having a three-dimensional structure according to an embodiment of the present invention will be described.

도 3a 내지 도 6은 본 발명의 제1 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도 및 평면도이다. 각 번호의 a도는 단면도를 나타내고, 각 번호의 b도는 a도의 I-I' 높이에서의 평면도를 나타낸다.FIGS. 3A to 6 are cross-sectional and plan views illustrating a method for fabricating a non-volatile memory device having a three-dimensional structure according to a first embodiment of the present invention. The letter "a" in each figure represents a sectional view, and the letter "b" of each number represents a plan view at a height I-I 'of the letter a.

도 3a 및 도 3b에 도시된 바와 같이, 파이프 게이트(30) 상에 복수의 제1 물질막들(31) 및 복수의 제2 물질막들(32)을 교대로 형성한다. A plurality of first material films 31 and a plurality of second material films 32 are alternately formed on the pipe gate 30 as shown in Figs. 3A and 3B.

여기서, 제1 물질막(31) 및 제2 물질막(32)은 파이프 게이트(30) 상에 적층된 복수의 워드라인들 및 적어도 하나의 선택 라인을 형성하기 위한 것이다. 따라서, 적층되는 제1 물질막(31) 및 제2 물질막(32)의 수는 적층하고자하는 메모리 셀의 개수 및 선택 게이트의 개수에 따라 결정된다. 또한, 제1 물질막(31) 및 제2 물질막(32)의 두께는 워드라인 및 선택 라인의 두께에 따라 결정되는데, 선택 라인이 워드라인보다 두껍게 형성될 수 있다.Here, the first material film 31 and the second material film 32 are for forming a plurality of word lines stacked on the pipe gate 30 and at least one selection line. Therefore, the number of the first material film 31 and the second material film 32 stacked is determined according to the number of memory cells to be stacked and the number of selection gates. In addition, the thicknesses of the first material film 31 and the second material film 32 are determined depending on the thickness of the word line and the select line, and the select line may be formed thicker than the word line.

구체적으로, 제1 물질막(31)은 후속 공정에 의해 워드라인 및 선택라인을 형성하기 위한 것이고, 제2 물질막(32)은 적층된 워드라인들 및 선택라인을 상호 분리시키기 위한 것이다. 제1 물질막(31)과 제2 물질막(32)은 식각 선택비가 큰 물질로 형성된다. 예를 들어, 제1 물질막(31)은 도전막 또는 희생막으로 형성되고, 제2 물질막(32)은 층간절연막 또는 희생막으로 형성될 수 있다.Specifically, the first material film 31 is for forming the word line and the select line by a subsequent process, and the second material film 32 is for separating the laminated word lines and the select line from each other. The first material film 31 and the second material film 32 are formed of a material having a high etch selectivity. For example, the first material film 31 may be formed of a conductive film or a sacrificial film, and the second material film 32 may be formed of an interlayer insulating film or a sacrificial film.

일 예로, 제1 물질막(31)은 폴리실리콘막 등의 도전막으로 형성되고 제2 물질막(32)은 산화막 등의 층간절연막으로 형성될 수 있다. 이러한 경우, 제2 슬릿 형성후에 제2 슬릿에 의해 노출된 제1 물질막들(31)을 실리사이드화하여 워드라인 및 선택라인의 저항을 감소시킬 수 있다.For example, the first material film 31 may be formed of a conductive film such as a polysilicon film, and the second material film 32 may be formed of an interlayer insulating film such as an oxide film. In this case, after the second slit is formed, the first material films 31 exposed by the second slit may be silicided to reduce the resistance of the word line and the selection line.

다른 예로, 제1 물질막(31)은 도프드 폴리실리콘막(doped polysilicon layer), 도프드 비정질 실리콘막(doped amorphous silicon layer) 등으로 형성되고, 제2 물질막(32)은 희생막인 언도프드 폴리실리콘막(undoped polysilicon layer), 언도프드 비정질 실리콘막(undoped amorphous silicon layer)로 형성될 수 있다. 여기서, '도프드'는 보론(Br) 등의 도펀트가 도핑된 것을 의미하고, '언도프드'는 도펀트가 도핑되지 않은 것을 의미한다. 이러한 경우, 제2 물질막(32)은 제2 슬릿 형성 후에 리세스되고, 리세스된 영역에 산화막 등의 층간절연막이 매립되어 적층된 워드라인들 및 선택라인을 상호 분리시키게 된다.In another example, the first material film 31 is formed of a doped polysilicon layer, a doped amorphous silicon layer or the like, and the second material film 32 is formed of a sacrificial film, An undoped polysilicon layer, and an undoped amorphous silicon layer. Here, 'doped' refers to doping a dopant such as boron (Br), and 'undoped' means that a dopant is not doped. In this case, the second material film 32 is recessed after the second slit formation, and an interlayer insulating film such as an oxide film is buried in the recessed region to separate the stacked word lines and the select line from each other.

또 다른 예로, 제1 물질막(31)은 질화막 등의 희생막으로 형성되고, 제2 물질막(32)은 산화막 등의 층간절연막으로 형성될 수 있다. 이러한 경우, 제1 물질막(31)은 제2 슬릿 형성 후에 리세스되고, 리세스된 영역에 폴리실리콘막, 텅스텐막 등의 도전막이 매립되어 워드라인 및 선택 라인을 형성하게 된다.As another example, the first material film 31 may be formed of a sacrificial film such as a nitride film, and the second material film 32 may be formed of an interlayer insulating film such as an oxide film. In this case, the first material film 31 is recessed after forming the second slit, and a conductive film such as a polysilicon film, a tungsten film, or the like is buried in the recessed region to form a word line and a selection line.

제1 실시예에서는 제1 물질막(31)은 도전막으로 형성되고, 제2 물질막(32)은 층간절연막으로 형성되는 경우에 대해 설명하도록 한다. In the first embodiment, the case where the first material film 31 is formed of a conductive film and the second material film 32 is formed of an interlayer insulating film will be described.

도 4a 및 도 4b에 도시된 바와 같이, 복수의 제1 물질막들(31) 및 복수의 제2 물질막들(32)을 식각하여 복수의 트렌치들(T)을 형성한다. 복수의 트렌치들(T)은 제1방향 및 제1 방향과 교차하는 제2 방향으로 배열된다. As shown in FIGS. 4A and 4B, a plurality of first material films 31 and a plurality of second material films 32 are etched to form a plurality of trenches T. A plurality of trenches (T) are arranged in a first direction and a second direction intersecting the first direction.

이때, 복수의 제1 물질막들(31) 및 복수의 제2 물질막들(32)을 식각한 후에, 파이프 게이트(30)를 일부 깊이 식각하여 트렌치(T)를 형성하는 것 또한 가능하다. 파이프 게이트(30)를 일부 깊이 식각할 경우, 후속 공정에 의해 형성되는 파이프 채널과 파이프 게이트의 접촉 면적이 넓어져 셀 전류를 개선할 수 있다.At this time, it is also possible to etch the pipe gate 30 partially to form the trench T after etching the plurality of first material films 31 and the plurality of second material films 32. When the pipe gate 30 is partially etched, the contact area between the pipe channel formed by the subsequent process and the pipe gate is widened, and the cell current can be improved.

여기서, 트렌치(T)는 소스 사이드 채널, 드레인 사이드 채널 및 파이프 채널을 한번에 형성하기 위한 것이다. 따라서, 본 발명에 의하면 파이프 채널용 트렌치와 셀 채널용 트렌치를 별도로 형성할 필요가 없으며, 파이프 채널용 트렌치 내에 희생막을 매립하고 후속 공정에서 제거할 필요가 없다. Here, the trench T is for forming the source side channel, the drain side channel and the pipe channel at once. Therefore, according to the present invention, there is no need to separately form the trench for the pipe channel and the trench for the cell channel, and it is not necessary to fill the sacrificial film in the trench for the pipe channel and to remove it in the subsequent process.

트렌치(T)의 폭은 소스 사이드 채널의 면적, 드레인 사이드 채널의 면적, 소스 사이드 채널과 드레인 사이드 채널을 분리시키기 위한 희생막의 면적 등을 고려하여 결정될 수 있다. 또한, 본 도면에서는 일 실시예로 트렌치(T)가 원형의 단면을 갖는 경우에 대해 도시하였으나 본 발명이 이에 한정되는 것은 아니며, 트렌치(T)는 타원형, 사각형, 직사각형 등의 단면을 갖도록 형성될 수 있다.The width of the trench T may be determined in consideration of the area of the source side channel, the area of the drain side channel, the area of the sacrificial film for separating the source side channel and the drain side channel, and the like. Although the trench T has a circular cross-section in the embodiment, the present invention is not limited thereto. The trench T may have an elliptical shape, a rectangular shape, or a rectangular shape. .

이어서, 트렌치(T)의 내벽 및 저면을 따라 전하차단막, 전하트랩막 및 터널절연막(33)을 형성한다. 이어서, 터널절연막 상에 채널막(34)을 형성한다. 이때, 채널막(34)은 트렌치(T)의 내벽 및 저면을 따라 트렌치(T)의 중심 영역이 오픈되도록 형성되거나, 트렌치(T)를 완전히 매립하도록 형성될 수 있다. 본 도면에서는 트렌치(T)의 중심 영역이 오픈되도록 채널막(34)을 형성한 경우에 대해 도시하였다.Next, a charge blocking film, a charge trap film and a tunnel insulating film 33 are formed along the inner wall and the bottom surface of the trench T. [ Then, a channel film 34 is formed on the tunnel insulating film. At this time, the channel film 34 may be formed to open the central region of the trench T along the inner wall and bottom surface of the trench T, or may be formed to completely fill the trench T. In this figure, the channel film 34 is formed so that the central region of the trench T is opened.

이어서, 트렌치(T)의 오픈된 중심 영역에 제1 희생막(35)을 매립한다. 예를 들어, 채널막(34)이 형성된 결과물의 전체 구조 상에 제1 희생막(35)을 형성한 후, 최상부의 제2 물질막(32)이 노출될 때까지 평탄화 공정을 수행한다. 여기서, 제1 희생막(35)은 산화막으로 형성될 수 있다. 단, 앞서 설명한 바와 같이 채널막(34)으로 트렌치(T)를 완전히 매립한 경우에는 제1 희생막(35) 매립 과정을 생략한다.Then, the first sacrificial film 35 is buried in the open central region of the trench T. Then, For example, after the first sacrificial layer 35 is formed on the entire structure of the resultant structure in which the channel film 34 is formed, the planarization process is performed until the uppermost second material film 32 is exposed. Here, the first sacrificial layer 35 may be formed of an oxide layer. However, when the trench T is completely buried in the channel film 34 as described above, the buried process of the first sacrificial film 35 is omitted.

도 5a 및 도 5b에 도시된 바와 같이, 제1 희생막(35), 채널막(34), 전하차단막, 전하트랩막 및 터널절연막(33), 복수의 제1물질막들(31) 및 복수의 제2 물질막들(32)을 식각하여 일 방향으로 배열된 복수의 트렌치들(T)을 가로지르는 제1 슬릿(S1)을 형성한다.5A and 5B, the first sacrificial film 35, the channel film 34, the charge blocking film, the charge trap film and the tunnel insulating film 33, the plurality of first material films 31, The second material films 32 are etched to form a first slit S1 across a plurality of trenches T arranged in one direction.

본 도면에서는 제1 슬릿(S1) 형성 과정에서 식각된 제1 물질막을 도면 부호 "31A"로 나타내고, 식각된 제2 물질막을 도면 부호 "32A"로 나타내고, 식각된 전하차단막, 전하트랩막 및 터널절연막을 도면 부호 "33A"로 나타내고, 식각된 채널막을 도면 부호 "34A"로 나타내고, 식각된 제1 희생막을 도면 부호 "35A"로 나타내었다.In this figure, the first material film etched in the first slit S1 formation is denoted by 31A, the etched second material film is denoted by 32A, and the etched charge blocking film, charge trap film, The insulating film is denoted by "33A", the etched channel film is denoted by "34A", and the etched first sacrificial film is denoted by "35A".

여기서, 제1 슬릿(S1)는 채널막(34A)을 소스 사이드 채널(S_CH)과 드레인 사이드 채널(D_CH)로 분리시키고, 복수의 제1 물질막들(31A)을 소스 사이드 워드라인(S_WL)과 드레인 사이드 워드라인(D_WL)으로 분리시킨다. 또한, 최상부에 형성된 제1 물질막(31A)을 소스 선택 라인(SSL)과 드레인 선택 라인(DSL)로 분리시킨다. The first slit S1 separates the channel film 34A into a source side channel S_CH and a drain side channel D_CH and a plurality of first material films 31A to a source side word line S_WL, And a drain side word line (D_WL). Further, the first material film 31A formed at the top portion is separated into a source select line SSL and a drain select line DSL.

이때, 제1 슬릿(S1)는 트렌치(T)의 저면에 형성된 채널막(35A)을 식각하지 않을 정도의 깊이로 형성된다. 따라서, 트렌치(T)의 저면에 형성된 채널막(35A)은 그대로 유지되어 소스 사이드 채널(S_CH)와 드레인 사이드 채널(D_CH)을 연결시키는 파이프 채널로서의 역할을 하게 된다. At this time, the first slit S1 is formed to a depth such that the channel film 35A formed on the bottom surface of the trench T is not etched. Therefore, the channel film 35A formed on the bottom surface of the trench T is maintained as it is and serves as a pipe channel connecting the source side channel S_CH and the drain side channel D_CH.

이어서, 제1 슬릿(S1) 내에 제2 희생막(36)을 매립한다. 제2 희생막(36)은 산화막으로 형성될 수 있다.Then, the second sacrificial film 36 is buried in the first slit S1. The second sacrificial layer 36 may be formed of an oxide layer.

한편, 복수의 트렌치들(T)을 가로지르는 제1 슬릿(S1) 형성시, 이웃한 트렌치들(T) 사이에 위치되는 제2 슬릿(S2)을 함께 형성할 수 있으며, 제2 슬릿(S2) 내에는 제2 희생막(36)이 매립된다. 본 도면에서는 제1 슬릿(S1)와 제2 슬릿(S2)이 동시에 형성되는 경우에 대해 도시되었으나, 제1 슬릿(S1)을 형성한 후에 제2 슬릿(S2)을 형성하거나, 제2 슬릿(S2)을 형성한 후에 제1 슬릿(S1)을 형성하는 것 또한 가능하다. 일 예로, 제1 슬릿(S1)을 형성한 후에 제2 슬릿(S2)을 형성하는 경우, 제2 슬릿(S2)에 의해 노출된 제1 물질막들(31A)을 실리사이드화할 수 있다.On the other hand, when forming the first slit S1 across the plurality of trenches T, a second slit S2 positioned between neighboring trenches T may be formed together, and the second slit S2 The second sacrificial film 36 is buried. Although the first slit S1 and the second slit S2 are formed at the same time in this figure, the second slit S2 may be formed after the first slit S1 is formed, It is also possible to form the first slit S1 after forming the first slit S2. For example, when the second slit S2 is formed after the first slit S1 is formed, the first material films 31A exposed by the second slit S2 can be silicided.

도 6에 도시된 바와 같이, 제2 희생막(36)이 형성된 결과물 상에 도전막을 형성한 후, 이를 패터닝하여 이웃한 스트링들의 소스 사이드 채널과 연결되는 소스 라인(SL)을 형성한다. As shown in FIG. 6, a conductive film is formed on the resultant product on which the second sacrificial layer 36 is formed, and then patterned to form a source line SL connected to source side channels of neighboring strings.

이어서, 소스 라인(SL)이 형성된 결과물 상에 층간절연막(37)을 형성한 후, 이를 식각하여 드레인 사이드 채널을 노출시키는 비트라인 콘택홀을 형성한다. 이어서, 비트라인 콘택홀에 도전막을 매립하여 비트라인 콘택플러그(BLC)를 형성하고, 이들과 연결된 비트라인(BL)을 형성한다. 여기서, 비트라인(BL)은 다마신 방식으로 형성될 수 있다. 또한, 소스라인(SL) 및 비트라인(BL)은 텅스텐(W), 구리(Cu), 알루미늄(Al) 등으로 형성될 수 있다.
Then, an interlayer insulating film 37 is formed on the resultant having the source line SL formed thereon, and then etched to form a bit line contact hole exposing the drain side channel. Then, a conductive film is embedded in the bit line contact holes to form the bit line contact plugs BLC, and the bit lines BL connected thereto are formed. Here, the bit line BL may be formed by a damascene method. The source line SL and the bit line BL may be formed of tungsten (W), copper (Cu), aluminum (Al), or the like.

도 7a 내지 도 8b는 본 발명의 제2 실시예에 따른 3차원 구조의 비휘발성 메모리 소자 제조 방법을 설명하기 위한 공정 단면도 및 평면도이다. 각 번호의 a도는 단면도를 나타내고, 각 번호의 b도는 a도의 I-I' 높이에서의 평면도를 나타낸다. 앞서, 제1 실시예에서 설명한 내용은 생략하여 설명하도록 한다.FIGS. 7A and 8B are a cross-sectional view and a plan view for explaining a three-dimensional non-volatile memory device manufacturing method according to a second embodiment of the present invention. The letter "a" in each figure represents a sectional view, and the letter "b" of each number represents a plan view at a height I-I 'of the letter a. The description of the first embodiment will be omitted.

제2 실시예는 제1 물질막으로 희생막을 형성하고, 제2 물질막으로 층간절연막을 형성하는 경우에 관한 것이다. The second embodiment relates to a case where a sacrificial film is formed of a first material film and an interlayer insulating film is formed of a second material film.

제2 실시예에서 파이프 게이트(40) 상에 복수의 제1 물질막들(41) 및 복수의 제2 물질막들(42)을 교대로 형성한 후, 전하차단막, 전하트랩막 및 터널절연막(43), 채널막(44), 제1 희생막(45)을 형성하는 과정은 앞서 제1 실시예에서 설명한 바와 동일하다. 즉, 제2 실시예에서도 제1 실시예의 도 3a 내지 도 4b까지의 공정은 동일하게 진행된다. 이하, 그 이후의 공정에 대해 설명하도록 한다.A plurality of first material films 41 and a plurality of second material films 42 are alternately formed on the pipe gate 40 in the second embodiment and then the charge blocking film, the charge trap film, and the tunnel insulating film 43, the channel film 44, and the first sacrificial layer 45 are the same as those described in the first embodiment. That is, in the second embodiment as well, the processes of FIGS. 3A to 4B of the first embodiment proceed in the same manner. Hereinafter, the subsequent steps will be described.

도 7a 및 도 7b에 도시된 바와 같이, 제1 희생막(45), 복수의 제1물질막들(41) 및 복수의 제2 물질막들(42)을 식각하여 일 방향으로 배열된 복수의 트렌치들(T)을 가로지르는 제1 슬릿(S1)을 형성한다.7A and 7B, a plurality of first sacrificial films 45, a plurality of first material films 41, and a plurality of second material films 42 are etched to form a plurality of Thereby forming a first slit S1 across the trenches T.

이어서, 제1 슬릿(S1) 내에 제2 희생막(46)을 매립한다. 제2 희생막(46)은 산화막으로 형성될 수 있다.Then, the second sacrificial film 46 is buried in the first slit S1. The second sacrificial layer 46 may be formed of an oxide layer.

도 8a 및 도 8b에 도시된 바와 같이, 복수의 제1 물질막들(41) 및 복수의 제2 물질막들(42)을 식각하여 이웃한 트렌치들(T) 사이에 위치되는 제2 슬릿(S2)을 형성한다.8A and 8B, a plurality of first material films 41 and a plurality of second material films 42 are etched to form a second slit (not shown) located between adjacent trenches T S2.

이어서, 제2 슬릿(S2)에 의해 노출된 복수의 제1 물질막들(41)을 리세스한 후, 복수의 제1 물질막들(41)이 리세스된 영역에 도전막(47)을 매립한다. 이로써, 파이프 게이트(40) 상에 적층된 복수의 워드라인들 및 적어도 하나의 선택 라인이 형성된다.Subsequently, after the plurality of first material films 41 exposed by the second slit S2 are recessed, a plurality of first material films 41 are deposited on the recessed regions with the conductive film 47 Landfill. Thereby, a plurality of word lines and at least one select line stacked on the pipe gate 40 are formed.

이어서, 제2 슬릿(S2) 내에 절연막을 매립한다.Then, an insulating film is buried in the second slit S2.

이어서, 본 도면에는 도시되지 않았으나 소스라인, 비트라인 등을 형성하기 위한 공정이 차례로 수행된다. Next, although not shown in the figure, a process for forming source lines, bit lines, and the like is performed in order.

제2 실시예에서는 제1 슬릿(S1)을 형성한 후에 제2 슬릿(S2)을 형성하고 제1 물질막들(41)을 리세스하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 먼저, 제2 슬릿(S2)을 형성하여 제1 물질막들(41)을 리세스하고 워드라인들 및 선택 라인을 형성한 후에, 제1 슬릿(S1)을 형성하는 것 또한 가능하다.In the second embodiment, the second slit S2 is formed after the first slit S1 is formed, and the first material films 41 are recessed. However, the present invention is not limited thereto . It is also possible to form the first slit S1 after forming the second slit S2 to recess the first material films 41 and to form the word lines and the selection line.

한편, 본 발명에 의하면, 앞서 설명한 바와 같이, 제1 물질막이 도프드 폴리실리콘막으로 형성되고 제2 물질막이 언도프드 폴리실리콘막으로 형성되는 것 또한 가능하다. 이러한 경우에는, 제2 슬릿에 의해 노출된 복수의 제2 물질막들을 리세스한 후, 복수의 제2 물질막들이 리세스된 영역에 층간절연막을 매립한다. 그 외에는 앞서 제1 실시예에서 설명한 바와 동일하게 제조 공정이 진행될 수 있다.
On the other hand, according to the present invention, as described above, it is also possible that the first material film is formed of a doped polysilicon film and the second material film is formed of an undoped polysilicon film. In this case, after the plurality of second material films exposed by the second slit are recessed, a plurality of second material films fill the inter-layer insulating film in the recessed region. Otherwise, the manufacturing process may be carried out in the same manner as described in the first embodiment.

도 9a 내지 도 9c는 본 발명의 제3 실시예에 따른 3차원 구조를 갖는 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 공정 단면도이다.9A to 9C are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device having a three-dimensional structure according to a third embodiment of the present invention.

제3 실시예는 소스 라인(SL) 및 제2트렌치(S1)를 동시에 형성하는 경우에 관한 것으로, 제1 물질막 및 제2 물질막의 종류에 관계없이 적용 가능하다. The third embodiment relates to the case of forming the source line SL and the second trench S1 at the same time, and is applicable regardless of the kind of the first material film and the second material film.

제3 실시예에서, 파이프 게이트(50) 상에 복수의 제1 물질막들(51) 및 복수의 제2 물질막들(52)을 교대로 형성한 후, 전하차단막, 전하트랩막 및 터널절연막(53), 채널막(54), 제1 희생막(55)을 형성하는 과정은 앞서 제1 실시예에서 설명한 바와 동일하게 진행될 수 있다. 즉, 제3 실시예에서도 제1 실시예의 도 3a 내지 도 4b까지의 공정은 동일하게 진행된다. 이하, 그 이후의 공정에 대해 설명하도록 한다.In the third embodiment, a plurality of first material films 51 and a plurality of second material films 52 are alternately formed on the pipe gate 50, and then the charge blocking film, the charge trap film, The channel layer 54, and the first sacrificial layer 55 may be formed in the same manner as described in the first embodiment. That is, in the third embodiment as well, the processes in FIGS. 3A to 4B of the first embodiment proceed in the same manner. Hereinafter, the subsequent steps will be described.

도 9a에 도시된 바와 같이, 제1 희생막(55)이 형성된 결과물 상에 도전막(56)을 형성한다. 이어서, 도전막(56) 상에 소스 라인(SL) 및 제1 슬릿(S1)을 형성하기 위한 마스크 패턴(57)을 형성한다. As shown in Fig. 9A, a conductive film 56 is formed on the resultant on which the first sacrificial film 55 is formed. Then, a mask pattern 57 for forming the source line SL and the first slit S1 is formed on the conductive film 56. Next, as shown in Fig.

여기서, 마스크 패턴(57)은 제1 슬릿(S1)이 형성될 영역, 즉, 일 방향으로 배열된 복수의 트렌치들(T)의 중심영역을 노출시키는 라인 형태의 개구부를 갖도록 형성된다. Here, the mask pattern 57 is formed so as to have a line-shaped opening exposing a region in which the first slit S1 is to be formed, that is, a central region of a plurality of trenches T arranged in one direction.

도 9b에 도시된 바와 같이, 마스크 패턴(57)을 식각베리어로 도전막(56), 제1 희생막(55), 채널막(54), 전하차단막, 전하트랩막 및 터널절연막(53), 복수의 제1 물질막들(51) 및 복수의 제2 물질막들(52)을 식각한다. 이로써, 소스 라인(SL) 및 제1 슬릿(S1)이 동시에 형성된다. 9B, the mask pattern 57 is formed on the conductive film 56, the first sacrificial film 55, the channel film 54, the charge blocking film, the charge trap film and the tunnel insulating film 53, A plurality of first material films 51 and a plurality of second material films 52 are etched. Thereby, the source line SL and the first slit S1 are simultaneously formed.

본 도면에서는 소스 라인(SL) 및 제1 슬릿(S1) 형성 과정에서 식각된 제1 물질막을 도면 부호 "51A"로 나타내고, 식각된 제2 물질막을 도면 부호 "52A"로 나타내고, 식각된 전하차단막, 전하트랩막 및 터널절연막을 도면 부호 "53A"로 나타내고, 식각된 채널막을 도면 부호 "54A"로 나타내고, 식각된 제1 희생막을 도면 부호 "55A"로 나타내었다.In this figure, the first material film etched in the process of forming the source line SL and the first slit S1 is denoted by 51A, the etched second material film is denoted by 52A, , The charge trapping film and the tunnel insulating film are denoted by 53A, the etched channel film is denoted by 54A, and the etched first sacrificial film is denoted by 55A.

도 9c에 도시된 바와 같이, 소스 라인(SL) 및 제1 슬릿(S1)이 형성된 결과물의 전체 구조 상에 절연막(58)을 형성한 후, 이를 식각하여 비트라인 콘택홀을 형성한다. 이어서, 비트라인 콘택홀에 도전막을 매립하여 비트라인 콘택플러그(BLC)를 형성하고, 이와 연결된 비트라인(BL)을 형성한다. 여기서, 비트라인(BL)은 다마신 방법으로 형성될 수 있다.The insulating film 58 is formed on the entire structure of the resultant structure in which the source line SL and the first slit S1 are formed and then etched to form a bit line contact hole as shown in FIG. Then, a conductive film is embedded in the bit line contact hole to form a bit line contact plug BLC, and a bit line BL connected thereto is formed. Here, the bit line BL may be formed by a damascene method.

전술한 바와 같은 제3 실시예에 따르면, 소스 라인(SL)과 제1 슬릿(S1)을 동시에 형성함으로써 제조 공정을 더욱 간소화할 수 있다.
According to the third embodiment as described above, the manufacturing process can be further simplified by simultaneously forming the source line SL and the first slit S1.

한편, 제3 실시예에서는 제2 슬릿의 형성에 대해서는 별도로 설명하지 않았는데, 소스 라인(SL) 및 제1 슬릿(S1) 형성시 함께 형성하거나, 그 이전에 형성하거나 그 이후에 형성하는 것 모두 가능하다.On the other hand, in the third embodiment, the formation of the second slit is not separately described, but both the source line SL and the first slit S1 may be formed together, or may be formed before or after the source line SL and the first slit S1 Do.

일 예로, 소스 라인(SL) 및 제1 슬릿(S1) 형성시, 이웃한 스트링들의 드레인 사이드 채널(D_CH) 사이에 위치된 제2 슬릿(S2)를 함께 형성할 수 있다. 이를 위해, 마스크 패턴(57)이 이웃한 스트링들의 드레인 사이드 채널(D_CH) 사이에 위치된 라인 형태의 개구부를 더 포함하도록 형성된다. 이러한 경우, 이웃한 스트링들의 드레인 사이드 워드라인(D_WL)은 상호 분리되는 반면, 이웃한 스트링들의 소스 사이드 워드라인(S_WL)은 서로 연결된 형태를 갖게 된다.For example, when forming the source line SL and the first slit S1, a second slit S2 positioned between the drain side channels D_CH of neighboring strings may be formed together. To this end, the mask pattern 57 is formed to further include a line-shaped opening positioned between the drain side channels D_CH of neighboring strings. In this case, the drain side word lines (D_WL) of neighboring strings are separated from each other while the source side word lines (S_WL) of neighboring strings are connected to each other.

다른 예로, 이웃한 스트링들의 소스 사이드 채널(S_CH) 사이에 위치된 제2 슬릿(S2)를 형성하고자 하는 경우에는, 도전막(56)을 형성하기에 앞서 이웃한 스트링들의 소스 사이드 채널(S_CH) 사이에 위치된 제2 슬릿(S2)을 형성하고 희생막을 매립한다. 즉, 제2 슬릿(S2)을 형성한 후에, 소스 라인(SL) 및 제1 슬릿(S1)을 형성한다. 이러한 경우, 이웃한 스트링들의 소스 사이드 워드라인(S_WL)을 상호 분리시킬 수 있다. 또한, 제2 슬릿(S2)을 형성하여 복수의 제2 물질막들을 리세스하고 워드라인 및 선택 라인을 형성한 후에, 소스 라인(SL) 및 제1 슬릿(S1)을 형성할 수 있다.As another example, if it is desired to form the second slit S2 located between the source side channels S_CH of the neighboring strings, the source side channel S_CH of the neighboring strings before forming the conductive film 56, And a sacrificial film is buried in the second slit S2. That is, after forming the second slit S2, the source line SL and the first slit S1 are formed. In this case, the source side word lines S_WL of neighboring strings can be separated from each other. In addition, after forming the second slit S2 to recess the plurality of second material films and form the word line and the selection line, the source line SL and the first slit S1 can be formed.

또 다른 예로, 소스 라인(SL) 및 제1 슬릿(S1)을 형성한 후에, 이웃한 스트링들의 드레인 사이드 채널(D_CH) 사이에 위치된 제2 슬릿(S2)을 형성할 수 있다. 이를 위해, 제1 슬릿(S1)이 매립되도록 절연막(58)을 형성한 후에, 이웃한 스트링들의 드레인 사이드 채널(D_CH) 사이에 제2 슬릿(S2)을 형성한다. 이러한 경우, 제2 슬릿(S2)에 의해 노출된 제1 물질막들을 리세스한 후 도전막을 매립하거나, 제2 슬릿(S2)에 의해 노출된 제2 물질막들을 리세스한 후 층간절연막을 매립할 수 있다.
As another example, after forming the source line SL and the first slit S1, a second slit S2 may be formed, which is located between the drain side channels D_CH of neighboring strings. To this end, after the insulating film 58 is formed so that the first slit S1 is buried, a second slit S2 is formed between the drain side channels D_CH of the neighboring strings. In this case, after the first material films exposed by the second slit S2 are recessed, the conductive film is buried, or the second material films exposed by the second slit S2 are recessed, and then the interlayer insulating film is buried can do.

본 명세서에서는 복수의 워드라인들과 적어도 하나의 선택 라인을 함께 형성하는 경우에 대해 설명하였으나 본 발명이 이에 한정되는 것은 아니며, 복수의 워드라인들을 형성한 후에 적어도 하나의 선택 라인을 형성하는 것 또한 가능하다.
Although a case has been described herein in which a plurality of word lines and at least one select line are formed together, the present invention is not limited thereto, and it is also possible to form at least one select line after forming a plurality of word lines It is possible.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
It is to be noted that the technical spirit of the present invention has been specifically described in accordance with the above-described preferred embodiments, but it is to be understood that the above-described embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

10: 기판 11: 제1 층간절연막
12: 파이프 게이트 13: 도전막
14: 제2 층간절연막들 15: 전하차단막, 메모리막 및 터널절연막
16: 채널막 17: 절연막
18: 절연막 PG: 파이프 게이트
T: 트렌치 S1: 제1 슬릿
S2: 제2 슬릿 CH: 채널
D_CH: 드레인 사이드 채널 S_CH: 소스 사이드 채널
SC: 희생막 SL: 소스라인
BL: 비트라인 WL: 워드라인
S_WL: 소스 사이드 워드라인 D_WL: 드레인 사이드 워드라인
DSL: 드레인 선택 라인 SSL: 소스 선택 라인
30, 40, 50: 파이프 게이트 31, 41, 51: 제1 물질막
32, 42, 52: 제2 물질막
33, 43, 53: 전하차단막, 메모리막 및 터널절연막
34, 44, 54: 채널막 35, 45, 55: 제1 희생막
36, 46: 제2 희생막 37, 48, 58: 절연막
47, 56: 도전막 57: 마스크 패턴10: substrate 11: first interlayer insulating film
12: Pipe gate 13: Conductive film
14: second interlayer insulating films 15: charge blocking film, memory film and tunnel insulating film
16: channel film 17: insulating film
18: Insulating film PG: Pipe gate
T: trench S1: first slit
S2: Second slit CH: Channel
D_CH: drain side channel S_CH: source side channel
SC: sacrificial membrane SL: source line
BL: bit line WL: word line
S_WL: Source side word line D_WL: Drain side word line
DSL: Drain selection line SSL: Source selection line
30, 40, 50: pipe gate 31, 41, 51: first material film
32, 42, 52: a second material film
33, 43, 53: charge blocking film, memory film and tunnel insulating film
34, 44, 54: channel film 35, 45, 55: first sacrificial film
36, 46: second sacrificial film 37, 48, 58: insulating film
47, 56: conductive film 57: mask pattern

Claims (13)

파이프 게이트;
상기 파이프 게이트 상에 적층된 복수의 워드라인들;
상기 복수의 워드라인들을 관통하는 복수의 트렌치들;
상기 트렌치의 내벽 및 저면을 따라 형성된 채널막;
일 방향으로 배열된 상기 복수의 트렌치들을 가로지르는 제1 슬릿; 및
상기 제1 슬릿에 매립된 희생막
을 포함하는 3차원 구조의 비휘발성 메모리 소자.
Pipe gate;
A plurality of word lines stacked on the pipe gate;
A plurality of trenches passing through the plurality of word lines;
A channel film formed along the inner wall and bottom surface of the trench;
A first slit traversing the plurality of trenches arranged in one direction; And
The sacrificial layer buried in the first slit
And a nonvolatile memory element having a three-dimensional structure.
제1항에 있어서,
이웃한 상기 트렌치들 사이에 위치된 제2 슬릿
을 더 포함하는 3차원 구조의 비휘발성 메모리 소자.
The method according to claim 1,
A second slit located between adjacent trenches,
And a nonvolatile memory element.
제1항에 있어서,
상기 제1 슬릿은,
상기 트렌치의 내벽에 형성된 채널막을 소스 사이드 채널 및 드레인 사이드 채널로 분리시키는
3차원 구조의 비휘발성 메모리 소자.
The method according to claim 1,
The first slit
And separating the channel film formed on the inner wall of the trench into a source side channel and a drain side channel
A nonvolatile memory device having a three-dimensional structure.
제1항에 있어서,
상기 제1 슬릿은,
상기 복수의 도전막들을 소스 사이드 워드라인 및 드레인 사이드 워드라인으로 분리시키는
3차원 구조의 비휘발성 메모리 소자.
The method according to claim 1,
The first slit
And separating the plurality of conductive films into a source side word line and a drain side word line
A nonvolatile memory device having a three-dimensional structure.
제1항에 있어서,
상기 트렌치의 저면에 형성된 채널막은,
상기 희생막에 의해 분리된 상기 소스 사이드 채널 및 상기 드레인 사이드 채널을 연결시키는 파이프 채널인
3차원 구조의 비휘발성 메모리 소자.
The method according to claim 1,
The channel film formed on the bottom surface of the trench,
A drain side channel connected to the source side channel and a drain side channel separated by the sacrificial film;
A nonvolatile memory device having a three-dimensional structure.
파이프 게이트 상에 복수의 제1 물질막들 및 복수의 제2 물질막들을 교대로 형성하는 단계;
상기 복수의 제1 물질막들 및 상기 복수의 제2 물질막들을 식각하여 복수의 트렌치들을 형성하는 단계;
상기 트렌치 내에 채널막을 형성하는 단계;
일 방향으로 배열된 상기 복수의 트렌치들을 가로지르는 제1 슬릿을 형성하는 단계; 및
상기 제1 슬릿에 제1 희생막을 매립하는 단계
를 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
Alternately forming a plurality of first material layers and a plurality of second material layers on the pipe gate;
Etching the plurality of first material layers and the plurality of second material layers to form a plurality of trenches;
Forming a channel film in the trench;
Forming a first slit across the plurality of trenches arranged in one direction; And
Embedding a first sacrificial film in the first slit
Dimensional structure of the non-volatile memory device.
제6항에 있어서,
상기 복수의 트렌치들을 형성하는 단계는,
상기 복수의 제1 물질막들 및 상기 복수의 제2 물질막들을 식각한 후, 상기 파이프 게이트를 일부 깊이 식각하여 상기 복수의 트렌치들을 형성하는
3차원 구조의 비휘발성 메모리 소자 제조 방법.
The method according to claim 6,
Wherein forming the plurality of trenches comprises:
After etching the plurality of first material layers and the plurality of second material layers, the pipe gate is partially etched to form the plurality of trenches
A method for fabricating a nonvolatile memory device having a three - dimensional structure.
제6항에 있어서,
상기 채널막을 형성하는 단계는,
상기 트렌치를 매립하도록 상기 채널막을 형성하는
3차원 구조의 비휘발성 메모리 소자 제조 방법.
The method according to claim 6,
Wherein forming the channel film comprises:
Forming the channel film to fill the trench
A method for fabricating a nonvolatile memory device having a three - dimensional structure.
제6항에 있어서,
상기 채널막을 형성하는 단계는,
상기 트렌치의 중심 영역이 오픈되도록 상기 트렌치의 내벽 및 저면을 따라 상기 채널막을 형성하는 단계; 및
상기 채널막이 형성된 상기 트렌치 내에 제2 희생막을 매립하는 단계
를 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
The method according to claim 6,
Wherein forming the channel film comprises:
Forming the channel film along an inner wall and a bottom surface of the trench so that a center region of the trench is opened; And
Embedding a second sacrificial film in the trench in which the channel film is formed
Dimensional structure of the non-volatile memory device.
제6항에 있어서,
이웃한 상기 트렌치들 사이에 위치된 제2 슬릿을 형성하는 단계
를 더 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
The method according to claim 6,
Forming a second slit positioned between adjacent trenches;
Dimensional structure of the nonvolatile memory element.
제10항에 있어서,
상기 제2 슬릿을 형성하는 단계 후에,
상기 제2 슬릿에 의해 노출된 복수의 제1 물질막들을 리세스하는 단계;
상기 제1 물질막들이 리세스된 영역에 도전막을 매립하는 단계
를 더 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
11. The method of claim 10,
After the step of forming the second slit,
Recessing a plurality of first material layers exposed by the second slit;
The step of embedding the conductive film in the recessed regions of the first material films
Dimensional structure of the nonvolatile memory element.
제10항에 있어서,
상기 제2 슬릿을 형성하는 단계 후에,
상기 제2 슬릿에 의해 노출된 복수의 제2 물질막들을 리세스하는 단계;
상기 제2 물질막들이 리세스된 영역에 층간절연막을 매립하는 단계
를 더 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
11. The method of claim 10,
After the step of forming the second slit,
Recessing a plurality of second material layers exposed by the second slit;
The step of embedding an interlayer insulating film in the recessed regions of the second material layers
Dimensional structure of the nonvolatile memory element.
제10항에 있어서,
상기 제2 슬릿을 형성하는 단계 후에,
상기 제2 슬릿에 의해 노출된 복수의 제1 물질막들을 실리사이드화하는 단계
를 더 포함하는 3차원 구조의 비휘발성 메모리 소자 제조 방법.
11. The method of claim 10,
After the step of forming the second slit,
Silicidating a plurality of first material layers exposed by the second slit
Dimensional structure of the nonvolatile memory element.
KR1020110108902A 2011-10-24 2011-10-24 3d structured non-volatile memory device and method for manufacturing the same KR101938004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110108902A KR101938004B1 (en) 2011-10-24 2011-10-24 3d structured non-volatile memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108902A KR101938004B1 (en) 2011-10-24 2011-10-24 3d structured non-volatile memory device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130044706A true KR20130044706A (en) 2013-05-03
KR101938004B1 KR101938004B1 (en) 2019-04-10

Family

ID=48657042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108902A KR101938004B1 (en) 2011-10-24 2011-10-24 3d structured non-volatile memory device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101938004B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150108179A (en) * 2014-03-17 2015-09-25 에스케이하이닉스 주식회사 Semiconductor apparatus
US9659958B2 (en) 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US10103165B2 (en) 2016-07-14 2018-10-16 Samsung Electronics Co., Ltd. Memory device
CN108666323A (en) * 2017-03-27 2018-10-16 东芝存储器株式会社 Semiconductor storage
TWI681540B (en) * 2018-11-22 2020-01-01 大陸商長江存儲科技有限責任公司 Three-dimensional memory device and method of manufacturing the same
US11164888B2 (en) 2017-03-27 2021-11-02 Kioxia Corporation Semiconductor memory device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074543A (en) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 Vertical channel type non-volatile memory device and method for fabricating the same
JP2011023688A (en) * 2009-07-21 2011-02-03 Toshiba Corp Nonvolatile semiconductor memory device and method of manufacturing the same
US20110062510A1 (en) * 2009-09-14 2011-03-17 Han-Soo Joo 3d non-volatile memory device and method for fabricating the same
KR20110070527A (en) * 2009-12-18 2011-06-24 주식회사 하이닉스반도체 Method foe manufacturing semiconductor device and method for forming channel of semiconductor device
KR20110093312A (en) * 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3d non-volatile memory device and method for manufacturing the same
US20110244666A1 (en) * 2010-04-05 2011-10-06 Samsung Electronics Co., Ltd. Methods Of Manufacturing Stair-Type Structures And Methods Of Manufacturing Nonvolatile Memory Devices Using The Same
KR101083637B1 (en) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 Nonvolatile memory device and method for manufacturing the same
KR101096167B1 (en) * 2010-12-17 2011-12-20 주식회사 하이닉스반도체 Method for manufacturing semiconductor device with buried wordline

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100074543A (en) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 Vertical channel type non-volatile memory device and method for fabricating the same
JP2011023688A (en) * 2009-07-21 2011-02-03 Toshiba Corp Nonvolatile semiconductor memory device and method of manufacturing the same
US20110062510A1 (en) * 2009-09-14 2011-03-17 Han-Soo Joo 3d non-volatile memory device and method for fabricating the same
KR20110028934A (en) * 2009-09-14 2011-03-22 주식회사 하이닉스반도체 3d non-volatile memory device and method for fabricating the same
KR20110070527A (en) * 2009-12-18 2011-06-24 주식회사 하이닉스반도체 Method foe manufacturing semiconductor device and method for forming channel of semiconductor device
KR20110093312A (en) * 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3d non-volatile memory device and method for manufacturing the same
US20110244666A1 (en) * 2010-04-05 2011-10-06 Samsung Electronics Co., Ltd. Methods Of Manufacturing Stair-Type Structures And Methods Of Manufacturing Nonvolatile Memory Devices Using The Same
KR101083637B1 (en) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 Nonvolatile memory device and method for manufacturing the same
KR101096167B1 (en) * 2010-12-17 2011-12-20 주식회사 하이닉스반도체 Method for manufacturing semiconductor device with buried wordline

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150108179A (en) * 2014-03-17 2015-09-25 에스케이하이닉스 주식회사 Semiconductor apparatus
US9659958B2 (en) 2015-10-13 2017-05-23 Samsung Elctronics Co., Ltd. Three-dimensional semiconductor memory device
US10128266B2 (en) 2015-10-13 2018-11-13 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US10103165B2 (en) 2016-07-14 2018-10-16 Samsung Electronics Co., Ltd. Memory device
CN108666323A (en) * 2017-03-27 2018-10-16 东芝存储器株式会社 Semiconductor storage
US11164888B2 (en) 2017-03-27 2021-11-02 Kioxia Corporation Semiconductor memory device
CN108666323B (en) * 2017-03-27 2022-01-11 东芝存储器株式会社 Semiconductor memory device with a plurality of memory cells
TWI681540B (en) * 2018-11-22 2020-01-01 大陸商長江存儲科技有限責任公司 Three-dimensional memory device and method of manufacturing the same
US10886294B2 (en) 2018-11-22 2021-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabrication methods thereof
US11706920B2 (en) 2018-11-22 2023-07-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabrication methods thereof

Also Published As

Publication number Publication date
KR101938004B1 (en) 2019-04-10

Similar Documents

Publication Publication Date Title
US9728499B2 (en) Set of stepped surfaces formation for a multilevel interconnect structure
US9502429B2 (en) Set of stepped surfaces formation for a multilevel interconnect structure
US9812461B2 (en) Honeycomb cell structure three-dimensional non-volatile memory device
KR102589594B1 (en) Semiconductor memory device
US10177164B2 (en) Semiconductor device
US9627399B2 (en) Three-dimensional memory device with metal and silicide control gates
KR102483985B1 (en) Semiconductor device and method of manufacturing the same
KR101986245B1 (en) Method of manufacturing a vertical type semiconductor device
KR101890942B1 (en) Three dimensional non-volatile memory device and method of manufacturing the same
KR101206508B1 (en) Method for manufacturing 3d-nonvolatile memory device
US9530787B2 (en) Batch contacts for multiple electrically conductive layers
KR102523139B1 (en) A semiconductor memory device
KR20130072516A (en) Semiconductor device and method of manufacturing the same
KR102472561B1 (en) Semiconductor memory device
KR101949375B1 (en) Method for fabricating nonvolatile memory device
KR20110028934A (en) 3d non-volatile memory device and method for fabricating the same
KR20120066331A (en) 3d structured non-volatile memory device and method for manufacturing the same
KR101938004B1 (en) 3d structured non-volatile memory device and method for manufacturing the same
JP2013258360A (en) Semiconductor device manufacturing method and semiconductor device
KR20140018540A (en) Nonvolatile memory device and method for fabricating the same
KR101206506B1 (en) Nonvolatile memory device and method for fabricating the same
KR20130045041A (en) 3d structured nonvolatile memory device and method for manufacturing the same
KR20130005434A (en) Non-volatile memory device
KR20140025054A (en) Nonvolatile memory device and method for fabricating the same
KR20150116175A (en) Non-volatile memory device for reducing resistance of source line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant