KR20130039169A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130039169A
KR20130039169A KR1020110103663A KR20110103663A KR20130039169A KR 20130039169 A KR20130039169 A KR 20130039169A KR 1020110103663 A KR1020110103663 A KR 1020110103663A KR 20110103663 A KR20110103663 A KR 20110103663A KR 20130039169 A KR20130039169 A KR 20130039169A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
pit
emitting device
layer
Prior art date
Application number
KR1020110103663A
Other languages
English (en)
Inventor
이철규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110103663A priority Critical patent/KR20130039169A/ko
Publication of KR20130039169A publication Critical patent/KR20130039169A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 다수의 돌기를 포함하는 지지부재, 상기 지지부재 상에 배치되며, 상기 돌기의 적어도 일부분 상에 제1 피트(pit)가 형성된 제1 반도체층 및 상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 상기 제2, 3 반도체층 사이에 활성층을 포함하며, 상기 제2, 3 반도체층 및 상기 활성층 중 적어도 하나에 상기 제1 피트의 적어도 일부분 상에 제2 피트(pit)가 형성된 발광구조물을 포함하는 발광소자를 제공한다.

Description

발광소자{Light emitting device}
실시 예는, 발광소자에 관한 것이다.
발광소자의 대표적인 예로, LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
LED는 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘카바이드(SiC)등의 이종 기판에서 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다.
공개번호 10-2006-0009686에서는 정공 농도를 높여 광효율을 향상시키는 기술에 대하여 언급되어 있다.
최근들어, LED는 활성층에서 p형 반도체층에서 제공된 정공과 n형 반도체층에서 제공된 전자의 재결합이 용이하게 할 수 있으며, 복수의 반도체층의 결정 품질을 향상시키기 위한 연구가 진행 중에 있다.
실시 예는, 발광구조물의 활성층에서 전자 및 정공의 재결합이 용이하며, 복수의 반도체층의 결정 품질이 향상된 발광소자를 제공한다.
실시 예에 따른 발광소자는, 다수의 돌기를 포함하는 지지부재, 상기 지지부재 상에 배치되며, 상기 돌기의 적어도 일부분 상에 제1 피트(pit)가 형성된 제1 반도체층 및 상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 상기 제2, 3 반도체층 사이에 활성층을 포함하며, 상기 제2, 3 반도체층 및 상기 활성층 중 적어도 하나에 상기 제1 피트의 적어도 일부분 상에 제2 피트(pit)가 형성된 발광구조물을 포함할 수 있다.
실시 예에 따른 발광소자는, 지지부재 위에 제1 반도체층의 성장도중 성장조건을 변경하여 제1 피트를 형성하며, 제1 반도체층 위에 제2 반도체층, 활성층 및 제3 반도체층을 성장시켜, 활성층에 제1 피트에 대응한 제2 피트를 형성함으로써, 제1, 2 피트에 적층된 제2 반도체층과 활성층 및 제3 반도체층과 활성층 사이의 갭이 평탄한 제1 반도체층 위에 형성된 제2 반도체층과 활성층 및 제3 반도체층과 활성층 사이의 갭 보다 낮게 되어, 활성층 내로 전자 및 정공의 유입이 용이하게 되어 전자 및 정공의 재결합이 용이하게 되어 광효율이 향상되는 이점이 있다.
또한, 실시 예에 따른 발광소자는, 제1 반도체층에 제1 피트를 형성함으로써, 제1 반도체층 위에 성장되는 제2 반도체층, 활성층 및 제3 반도체층의 결정 품질을 향상시킬 수 있는 이점이 있다.
도 1은 실시 예에 따른 발광소자를 나타낸 사시도이다.
도 2는 도 1에 나타낸 발광소자의 절단면을 나타낸 단면 사시도이다.
도 3에 나타낸 발광소자의 결합단면도이다.
도 4는 도 1에 나타낸 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.
도 5는 실시 예에 따른 발광소자를 포함하는 조명장치를 도시한 사시도이다.
도 6은 도 5에 나타낸 조명장치의 A-A' 단면을 나타낸 단면도이다.
도 7은 제1 실시 예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
도 8은 제2 실시 예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
본 발명 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시 예에 따른 발광소자를 나타낸 사시도이고, 도 2는 도 1에 나타낸 발광소자의 절단면을 나타낸 단면 사시도이고, 도 3에 나타낸 발광소자의 결합단면도이다.
도 1 내지 도 3을 참조하면, 발광소자(100)는 지지부재(110), 제1 반도체층(120) 및 발광구조물(130)을 포함할 수 있다.
발광구조물(130)은 제2 반도체층(132), 제3 반도체층(134) 및 제1, 2 반도체층(132, 134) 사이에 활성층(136)을 포함할 수 있다.
지지부재(110)는 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga203 및 AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다.
또한, 지재부재(110)는 열의 방출을 용이하게 하여 열적 안정성을 향상시킬 수 있는 재질을 사용할 수 있다.
다만, 지지부재(110)의 굴절율은 광 추출 효율을 위해 제2 반도체층(132)의 굴절율보다 작은 것이 바람직하다.
한편, 지지부재(110)는 습식세척을 하여 표면의 불순물을 제거할 수 있으며, 지지부재(110)는 표면에 광 추출 효율을 향상시키기 위하여 적어도 하나의 돌기(ps)를 포함하는 요철구조(PPS: Patterned SubStrate)가 마련될 수 있으며, 이에 한정을 두지 않는다.
지지부재(110) 상에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴이 예컨대, ZnO층(미도시) 및 버퍼층(미도시)이 배치될 수 있다.
여기서, 상기 버퍼층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다.
즉, 상기 버퍼층은 지지부재(110)와 제1 반도체층(120) 간의 격자 부정합을 완화하고, 복수의 반도체층이 용이하게 성장될 수 있도록 할 수 있다.
상기 버퍼층은 지지부재(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 상기 버퍼층은 상기 버퍼층 상에 성장하는 제1 반도체층(120) 및 발광구조물(130)의 결정성을 향상시킬 수 있다.
또한, 상기 버퍼층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 예를들어, AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.
이때, 지지부재(110) 및 상기 버퍼층 중 적어도 하나의 위에는 제1 반도체층(120)이 배치될 수 있다.
제1 반도체층(120)은 도펀트가 도핑된 반도체층 및 언도프트 반도체층 중 적어도 하나를 포함할 수 있으며, 상기 버퍼층와 동일한 특성을 가질 수 있다.
제1 반도체층(120)은 예를들어, 상기 언도프드 반도체층인 경우, 상기 버퍼층과 동일하게 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다.
이때, 제1 반도체층(120)은 지지부재(110)에 형성된 적어도 하나의 돌기(ps)의 적어도 일부분 상에 중첩되게 제1 피트(pit, vp1)을 형성할 수 있으며, 제1 피트(vp1)는 지지부재(110) 상에 제1 반도체층(120)이 성장되는 경우 desorption(탈착), nucleation(핵결합, 결정화) 및 recryst(재결정) 등 초기 성장 중 성장 조건, 즉 열, 광 및 물질 추가 등과 같은 성장 조건을 변경하여 형성될 수 있다.
예를 들면, 제1 피트(vp1)은 제1 반도체층(120)의 성장 중 950℃ ~ 1010 ℃로 성장 온도를 가변시켜 형성될 수 있으며, 이때 성장 시간을 조절함에 따라 깊이 및 폭을 가변할 수 있다.
즉, 제1 피트(vp1)의 밀도(density) 및 사이즈(size)는 성장 온도가 낮을 수 로 커질 수 있으며, 이에 한정을 두지 않는다.
실시 예에서, 제1 피트(vp1)는 지지부재(110)와 이격된 제1 반도체층(120)의 표면에 적어도 하나가 형성될 수 있으며, 실시 예에서 제1 피트(vp1)는 모두 동일한 것으로 나타내고 설명하지만, 적어도 하나가 상이할 수 있으며, 이에 한정을 두지 않는다.
제1 피트(vp1)은 제1 폭(w1) 및 제1 깊이(d1)로 형성될 수 있으며, 이때 제1 폭(w1)은 제1 깊이(d1) 대비 1배 내지 2.5배일 수 있으며, 1배 보다 작은 경우 발광구조물(130)의 활성층(136) 이전에 제1 피트(vp1)에 대응하는 피트(미도시)가 형성되지 않을 수 있으며, 2.5배 보다 큰 경우 발광구조물(130)의 제3 반도체층(134)까지 피트(미도시)가 형성될 수 있으며, 투광성 전극층(140)이 배치되는 경우 제3 반도체층(134)과 투광성 전극층(140) 사이에 갭이 형성될 수 있으므로 전류의 공급이 원할하지 않을 수 있다.
여기서, 제1 반도체층(120)의 두께(do)는 제1 깊이(d1) 대비 1.2배 내지 3배일 수 있으며, 이에 한정을 두지 않는다.
이때, 제1 피트(vp1)의 단면 형상은 V자 및 U자 형상 중 적어도 하나로 형성될 수 있으며, 이에 한정을 두지 않는다.
다만, 실시 예에서 제1 피트(vp1)의 단면 형상은 V자 형상을 가지는 것으로 나타내고 설명한다.
또한, 제1 피트(vp1)의 제1 내측경사각(θ1)은 40°내지 60°일 수 있으며, 제1 내측경사각(θ1)은 각각의 제1 피트(vp1)에 따라 상이할 수 있으며, 이에 한정을 두지 않는다.
제1 반도체층(120) 상에는 제2 반도체층(132)이 배치될 수 있으며, n형 반도체층으로 구현되는 경우, 예건데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.
여기서, 제2 반도체층(132)은 제1, 2 영역(s1, s2)을 포함할 수 있으며, 발광구조물(130)은 제2 반도체층(132)의 제2 영역(s2), 제2 영역(s2) 상에 배치된 활성층(136) 및 제3 반도체층(134)으로 이루어지는 것으로 설명한다.
이때, 제2 반도체층(132)은 제1 피트(vp1)에 대응하는 면에 제1 피트(vp1)과 동일 형상을 가지도 돌출된 돌기가 형성될 수 있으며, 활성층(136)에 인접한 면에 제1 피트(vp1)에 대응하며 수직적으로 중첩된 제2 피트(vp2)가 형성될 수 있다.
여기서, 제2 피트(vp2)는 제2 폭(w2) 및 제2 깊이(d2)로 형성될 수 있으며, 이때 제2 폭(w2) 및 제2 깊이(d2)는 제1 피트(vp1)의 제1 폭(w1) 및 제1 깊이(d1)에 따라 가변될 수 있으며, 또한 제2 반도체층(132)의 두께에 따라 가변될 수 있으며, 이에 한정을 두지 않는다.
다만, 제2 폭(w2)은 제2 깊이(d2) 대비 1배 내지 5배일 수 있으며, 제2 폭(w2)은 제1 폭(w1) 대비 0.3배 내지 0.9배 일 수 있으며, 제2 폭(w2) 및 제2 깊이(d2)에 대한 비율은 제1 폭(w1) 및 제1 깊이(d1)에 대한 비율과 동일한 것이 가장 좋을 수 있다.
이때, 제2 피트(vp2)의 제2 내측경사각(θ2)은 제1 내측경사각(θ1)과 동일하거나, 작을 수 있으며, 이에 한정을 두지 않는다.
즉, 제2 내측경사각(θ2)은 제1 내측경사각(θ1)을 이루는 제1 피트(vp1)의 내측면에 제2 반도체층(132)이 성장되어 형성되므로, 성장시 두께에 따라 가변될 수 있다.
활성층(136)은 제2 반도체층(132)의 제2 영역(s2)에 배치될 수 있으며, 활성층(136)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(136)은 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(136a)과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(136b)을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
즉, 도 2 및 도 3에 나타낸 바와 같이, 활성층(136)은 복수의 우물층(136a) 및 장벽층(13b)이 적층된 것으로 나타내며, 이에 한정을 두지 않는다.
여기서, 복수의 우물층(136a) 및 장벽층(13b)은 제2 반도체층(132)에서 제공되는 전자(ⓔ) 및 제3 반도체층(134)에서 제공되는 정공(ⓗ)을 효과적으로 구속함에 따라 내부양자효율을 향상시킬 수 있다.
또한, 복수의 우물층(136a) 및 장벽층(13b) 중 제3 반도체층(134)에 인접한 우물층(136a) 및 장벽층(13b)을 제외한 나머지 우물층 및 장벽층은 초격자구조를 이룰 수 있으며, 초격자구조를 이루는 상기 우물층 및 상기 장벽층은 우물층(136a) 및 장벽층(13b)과 다른 조성식을 가질 수 있으며, 이에 한정을 두지 않는다.
또한, 활성층(136)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 배치될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 활성층(136)의 밴드 갭 보다는 큰 밴드 갭을 가질 수 있다.
활성층(136)에는 제2 피트(vp2)에 대응하는 면에 제2 피트(vp2)과 동일 형상을 가지도 돌출된 돌기가 형성될 수 있으며, 제3 반도체층(134)에 인접한 면에 제1 피트(vp1)에 대응하며 수직적으로 중첩된 제3 피트(vp3)가 형성될 수 있다.
여기서, 제3 피트(vp3)는 제3 폭(w3) 및 제3 깊이(d3)로 형성될 수 있으며, 이때 제3 폭(w3) 및 제3 깊이(d3)는 제1 피트(vp1)의 제1 폭(w1) 및 제1 깊이(d1)에 따라 가변될 수 있으며, 또한 활성층(136)의 두께에 따라 가변될 수 있으며, 이에 한정을 두지 않는다.
다만, 제3 피트(vp3)의 제3 폭(w3)은 제3 깊이(d3) 대비 1배 내지 2.5 배일 수 있다.
이때, 제3 피트(vp3)는 제1, 2 피트(vp1, vp2) 중 적어도 하나와 수직적으로 중첩되는 위치에 형성되지 않을 수 있다.
다시 말하면, 제1, 2 피트(vp1, vp2) 중 적어도 하나와 수직적으로 중첩되는 위치의 활성층(136)에 제3 피트(vp3)가 형성되지 않을 수 있으며, 이에 한정을 두지 않는다.
이때, 제3 피트(vp3)의 제3 내측경사각(θ3)은 제1, 2 내측경사각(θ1, θ2)과 동일하거나, 작을 수 있으며, 이에 한정을 두지 않는다.
실시 예에서, 제3 피트(vp3)는 복수의 우물층(136a) 및 장벽층(13b) 각각에 형성되는 제1, 2 보조피트(vpp1, vpp2)를 포함할 수 있다.
즉, 우물층(136a)은 하부의 평탄한 장벽층(미도시)에 제1 두께(d1)로 배치되며, 상기 장벽층(미도시)에 형성된 피트(미도시)에 제1 두께(d1) 보다 작은 제1 피트두께(ad1)로 제1 보조피트(vpp1)를 형성될 수 있으며, 장벽층(13b)은 평탄한 우물층(136a)에 제2 두께(d2)로 배치되며 제1 보조피트(vpp1)에 제2 두께(d2) 보다 작은 제2 피트두께(ad2)로 제2 보조피트(vpp2)를 형성할 수 있다.
다시 말하면, 활성층(136)은 제1, 2 보조피트(vpp1, vpp2)를 포함하는 제3 피트(vp3)를 형성함으로써, 제1, 2 보조피트(vpp1, vpp2)에서의 우물층(136a) 및 장벽층(13b)의 제1, 2 피트두께(ad1, ad2)가 평탄한 면에서의 우물층(136a) 및 장벽층(13b)의 제1, 2 두께(d1, d2) 보다 작게 됨으로써, 제3 반도체층(134)으로부터 제공되는 정공(ⓗ)이 제1, 2 보조피트(vpp1, vpp2)로 유입됨에 따라 복수의 우물층(136a) 및 장벽층(13b)으로 분산되어 제공되며, 제2 반도체층(132)으로부터 제공되는 전자(ⓔ)와의 재결합이 용이하게 할 수 있음으로써, 발광 효율이 향상될 수 있다.
활성층(136) 상에는 제3 반도체층(134)이 배치될 수 있으며, 제3 반도체층(134)은 p형 반도체층으로 구현될 수 있으며, p형 반도체층으로 구현되는 경우, 예컨데 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
이때, 제3 반도체층(134)은 제3 피트(vp3)에 중첩되는 위치에 돌기가 형성될 수 있으며, 투광성 전극층(140)에 인접한 면에는 피트(미도시)가 형성되지 않을 수 있으며, 이에 한정을 두지 않는다.
상술한 제2 반도체층(132), 활성층(136) 및 제3 반도체층(134)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제2 반도체층(132) 및 제3 반도체층(134)에 도핑되는 n형 및 p형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제2 반도체층(132)은 p형 반도체층이고, 제3 반도체층(134)은 n형 반도체층으로 구현될 수 있으며, 이에 따라 발광구조물(130)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
도 1 내지 도 3에 나타낸 제2 반도체층(132)은 n형 반도체층이고, 제3 반도체층(134)은 p형 반도체층인 것으로 설명한다.
여기서, 발광구조물(130) 상에는 제2 전극(160)이 배치될 수 있다.
제2 전극(160)은 발광구조물(130)의 일측에 형성된 패드전극(미도시) 및 상기 패드전극에서 발광구조물(130)의 타측 방향으로 연장된 적어도 하나의 핑거전극(미도시)을 포함할 수 있다.
또한, 제2 반도체층(132)의 제1 영역(s1) 상에는 제1 전극(150)이 배치될 수 있다.
발광구조물(130)과 제2 전극(160) 사이에 투광성 전극층(160)이 배치될 수 있으며, 투광성 전극층(160)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 제3 반도체층(134)의 상부에 배치될 수 있으며, 제2 전극(160)으로부터 공급되는 전류를 확산시킬 수 있다.
또한, 제3 반도체층(134)과 제2 전극(160) 사이에는 전류군집현상을 방지하기 위한 전류제한층(미도시)이 배치될 수 있으며, 이에 한정을 두지않는다.
도 4는 도 1에 나타낸 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.
도 4에 나타낸 발광소자(100)는 도 1에 나타낸 발광소자(100)와 동일한 구성을 가지므로 간략하게 설명하거나 생략하며, 도 1에 나타낸 발광소자(100)는 수평형이며 플립형으로 배치한 것으로 설명한다.
또한, 도 4에 나타낸 발광소자 패키지(200)의 일부분을 투시하여 나타낸 투과 사시도이며, 실시 예에서 발광소자 패키지(200)는 탑 뷰 타입인 것으로 나타내었으나, 사이드 뷰 타입일 수 있으며 이에 한정을 두지 않는다.
도 4를 참조하면, 발광소자 패키지(200)는 발광소자(100) 및 발광소자(100)가 배치된 몸체(220)를 포함할 수 있다.
몸체(220)는 제1 방향(미도시)으로 배치된 제1 격벽(222) 및 상기 제1 방향과 교차하는 제2 방향(미도시)으로 배치된 제2 격벽(224)을 포함할 수 있으며, 제1, 2 격벽(222, 224)은 서로 일체형으로 형성될 수 있으며, 사출 성형, 에칭 공정 등에 의해 형성될 수 있으며, 이에 대하여 한정을 두지 않는다.
즉, 제1, 2 격벽(222, 224)은 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹, 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다.
제1, 2 격벽(222, 224)의 상면 형상은 발광소자(100)의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
또한, 제1, 2 격벽(222, 224)은 발광소자(100)가 배치되는 캐비티(s)를 형성하며, 캐비티(s)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(s)를 이루는 제1, 2 격벽(222, 224)은 하부 방향으로 경사지게 형성될 수 있다.
그리고, 캐비티(s)의 평면 형상은 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.
몸체(220)의 하부면에는 제1, 2 리드프레임(213, 214)를 포함하는 리드프레임(215)가 배치될 수 있으며, 제1, 2 리드프레임(213, 214)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.
그리고, 제1, 2 리드프레임(213, 214)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 한정을 두지 않는다.
제1, 2 격벽(222, 224)의 내측면은 제1, 2 리드프레임(213, 214) 중 어느 하나를 기준으로 소정의 경사각을 가지고 경사지게 형성되며, 상기 경사각에 따라 발광소자(100)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 광의 지향각이 줄어들수록 발광소자(100)에서 외부로 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 발광소자(100)에서 외부로 방출되는 광의 집중성은 감소한다.
몸체(220)의 내측면은 복수의 경사각을 가질 수 있으며, 이에 한정을 두지 않는다.
제1, 2 리드프레임(213, 214)은 발광소자(100)에 전기적으로 연결되며, 외부 전원(미도시)의 양(+)극 및 음(-)극에 각각 연결되어, 발광소자(100)로 전원을 공급할 수 있다.
실시 예에서, 발광소자(100)는 플립 타입으로 제1, 2 전극(132, 134)와 제1, 2 리드프레임(213, 214)이 전기적으로 연결될 수 있다.
이때, 제1 전극(132)과 제1 리드프레임(213) 사이에는 제1 범프(223)가 배치되며, 제2 전극(134)과 제2 리드프레임(214) 사이에는 제2 범프(226)가 배치될 수 있다.
즉, 제1, 2 범프(223, 226)은 발광소자(100)가 수평형 타입으로 제조된 상태에서 플립 타입으로 발광소자 패키지(200)을 형성하는 경우, 제1, 2 전극(132, 134)를 전기적으로 연결할 수 있도록 하며, 재질은 제1, 2 전극(132, 134) 및 제1, 2 리드프레임(223, 224)을 이루는 재질 중 적어도 하나일 수 있으며, 이에 한정을 두지 않는다.
여기서, 제1, 2 리드프레임(213, 214) 사이에는 제1, 2 리드프레임(213, 214)의 전기적인 단락(쇼트)를 방지하기 위한 절연댐(216)이 형성될 수 있다.
몸체(220)에는 캐소드 마크(cathode mark, 217)가 형성될 수 있다. 캐소드 마크(217)는 발광소자(100)의 극성, 즉 제1, 2 리드프레임(213, 214)의 극성을 구분하여, 제1, 2 리드프레임(213, 214)을 전기적으로 연결할 때, 혼동을 방지하는데 이용될 수 있을 것이다.
발광소자(100)는 발광 다이오드일 수 있다. 상기 발광 다이오드는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 다이오드 또는 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드일 수 있으나, 이에 한정을 두지 않으며, 또한 제1 리드프레임(13)에 실장되는 발광소자(100)는 복수 개 일 수 있으며, 제1, 2 리드프레임(13, 14) 상에 각각 적어도 하나의 발광소자(100)가 실장될 수 있으며, 발광소자(100)의 개수 및 실장위치에 대하여 한정을 두지 않는다.
몸체(220)는 캐비티(s)에 충진된 수지물(218)을 포함할 수 있다. 즉, 수지물(218)은 이중몰딩구조 또는 삼중몰딩구조로 형성될 수 있으며, 이에 한정을 두지 않는다.
그리고, 수지물(218)은 필름형으로 형성될 수 있으며, 투명한 재질이며 광확산재를 포함할 있으며, 이에 한정을 두지 않는다.
도 5는 실시 예에 따른 발광소자를 포함하는 조명장치를 도시한 사시도이며, 도 6은 도 5에 나타낸 조명장치의 A-A' 단면을 나타낸 단면도이다.
이하에서는, 실시 예에 따른 조명장치(300)의 형상을 보다 상세히 설명하기 위해, 조명장치(300)의 길이방향(Z)과, 길이방향(Z)과 수직인 수평방향(Y), 그리고 길이방향(Z) 및 수평방향(Y)과 수직인 높이방향(X)으로 설명하기로 한다.
즉, 도 6은 도 5의 조명장치(300)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.
도 5 및 도 6을 참조하면, 조명장치(300)는 몸체(310), 몸체(310)와 체결되는 커버(330) 및 몸체(310)의 양단에 위치하는 마감캡(350)을 포함할 수 있다.
몸체(310)의 하부면에는 발광소자 어레이(340)가 체결되며, 몸체(310)는 발광소자 패키지(344)에서 발생된 열이 몸체(310)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
발광소자 어레이(340)는 발광소자(미도시) 및 상기 발광소자가 배치된 기판(미도시)을 포함하는 발광소자패키지(344) 및 기판(342)을 포함할 수 있다.
실시 예에서, 상기 발광소자는 도 1에 나타낸 발광소자(100)일 수 있으며, 이에 한정을 두지 않는다.
발광소자패키지(344)는 기판(342) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 기판(342)으로는 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
커버(330)는 몸체(310)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
여기서, 커버(330)는 내부의 발광소자 어레이(340)를 외부의 이물질 등으로부터 보호할 수 있다.
또한, 커버(330)는 발광소자 패키지(344)에서 발생한 광의 눈부심을 방지하고, 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(330)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(344)에서 발생한 광은 커버(330)를 통해 외부로 방출되므로 커버(330)는 광투과율이 우수하여야하며, 발광소자패키지(344)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(330)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(350)은 몸체(310)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(350)에는 전원핀(352)이 형성되어 있어, 실시예에 따른 조명장치(300)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 7은 제1 실시 예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
도 7은 에지-라이트 방식으로, 표시 장치(400)는 액정표시패널(410)과 액정표시패널(410)로 빛을 제공하기 위한 백라이트 유닛(470)을 포함할 수 있다.
액정표시패널(410)은 백라이트유닛(470)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(410)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(412) 및 박막 트랜지스터 기판(414)을 포함할 수 있다.
컬러 필터 기판(412)은 액정표시패널(410)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(414)은 구동 필름(417)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(418)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(414)은 인쇄회로기판(418)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(418)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(414)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(470)은 빛을 출력하는 발광소자어레이(420), 발광소자어레이(420)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(410)로 제공하는 도광판(430), 도광판(430)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(450, 466, 464) 및 도광판(430)의 후방으로 방출되는 빛을 도광판(430)으로 반사시키는 반사 시트(447)로 구성된다.
발광소자어레이(420)는 복수의 발광소자패키지(424)와 복수의 발광소자패키지(424)가 실장되어 어레이를 이룰 수 있도록 PCB기판(422)을 포함할 수 있다.
발광소자 어레이(420)는 발광소자(미도시) 및 상기 발광소자가 배치된 기판(미도시)을 포함하는 발광소자패키지(424) 및 기판(422)을 포함할 수 있다.
실시 예에서, 상기 발광소자는 도 1에 나타낸 발광소자(100)일 수 있으며, 이에 한정을 두지 않는다.
한편, 백라이트유닛(470)은 도광판(430)으로부터 입사되는 빛을 액정 표시 패널(410) 방향으로 확산시키는 확산필름(466)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(450)으로 구성될 수 있으며, 프리즘필름(450)을 보호하기 위한 보호필름(464)을 포함할 수 있다.
도 8은 제2 실시 예에 따른 발광소자를 포함하는 표시장치의 분해 사시도이다.
다만, 도 7에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 8은 직하 방식으로, 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트유닛(570)을 포함할 수 있다.
액정표시패널(510)은 도 9에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트유닛(570)은 복수의 발광소자어레이(523), 반사시트(524), 발광소자어레이(523)과 반사시트(524)가 수납되는 하부 섀시(530), 발광소자어레이(523)의 상부에 배치되는 확산판(540) 및 다수의 광학필름(560)을 포함할 수 있다.
발광소자 어레이(523)는 복수의 발광소자패키지(522)와 복수의 발광소자패키지(522)가 실장되어 어레이를 이룰 수 있도록 PCB기판(521)을 포함할 수 있다.
특히, 발광소자 패키지(522)는 전도성 물질로 형성되고, 다수의 홀을 포함하는 필름을 발광면에 구비함으로써, 렌즈를 생략할 수 있게되어 슬림한 발광소자패키지를 구현할 수 있고, 동시에 광추출 효율을 향상시킬 수 있다. 따라서, 보다 박형화한 백라이트유닛(570)의 구현이 가능해진다.
반사시트(524)는 발광소자패키지(522)에서 발생한 빛을 액정표시패널(510)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자어레이(523)에서 발생한 빛은 확산판(540)에 입사하며, 확산판(540)의 상부에는 광학필름(560)이 배치된다. 광학필름(560)은 확산필름(566), 프리즘필름(550) 및 보호필름(564)를 포함할 수 있다.
여기서, 조명장치(300) 및 표시장치(400, 500)는 조명시스템에 포함될 수 있으며, 이 외에도 발광소자 패키지를 포함하며 조명을 목적으로 하는 장치 등도 조명시스템에 포함될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 다수의 돌기를 포함하는 지지부재;
    상기 지지부재 상에 배치되며, 상기 돌기의 적어도 일부분 상에 제1 피트(pit)가 형성된 제1 반도체층; 및
    상기 제1 반도체층 상에 배치되며, 제2 반도체층, 제3 반도체층 및 상기 제2, 3 반도체층 사이에 활성층을 포함하며, 상기 제2, 3 반도체층 및 상기 활성층 중 적어도 하나에 상기 제1 피트의 적어도 일부분 상에 제2 피트(pit)가 형성된 발광구조물;을 포함하는 발광소자.
  2. 제 1 항에 있어서, 상기 제1 피트의 폭은,
    상기 제1 피트의 깊이 대비 1배 내지 2.5배인 발광소자.
  3. 제 1 항에 있어서, 상기 제2 피트의 폭은,
    상기 제2 피트의 깊이 대비 1배 내지 5배인 발광소자.
  4. 제 1 항에 있어서, 상기 제2 피트의 폭은,
    상기 제1 피트의 폭 대비 0.7배 내지 0.9배인 발광소자.
  5. 제 1 항에 있어서, 상기 제1 피트의 제1 내측경사각은,
    상기 제2 피트의 제2 내측경사각과 동일하거나,
    또는 상기 제2 피트의 제2 내측경사각보다 큰 발광소자.
  6. 제 1 항에 있어서, 상기 제1, 2 피트 중 적어도 하나의 단면 형상은,
    V자 및 U자 형상 중 적어도 하나를 포함하는 발광소자.
  7. 제 1 항에 있어서,
    상기 제2, 3 반도체층 및 상기 활성층 중 적어도 하나는,
    제1, 2 층이 적층된 구조이며,
    상기 제2 피트는,
    상기 제1 층에 형성된 제1 보조피트; 및
    상기 제2 층에 형성되며, 상기 제1 보조피트의 적어도 일부분 형성된 제2 보조피트;를 포함하는 발광소자.
  8. 제 7 항에 있어서,
    상기 제1 보조피트의 두께는,
    상기 제1 층의 평탄한 부분의 두께보다 작으며,
    상기 제2 보조피트의 두께는,
    상기 제2 층의 평탄한 부분의 두께보다 작은 발광소자.
  9. 제 1 항에 있어서, 상기 제1 반도체층은,
    n형 도펀트가 도핑된 반도체층 및 n형 도펀트가 도핑되지 않은 언도프 반도체층 중 적어도 하나를 포함하는 발광소자.
  10. 제 1 항에 있어서, 상기 제1 반도체층의 두께는,
    상기 제1 피트의 깊이 대비 1.2배 내지 3배인 발광소자.
KR1020110103663A 2011-10-11 2011-10-11 발광소자 KR20130039169A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110103663A KR20130039169A (ko) 2011-10-11 2011-10-11 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110103663A KR20130039169A (ko) 2011-10-11 2011-10-11 발광소자

Publications (1)

Publication Number Publication Date
KR20130039169A true KR20130039169A (ko) 2013-04-19

Family

ID=48439429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103663A KR20130039169A (ko) 2011-10-11 2011-10-11 발광소자

Country Status (1)

Country Link
KR (1) KR20130039169A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083932A1 (ko) * 2013-12-05 2015-06-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083932A1 (ko) * 2013-12-05 2015-06-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR20150065412A (ko) * 2013-12-05 2015-06-15 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
US9647175B2 (en) 2013-12-05 2017-05-09 Lg Innotek Co., Ltd. Light emitting element and lighting device comprising same

Similar Documents

Publication Publication Date Title
US8648384B2 (en) Light emitting device
KR101925915B1 (ko) 발광소자
US8766302B2 (en) Light emitting device
KR20130067821A (ko) 발광소자
US20130105761A1 (en) Light emitting device and method for manufacturing the same
KR20130024089A (ko) 발광소자
US8350274B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101843740B1 (ko) 발광소자
KR101877384B1 (ko) 발광소자
KR101865405B1 (ko) 발광소자
KR20130011042A (ko) 발광소자
KR20120088986A (ko) 발광소자 및 발광소자 패키지
KR101818753B1 (ko) 발광소자
KR20120133836A (ko) 발광소자
KR101709991B1 (ko) 발광소자 및 이의 제조방법
KR20130039169A (ko) 발광소자
KR20130057303A (ko) 발광소자
KR101855064B1 (ko) 발광소자
KR20130013968A (ko) 발광소자
KR20130040009A (ko) 발광소자 패키지
KR20120110831A (ko) 발광소자
KR101831329B1 (ko) 발광소자
KR20130074510A (ko) 발광소자
KR20130062769A (ko) 발광소자
KR101955313B1 (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application