KR20130035917A - 자기 기록 시스템들에서 트랙간 간섭 완화를 위한 하드웨어 기반 방법 및 장치 - Google Patents

Abstract

자기 기록 시스템들에서 트랙간 간섭 완화를 위한 하드웨어 기반 방법들 및 장치들이 제공된다. 트랙간 간섭(ITI)은 ITI 무효화 데이터를 획득하고, 자기 기록 시스템에서 기록 데이터 경로를 이용하여 ITI 무효화 데이터를 ITI 완화 회로에 제공함으로써 자기 기록 시스템에서 완화된다. 기록 데이터 경로는 판독 동작을 수행하는 판독 데이터 경로와 실질적으로 동시에 선택적으로 동작할 수 있다. ITI 무효화 데이터는, 예를 들어 사용자 데이터 및/또는 매체 데이터를 포함한다.

Description

자기 기록 시스템들에서 트랙간 간섭 완화를 위한 하드웨어 기반 방법 및 장치{HARDWARE-BASED METHODS AND APPARATUS FOR INTER-TRACK INTERFERENCE MITIGATION IN MAGNETIC RECORDING SYSTEMS}

본 발명은 전반적으로 자기 기록 시스템들에 관한 것으로, 더 구체적으로는 그러한 자기 기록 시스템들에서 트랙간 간섭의 영향을 완화시키는 개선된 기법들에 관한 것이다.

자기 기록 (magnetic recording: MR) 시스템들에서, 데이터는 일반적으로 작은 자기 도메인들의 시퀀스로서 자기 매체들의 동심원 트랙 상에 기록된다. 소정 트랙에 인접한 트랙들 상에 기록된 데이터는 그 소정 트랙의 매체로부터 역으로 판독된 신호에 영향을 미칠 것이다. 하나 이상의 이웃 트랙들의 결과로서 그 소정 트랙의 판독 동안에 유도된 신호는 크로스토크 또는 트랙간 간섭(ITI)이라고 지칭된다. 소정 트랙의 역 판독 신호에서 이웃 트랙들에 의해 야기된 ITI 잡음의 완화는 대체적으로 ITI 완화 회로 또는 프로세스에 제공되는 이웃 트랙들로부터의 데이터 패턴에 관한 정보에 의존한다.

ITI는, 헤드의 크기에 비해, 데이터의 동심형 또는 나선형 트랙들이 서로에게 가까운 근접부에서 매체에 기록되는 하드디스크 드라이브들(HDD)에 특정 관심을 갖는다. 디스크 드라이브의 용량은 트랙들을 서로 더 가깝게 배치함으로써 증가한다. 그러나, ITI는 기술 스케일링에 따라 증가하는 것으로 알려져 있고, 트랙 이격 거리가 작아질수록 상당한 잡음원이 된다. 트랙들이 서로에게 더 가깝게 배치됨에 따라, 이웃 트랙들은, 그것이 매체로부터 역 판독되어 전체적인 신호 대 잡음 비를 감소시킬 때 그 소정 트랙의 신호에 영향을 미칠 가능성이 더 크다. 따라서, ITI 는 자기 매체의 소정 영역에 신뢰성 있게 저장될 수 있는 트랙들의 수를 제한한다. ITI는, 트랙들이 일부 경우에는 서로 접촉하고 다른 경우에는 데이터로 기록될 때 서로 오버랩될 수 있도록 충분히 가깝게 배치되는 슁글형 자기 기록(Shingled Magnetic Recording: SMR) 시스템들에 심지어 더 큰 관심을 갖는다.

자기 기록 시스템들에서 ITI의 영향을 완화시키기 위한 다수의 기법들이 제안되고 있다. 기존 SMR 구현들에서, 예를 들어, 완화 프로세스는 일반적으로 하드디스크 제어기(HDC)에서 소프트웨어에 의해 수행된다. 그러나, ITI 완화가 인에이블될 때, HDC는 디스크의 매 3-6 회전에 대해 수 개 이상의 섹터들(및 일반적으로는 단 하나의 섹터)을 복구할 정도로 충분히 빨리 데이터를 프로세싱할 수 없다는 것이 밝혀졌다. 그러나, 디스크의 각각의 회전은, 예를 들어 (예컨대, 채용된 특정 디스크드라이브, 플래터의 크기, 및 디스크 상의 각각의 트랙의 반경 방향 위치에 따라서) 500개 이상의 섹터들을 포함할 수도 있다.

따라서, ITI의 영향을 완화시키기 위한 개선된 기법들에 대한 요구가 존재한다. ITI의 영향을 완화시키기 위한 하드웨어 기반 기법들에 대한 다른 요구가 존재한다. ITI 계산을 수행하는 데 하드디스크 제어기를 필요로 하지 않는, ITI의 영향을 완화시키기 위한 하드웨어 기반 기법들에 대한 또 다른 요구가 존재한다.

전반적으로, 자기 기록 시스템들에서 트랙간 간섭 완화를 위한 하드웨어 기반 방법들 및 장치들이 제공된다. 본 발명의 일 양태에 따르면, 트랙간 간섭(ITI)은 자기 기록 시스템에서 ITI 무효화 데이터를 획득하고, 판독 동작 동안에 자기 기록 시스템에서 기록 데이터 경로를 이용하여 ITI 무효화 데이터를 ITI 완화 회로에 제공함으로써 완화된다. 기록 데이터 경로는 판독 동작을 수행하는 판독 데이터 경로와 실질적으로 동시에 선택적으로 동작할 수 있다.

ITI 무효화 데이터는, 예를 들어 기록 데이터 경로 외부의 메모리로부터 획득될 수 있다. ITI 무효화 데이터는, 예를 들어 사용자 데이터 및/또는 매체 데이터를 포함한다. 일 실시형태에서, 기록 데이터 경로는 ITI 완화를 위해 사용자 데이터를 매체 데이터로 변환한다.

ITI 완화는 데이터의 소정 섹터에 대해 선택적으로 인에이블링될 수 있다. 또한, ITI 완화는 하나 이상의 이웃 트랙들에 대해 소정 판독 동작 동안에 선택적으로 수행될 수 있다. ITI 완화는 ITI 정정 데이터를 후처리하고 및/또는 후처리된 데이터에 대해 ITI 완화를 수행하도록 후처리 절차와 결합하여 선택적으로 수행될 수 있다.

본 발명의 더 완전한 이해와, 본 발명의 추가 특징들 및 이점들은, 하기의 상세한 설명 및 도면을 참조하여 획득될 것이다.

도 1은 슁글형 자기 기록(SMR) 시스템의 자기 매체 상의 다수의 예시적인 트랙들의 일부분을 나타낸다.
도 2는 본 발명에 따른, ITI 완화를 포함한 자기 기록 시스템의 개략적인 블록도이다.
도 3 및 도 4는 도 2의 일부분으로서 예시된 채널을 판독하는 대안 구현물들의 개략적인 블록도들이다.
도 5 내지 도 10은 다수의 예시적인 동작 모드들뿐 아니라 각각의 모드에 대한 대응하는 간섭 신호들을 구현하도록 하는 다양한 구성들의 도 2 내지 도 4의 판독 채널을 나타낸다.

본 발명은 자기 기록 시스템들에서의 트랙간 간섭 완화를 위한 하드웨어 기반 방법들 및 장치들을 제공한다. ITI 완화는 정확한 데이터 복구 가능성을 향상시키기 위해 매체로부터 판독된 데이터를 추가 데이터(이하, "무효화 데이터"라고 지칭됨)와 결합시킨다. 무효화 데이터는 ITI 완화 회로 또는 프로세스에 제공되어야 한다. 무효화 데이터는, 당업자에게 자명한 바와 같이, 디스크 매체로부터 판독될 수도 있고 또는 다른 소스로부터 획득될 수도 있다.

본 발명의 일 양태에 따르면, 트랙간 간섭 완화를 위한 개시된 하드웨어 기법들은 HDC로부터 무효화 데이터를 획득하지만, HDC에 ITI 계산을 수행하기 위한 프로세싱을 요구하지 않는다. 본 발명의 다른 양태에 따르면, 후속 디지털 신호 프로세싱(DSP)을 위해 판독 데이터 경로로의 제공을 위한 무효화 데이터를 저장, 제공 및 조작하여, 기록 데이터를 정확하게 복구할 기회를 향상시키는 시스템이 개시된다.

판독 채널들은 일반적으로 소정 시간에 판독 모드 또는 기록 모드 중 어느 하나에 있는 슬레이브 디바이스들이다. 각각의 모드에서, 데이터는 일반적으로 일 방향으로만 흐른다. 예를 들어, 데이터는 기록 모드에서 하드디스크 제어기(HDC)로부터 매체로의 판독 채널(RC)로 흐르고, 판독 모드에서 매체로부터 RC 및 그 후에 HDC로 흐른다. 본 발명은, 판독 채널이 판독 모드에서 판독 동작을 실행하고 있을 때, 기록 데이터 경로(WDP)의 적어도 일부분이 정상적으로는 아이들 상태임을 인식한다.

따라서, 본 발명의 다른 양태에 따르면, 기록 데이터 경로(판독 동작 동안 정상적으로는 아이들 또는 도먼트(dormant) 상태에 있음)는 무효화 데이터를 판독 데이터 경로의 ITI 완화 회로에 전달하도록 이용된다. 따라서, 기록 데이터 경로는 판독 동작 동안 무효화 데이터를 판독 채널 내로 전송하도록 하는 데 이용된다. 무효화 데이터는 자기 매체로부터 판독 데이터 경로에 의해 획득된 매체 데이터와 실질적으로 동시에 ITI 완화를 위해 제공된다. 다른 이점들 중에서도, 기록 데이터 경로는 데이터를 인코딩, 스크램블링, 및 버퍼링하고 에러 정정 데이터(후속하여 매체에 기록됨)를 계산하도록 하는 기능을 일반적으로 포함하며, 이 기능은 ITI 완화를 위해 본 발명에 따라서 레버리징될 수 있다. 이 방식으로, 개시된 ITI 완화 시스템은, 이와 달리, 최소의 설계 노력, 면적 비용 및 전력 경비로 ITI 완화를 인에이블링하도록 기록 데이터에서 아이들 하드웨어 및 기존 버퍼링 능력을 이용한다.

도 1은 예시적인 슁글형 자기 기록(SMR) 시스템의 자기 매체(100) 상에서 다수의 예시적인 트랙들 중 일부분(110-1 내지 110-3)을 나타낸다. 트랙들(110-1 내지 110-3)은 일반적으로 (도 1에서 하부로부터 상부로 나타낸 바와 같이) 수치 증가형 순서로 기록된다. 본원에서 설명되는 다수의 실례들은 소정 트랙에 대해 각각 좌측 및 우측에 인접한 트랙들을 지칭하는 좌측 및 우측 트랙들을 참조한다. 도 1에 도시된 바와 같이, 예시적인 트랙들(110-1, 110-2, 110-3)은 트랙들(110-1, 110-2) 간의 제 1 중첩 영역(120-1) 및 트랙들(110-2, 110-3) 간의 제 2 중첩 영역(120-2)과 함께 기록된다. 트랙(110-2)으로부터 판독된 신호는, 예를 들어 트랙(110-3)으로부터 판독된 신호의 영향을 강하게 받는데, 이는 트랙(110-3)이 이전에 기록된 트랙(110-2)과 중첩하여 기록되기 때문이다. 트랙(110-2)으로부터 판독된 신호도 또한 트랙(110-1) 상에 이전에 기록된 데이터에 의한 영향을 받는데, 이는 트랙(110-2)의 좌측 에지가 트랙(110-1)의 우측 에지 위로 기록되기 때문이다. 트랙(110-2)에 대한 판독 신호는 기록 데이터를 판독할 트랙들 위로 배치된 판독 헤드의 위치 및 크기에 강하게 의존한다. 판독 헤드가 에지(140)와 같은 다른 트랙 트랙(110-3)의 에지보다 에지(130)와 같은 트랙(110-2)의 일 에지에 더 가깝게 배치되면, 예를 들어 에지(130)에 인접한 대응 트랙(110-1)은 에지(140)에 인접한 트랙(110-3)보다 트랙(110-2)의 판독 신호에 더 많은 영향을 미칠 것이다. 판독 헤드가 110-2의 비중첩 영역과 같거나 더 큰 크기이면, 양측 트랙들(110-1, 110-3)은 ITI 잡음을 유도할 가능성이 크다.

일 인접 트랙이 다른 인접 트랙보다 더 현저한 ITI 영향을 가질 수 있다는 점에 주목한다. 예를 들어, 인접 트랙들의 위치에 대해 중심 트랙(110-2) 위에 있는 판독 헤드의 위치는 중심 트랙에 대해 각각의 인접 트랙에 의해 기여되는 ITI의 양에 영향을 미칠 수도 있다. 따라서, ITI 완화는 선택적으로 더 현저한 ITI 기여를 갖는 인접 트랙에 대해 우선적으로 수행될 수 있다. 하기에서 더 설명되는 바와 같이, 본원에서 설명되는 예시적인 실시형태들은, 양방향 ITI 완화가 수행되고 있다면, 일측 트랙 또는 타측 트랙을 사용하는 것에 대해, 또는 양측 트랙들의 순서에 대해 어떠한 규제도 가하지 않는다. 개시된 ITI 완화 메커니즘은, 일단 성공적인 복구가 달성되면, ITI 완화 프로세스가 종료하도록 (선험적으로 공지되는 경우) 가장 중요한 무효화가 우선적으로 수행되게 한다.

도 2는 본 발명에 따른, ITI 완화를 포함하는 자기 기록 시스템(200)의 일부분들의 개략적인 블록도이다. 도 2는 판독 동작 동안의 ITI 완화를 위한 자기 기록 시스템(200)의 구성을 나타낸다. 도 2에 도시된 바와 같이, 자기 기록 시스템(200)은 하드디스크 제어기(HDC)(210) 및 판독 채널(RC)(250)을 포함한다. 판독 채널(250)은 판독 데이터 경로(RDP)(250-R) 및 기록 데이터 경로(WDP)(260-W)를 포함한다. 전술된 바와 같이, 기록 데이터 경로(260-W)는 본 발명에 의해 트랙들 N-1 및 N+1과 같이, 소정 트랙 N에 인접한 하나 이상의 인접 트랙들에 대한 무효화 데이터를 판독 데이터 경로(260-R)에서의 ITI 완화 회로(280)에 전달하도록 채용된다. ITI 완화 회로(280)에 제공되는 무효화 데이터는 자기 매체로부터 판독 데이터 경로(260-R)에 의해 획득되는 매체 데이터와 실질적으로 동시에 제공된다.

일반적으로, RDP-아날로그 블록(290)은 다수의 아날로그 성분(예컨대, ac-커플링) 감쇄기(ACC)와, 적응적 제어, 기선 보상, 자기 저항 비대칭(magneto-resist asymmetric: MRA) 보상, 열 조도(thermal asperity) 검출을 갖는 가변 이득 증폭기(VGA)와, 디지털 신호 프로세싱을 위한 적응적 제어를 갖는 연속 시간 필터(CTF)와, 아날로그-디지털 컨버터(ADC)를 포함한다. 일반적으로, 열 조도는, 자기 물질이 상주하는 디스크 플래터의 평면 위로 돌출된 자기 물질의 일부분과 판독 헤드가 조우하여 신호 진폭을 실질적으로 증가시킬 때 발생한다. 열 조도 검출 블록은 그러한 자기 물질 부분들을 식별하고, 그들을 공지된 방식으로 보상하고자 한다.

그 후, 디지털화된 신호는 신호를 평활화시키는 디지털 유한 임펄스 응답(DFIR) 필터(285)에 의해 필터링된다. DFIR(285)는 필터링된 출력을 ITI 완화 회로(280)에 제공한다. 그 후, ITI 완화 회로(280)에 의해 생성된 ITI 무효화된 신호들이, 저밀도 패리티 검사 디코더와 같은 디코더 및 비터비 디코더를 포함하는 반복적 디코딩 블록(270)에 제공된다. 판독 데이터 경로(260-R)는 소정 트랙 N에 대한 디코딩된 데이터를 하드디스크 제어기(210)에 제공한다.

전술된 바와 같이, 기록 데이터 경로(260-W)는 일반적으로 매체에 기록될 데이터를 인코딩하여, 에러 정정이 데이터의 후속 판독에 대해 수행될 수 있도록 하는 기능을 포함한다. 추가로, 기록 데이터 경로(260-W)는 또한 데이터를 스크램블링 및 버퍼링하며, 이 기능은 ITI 완화를 위해 본 발명에 따라 레버리징될 수 있다.

예시적인 ITI 완화 회로(280)의 더 상세한 설명을 위해, 예를 들어 "Systems and Methods for Inter-Track Interference Compensation"(대리인 관리 번호 AGERE-022110)라는 명칭으로 2011년 7월 19일에 출원되었으며, 본원에 참조로서 포함되는 미국 특허 출원 제13/186,174호를 참조한다. 본 발명에 따른 ITI 완화를 위한 다수의 예시적인 기법들이 도 5 내지 도 10을 참조하여 하기에서 더 설명된다. 예를 들어, 본 발명의 다양한 구현들은, ITI 완화를 가지면서 또는 갖지 않으면서, 자기 매체(295)의 직접 판독을 지원한다. 또한, 본 발명의 다른 구현은 적어도 단방향 ITI 완화를 갖는 즉각적(on-the-fly: OTF) 또는 실시간 판독을 지원한다. 본 발명의 또 다른 구현은 양방향의 ITI 완화를 갖는 오프라인 판독을 지원한다.

본 발명은 또한 Y-평균화된 데이터와 같은 후처리 DFIR 데이터의 ITI 완화 및/또는 ITI 완화된 데이터의 Y-평균화와 같은 ITI 완화된 DFIR 데이터의 후처리를 지원한다. 예를 들어, Y-평균화된 데이터의 ITI 완화는 다수의 판독을 통해 Y-평균을 획득하는 것, 및 그 후에 Y-평균화된 샘플들을 이용하여 ITI 완화 및 디코딩을 수행하는 것을 포함한다. 마찬가지로, ITI 완화된 데이터의 Y-평균화는 섹터 판독, ITI 완화 수행, 현재 판독 데이터를 사용한 선택적 디코딩, ITI 완화된 샘플을 이용한 다수의 판독으로부터의 Y 평균 획득, 그 후의 다음 섹터 판독 등을 포함한다.

도 2에 도시된 바와 같이, 하드디스크 제어기(210)는 판독 데이터 경로(RDP)(260-R) 및 기록 데이터 경로(WDP)(260-W)에서 대응하는 긴 레이턴시 인터페이스들(LLI)(255-R, 255-W)과 통신하는 예시적인 긴 레이턴시 인터페이스들(LLI)(240-R, 240-W)를 각각 포함한다.

하드디스크 제어기(210)는 또한 동적 랜덤 액세스 메모리(DRAM)(220)와 같은 외부 DDR 디바이스들과 통신하는 이중 데이터 레이트(DDR) PHY 인터페이스(230)를 포함한다. 무효화 데이터는, 예를 들어 외부 DRAM(220) 또는 정적 랜덤 액세스 메모리(SRAM)나 플래시 메모리와 같은 다른 비휘발성 메모리에 저장될 수 있다. 예시적인 DRAM(220)은 자기 매체(100(도 1) 또는 자기 매체(295)(도 2)의 하나 이상의 트랙들에 대한 무효화 데이터를 저장할 수 있다. 예를 들어, 저장되는 무효화 데이터의 양은 현재 판독되고 있는 트랙에 대한 트랙 간격의 함수일 수 있다. 외부 DRAM(220)은 또한 단 하나 또는 다수의 섹터들(예를 들어, 이전 판독 동작 동안에 성공적으로 복구될 수 없었던 섹터들)에 대한 무효화 데이터를 저장하여, DRAM에 저장될 필요가 있는 데이터의 양을 감소시킬 수도 있다.

사이드트랙 데이터라고도 지칭되는 무효화 데이터는, 당업자에게 자명한 바와 같이, 다수의 예시적인 포맷들을 가질 수 있다. 일반적으로, 예시적인 무효화 데이터는 기록 매체 파형에 대응하는 코딩된 매체 데이터, 또는 정상적으로는 하드디스크 제어기(210)에 의해 제공될 인코딩되지 않은 사용자 데이터를 포함할 수 있다. 일반적으로, 예시적인 매체 데이터 포맷은 저밀도 패리티 검사(LDPC) 오버헤드, 런 길이 제한(RLL) 인코딩 오버헤드 및 에러 검출 코드(EDC) 오버헤드를 포함하는 인코딩된 데이터를 포함한다. 도 3 및 도 4는 매체 데이터를 프로세싱하기 위한 상이한 실시형태들을 포함하는 판독 채널(250)의 대안의 구현들(250', 250'')을 각각 나타낸다. 도 3 및 도 4에서, 런 길이 제한 및 에러 검출 코드 인코더 및 디코더 기능들과 스크램블러 기능들은 "ESR"(즉, 에러 검출 코드, 스크램블러 및 RLL)로 라벨링된다.

예시적인 실시형태에서, ITI 완화 회로(280)는 "Y-데이터"라고 지칭되는 평활화된 아날로그-디지털 컨버터(ADC) 샘플들을 프로세싱한다는 것에 주목한다. 대안의 실시형태에서, ITI 완화 회로(280)는 본원에서 "ADC 데이터"라고 지칭되는 원시(비평활화된) ADC 샘플들을 프로세싱할 수도 있다. Y-데이터 또는 ADC 데이터는, 예를 들어 매체에 기록된 각각의 매체 비트에 대해 6 비트의 데이터일 수도 있다. ADC-데이터 또는 Y-데이터는 자기 매체(295)로부터 판독되며, 각각 ADC 또는 DFIR 평활화기의 출력에서 이용가능하다. 반복 디코딩 블록(270)은 각각의 D-데이터 샘플을 단일 비트의 검출된 매체 데이터 내지 (패리티 및 다른 오버헤드 비트들의 제거 후) 단일 비트의 검출된 사용자 데이터로 변환한다. 반복 디코딩 블록(270)은, 예를 들어 주지된 LDPC 디코더를 사용하여 구현될 수도 있다.

예시적인 실시형태에서, 기록 데이터 경로(260-W)는 사용자 또는 매체 데이터 포맷으로 ITI 무효화 데이터를 나타낸다. 대안의 실시형태에서, 기록 데이터 경로(260-W)는 ADC 또는 Y-데이터 포맷으로 ITI 무효화 데이터를 나타내며, 이 경우 매체 비트 당 다수의 비트들이 DRAM에 저장되고 HDC로부터 기록 데이터 경로(260-W)에 제공된다. ITI 완화 회로(280)는 기록 데이터 경로(260-W)가 무엇을 제공하는가에 따라서 매체 데이터, ADC 데이터 또는 Y 데이터에 기초하여 ITI를 완화시킨다. HDC가 ITI 완화 데이터를 사용자 데이터 포맷으로 판독 채널에 제공하면, 기록 데이터 경로는 사용자 데이터를 도 3 및 도 4에서 설명되는 매체 데이터로 변환한다.

DDR PHY(230)가 Y-데이터 또는 ADC 데이터 포맷(예를 들어, 저장된 매체 비트 당 6 비트)을 지원하도록 추가 비용 및 시스템 설계 변형없이 충분한 대역폭을 갖지 않는다면, 단일 비트 포맷, 즉 본 발명의 사용자 또는 매체 데이터 포맷의 구현이 여전히 지원될 수 있다. 단일 비트 포맷으로, 대역폭의 단 하나의 비트 유닛이 추가될 필요가 있다. 판독 데이터가 기존의 비-ITI 드라이브들의 메모리에 기록된다는 것에 또한 주목한다. 따라서, 개시된 ITI 무효화 절차에서의 사용을 위해 DDR로부터 데이터를 판독하고 판독 채널에 무효화 데이터를 전송하기 위한 단 하나의 대역폭 비트 유닛이 추가된다. 단일 비트 포맷을 사용하여, DRAM에서 ITI 무효화 데이터에 대해 요구되는 저장량이 마찬가지로 상당히 감소한다.

일 예시적인 실시형태에서, 자기 기록 시스템(200)은, 예를 들어 ITI 무효화 데이터가 소정 판독 동작 동안에 이용되어야 하는지를 나타내는, METACMD[1] 또는 ITI_GATE라고 지칭되는 ITI 제어 신호 또는 레지스터를 포함한다. ITI 무효화 데이터가 소정 판독 동작 동안에 사용되어서는 안 된다는 것을 ITI 제어 신호가 나타내면, ITI 완화 회로(280)는 (ITI 완화에 사용될 어떠한 데이터도 존재하지 않기 때문에) 도 3 및 도 4에서 하기에 더 설명되는 바와 같이 선택적으로 바이패스될 수 있다. 또한, 예시적인 자기 기록 시스템(200)은, 예를 들어 ITI 무효화가 단 하나의 인접 트랙(예를 들어, ITI_SIDES가 ITI_SIDES=1으로 설정됨) 또는 2개의 인접 트랙들(예를 들어, ITI_SIDES가 ITI_SIDES=1로 설정됨)에 대해 수행될지를 나타내는, ITI_SIDES라고 지칭되는 모드 제어 신호 또는 레지스터를 포함한다. 일반적으로, 임의의 수 N의 트랙들은 중심 트랙에 ITI 영향을 미칠 수 있다. 또한, N 방향 ITI 완화는, 당업자에게 자명한 바와 같이, 본 발명에 따라 N 단계들로 수행될 수 있다.

도 3은 도 2의 판독 채널(250)의 대안 구현(250')의 개략적인 블록도이며, 여기에서 기록 데이터 경로는 ITI 완화 회로(280)로의 제공을 위한 매체 데이터를 생성한다. 도 3에 도시된 바와 같이, 예시적인 판독 채널(250')은 도 2와 유사한 방식으로 판독 데이터 경로(360-R) 및 기록 데이터 경로(360-W)를 포함한다. 판독 데이터 경로(360-R)는 도 2의 판독 데이터 경로(260-R)와 유사한 방식으로 구현될 수도 있다. 전술된 바와 같이, 기록 데이터 경로(360-W)는 본 발명에 의해 판독 데이터 경로(360-R)에서 ITI 완화 회로에 무효화 데이터를 전달하도록 채용된다. 무효화 데이터는 자기 매체로부터 판독 데이터 경로(360-R)에 의해 획득되는 매체 데이터와 실질적으로 동시에 ITI 완화 회로(280)에 제공된다. 다른 예시적인 실시형태에서, 무효화 데이터는 자기 매체로부터 판독 데이터 경로(360-R)에 의해 판독되는 매체 데이터 전후로 ITI 완화 회로(280)에 제공된다.

판독 데이터 경로(RDP)(360-R) 및 기록 데이터 경로(360-W)에서의 긴 레이턴시 인터페이스들(LLI)(255-R, 255-W)은 각각 도 2와 유사한 방식으로 구현될 수도 있다. 또한, 반복 디코딩 블록(270) 및 ITI 완화 회로(280)가 도 2와 유사한 방식으로 구현될 수도 있다.

도 3의 예시적인 실시형태에서, 코딩된 매체 데이터는 기록 데이터 경로(360-W)에 의해 생성된다. HDC는 ITI 무효화 데이터를 사용자 데이터 포맷으로 기록 데이터에 제공한다. 도 3에 도시된 바와 같이, 예시적인 기록 데이터 경로(360-W)는, ITI 무효화 데이터로서 ITI 완화 회로에 제공되는 코딩된 매체 데이터에 사용자 데이터를 인코딩하는 ESR 인코더(320-W) 및 LDPC 인코더(330)를 포함한다. 기록 데이터 경로는 매체로의 기록 데이터 동작 동안과 유사한 방식으로 사용자 데이터를 인코딩한다.

도 3에 도시된 바와 같이, 판독 데이터 경로(360-R)에서 ITI 완화 회로(280)는 ITI 무효화가 소정 판독 동작 동안에 인에이블링되지 않을 때 선택적으로 바이패스될 수 있다. 또한, 판독 데이터 경로(360-R)에서 ESR 인코더(320-R)는 매체 데이터 포맷이 복구되지 않을 때 선택적으로 바이패스될 수 있다.

도 4는 도 2의 판독 채널(250)의 대안의 구현(250'')의 개략적인 블록도이며, 여기에서 기록 데이터 경로는 ITI 완화 회로(280)에 사용자 데이터를 제공하고, ITI 완화 회로(280)는 사용자 데이터로부터 매체 데이터를 생성한다. 도 4에 도시된 바와 같이, 예시적인 판독 채널(250'')은 도 2와 유사한 방식으로 판독 데이터 경로(460-R) 및 기록 데이터 경로(460-W)를 포함한다. 판독 데이터 경로(460-R)는 도 2의 판독 데이터 경로(260-R)와 유사한 방식으로 구현될 수도 있다. 전술된 바와 같이, 기록 데이터 경로(460-W)는 본 발명에 의해 판독 데이터 경로(460-R)에서 ITI 완화 회로(280)에 무효화 데이터를 전달하도록 채용된다. 무효화 데이터는 자기 매체로부터 판독 데이터 경로(460-R)에 의해 획득된 매체 데이터와 실질적으로 동시에 ITI 완화 회로(280)에 제공된다. 다른 예시적인 실시형태 또는 동작 모드에서, 무효화 데이터는 자기 매체로부터 판독 데이터 경로(460-R)에 의해 획득되는 매체 데이터 전후로 ITI 완화 회로(280)에 제공된다.

판독 데이터 경로(RDP)(460-R) 및 기록 데이터 경로(460-W)에서의 긴 레이턴시 인터페이스들(LLI)(255-R, 255-W)은 각각 도 2와 유사한 방식으로 구현될 수도 있다. 또한, 반복 디코딩 블록(270) 및 ITI 완화 회로(280)가 도 2와 유사한 방식으로 구현될 수도 있다.

도 4의 예시적인 실시형태에서, 코딩된 매체 데이터는 기록 데이터 경로(460-W)에 의해 제공된 사용자 데이터로부터 ITI 완화 회로(280)에 의해 생성된다. 따라서, 도 4에 도시된 바와 같이, 예시적인 기록 데이터 경로(460-W)에서 ESR 인코더(420-W) 및 LDPC 인코더(430)는 ITI 완화 회로(280)에 제공된 사용자 데이터에 의해 바이패스된다. 기록 데이터 경로(460-W)에서 ESR 인코더(420-W) 및 LDPC 인코더(430)는, 사용자 데이터가 매체에 기록된기 전에 매체 데이터에 인코딩될 때에는, 기록 동작 동안 사용자 데이터에 의해 바이패스되지 않는다.

도 4에 도시된 바와 같이, 판독 데이터 경로(460-R)에서 ITI 완화 회로(280)는 ITI 무효화가 소정 판독 동작 동안에 인에이블링되지 않을 때 선택적으로 바이패스될 수 있다. 또한, 판독 데이터 경로(460-R)에서 ESR 인코더(460-R)는 매체 데이터 포맷이 복구되지 않을 때 선택적으로 바이패스될 수 있다.

도 5 내지 도 10은 다수의 예시적인 동작 모드들을 구현하기 위한 다양한 구성들로 판독 채널(250)을 나타낸다. 도 5 내지 도 10에는, 굵은 점선형 화살표를 이용하여 활성 신호 경로가 도시된다. 도 5 내지 도 10에 도시되고 전술된 바와 같이, 판독 채널(250)은 디지털 유한 임펄스 응답 필터(285), ITI 완화 회로(280) 및 반복 디코딩 블록(270)을 포함한다.

또한, 하기에서 도 5 내지 도 10을 참조하여 더 설명되는 바와 같이, 판독 채널(250)은 Y-데이터를 프로세싱하기 위해 멀티플렉서들(505, 515), Y-AVG 후처리 블록(510), Y-MEM 메모리 블록(520) 및 Y-MEM 어드레스 블록(530)을 더 포함한다.

도 5a는 예시적인 비-ITI 동작 모드에서의 판독 채널(250)을 나타낸다. 일반적으로, 비-ITI 모드는 ITI 완화가 필요하지 않을 때(예컨대, 트랙 간격이 충분할 때)에는 선택적으로 디스에이블링되게 하며, 또한 판독 채널(250)이, ITI 완화가 지원되지 않을 수도 있는 레거시 시스템들과 사용되게 한다. 도 5a에 도시된 바와 같이, ITI 완화 회로(280)는 멀티플렉서(505)를 사용하여 바이패스되며, Y-AVG 블록(510)은 멀티플렉서(515)를 사용하여 바이패스된다. 따라서, 비-ITI 모드 동안의 활성 신호 경로는 DFIR 필터(285), Y-MEM 블록(250) 및 반복 디코딩 블록(270)을 포함한다. 일반적으로, Y-데이터는 Y-MEM 블록(520)에 저장되며, 그 후에 디코딩을 위해 반복 디코딩 블록(270)에 인가된다.

도 5b는 도 5a의 예시적인 비-ITI 동작 모드 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다. 일반적으로, 후속 도면에서, MEDIA 신호는 매체에 있는 것(서보, 프래그먼트, 또는 전 섹터)을 나타낸다. 도면에서 "FRG"라는 용어는 섹터의 프래그먼트를 나타내고, "FULL"이라는 용어는 완전한 섹터를 나타내며, "SERVO"라는 용어는 분할 섹터를 나타낸다(예를 들어, FRG5.1은 좌측 섹터 프래그먼트이고, FRG5.2는 우측 섹터 프래그먼트이며, 그들은 "SERVO" 라벨에 의해 표시된 바와 같이 분할된다). 따라서, FRG5.1 및 FRG5.2는 함께 FULL5를 구성한다(전 섹터는 2개의 조각들로 분할된다). 또한, 2개의 RDGATE 펄스들은 각각의 파트를 판독하는 데 사용되며, 채널은 FULL5 섹터를 결합하고 복구한다. 일부 도면에서, "MEDIA (rev1)" 및 "MEDIA (rev2)"라는 용어들은 동일한 섹터가 2회 판독된다는 것을 나타낸다(디스크는 그 섹터 위에 헤드가 다시 오도록 주위의 모든 경로를 일주해야 한다).

SVGATE 신호는 서보 게이트를 나타낸다(단지 참조용이며, 매체 상의 임의의 SERVO보다 높다). DATA_W 신호는 (ITI 무효화 데이터가 채널 내로 진입할) 기록 데이터 경로를 나타낸다. LEFT#는 동일한 수를 갖는 섹터에 대한 좌측 무효화 데이터를 나타내는 것으로, 다시 말해 그것은 좌측 트랙에 기록된 인접 데이터에 대응한다. RIGHT#는 동일한 수의 섹터에 대한 우측 무효화 데이터를 나타내며, 다시 말해 그것은 우측 트랙에 기록된 인접 데이터에 대응한다. 도 1을 참조하면, 데이터가 복구되는 현재 트랙이 트랙 2이면, 트랙 1 및 트랙 3은 각각 인접한 좌측 및 우측 트랙들이다.

RDGATE 신호는 판독 데이터에 대응하며, 매체로부터의 판독을 개시한다. RDGATE 신호는 각각의 섹터 및 섹터 프래그먼트의 시작 시에 활성 상태이다. RETRYGATE 신호는 저장된 샘플들로부터(y-메모리로부터)의 재시도를 개시한다. RETRYGATE 신호가 여기에서는 ITI 완화의 콘텍스트에 나타나지만, 당업자에게 자명한 바와 같이, RETRYGATE 신호는 다른애플리케이션에서도 마찬가지로 채용될 수 있다는 것에 주목한다.

여기에서 설명되는 바와 같이, 신호 METACMD[1]는 판독 또는 재시도(RDGATE 또는 RETRYGATE에 정렬됨)에 따라 ITI 완화를 트리거한다. 도 5b가 정상 판독 동작에 대응하므로, 완화 없이, METACMD[1]는 활성 상태가 아니다.

DATA_R 신호는 복구된 섹터 데이터를 나타낸다(FULL#은 동일한 명칭의 매체 섹터에 대해 복구된 데이터를 의미한다). 또한, SECTOR_GOOD 신호는 우수한 섹터가 복구되었음을 나타낸다(섹터가 우수하지 않을 때에는, 섹터를 복구하기 위해 추가 작업이 수행된다).

또한, 후속 도면들 중 하나 이상에서, 하기의 표기가 채용된다.

avg(data1, data2)는 동일한 데이터의 2개의 판독 동작들로부터 비트 단위 데이터 평균을 나타내며, 이 경우 매체에 저장된 각각의 비트에 대해, 대응하는 Y-샘플 data1 및 data2가 평균화된다. 대안의 구현에서는, ADC 샘플들이 평균화된다.

decode(data)는 LDPC 디코딩 동작(데이터 복구, Y-데이터로부터 매체 또는 사용자 비트들로 변환됨)을 나타내며, 이 경우 Y-데이터는, 예를 들어 6 비트를 사용하여 표현된다.

iti(left, data)는 메인 트랙 신호로부터 좌측 인접 트랙에 의해 야기된 ITI의 제거를 "데이터"에 나타낸다.

iti(left, right, data)는 메인 트랙 신호로부터 좌측 및 우측 인접 트랙들 양측 모두에 의해 야기된 ITI의 제거를 "데이터"에 나타낸다.

도 6a는 예시적인 후처리 (비-ITI) 동작 모드에서의 판독 채널(250)을 나타낸다. 도 6a에 도시된 바와 같이, ITI 완화 회로(280)는 멀티플렉서(505)를 사용하여 바이패스된다. 따라서, 비-ITI 모드 동안의 활성 신호 경로는 DFIR 필터(285), Y-AVE 블록(510)(멀티플렉서(515)를 사용하여 선택됨), Y-MEM 블록(520) 및 반복 디코딩 블록(270)을 포함한다. Y-MEM 어드레스 블록(530)은 공지된 방식으로 Y-MEM 블록(520)의 선택을 제어한다. 일반적으로, 소정 섹터로부터의 저장된 데이터의 제 1 판독 동안 Y-데이터는 Y-MEM 블록(520)에 저장되고, 그 후에 섹터로부터의 데이터의 후속 재판독에 대한 모든 샘플들이 병합되어, 피드백 경로(540)를 이용하여 Y-MEM 블록(520)의 콘텐츠와 함께 Y-AVG 블록(510)에 의해 평균화된다. 소정 트랙이 다수 회 판독될 수 있고, Y-MEM 블록(520)의 콘텐츠들은 매 반복 시에 소정 섹터로부터의 저장된 데이터가 성공적인 디코딩 동작에 의해 판독되는 바와 같이 성공적으로 판독될 때까지 업데이트된다. Y-MEM 블록(520)의 출력은 또한 디코딩을 위해 반복 디코딩 블록(270)에 인가된다.

도 6b는 도 6a의 예시적인 후처리 (비-ITI) 모드 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다. 예시적인 실시형태에서 수행되는 후처리는, 예를 들어, 저장된 데이터를 2회 판독하고 도 6b에 도시된 2개의 판독 동작들에서 판독된 데이터의 비트 단위 평균을 수행함으로써 ITI 완화 없는 평균화 판독을 포함한다. 평균화는, 당업자에게 자명한 바와 같이, 임의의 수의 판독 동작들 동안에 수행될 수 있다. ITI 완화는 제 2 판독 및 평균화가 잡음을 충분히 감소시켜 데이터가 복구될 수 있도록 하기 때문에 필요하지 않다. 도 6b에 도시된 바와 같이, SECTOR_GOOD 신호는 제 3 섹터 위로의 제 1 패스 동안에는 존재하지 않지만, 제 3 섹터 위로의 후속하는 제 2 패스에는 존재한다. 섹터 FULL3은 제 1 판독 동안에 판독되며, 그 후에 반복 디코더로 전달되고, 디코딩된 섹터는 DATA_R 버스로 전달된다는 것에 주목한다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 제 2 회전 시, 제 2 판독 후, 2회의 판독의 Y-데이터가 평균화되고, Y-평균화된 데이터는 섹터를 성공적으로 디코딩하는 반복 디코딩 블록으로 전달된다.

도 7a는 예시적인 실시간 ITI 동작 모드에서의 판독 채널(250)을 나타낸다. 일반적으로, ITI 완화는 데이터 레이트로 수행되며, 모든 섹터에 대해 선택적으로 수행될 수 있다. 도 7a의 실시형태에서, ITI 완화는 단 하나의 인접 트랙에 대해 수행되어, (예를 들어, 예시적인 모드 제어 신호 또는 레지스터, ITI_SIDES) 처리율에 미치는 영향을 감소시킨다. ITI 무효화 데이터는 도 2와 관련하여 전술된 바와 같이 기록 데이터 경로(260-W)(도 2)로부터 획득된다. 도 7a에 도시된 바와 같이, ITI 완화 회로(280)는 멀티플렉서(505)에 의해 활성 신호 경로에 배치되며, Y-AVG 블록(510)은 멀티플렉서(515)에 의해 바이패스된다. 따라서, 실시간 ITI 모드 동안의 활성 신호 경로는 DFIR 필터(285), ITI 완화 회로(280), Y-MEM 블록(520) 및 반복 디코딩 블록(270)을 포함한다. 일반적으로, ITI 완화 회로(280)의 ITI 정정 출력은 Y-MEM 블록(520)에 저장되며, 그 후에 디코딩을 위해 반복 디코딩 블록(270)에 인가된다.

도 7b는 도 7a의 예시적인 실시간 ITI 동작 모드 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다. 여기에서 설명되는 바와 같이, 예시적인 실시간 ITI 동작 모드는 ITI 완화가 RDGATE 신호와 동시에 METACMD[1] 신호를 인가함으로써 선택적으로 인에이블링되게 한다. (OTF 또는 재시도 동작 동안 ITI_SIDES=0).

RDGATE 신호는 섹터들 1, 2, 3, 4, 5, 6 및 7이 매체로부터 판독되는 것을 나타낸다. DATA_W 신호는 ITI 완화가 섹터들 3, 4 및 6에 대해 좌측 트랙을 사용하여 수행될 것임을 나타낸다. METACMD[1] 신호는 판독 또는 재시도(RDGATE 또는 RETRYGATE에 정렬됨)로 ITI를 트리거한다. METACMD[1] 신호가 관련 RDGATE와 함께 인가되지 않으므로, 섹터들 1, 2, 5 및 7은 정상적으로 프로세싱된다는 것에 주목한다.

양방향 ITI 동작 모드가 도 10a 내지 도 10c와 관련하여 하기에서 더 설명된다는 것에 주목한다.

도 8a는 ITI 완화 동작 모드를 갖는 예시적인 후처리에서의 판독 채널(250)을 나타낸다. 일반적으로, ITI 완화 모드를 갖는 후처리는 후처리된 Y-데이터에 대해 ITI 완화를 수행한다. 도 8a에 도시된 바와 같이, ITI 완화 회로(280)는 멀티플렉서(505)를 사용하여 활성 신호 경로에 선택적으로 배치되며, Y-AVG 블록(510)은 멀티플렉서(515)를 사용하여 활성 신호에 배치된다. 따라서, ITI 완화 모드를 갖는 후처리용 활성 신호 경로는 DFIR 필터(285), ITI 완화 회로(280), Y-AVG 블록(510), Y-MEM 블록(520) 및 반복 디코딩 블록(270)을 포함한다. Y-MEM 어드레스 블록(530)은 공지된 방식으로 Y-MEM 블록(520)의 선택을 제어한다.

일반적으로, 소정 섹터의 제 1 판독 동안, ITI 완화 회로(280) 및 Y-AVG 블록(510)은 바이패스되고, Y-데이터는 Y-MEM 블록(520)에 저장된다. 섹터의 후속하는 M회의 재판독 동안, 개별 판독들로부터의 새로운 Y개의 샘플들이 피드백 경로(540)를 이용하여 Y-MEM 블록(520)의 콘텐츠들과 함께 Y-AVG 블록(510)에 의해 병합된다(즉, 평균화된다). 소정 섹터는 다수 회 판독될 수 있으며, Y-MEM 블록(520)의 콘텐츠들은 섹터가 성공적으로 판독될 때까지 매 반복 시에 업데이트된다. M+1 번째 판독 동작 및 Y-평균화 동작의 완료 후, Y-MEM 블록(520)은 동일한 섹터의 M+1 판독 동작들로부터의 Y-데이터의 평균을 포함한다. Y-MEM 블록(520)의 출력은 또한 디코딩을 위해 반복 디코딩 블록(270)에 인가된다.

섹터가 후처리된 Y-데이터를 사용하여 사전 정의된 수(M+1)의 재판독 이후에 성공적으로 판독되지 않으면, ITI 완화가 인에이블링되어, 후처리된 데이터에 대해 ITI 완화를 수행한다. ITI 완화를 수행하도록 하는 지시는 RETRYGATE 또는 METACMD[1]의 결합된 시그널링에 의해 (또는 RETRYGATE 또는 ITI_GATE의 결합된 시그널링에 의해) 개시된다. 이 모드에서, Y-데이터는 멀티플렉서(502)의 제어 하에 Y-MEM 블록(520)으로부터 피드백 경로(545)를 사용하여 ITI 완화 회로(280)로 인가된다. RETRYGATE 신호는 Y-데이터가 매체로부터 섹터를 판독함으로써 획득되지는 않지만 이전 판독 동작으로부터 Y개의 샘플들을 포함하는 Y-MEM 블록을 판독함으로써 획득된다는 것을 나타낸다. ITI 무효화 데이터(예시적인 ITI_SIDES 제어 워드의 값에 기초하여, 단방향 또는 양방향)는 도 2와 관련하여 전술된 바와 같이 기록 데이터 경로(260-W)(도 2)로부터 획득된다. 또한, Y-AVG 블록(510)은 현재 멀티플렉서(515)를 사용하여 바이패스되어, 후처리되고 그 후에 무효화된 데이터가 반복 디코딩 블록(270)에 의한 디코딩 이전에 Y-MEM 블록(520)에 저장될 수 있도록 한다.

다른 변형으로, 평균 재판독 동작들의 수는 동적으로 결정될 수 있다(또는 사전 정의된 조건의 발생에 따라 종료될 수 있다). 각각의 평균 동작 시, 평균화된 데이터가 디코더에 입력될 때, 데이터는 디코딩되고, 디코딩 품질에 대한 하나 이상의 메트릭들이 생성된다. 예를 들어, 하나의 예시적인 품질 메트릭은 다수의 비트 에러들을 포함할 수 있다. 일 예시적인 구현에서, 평균화 절차는 비트 에러들의 수가 감소할 때까지 계속될 수 있다. 비트 에러들의 수가 안정 상태를 유지하면(즉, 추가 평균화가 더 이상 도움이 되지 않을 수도 있으면), ITI 완화가 수행될 수 있다. 마찬가지로, ITI 완화의 후속 이용이 또한 동적으로 결정될 수 있다. ITI 완화 동작이 수행될 때, 데이터 및 메트릭들이 계산되며, (비트 에러들에 관해 전술된 동일한 실례를 잠재적으로 사용하여) 일단 복구가 성취되었다면 종료될 수 있는 제어기로 즉각 전송된다. 이 경우, 신호 ITI_SIDES는 오로지 단방향 무효화를 수행하도록 조절되며, 각각의 측은 복구가 성공적이 될 때까지 각각의 단계 후에 분석된 메트릭들/데이터로 한 번 수행된다.

도 8b는 도 8a의 단방향 ITI 완화 동작 모드를 갖는 예시적인 후처리 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다(ITI_SIDES=0). 예시적인 실시형태에서 수행되는 후처리는 도 8b에 도시된 2개의 판독들의 평균과 같은 단방향 ITI 완화를 갖는 평균 판독을 포함한다. 평균화는, 당업자에게 자명한 바와 같이, 임의의 수의 판독 동작들에 대해 수행될 수 있다. 판독은 제 1 또는 제 2 판독 동작이 SECTOR_GOOD 신호를 갖는다면 중지될 수 있다는 것에 주목한다. DATA_R 신호에 관하여, 도 8b에서 제 1 "FULL3"은 decod(avg(read1, read2)) 및 제 2 "FULL3"은 decode(iti(left, avg(read1, read2)))를 포함한다는 것에 더 주목한다. 섹터 FULL3은 제 1 판독 동안에 판독되고, 그 후에 반복 디코더에 전달되며, 디코딩된 섹터는 DATA_R 버스에 전달된다는 것에 주목한다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 제 2 회전 시, 제 2 판독 후, 2개의 판독의 Y-데이터가 평균화되고, Y-평균화된 데이터는 반복 디코딩 블록으로 전달되며, 디코딩된 섹터는 DATA_R 버스에 전달된다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 그 후, RETRYGATE 및 METACMD[1] 신호들은 본 발명에 따라 ITI 무효화를 개시하여, 메인 트랙에서 섹터 3에 인접한 좌측 트랙(LEFT3)에 대해 무효화 데이터를 사용하여 Y-평균화된 데이터를 프로세싱하고 ITI를 완화한다. 이 무효화 데이터 LEFT3은 DATA_W 버스를 이용하여 기록 데이터 경로에 조기에 제공되었다. 결과는 디코딩된 섹터를 생성하는 반복 디코딩 블록에 전달된다. 디코딩된 섹터는 DATA_R 버스에 전달된다. 이 섹터가 에러 없이 성공적으로 디코딩되었으므로, SECTOR_GOOD 신호가 인가된다.

도 8c는 자동 양방향 ITI 완화 동작 모드를 갖는 예시적인 후처리 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다(ITI_SIDES=1). 예시적인 실시형태에서 수행되는 후처리는 도 8c에 도시된 2개 판독의 평균과 같은 자동 양방향 ITI 완화를 갖는 평균 판독을 포함한다. 평균화는, 당업자에게 자명한 바와 같이, 임의의 수의 판독 동작 동안 수행될 수 있다. 판독은 제 1 또는 제 2 판독 동작이 SECTOR_GOOD 신호를 갖는 경우 또는 제 1 ITI RETRY가 SECTOR_GOOD 신호를 가질 때 중지될 수 있다는 것에 주목한다. DATA_R 신호와 관련하여, 도 8c에서 제 1 "FULL3"은 decode(avg(read1, read2)) 및 제 2 "FULL3"은 decode(iti(left, right, avg(read1, read2)))를 포함한다는 것에 더 주목한다. 섹터 "FULL3"은 제 1 판독 동작 동안에 판독되고, 그 후에 반복 디코더에 전달된다는 것에 주목한다. 디코딩된 섹터는 DATA_R 버스에 전달된다는 것에 주목한다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 제 2 회전 시, 제 2 판독 후, 2회의 판독의 Y-데이터가 평균화되고, Y-평균화된 데이터는 반복 디코딩 블록으로 전달된다. 디코딩된 섹터는 DATA_R 버스에 전달된다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 그 후, RETRYGATE 및 METACMD[1] 신호들(ITI_Sides=1을 가짐)은 자동 양방향 ITI 완화 동작 모드를 개시하여, 메인 트랙에서 섹터 3에 인접한 좌측 트랙(LEFT3) 및 우측 트랙(RIGHT3) 양측 모두에 대해 무효화 데이터를 사용하여 Y-평균화된 데이터를 프로세싱하고 ITI를 완화한다. 이 무효화 데이터 LEFT3 및 RIGHT3은 DATA_W 버스를 이용하여 기록 데이터 경로에 조기에 제공되었다. 조합된 결과는, 디코딩된 섹터를 생성하는 반복 디코딩 블록에 전달된다. 디코딩된 섹터는 DATA_R 버스에 전달된다. 이 섹터가 에러 없이 성공적으로 디코딩되었으므로, SECTOR_GOOD 신호가 인가된다.

도 8d는 도 8a의 양방향 ITI 완화 동작 모드를 갖는 예시적인 후처리 동안의 시간 함수로서의 다수의 인터페이스 신호들을 나타내며, 여기서 ITI 완화는 한 번에 일 방향으로 수행된다(ITI_SIDES=0). 예시적인 실시형태에서 수행되는 후처리는 도 8d에 도시된 2회 판독들의 평균과 같은 양방향 ITI 완화(한 번에 일방향)를 갖는 평균 판독을 포함한다. 평균화는, 당업자에게 자명한 바와 같이, 임의의 수의 판독 동작 동안 수행될 수 있다. 판독은 SECTOR_GOOD 신호가 검출될 때마다 중지될 수 있다는 것에 주목한다. DATA_R 신호와 관련하여, 도 8d의 하부에서 제 1 "FULL3"은 decode(read1)을 포함하고, 제 2 FULL3은 decode(avg(read1, read2))를 포함하며, 제 3 "FULL3"은 decode(iti(left, avg(read1, read2)))를 포함하고, 제 4 "FULL3"은 decode(iti(left, right, avg(read1, read2)))를 포함한다는 것에 더 주목한다. 섹터 "FULL3"은 제 1 판독 동작 동안에 판독되고, 그 후에 반복 디코더에 전달된다는 것에 주목한다. 디코딩된 섹터는 DATA_R 버스에 전달된다는 것에 주목한다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 제 2 회전 시, 제 2 판독 후, 2개의 판독의 Y-데이터가 평균화되고, Y-평균화된 데이터는 반복 디코딩 블록으로 전달되며, 디코딩된 섹터는 DATA_R 버스에 전달된다. 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호는 인가되지 않는다. 그 후, 제 1 RETRYGATE 및 METACMD[1] 신호들(ITI_Sides=0을 가짐)은 양방향 ITI 완화 동작 모드(한번에 1 측으로)를 개시하여, 메인 트랙에서 섹터 3에 인접한 좌측 트랙(LEFT3)에 대해 무효화 데이터를 사용하여 Y-평균화된 데이터를 프로세싱하고 ITI를 완화한다. 이 무효화 데이터는 LEFT3은 DATA_W 버스를 이용하여 기록 데이터 경로에 조기에 제공되었다. 결과는, 디코딩된 섹터를 생성하는 반복 디코딩 블록에 전달된다. 디코딩된 섹터는 DATA_R 버스에 전달된다. 이 섹터가 에러 없이 성공적으로 디코딩되지 않았으므로, SECTOR_GOOD 신호가 인가되지 않는다. 제 2 세트의 RETRYGATE 및 METACMD[1] 신호들(ITI_Sides=0)은 메인 트랙에서 섹터 3에 인접한 좌측 트랙(LEFT3) 및 우측 트랙(RIGHT3) 양측 모두에 대해 무효화 데이터를 사용하여 ITI 완화 동작 모드를 개시한다. 이 무효화 데이터 RIGHT3은 DATA_W 버스를 이용하여 기록 데이터 경로에 조기에 제공되었다. 조합된 결과는, 디코딩된 섹터를 생성하는 반복 디코딩 블록에 전달된다. 디코딩된 섹터는 DATA_R 버스에 전달된다. 이 섹터가 에러 없이 성공적으로 디코딩되었으므로, SECTOR_GOOD 신호가 인가된다.

도 9a는 후처리 동작 모드를 갖는 예시적인 IMI 완화 시의 판독 채널(250)을 나타낸다. 이 구성에서, 후처리 모드를 갖는 ITI 완화는 ITI 완화를 먼저 수행하고, 그 후에 Y-데이터의 후처리를 수행한다. 도 9a에 도시된 바와 같이, ITI 완화 회로(280)는 멀티플렉서(505)를 사용하여 활성 신호 경로에 선택적으로 배치되고, Y-AVG 블록(510)은 멀티플렉서(515)를 사용하여 활성 신호에 배치된다. 따라서, 후처리 모드를 갖는 ITI 완화에 대한 활성 신호 경로는 DFIR 필터(285), ITI 완화 회로(280), Y-AVG 블록(510), Y-MEM 블록(520) 및 반복 디코딩 블록(270)을 포함한다. Y-MEM 어드레스 블록(530)은 공지된 방식으로 Y-MEM 블록(520)의 선택을 제어한다.

도 9a의 실시형태에서, ITI 완화는, 예를 들어 예시적인 모드 제어 신호 또는 레지스터, ITI_SIDES 및 METACMD[1]에 의해 나타낸 바와 같이, (ITI 완화를 바이패스하도록, 즉 "전혀 하지 않도록") 인접 트랙 중 어느 하나 또는 양측 모두의 인접 트랙들에 대해 수행되거나, 또는 전혀 수행되지 않는다. ITI 무효화 데이터는 도 2와 관련하여 전술된 바와 같이 기록 데이터 경로(260-W)로부터 획득된다. 도 9a에 도시된 바와 같이, 샘플들의 제 1 세트에 대해, ITI 완화 회로(280)는 멀티플레서(505)에 의해 활성 신호 경로에 배치되고, Y-AVG 블록(510)은 멀티플렉서(515)에 의해 바이패스되며, ITI 정정 데이터는 Y-MEM 블록(520) 및 반복 디코딩 블록(270)에 전송된다.

또한, 모든 나머지 ITI 정정 샘플들은 Y-AVG 블록(510)에 의해 피드백 경로(540)를 사용하여 Y-MEM 블록(520)의 콘텐츠들과 병합(즉, 평균화)된다. 소정 섹터는 다수 회 판독될 수 있으며, Y-MEM 블록(520)의 콘텐츠들은 그 섹터가 성공적으로 판독될 때까지 매 반복 시에 업데이트된다. Y-MEM 블록(520)의 출력은 또한 디코딩을 위해 반복 디코딩 블록(270)에 인가된다.

도 9b는 도 9a의 후처리 동작 모드를 갖는 예시적인 ITI 완화 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다. 예시적인 실시형태에서 수행되는 후처리는 ITI 완화된 데이터의 평균화를 포함한다. 평균화는, 당업자에게 자명한 바와 같이, 다시 임의의 수의 판독 동작들 동안에 수행될 수 있다. 일반적으로, 프로세스는 매체를 2회 판독하는 것을 포함한다. 각각의 매체 판독 동안, ITI는 완화되고, 결과가 이전에 계산/저장된 결과들과 평균화된다. 예를 들어, 2회의 판독 동작들에 대한 평균에 대해, 프로세는 매체로부터 타깃 섹터를 판독하는 단계, 판독 데이터에 대해 ITI 완화를 수행하는 단계(예컨대, 좌측 인접 트랙으로부터의 ITI가 완화됨), 결과를 저장하는 단계(즉, 샘플들의 1 세트의 평균을 저장함), 매체(295)로부터 동일한 타깃 섹터를 다시 판독하는 단계, 판독 데이터에 대해 ITI 완화를 수행하는 단계(예컨대, 우측 인접 트랙으로부터의 ITI가 완화됨), 및 저장된 데이터와 제 2 ITI 완화된 데이터를 평균화하는 (ITI 무효화된 데이터의 평균을 초래함) 단계를 포함한다. 이것은, avg(iti(first_read), iti(second_read)) = (iti(read1) + iti(read2))/2.0)으로서 표현될 수 있다. 2회의 판독 동안, 동일한 인접 트랙으로부터의 ITI가 대안의 동작 모드에서 완화될 수 있었던 것에 주목한다.

여기에서 설명되고 당업자에게 자명한 바와 같이, 도 9a 및 도 9b의 후처리 동작 모드를 갖는 예시적인 ITI 완화가 단방향 ITI 완화에 대해 예시되지만, N 방향 ITI 완화가 가능하다는 것에 주목한다.

도 10a는 예시적인 양방향 ITI 동작 모드에서의 판독 채널(250)을 나타낸다. ITI 무효화 데이터는 도 2와 관련하여 전술된 바와 같이 기록 데이터 경로(260-W)(도 2)로부터 획득된다. 초기에, 단방향 ITI 완화(즉, 일 인접 트랙에 대한 ITI 완화)가 도 7a와 유사한 방식으로 수행된다. 도 10a에 도시된 바와 같이, ITI 완화 회로(280)는 멀티플렉서(505)에 의해 활성 신호 경로에 배치되고, Y-AVG 블록(510)은 멀티플렉서(515)에 의해 바이패스된다. 따라서, 실시간 ITI 모드 동안의 활성 신호 경로는 DFIR 필터(285), ITI 완화 회로(280), Y-MEM 블록(520) 및 반복 디코딩 블록(270)을 포함한다. 일반적으로, ITI 완화 회로(280)의 ITI 정정 출력은 Y-MEM 블록(520)에 저장되며, 그 후에 디코딩을 위해 반복 디코딩 블록(270)에 인가된다.

제 2 인접 트랙에 대한 ITI 완화를 수행하기 위해, Y-MEM 블록(520)으로부터의 Y-데이터는 피드백 경로(545)를 이용하여, 그리고 RETRYGATE 신호의 제어 하에 또는 자동으로 멀티플렉서(502)에 의한 적절한 선택을 이용하여 ITI 완화 블록(280)으로 인가된다. 이 방식으로, 데이터는 매체의 1회 판독이 (방향의 수와는 무관하게) 데이터의 1 섹터를 생성할 때, 단 한번 디코더(270)에 전달된다. 따라서, 2개의 이벤트(매체 판독 및 재시도)는 RETRYGATE 신호에 의해 제어될 때 데이터의 2개의 섹터들을 생성하거나, 또는 1개의 이벤트(매체 판독)는 데이터의 1 섹터를 (자동 모드에서) 생성한다. ITI 무효화 데이터는 도 2와 관련하여 전술된 바와 같이 기록 데이터 경로(260-W)(도 2)로부터 다른 인접 트랙에 대해 획득된다. ITI 완화 회로(280)는 멀티플렉서(505)에 의해 활성 신호 경로에서 유지되고, Y-AVG 블록(510)은 멀티플렉서(515)에 의해 다시 바이패스된다. 따라서, 실시간 ITI 모드 동안의 활성 신호 경로는 DFIR 필터(285), ITI 완화 회로(280), Y-MEM 블록(520) 및 반복 디코딩 블록(270)을 포함한다. 일반적으로, ITI 완화 회로(280)의 ITI 정정 출력은 Y-MEM 블록(250)에 저장되며, 그 후에 디코딩을 위해 반복 디코딩 블록(270)에 인가된다. 이 방식으로, 양방향 ITI 동작 모드는 자기 매체의 단일 판독만을 갖는 양측 인접 트랙들에 대한 ITI 완화를 허용한다.

도 10b는 도 10a의 예시적인 양방향 ITI 동작 모드 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타내며, 여기서 2개의 단방향 ITI 무효화가 순차적으로 트리거된다. 예시적인 양방향 ITI 동작 모드는 ITI 완화가 2개의 인접 트랙들에 대해 수행되게 한다(ITI_SIDES=0, RETRY 동작만). 도 10b에서, 예시적인 양방향 ITI 모드에 대해, ITI 완화는 한 번에 1개의 측에 대해 수행된다. 따라서, ITI_SIDES=0이다. 예시적인 DATA_W 신호는 ITI 완화가 좌측 및 우측 트랙들을 사용하여 섹터 4에 대해 수행될 것이다. METACMD[1] 신호는 재시도(RDGATE 또는 RETRYGATE에 정렬됨)를 갖는 ITI 완화를 트리거한다. 도 10b가 ITI 완화를 갖는 판독 동작에 대응하므로, METACMD[1]는 섹터 4에 대한 RDGATE 신호 및 RETRY 신호에 정렬될 때 활성 상태이다. DATA_R에 대해 제 1 FULL4는 제 2 측 완화가 시도되어 SECTOR_GOOD 신호를 유도할 정도로 "우수하지 않다"는 점에 주목한다. 도 10b의 제 1 "FULL4"는 decode(iti(left, read1))를 포함하고, 제 2 "FULL4"는 decode(iti(left, right, read1))을 포함한다는 점에 주목한다[ITI_SIDES=0].

도 10c는 도 10a의 예시적인 자동 양방향 ITI 모드 동안의 시간 함수로서 다수의 인터페이스 신호들을 나타낸다. 예시적인 자동 양방향 ITI 동작 모드는 ITI 완화가 2개의 인접 트랙들에 대해 수행되게 한다. 도 10c에서, 예시적인 자동 양방향 ITI 모드에 대해, ITI 완화가 2개의 인접 트랙들에 대해 한번에 수행된다. 따라서, ITI_SIDES=1, 오로지 RETRY 모드이다. 예시적인 DATA_W 신호는 ITI 완화가 좌측 및 우측 트랙들을 이용하여 섹터 4에 대해 수행될 것임을 나타낸다. METACMD[1] 신호는 판독(RDGATE에 정렬됨)과 함께 ITI 완화를 트리거한다. 도 10c가 ITI 완화를 갖는 판독 동작에 대응하므로, METACMD[1]는 섹터 4에 대해 RDGATE 신호에 정렬될 때 활성 상태이다. 도 10c에서 "FULL4"는 decode(iti(left, right, read1))를 포함하다는 것에 주목한다[ITI_SIDES=1].

완화 아키텍처 및 구현

DFIR 필터(285)(예컨대, 도 2 내지 도 4)의 출력에서의 신호는 심볼간 간섭 및 트랙간 간섭 양측 모두를 포함한다. ITI는 본 발명에 따라 인접 트랙들에 저장된 데이터에 대한 경판정을 이용하여 완화된다. 단방향 ITI 완화에 대해, 인접 트랙 주어 어느 하나에 대한 데이터가 사용되고, 양방향 ITI 완화에 대해서는 양측 인접 트랙들에 대한 데이터가 사용된다.

인접 트랙들(110-1, 110-3)(도 1)에 대한 데이터는 이전의 판독 동작들에서 인접 트랙들(110-1, 110-3)을 판독하여 획득되었으며, 예를 들어 DRAM(220)(도 2)에 저장되었다. 인접 트랙 데이터는 DFIR(285)의 출력에서 신호에 포함된 ITI를 추정 및 완화하는 데 이용된다.

ITI-완화된 신호는 그 후에 잡음 예측 최대 우도(NPML) 검출기(미도시) 및 디코더(270)를 선택적으로 통과하여 트랙 N의 데이터를 복구한다. ITI 완화를 용이하기 하기 위해, SMR 하드디스크 드라이브들(HDDs)은, 인접 트랙들의 섹터들이 트랙들 내에서의 위치에 대해 정렬되는 정렬된 섹터 데이터 포맷을 이용할 것이라는 것이 예상된다. 통상적인 비-슁글형 HDDs은, 인접 트랙들의 섹터들이 통상적으로 정렬되지 않는 비정렬된 섹터 데이터 포맷을 사용하는 것이 일반적이다. 정렬된 섹터 데이터 포맷의 이점은, 트랙 N에서의 섹터에 대한 ITI를 완화하기 위해, 트랙들 N-1 및 N+1에서의 하나의 인접 섹터에 대한 데이터만이 고려될 필요가 있다는 것이다. 비정렬된 섹터 데이터 포맷들의 경우, 각각의 트랙들 N-1 및 N+1에서의 2개의 인접 섹터들에 대한 데이터는 고려될 필요가 없다.

정렬된 섹터 데이터 포맷을 갖는 경우라 해도, 인접 트랙들에서의 섹터들은 기록 프로세스에서의 비이상성으로 인해 여러 비트에 달하는 주기들까지 오프셋될 수 있다. 또한, 상이한 트랙들에 데이터를 기록하는 동안의 디스크 주파수 변동들은 인접 트랙들에 기록되는 데이터간에 약간의 주파수 오프셋을 야기할 수 있다. 이 주파수 오프셋은 트랙 N으로부터 판독된 신호에서 N-1 및 N+1 ITI 응답들의 위상 드리프트를 야기할 수 있다. 우수한 비트 에러율(BER) 성능을 위해, ITI 완화 알고리즘은 비이상적인 기록 프로세스로 인한 인접 섹터들 간의 위상차 및 인접 트랙들 간의 주파수 오프셋으로 인한 ITI 응답들의 위상 드리프트 양측 모두를 고려해야 한다.

SMR 하드디스크 드라이브들은 오프라인 에러 복구를 위해 ITI 완화를 채용할 가능성이 있을 것이다. 정상적인 판독 동작 동안에 ITI 완화 없이 트랙 N에서 타깃 섹터의 디코딩이 실패할 때마다, HDD는 인접 트랙들에서 섹터들을 판독할 것이고(또는 재시도 동작 동안, 트랙 N에서 실패한 섹터를 재판독할 것이며), ITI 완화를 이용하여 이 섹터의 디코딩을 재시작할 것이다. 따라서, 단방향 ITI 완화는 1회의 여분의 회전을 초래할 것이고, 양방향 ITI 완화는 본원에서 설명되는 바와 같은 ITI 완화를 위해 사용되는, 인접 트랙들에 대한 경판정을 복구하도록 2회의 여분의 회전을 초래할 것이다.

사이드트랙들 N-1 및 N+1에 대한 경판정은, 예를 들어 DRAM(220)(도 2)에 저장될 수 있다. 오프라인 단일 섹터 ITI 완화의 경우, 트랙들 N-1 및 N+1에 대해 단 하나의 섹터(총체적으로, 단방향 ITI 완화에 대해 하나의 섹터 및 양방향 ITI 완화에 대해 2개의 섹터들)만이 DRAM(220)에 저장될 필요가 있다. 종래의 HDD들에 비해, HDD 제어기(210)와 판독 채널(250) 사이의 추가 데이터 경로가 ITI 완화를 위해 트랙들 N-1 및 N+1에 대응하는 데이터를 전송하는 데 요구된다. 개시된 실시형태들에서, 기록 데이터 경로는 IT 완화를 위해 트랙들 N-1 및 N+1에 대응하는 무효화 데이터를 전송하는 데 이용된다.

정상 판독 동작 동안의 OTF ITI 완화는트랙들의 순차적 판독을 요구하는데, 이는 트랙들의 무작위 판독은 인접 트랙 데이터를 판독하기 위해 추가 회전을 요구할 것이기 때문이다. 순차적 판독을 갖는 단방향 OTF ITI 완화에서, 트랙들 1, 2, 3 등은 ITI 완화를 위해 순차적으로 판독되며, 여기서 ITI는 이전에 판독된 트랙으로부터의 저장된 경판정을 이용하여 트랙 N으로부터 완화된다. 단방향 OTF ITI 완화의 경우, 트랙들은 역순서로 순차적으로 판독되는데, 여기서 ITI는 이전에 판독된 트랙으로부터의 저장된 경판정을 이용하여 트랙 N으로부터 완화된다. 따라서, 단방향 OTF ITI 완화는 경판정의 전체 트랙 값이 DRAM(220)에 저장될 것을 요구한다.

OTF ITI 완화는 또한 HDD의 DRAM 메모리에 추가 대역폭을 요구하는데, 이는 판독 채널(250)로부터 제어기(210)로의 2개의 동시 데이터 스트림들, 즉 판독 채널(250)로부터 제어기(210)로의 디코딩된 섹터들의 전송 및 제어기(210)로부터 판독 채널(250)로의 인접 트랙들의 섹터들에 대한 데이터의 전송이 지원될 필요가 있기 때문이다.

3 방향 ITI 완화와 같은 추가 트랙들을 이용하는 ITI 완화는, 당업자에게 자명한 바와 같이, 본 발명에 따라 수행될 수 있다는 것에 주목한다.

전술된 바와 같이, 본원에서 설명되는, 자기 기록 시스템들 및 판독 채널들의의 배열은 종래의 배열들에 비해 다수의 이점들을 제공한다. 또한, 본 발명의 전술된 실시형태들은 오로지 예시에 불과한 것으로 의도된다는 것이 강조되어야 한다. 일반적으로, 예시적인 자기 기록 시스템들은, 당업자에게 자명한 바와 같이, 기록 데이터 경로를 이용하여 ITI 완화 데이터를 제공하는 ITI 완화 방식들을 포함하도록 수정될 수 있다. 또한, ITI 완화를 위한 개시된 기법들은 가상 저장 시스템과 같은 임의의 자기 기록 시스템/RAID 시스템과 같은 저장 가상화 시스템에 채용될 수 있다.

본원에서 설명되는 인터페이스 및 데이터흐름 메커니즘들은, 당업자에게 자명한 바와 같이, 수정 없이도 추가 동작 모드들 및 구성들을 지원한다. 예를 들어, 개시된 ITI 완화 기법들은 도시된 바와 같이 간섭하는 다수의 사이드트랙들을 갖는 종래의 드라이브들(N 방향 완화를 위한 잠재적 사용), 정렬되거나 비정렬된 섹터들을 갖는 슁글형 또는 통상적인 드라이브들(공지된 데이터의 잠재적 사용), 및 의도되지 않은 스퀴징을 갖는 종래의 드라이브들(드라이브들이 슁글형 드라이브가 아님에도 불구하고 ITI 복구를 필요로 하게 함)에서 구현될 수도 있다. 일반적으로, 비정렬된 섹터들은, 인접 섹터들의 데이터가 정렬되지 않을 때 발생한다. 예를 들어, 도 1을 참조하면, 중심 트랙(110-2)이 인접 트랙들(110-1, 110-3) 중 하나 이상에 정렬되지 않았다면, 트랙들은 비정렬된 것으로 말해진다. 비정렬된 트랙들의 이벤트에서, 본 발명은, 인접 트랙의 정렬 부분들이 속하는 섹터들과는 무관하게, 소정 트랙의 섹터에 정렬되는 인접 트랙의 부분들을 이용하여 그 소정 트랙의 섹터의 ITI 완화를 허용한다.

본 발명의 예시적인 실시형태들이 디지털 로직 블록들에 관하여 설명되고 있지만, 당업자에게 자명한 바와 같이, 다양한 기능들이 디지털 도메인에서 소프트웨어 프로그램, 회로 엘리먼트들 또는상태 기계들에 의한 하드웨어, 또는 소프트웨어와 하드웨어의 결합으로 프로세싱 단계들로서 구현될 수도 있다. 이러한 소프트웨어는, 예를 들어 디지털 신호 프로세서, 사용자 주문형 집적회로, 마이크로제어기, 또는 범용 컴퓨터에 채용될 수도 있다. 이러한 하드웨어 및 소프트웨어는 집적회로 내에 구현된 회로들 내에 실장될 수도 있다.

본 발명의 집적회로 구현에서, 다수의 집적회로 다이들은 일반적으로 웨이퍼의 표면 상에서 반복적인 패턴으로 형성된다. 이러한 다이 각각은 본원에서 설명되는 바와 같은 디바이스를 포함할 수도 있고, 다른 구조들 또는 회로들을 포함할 수도 있다. 다이들은 웨이퍼로부터 절개 또는 다이싱되며, 이후에 집적회로들로서 패키징된다. 당업자는, 패키징된 집적회로들을 생성하기 위해 웨이퍼들 및 패키지 다이들을 다이싱하는 방법을 알고 있을 것이다. 이렇게 제조된 집적회로들은 본 발명의 일부분인 것으로 간주된다.

따라서, 본 발명의 기능들은 방법들의 형태 및 그러한 방법들을 실행시키기 위한 장치들로 구현될 수 있다. 본 발명의 하나 이상의 양태들은, 예를 들어 저장 매체에 저장되든, 기계 내로 로딩 및/또는 기계에 의해 실행되든, 또는 일부 송신 매체를 통해 송신되든, 프로그램 코드의 형태로 구현될 수 있으며, 여기서 프로그램 코드가 컴퓨터와 같은 기계 내로 로딩되고 기계에 의해 실행될 때, 그 기계는 본 발명을 실행시키기 위한 장치가 된다. 범용 프로세서 상에서 구현될 때, 프로그램 코드 세그먼트들은 특정 로직 회로들과 유사하게 동작하는 디바이스를 제공하도록 프로세서와 결합한다. 본 발명은 또한 집적 회로, 디지털 신호 프로세서, 마이크로프로세서 및 마이크로제어기 중 하나 이상에서 구현될 수 있다.

본원에서 도시되고 설명된 실시형태들 및 변형들은 본 발명의 원리를 예시하기 위한 것에 불과하며, 다양한 수정들이 본 발명의 사상 및 범주로부터 벗어나지 않고서도 당업자에 의해 구현될 수도 있다는 것이 이해될 것이다.

Claims (10)

1. 자기 기록 시스템에서 트랙간 간섭(ITI) 완화를 위한 방법으로서,
   트랙간 간섭 무효화 데이터를 획득하는 단계와,
   상기 자기 기록 시스템에서 기록 데이터 경로의 적어도 일부분을 이용하여 상기 트랙간 간섭 무효화 데이터를 트랙간 간섭 완화 회로에 제공하는 단계를 포함하는
   트랙간 간섭 완화 방법.
   
2. 제 1 항에 있어서,
   상기 트랙간 간섭 무효화 데이터는 사용자 데이터, 매체 데이터, ADC 데이터 및 Y-데이터 중 하나 이상을 포함하는
   트랙간 간섭 완화 방법.
   
3. 제 1 항에 있어서,
   상기 기록 데이터 경로는 상기 판독 동작을 수행하는 판독 데이터 경로와 실질적으로 동시에 동작하는
   트랙간 간섭 완화 방법.
   
4. 제 1 항에 있어서,
   상기 트랙간 간섭 완화는 소정 판독 동작 동안에 하나 이상의 이웃 섹터들에 대해 선택적으로 수행되는
   트랙간 간섭 완화 방법.
   
5. 제 1 항에 있어서,
   상기 제공하는 단계는 판독 동작 동안에 수행되는
   트랙간 간섭 완화 방법.
   
6. 자기 기록 시스템에서 트랙간 간섭(ITI) 완화를 위한 장치로서,
   판독 데이터 경로와,
   상기 자기 기록 시스템에서 트랙간 간섭 무효화 데이터를 트랙간 간섭 완화 회로에 제공하기 위한 기록 데이터 경로를 포함하는
   트랙간 간섭 완화 장치.
   
7. 제 6 항에 있어서,
   상기 기록 데이터 경로는 상기 판독 동작을 수행하는 상기 판독 데이터 경로와 실질적으로 동시에 동작하는
   트랙간 간섭 완화 장치.
   
8. 제 6 항에 있어서,
   상기 트랙간 간섭 완화를 개시하도록 판독 게이트 신호와 실질적으로 동시에 인가되는 제 1 제어 신호를 생성하는 수단을 더 포함하는
   트랙간 간섭 완화 장치.
   
9. 제 6 항에 있어서,
   이전 판독 동작으로부터의 데이터 및 상기 트랙간 간섭 완화를 위한 후처리된 데이터 중 하나 이상의 데이터의 이용을 나타내는 제 2 제어 신호를 생성하는 수단을 더 포함하는
   트랙간 간섭 완화 장치.
   
10. 자기 기록 시스템으로서,
    판독 데이터 경로와,
    상기 판독 데이터 경로에 의한 이전 판독 동작으로부터의 저장된 데이터 및 저장된 후처리된 데이터 중 하나 이상의 데이터의 이용을 나타내는 재시도 제어 신호를 생성하는 수단을 포함하는
    자기 기록 시스템.

Images