KR20130033680A - Method for manufacturing of printed circuit board - Google Patents

Method for manufacturing of printed circuit board Download PDF

Info

Publication number
KR20130033680A
KR20130033680A KR20110097498A KR20110097498A KR20130033680A KR 20130033680 A KR20130033680 A KR 20130033680A KR 20110097498 A KR20110097498 A KR 20110097498A KR 20110097498 A KR20110097498 A KR 20110097498A KR 20130033680 A KR20130033680 A KR 20130033680A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
metal
carrier member
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR20110097498A
Other languages
Korean (ko)
Inventor
김기환
홍종국
손경진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20110097498A priority Critical patent/KR20130033680A/en
Publication of KR20130033680A publication Critical patent/KR20130033680A/en
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 일면 또는 양면에 금속박이 형성된 절연재로 이루어진 캐리어 부재를 준비하는 단계와, 상기 캐리어 부재 상에 제1절연층을 형성하는 단계와, 상기 제1절연층 상에 제1금속층을 형성하는 단계와, 상기 제1금속층 상에 가압 플레이트를 배치시키는 단계와, 상기 가압 플레이트를 이용하여 상기 캐리어 부재, 제1절연층 및 제1금속층을 가열 압착시키는 단계 및 상기 제1금속층을 패터닝하여 제1회로층을 형성하는 단계를 포함하며, 상기 캐리어 부재의 열팽창계수(Coefficient of Thermal Expansion:CTE)는 상기 가압 플레이트의 열팽창계수(CTE) 보다 낮다.According to one or more exemplary embodiments, a method of manufacturing a printed circuit board may include preparing a carrier member made of an insulating material having metal foils formed on one or both surfaces thereof, forming a first insulating layer on the carrier member, and Forming a first metal layer on the insulating layer, disposing a pressing plate on the first metal layer, and heat-pressing the carrier member, the first insulating layer, and the first metal layer using the pressing plate. And forming a first circuit layer by patterning the first metal layer, wherein a coefficient of thermal expansion (CTE) of the carrier member is lower than a coefficient of thermal expansion (CTE) of the pressing plate.

Description

인쇄회로기판의 제조방법{Method for manufacturing of printed circuit board}Method for manufacturing of printed circuit board

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.In general, a printed circuit board is wired on one or both sides of a board made of various thermosetting synthetic resins with copper foil, and then an IC or an electronic component is disposed and fixed on the board and coated with an insulator by implementing electrical wiring therebetween.

최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.In recent years, there has been a rapid increase in the demand for high performance and light weight shortening of electronic components in the development of the electronic industry, and accordingly, printed circuit boards on which these electronic components are mounted are also required to have high density wiring and thinning.

특히, 인쇄회로기판의 박판화에 대응하기 위해 코어기판을 사용하지 않아 인쇄회로기판 전체의 두께를 감소시킬 수 있고 이에 따라 신호처리시간을 단축시킬 수 있는 코어리스 기판이 주목받고 있다.In particular, a coreless substrate that is capable of reducing the thickness of the entire printed circuit board by reducing the thickness of the printed circuit board and thus shortening the signal processing time has been attracting attention in order to cope with thinning of the printed circuit board.

상술한 코어리스 기판, 박판형 기판 및 홀수층 기판 등을 제조하기 위하여 다양한 형태의 캐리어 부재를 사용하여 기판을 제작하고 있다.
In order to manufacture the above-mentioned coreless board | substrate, a thin board | substrate, an odd layer board | substrate, etc., the board | substrate is manufactured using the carrier member of various forms.

한편, 종래 기술에 따른 캐리어 부재를 이용한 인쇄회로기판 제조방법이 특허번호 제3811680호(일본등록특허)에 개시되어 있다.
On the other hand, a method of manufacturing a printed circuit board using a carrier member according to the prior art is disclosed in Patent No. 3811680 (Japanese Patent).

그러나, 종래 기술에 따른 캐리어 부재를 이용한 기판 제조 공정 시 캐리어 부재 상에 복수의 절연층 및 회로층을 적층하여 가열 압착하는 공정을 통하여 기판을 제작하게 되는데, 이와 같은 방식으로 제작된 기판이 적층 방향으로 휨(warpage)이 발생하는 문제가 있다.However, in the substrate manufacturing process using the carrier member according to the prior art, the substrate is manufactured through a process of laminating a plurality of insulating layers and circuit layers on the carrier member and heat-compressing the substrate. There is a problem that warpage occurs.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 휨(warpage) 발생이 최소화된 인쇄회로기판을 제조하기 위한 인쇄회로기판의 제조방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention is to provide a method for manufacturing a printed circuit board for manufacturing a printed circuit board with a minimized warpage (warpage) generation.

또한, 본 발명의 다른 측면은 칩 실장 공정 안정성이 확보된 기판을 제조하기 위한 인쇄회로기판의 제조방법을 제공하는 것이다.In addition, another aspect of the present invention is to provide a method for manufacturing a printed circuit board for manufacturing a substrate in which the chip mounting process stability is secured.

본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 일면 또는 양면에 금속박이 형성된 절연재로 이루어진 캐리어 부재를 준비하는 단계와, 상기 캐리어 부재 상에 제1절연층을 형성하는 단계와, 상기 제1절연층 상에 제1금속층을 형성하는 단계와, 상기 제1금속층 상에 가압 플레이트를 배치시키는 단계와, 상기 가압 플레이트를 이용하여 상기 캐리어 부재, 제1절연층 및 제1금속층을 가열 압착시키는 단계 및 상기 제1금속층을 패터닝하여 제1회로층을 형성하는 단계를 포함하며, 상기 캐리어 부재의 열팽창계수(Coefficient of Thermal Expansion:CTE)는 상기 가압 플레이트의 열팽창계수(CTE) 보다 낮다.According to one or more exemplary embodiments, a method of manufacturing a printed circuit board may include preparing a carrier member made of an insulating material having metal foils formed on one or both surfaces thereof, forming a first insulating layer on the carrier member, and Forming a first metal layer on the insulating layer, disposing a pressing plate on the first metal layer, and heat-pressing the carrier member, the first insulating layer, and the first metal layer using the pressing plate. And forming a first circuit layer by patterning the first metal layer, wherein a coefficient of thermal expansion (CTE) of the carrier member is lower than a coefficient of thermal expansion (CTE) of the pressing plate.

여기에서, 상기 금속박은 제1금속박 및 상기 제1금속박 상에 형성된 제2금속박으로 이루어질 수 있다.Here, the metal foil may be made of a first metal foil and a second metal foil formed on the first metal foil.

또한, 상기 제1금속박 및 제2금속박 사이에 형성된 이형층을 더 포함할 수 있다.The apparatus may further include a release layer formed between the first metal foil and the second metal foil.

또한, 상기 제1금속박 및 제2금속박은 구리(Cu)로 이루어질 수 있다.In addition, the first metal foil and the second metal foil may be made of copper (Cu).

또한, 상기 제1금속층은 구리 포일(Cu foil)일 수 있다.In addition, the first metal layer may be a copper foil.

또한, 상기 가압 플레이트는 스테인리스 스틸(stainless steel)로 이루어질 수 있다.In addition, the pressing plate may be made of stainless steel.

또한, 상기 제1금속층을 패터닝하여 제1회로층을 형성하는 단계는 상기 제1금속층 상에 에칭 레지스트를 형성하는 단계와, 상기 에칭 레지스트 상에 패터닝된 마스크를 배치시키는 단계와, 노광 및 현상 공정을 포함하는 포토리소그라피 공법을 이용하여 상기 패터닝된 부분의 에칭 레지스트를 제거하여 상기 제1금속층을 노출시키는 단계 및 노출된 상기 제1금속층을 제거하는 단계를 포함할 수 있다.In addition, forming the first circuit layer by patterning the first metal layer may include forming an etching resist on the first metal layer, disposing a patterned mask on the etching resist, and exposing and developing processes. The method may include exposing the first metal layer by removing the etching resist of the patterned portion using a photolithography method including a step of removing the exposed first metal layer.

또한, 상기 제1회로층을 형성하는 단계 이후에 상기 제1절연층 상에 제2절연층을 형성하는 단계와, 상기 제2절연층 상에 제2금속층을 형성하는 단계와, 상기 제2금속층 상에 가압 플레이트를 배치시키는 단계와, 상기 가압 플레이트를 이용하여 상기 제1절연층, 제2절연층 및 제2금속층을 가열 압착시키는 단계 및 상기 캐리어 부재와 제1절연층을 분리하는 단계를 더 포함할 수 있다.In addition, after the forming of the first circuit layer, forming a second insulating layer on the first insulating layer, forming a second metal layer on the second insulating layer, and the second metal layer Arranging a pressing plate on the substrate; heat pressing the first insulating layer, the second insulating layer, and the second metal layer using the pressing plate; and separating the carrier member from the first insulating layer. It may include.

또한, 상기 제1절연층, 제2절연층 및 제2금속층을 가열 압착시키는 단계 이후에 상기 제2금속층을 패터닝하여 제2회로층을 형성하는 단계 및 상기 제2절연층 상에 복수의 절연층 및 복수의 회로층을 형성하는 단계를 더 포함할 수 있다.
The method may further include forming a second circuit layer by patterning the second metal layer after heat pressing the first insulating layer, the second insulating layer, and the second metal layer and a plurality of insulating layers on the second insulating layer. And forming a plurality of circuit layers.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명은 열팽창계수가 서로 다른 캐리어 부재와 가압 플레이트를 이용하여 인쇄회로기판을 제조함으로써, 캐리어 부재 상에 형성되는 절연층의 경화수축(cure shrinkage) 정도를 조절할 수 있는 효과가 있다.The present invention has an effect of controlling the degree of cure shrinkage of the insulating layer formed on the carrier member by manufacturing a printed circuit board using a carrier member and a pressure plate having different thermal expansion coefficients.

또한, 본 발명은 상술한 바와 같이, 캐리어 부재 상에 형성되는 절연층의 경화수축(cure shrinkage) 정도를 조절함으로써, 최종 제작된 인쇄회로기판의 휨(warpage) 발생을 최소화할 수 있는 효과가 있다.In addition, the present invention, as described above, by controlling the degree of cure shrinkage (cure shrinkage) of the insulating layer formed on the carrier member, there is an effect that can minimize the occurrence of warpage (warpage) of the final printed circuit board .

또한, 본 발명은 상술한 바와 같이, 휨(warpage) 발생이 최소화된 인쇄회로기판을 제조함으로써, 이후 칩 실장 공정의 안정성을 향상시킬 수 있는 효과가 있다.In addition, the present invention, as described above, by producing a printed circuit board with a minimized warpage (warpage) generation, there is an effect that can be improved after the stability of the chip mounting process.

도 1 내지 도 7은 본 발명의 일 실시 예에 다른 인쇄회로기판의 제조방법을 순차적으로 나타내는 공정단면도이다.1 to 7 are cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible even if displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 7은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 순차적으로 나타낸 공정단면도이다.
1 to 7 are process cross-sectional views sequentially illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

우선, 도 1을 참조하면, 일면 또는 양면에 금속박(103)이 형성된 절연재(101)로 이루어진 캐리어 부재(100)를 준비한다.
First, referring to FIG. 1, a carrier member 100 made of an insulating material 101 having metal foils 103 formed on one or both surfaces thereof is prepared.

본 실시 예에서 절연재(101)로는 수지 절연재가 사용될 수 있다.In the present embodiment, a resin insulating material may be used as the insulating material 101.

상기 수지 절연재는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The resin insulating material may be a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg, and also a thermosetting resin and / or Or a photocurable resin may be used, but is not particularly limited thereto.

본 실시 예에서는 도 1에 도시한 바와 같이, 절연재(100)의 상하면에 금속박(103)이 모두 형성될 수 있으나, 특별히 이에 한정되는 것은 아니며, 절연재(100)의 상면 또는 하면 중 하나의 면 상에만 형성되는 것 역시 가능하다.
In the present embodiment, as shown in FIG. 1, all of the metal foils 103 may be formed on the upper and lower surfaces of the insulating material 100, but is not particularly limited thereto. It is also possible to form only.

본 실시 예에서 금속박(103)은 도 1과 같이, 제1금속박(103a) 및 제1금속박(103a) 상에 형성된 제2금속박(103b)이 포함될 수 있으나, 특별히 이에 한정되는 것은 아니다.In the present embodiment, the metal foil 103 may include the first metal foil 103a and the second metal foil 103b formed on the first metal foil 103a as shown in FIG. 1, but is not particularly limited thereto.

여기에서, 제1금속박(103a) 및 제2금속박(103b)은 구리(Cu)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 니켈 또는 알루미늄 등으로 이루어질 수도 있다.Here, the first metal foil 103a and the second metal foil 103b may be made of copper (Cu), but are not particularly limited thereto, and may be made of nickel or aluminum.

또한, 제1금속박(103a)과 제2금속박(103b)은 서로 다른 종류의 금속으로 이루어질 수도 있고, 서로 같은 종류의 금속으로 이루어질 수도 있다.
In addition, the first metal foil 103a and the second metal foil 103b may be made of different metals or may be made of the same metals.

또한, 도 1에 도시하지는 않았으나, 본 실시 예에 따른 캐리어 부재(100)는 제1금속박(103a)과 제2금속박(103b) 사이에 형성된 이형층(미도시)을 더 포함할 수 있다.In addition, although not shown in FIG. 1, the carrier member 100 according to the present embodiment may further include a release layer (not shown) formed between the first metal foil 103a and the second metal foil 103b.

여기에서, 이형층(미도시)은 제1금속박(103a)과 제2금속박(103b) 사이의 밀착력을 조절하기 위한 것으로, 1종 또는 그 이상의 금속 또는 고분자 물질과 같은 점착 물질로 이루어질 수 있다.Here, the release layer (not shown) is for controlling the adhesion between the first metal foil 103a and the second metal foil 103b, and may be made of an adhesive material such as one or more metals or polymer materials.

이때, 이형층(미도시)으로 금속을 사용하는 경우에는 이형층(미도시)은 제1금속박(103a) 및 제2금속박(103b)과는 다른 종류의 금속을 사용할 수 있다.In this case, when a metal is used as the release layer (not shown), the release layer (not shown) may use a different kind of metal from the first metal foil 103a and the second metal foil 103b.

또한, 상기 고분자 물질과 같은 점착 물질로는 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, the adhesive material such as the polymer material may include a material selected from the group consisting of fluorine-based, silicon-based, polyethylene terephthalate, polymethylpentene, and combinations thereof, but is not particularly limited thereto.

또한, 본 실시 예에서 캐리어 부재(100)의 의 열팽창계수(Coefficient of Thermal Expansion: 이하, CTE라 할 것이다)는 이후 공정에서 사용될 가압 플레이트(200)(도 3 참조)의 열팽창계수(CTE)보다 낮을 수 있다.In addition, in this embodiment, the coefficient of thermal expansion (hereinafter, referred to as CTE) of the carrier member 100 is greater than the coefficient of thermal expansion (CTE) of the pressure plate 200 (see FIG. 3) to be used in a subsequent process. Can be low.

이에 대한 설명은 이후, 가열 압착 공정 단계에서 상세하게 서술할 것이다.
This will be described later in detail in the heat compression process step.

다음, 도 2를 참조하면, 캐리어 부재(100) 상에 제1절연층(110)을 형성하고, 제1절연층(110) 상에 제1금속층(120)을 형성한다.
Next, referring to FIG. 2, the first insulating layer 110 is formed on the carrier member 100, and the first metal layer 120 is formed on the first insulating layer 110.

여기에서 제1절연층(110)은 상술한 절연재(100)와 마찬가지로 수지 절연재가 사용될 수 있다.Here, the first insulating layer 110 may be a resin insulating material similar to the insulating material 100 described above.

또한, 제1금속층(120)은 구리 포일(Cu foil)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, the first metal layer 120 may be a copper foil, but is not particularly limited thereto.

다음, 도 3을 참조하면, 제1금속층(120) 상에 가압 플레이트(200)를 배치시킨 다음, 캐리어 부재(100)와 제1절연층(110) 및 제1금속층(120)을 가열 압착시킨다.
Next, referring to FIG. 3, the pressing plate 200 is disposed on the first metal layer 120, and the carrier member 100, the first insulating layer 110, and the first metal layer 120 are heat-compressed. .

즉, 도 3에 도시한 바와 같이, 제1금속층(120) 상에 가압 플레이트(200)를 배치시킨 다음, 열을 가하면서 가압 플레이트(200)에 화살표 방향으로 압력을 가하여 조직이 느슨해진 제1절연층(110)과 캐리어 부재(100) 및 제1금속층(120)을 압착시키는 것이다.
That is, as shown in FIG. 3, after the pressing plate 200 is disposed on the first metal layer 120, the tissue is loosened by applying pressure in the direction of the arrow to the pressing plate 200 while applying heat. The insulating layer 110, the carrier member 100, and the first metal layer 120 are compressed.

본 실시 예에서 가압 플레이트(200)는 스테인리스 스틸(stainless steel)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this embodiment, the pressing plate 200 may be made of stainless steel, but is not particularly limited thereto.

본 과정에서 가압 플레이트(200)를 제1금속층(120) 상에 배치시킨 후 열을 가하면, 도 3과 같이, 캐리어 부재(100), 제1금속층(120) 및 가압 플레이트(200)는 화살표 방향으로 팽창되는 현상이 발생되고, 제1절연층(110)은 화살표 방향으로 경화수축(cure shrinkage)되는 현상이 발생될 수 있다.
In this process, when the pressing plate 200 is disposed on the first metal layer 120 and applied with heat, as shown in FIG. 3, the carrier member 100, the first metal layer 120, and the pressing plate 200 are directed in an arrow direction. Expansion may occur, and the first insulation layer 110 may have a cure shrinkage in the direction of an arrow.

일반적으로, 캐리어 부재(100) 상에 절연층 및 금속층을 형성한 다음 적층 공정을 위해 열을 가하면서 압력을 가함에 따라 캐리어 부재(100)와 상기 금속층은 팽창하게 되고, 그 사이에 위치하는 상기 절연층은 수축하게 된다.In general, the carrier member 100 and the metal layer expand as the insulating layer and the metal layer are formed on the carrier member 100 and then pressurized while applying heat for the lamination process. The insulating layer will shrink.

이때, 캐리어 부재(100)의 두께는 상기 금속층의 두께보다 현저히 크기 때문에, 캐리어 부재(100)가 팽창하는 힘이 상기 금속층이 팽창하는 힘보다 커지게 된다.At this time, since the thickness of the carrier member 100 is significantly larger than the thickness of the metal layer, the force that the carrier member 100 expands becomes larger than the force that the metal layer expands.

이에 따라, 캐리어 부재(100) 상에 압착되는 절연층 중 캐리어 부재(100)와 가까운 부분 즉, 절연층 하부의 경화수축(cure shrinkage)은 적게 발생되고, 캐리어 부재(100)와 먼 부분 즉, 상기 금속층과 가까운 절연층 상부의 경화수축(cure shrinkage)은 크게 발생되어, 절연층의 양끝단은 위쪽으로 휘고, 가운데 부분은 오목한 스마일 형상의 휨(warpage)이 발생하게 된다.Accordingly, a portion of the insulating layer compressed on the carrier member 100 that is close to the carrier member 100, that is, less cure shrinkage of the lower portion of the insulating layer is generated, and that is far from the carrier member 100. Curing shrinkage of the upper portion of the insulating layer close to the metal layer is largely generated, so that both ends of the insulating layer are bent upwards, and concave smile warpage occurs in the center portion thereof.

이때, 캐리어 부재(100)의 열팽창계수(CTE)가 크면 클수록 절연층에는 더욱 많은 휨(warpage)이 발생할 수 있다.
At this time, the larger the coefficient of thermal expansion (CTE) of the carrier member 100, the more warpage may occur in the insulating layer.

따라서, 본 실시 예에서는 캐리어 부재(100)의 열팽창계수(CTE)를 조절하여 절연층 중 캐리어 부재(100)와 가까운 부분이 경화수축(cure shrinkage)되는 크기를 조절하려는 것이다.Therefore, in the present exemplary embodiment, the thermal expansion coefficient CTE of the carrier member 100 is adjusted to adjust the size of the insulating layer that is close to the carrier member 100 to be cure shrinkage.

즉, 캐리어 부재(100)의 열팽창계수(CTE)를 낮춤으로써 열을 가할 때 팽창되는 크기를 감소시키면, 캐리어 부재(100)와 맞닿아 있는 절연층 하부를 당기는 힘 역시 감소될 것이고, 이에 따라 절연층 하부가 경화수축되는 정도는 절연층 상부와 거의 유사하게 되어 절연층이 휘는 현상을 억제할 수 있는 것이다.
That is, if the size of the expansion that is expanded when applying heat by lowering the coefficient of thermal expansion (CTE) of the carrier member 100, the pulling force of the lower insulating layer in contact with the carrier member 100 will also be reduced, thereby insulating The degree of hardening shrinkage of the lower part of the layer is almost similar to that of the upper part of the insulating layer, thereby preventing the insulating layer from bending.

이때, 캐리어 부재(100)의 열팽창계수(CTE) 조절은 캐리어 부재(100)를 구성하는 절연재(101)를 낮은 열팽창계수(CTE)를 갖는 종류를 사용하거나 또는 금속박(120)을 낮은 열팽창계수(CTE)를 갖는 금속 종류를 사용함으로써 이루어질 수 있다.
In this case, the coefficient of thermal expansion (CTE) of the carrier member 100 may be controlled by using a kind having a low coefficient of thermal expansion (CTE) for the insulating material 101 constituting the carrier member 100 or a low coefficient of thermal expansion of the metal foil 120 ( By using a metal type having CTE).

일반적으로 적층 공정 시 사용되는 가압 플레이트(200)는 상술한 바와 같이, 스테인리스 스틸(stainless steel)로 이루어질 수 있으며, 스테인리스 스틸로 이루어진 가압 플레이트(200)의 열팽창계수(CTE)는 대략 11~17 ppm/℃ 일 수 있다.
In general, the pressing plate 200 used in the lamination process may be made of stainless steel as described above, and the coefficient of thermal expansion (CTE) of the pressing plate 200 made of stainless steel is approximately 11 to 17 ppm. / ° C.

본 실시 예에서는 가압 플레이트(200)의 열팽창계수(CTE)보다 낮은 열팽창계수(CTE)를 갖는 캐리어 부재(100)를 사용하는데, 이때, 캐리어 부재(100)는 상술한 가압 플레이트(200)의 열팽창계수(CTE) 보다 대략 1~17 ppm/℃ 정도 차이가 나는 열팽창계수(CTE)를 갖도록 제조될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In the present embodiment, the carrier member 100 having a thermal expansion coefficient (CTE) lower than the thermal expansion coefficient (CTE) of the pressing plate 200 is used. In this case, the carrier member 100 is the thermal expansion of the pressing plate 200 described above. It may be prepared to have a coefficient of thermal expansion (CTE) that is approximately 1 to 17 ppm / ℃ difference than the coefficient (CTE), but is not particularly limited thereto.

예를 들어, 본 실시 예에서 캐리어 부재(100)의 열팽창계수(CTE)를 가압 플레이트(200)의 열팽창계수(CTE) 보다 5 ppm/℃ 정도 크게 제조한 경우와, 캐리어 부재(100)의 열팽창계수(CTE)를 가압 플레이트(200)의 열팽창계수(CTE)와 동일하도록 제조한 경우 및 캐리어 부재(100)의 열팽창계수(CTE)가 가압 플레이트(200)의 열팽창계수(CTE) 보다 5 ppm/℃ 정도 작게 제조한 경우 각각에 대하여 기판에 발생하는 휨(warpage) 변화를 측정하였으며, 결과는 아래에 표로 나타내었다.
For example, in the present embodiment, the thermal expansion coefficient CTE of the carrier member 100 is manufactured to be about 5 ppm / ° C. higher than the thermal expansion coefficient CTE of the pressing plate 200, and the thermal expansion of the carrier member 100 is increased. When the coefficient CTE is manufactured to be the same as the coefficient of thermal expansion CTE of the pressing plate 200, and the coefficient of thermal expansion CTE of the carrier member 100 is 5 ppm / than the coefficient of thermal expansion CTE of the pressing plate 200. In the case of manufacturing as small as ℃ ℃ warpage (warpage) changes occurring in the substrate for each was measured, the results are shown in the table below.

가압플레이트의 CTE-
캐리어 부재의 CTE
CTE- of Pressurized Plate
CTE of carrier member
-5 ppm/℃-5 ppm / ℃ 0 ppm/℃0 ppm / ℃ 5 ppm/℃5 ppm / ℃
휨(warpage) 변화Warpage change 600㎛(concave)600 μm (concave) 400㎛(concave)400 μm (concave) 0~200㎛(convex)0 ~ 200㎛ (convex)

상기 표에 나타낸 바와 같이, 캐리어 부재(100)의 열팽창계수(CTE)가 가압 플레이트(200)의 열팽창계수(CTE) 보다 큰 경우, 기판에는 양측단이 상부로 휘는 오목(concave)한 형상의 휨(warpage)이 600㎛ 수준으로 발생되고, 캐리어 부재(100)의 열팽창계수(CTE)가 가압 플레이트(200)의 열팽창계수(CTE)와 동일한 경우, 기판에는 양측단이 상부로 휘는 오목(concave)한 형상의 휨(warpage)이 400㎛ 수준으로 발생되었으며, 캐리어 부재(100)의 열팽창계수(CTE)가 가압 플레이트(200)의 열팽창계수(CTE) 보다 작은 경우, 기판에는 양측단이 하부로 휘는 볼록(convex)한 형상의 휨(warpage)이 0~200㎛ 수준으로 발생되었다.As shown in the table, when the coefficient of thermal expansion (CTE) of the carrier member 100 is larger than the coefficient of thermal expansion (CTE) of the pressing plate 200, the substrate has a concave shape in which both ends are bent upwards. When warpage is generated at a level of 600 μm and the coefficient of thermal expansion (CTE) of the carrier member 100 is the same as the coefficient of thermal expansion (CTE) of the pressing plate 200, the substrate has a concave in which both ends are curved upward. When the warpage of one shape is generated at a level of 400 μm and the coefficient of thermal expansion (CTE) of the carrier member 100 is smaller than the coefficient of thermal expansion (CTE) of the pressing plate 200, both ends of the substrate are bent downward. Warpage of the convex shape occurred at a level of 0 to 200 μm.

이와 같이, 캐리어 부재(100)를 가압 플레이트(200)의 열팽창계수(CTE) 보다 낮은 열팽창계수(CTE)를 갖도록 제조하면, 기판에 발생할 수 있는 휨(warpage)을 억제할 수 있다.
As such, when the carrier member 100 is manufactured to have a lower coefficient of thermal expansion (CTE) than the coefficient of thermal expansion (CTE) of the pressing plate 200, warpage that may occur in the substrate may be suppressed.

이때, 본 실험상에서는 캐리어 부재(100)의 열팽창계수(CTE)가 가압 플레이트(200)의 열팽창계수(CTE)보다 대략 5~10 ppm/℃ 정도 낮을 때, 최적의 결과를 보였으나, 특별히 이에 한정되는 것은 아니며, 캐리어 부재(100)에 적층되는 원자재 및 금속층의 종류, 두께에 따라서 변화될 수 있음은 자명할 것이다.
At this time, in the present experiment, when the coefficient of thermal expansion (CTE) of the carrier member 100 is about 5 to 10 ppm / ℃ lower than the coefficient of thermal expansion (CTE) of the pressing plate 200, the optimum results, but limited to this It will be apparent that the type of material and the metal layer stacked on the carrier member 100 may vary depending on the thickness and type of the metal layer.

다음, 도 4를 참조하면, 제1금속층(120)을 패터닝하여 제1회로층(125)을 형성한다.
Next, referring to FIG. 4, the first metal layer 120 is patterned to form the first circuit layer 125.

이때, 제1회로층(125)을 형성하는 단계는 다음과 같은 과정에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this case, the forming of the first circuit layer 125 may be performed by the following process, but is not particularly limited thereto.

우선, 제1금속층(120) 상에 에칭 레지스트(미도시)를 형성한다.First, an etching resist (not shown) is formed on the first metal layer 120.

이때, 상기 에칭 레지스트(미도시)는 드라이 필름(Dry Film:DF)일 수 있으나, 특별히 이에 한정되는 것은 아니다.In this case, the etching resist (not shown) may be a dry film (DF), but is not particularly limited thereto.

다음, 상기 에칭 레지스트(미도시) 상에 패터닝된 마스크(미도시)를 배치시킨 다음, 노광 및 현상 공정을 포함하는 포토리소그라피 공법을 통하여 상기 패터닝된 부분의 에칭 레지스트(미도시)를 제거하여 제1금속층(120)을 노출시킨다.Next, a patterned mask (not shown) is disposed on the etching resist (not shown), and then the etching resist (not shown) of the patterned portion is removed by a photolithography method including an exposure and development process. One metal layer 120 is exposed.

다음, 노출된 제1금속층(120)을 제거하여 제1회로층(125)을 형성한다.Next, the exposed first metal layer 120 is removed to form the first circuit layer 125.

이때, 노출된 제1금속층(120)을 제거하는 것은 에칭액을 이용한 에칭 공정에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
In this case, removing the exposed first metal layer 120 may be performed by an etching process using an etching solution, but is not particularly limited thereto.

다음, 도 5를 참조하면, 제1절연층(110) 상에 제1회로층(125)을 커버하도록 제2절연층(130)을 형성하고, 제2절연층(130) 상에 제2금속층(140)을 형성한다.
Next, referring to FIG. 5, a second insulating layer 130 is formed on the first insulating layer 110 to cover the first circuit layer 125, and a second metal layer is formed on the second insulating layer 130. 140 is formed.

여기에서 제2절연층(130)은 상술한 절연재(100)와 마찬가지로 수지 절연재가 사용될 수 있다.Here, the second insulating layer 130 may be a resin insulating material similar to the insulating material 100 described above.

또한, 제1금속층(140)은 구리 포일(Cu foil)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
In addition, the first metal layer 140 may be a copper foil, but is not particularly limited thereto.

다음, 도 6을 참조하면, 제2금속층(140) 상에 가압 플레이트(200)를 배치시킨 다음, 열을 가하면서 화살표 방향으로 가압 플레이트(200)에 압력을 가하여 제1절연층(110), 제2절연층(130) 및 제2금속층(140)을 압착시킨다.
Next, referring to FIG. 6, the pressure plate 200 is disposed on the second metal layer 140, and then the pressure is applied to the pressure plate 200 in the direction of the arrow while applying heat to the first insulating layer 110. The second insulating layer 130 and the second metal layer 140 are compressed.

다음, 도 7을 참조하면, 캐리어 부재(100)와 제1절연층(110)을 분리한다.
Next, referring to FIG. 7, the carrier member 100 and the first insulating layer 110 are separated.

이때, 캐리어 부재(100)의 금속박(103)은 상술한 바와 같이, 제1금속박(103a) 및 제2금속박(103b)으로 이루어져 있고, 제1금속박(103a)과 제2금속박(103b) 사이에는 이형층(미도시)이 형성되어 있으므로, 캐리어 부재(100)와 제1절연층(110)의 분리는 상기 이형층(미도시)에 의해 이루어지므로, 분리 후 분리된 제1절연층(110) 상에는 제2금속박(103b)이 남아있을 수 있다.
At this time, as described above, the metal foil 103 of the carrier member 100 is composed of the first metal foil 103a and the second metal foil 103b, and between the first metal foil 103a and the second metal foil 103b. Since a release layer (not shown) is formed, separation of the carrier member 100 and the first insulating layer 110 is performed by the release layer (not shown), and thus the first insulating layer 110 separated after separation is formed. The second metal foil 103b may remain on the phase.

이후, 분리된 적층체(300)에는 최외층 회로(미도시)를 형성하고, 형성된 최외층 회로(미도시)를 보호하기 위한 솔더 레지스트층(미도시)을 형성할 수 있다.Thereafter, an outermost layer circuit (not shown) may be formed on the separated laminate 300, and a solder resist layer (not shown) may be formed to protect the formed outermost layer circuit (not shown).

상기 최외층 회로(미도시) 및 솔더 레지스트층(미도시) 형성 방법은 공지된 기술이므로, 이에 대한 상세한 설명은 생략한다.
Since the method of forming the outermost layer circuit (not shown) and the solder resist layer (not shown) are well known techniques, a detailed description thereof will be omitted.

또한, 제1절연층(110), 제2절연층(130) 및 제2금속층(140)을 압착시킨 다음 제2금속층(140)을 패터닝하여 제2회로층(미도시)을 형성하고, 제2절연층(130) 상에 복수의 절연층(미도시) 및 복수의 회로층(미도시)을 포함하는 빌드업층(미도시)을 형성하여 다층인쇄회로기판을 제조한 후, 도 7과 같이 캐리어 부재(100)와 제1절연층(110)을 분리하는 것 역시 가능하다.
In addition, the first insulating layer 110, the second insulating layer 130, and the second metal layer 140 may be compressed, and then the second metal layer 140 is patterned to form a second circuit layer (not shown). After forming a build-up layer (not shown) including a plurality of insulating layers (not shown) and a plurality of circuit layers (not shown) on the insulating layer 130 to manufacture a multilayer printed circuit board, as shown in FIG. 7. It is also possible to separate the carrier member 100 and the first insulating layer 110.

이상 본 발명의 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments of the present invention, this is for describing the present invention in detail and the method of manufacturing the printed circuit board according to the present invention is not limited thereto. It is obvious that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 캐리어 부재 101 : 절연재
103 : 금속박 103a : 제1금속박
103b : 제2금속박 110 : 제1절연층
120 : 제1금속층 125 : 제1회로층
130 : 제2절연층 140 : 제2금속층
200 : 가압 플레이트 300 : 적층체
100: carrier member 101: insulating material
103: metal foil 103a: first metal foil
103b: second metal foil 110: first insulating layer
120: first metal layer 125: first circuit layer
130: second insulating layer 140: second metal layer
200 press plate 300 laminate

Claims (9)

일면 또는 양면에 금속박이 형성된 절연재로 이루어진 캐리어 부재를 준비하는 단계;
상기 캐리어 부재 상에 제1절연층을 형성하는 단계;
상기 제1절연층 상에 제1금속층을 형성하는 단계;
상기 제1금속층 상에 가압 플레이트를 배치시키는 단계;
상기 가압 플레이트를 이용하여 상기 캐리어 부재, 제1절연층 및 제1금속층을 가열 압착시키는 단계; 및
상기 제1금속층을 패터닝하여 제1회로층을 형성하는 단계
를 포함하며, 상기 캐리어 부재의 열팽창계수(Coefficient of Thermal Expansion:CTE)는 상기 가압 플레이트의 열팽창계수(CTE) 보다 낮은 인쇄회로기판의 제조방법.
Preparing a carrier member made of an insulating material having metal foil formed on one or both surfaces thereof;
Forming a first insulating layer on the carrier member;
Forming a first metal layer on the first insulating layer;
Disposing a pressure plate on the first metal layer;
Heating and compressing the carrier member, the first insulating layer, and the first metal layer using the pressing plate; And
Patterning the first metal layer to form a first circuit layer
And a coefficient of thermal expansion (CTE) of the carrier member lower than a coefficient of thermal expansion (CTE) of the pressing plate.
청구항 1에 있어서,
상기 금속박은 제1금속박 및 상기 제1금속박 상에 형성된 제2금속박으로 이루어진 인쇄회로기판의 제조방법.
The method according to claim 1,
The metal foil is a manufacturing method of a printed circuit board consisting of a first metal foil and a second metal foil formed on the first metal foil.
청구항 2에 있어서,
상기 제1금속박 및 제2금속박 사이에 형성된 이형층을 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 2,
The method of manufacturing a printed circuit board further comprising a release layer formed between the first metal foil and the second metal foil.
청구항 2에 있어서,
상기 제1금속박 및 제2금속박은 구리(Cu)로 이루어진 인쇄회로기판의 제조방법.
The method according to claim 2,
The first metal foil and the second metal foil is a manufacturing method of a printed circuit board made of copper (Cu).
청구항 1에 있어서,
상기 제1금속층은 구리 포일(Cu foil)인 인쇄회로기판의 제조방법.
The method according to claim 1,
The first metal layer is a copper foil (Cu foil) manufacturing method of a printed circuit board.
청구항 1에 있어서,
상기 가압 플레이트는 스테인리스 스틸(stainless steel)로 이루어진 인쇄회로기판의 제조방법.
The method according to claim 1,
The pressing plate is a manufacturing method of a printed circuit board made of stainless steel (stainless steel).
청구항 1에 있어서,
상기 제1금속층을 패터닝하여 제1회로층을 형성하는 단계는,
상기 제1금속층 상에 에칭 레지스트를 형성하는 단계;
상기 에칭 레지스트 상에 패터닝된 마스크를 배치시키는 단계;
노광 및 현상 공정을 포함하는 포토리소그라피 공법을 이용하여 상기 패터닝된 부분의 에칭 레지스트를 제거하여 상기 제1금속층을 노출시키는 단계; 및
노출된 상기 제1금속층을 제거하는 단계
를 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
Patterning the first metal layer to form a first circuit layer,
Forming an etching resist on the first metal layer;
Disposing a patterned mask on the etch resist;
Exposing the first metal layer by removing the etch resist of the patterned portion using a photolithography process including an exposure and development process; And
Removing the exposed first metal layer
And a step of forming the printed circuit board.
청구항 1에 있어서,
상기 제1회로층을 형성하는 단계 이후에,
상기 제1절연층 상에 제2절연층을 형성하는 단계;
상기 제2절연층 상에 제2금속층을 형성하는 단계;
상기 제2금속층 상에 가압 플레이트를 배치시키는 단계;
상기 가압 플레이트를 이용하여 상기 제1절연층, 제2절연층 및 제2금속층을 가열 압착시키는 단계; 및
상기 캐리어 부재와 제1절연층을 분리하는 단계
를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
After forming the first circuit layer,
Forming a second insulating layer on the first insulating layer;
Forming a second metal layer on the second insulating layer;
Disposing a pressure plate on the second metal layer;
Thermally compressing the first insulating layer, the second insulating layer, and the second metal layer by using the pressing plate; And
Separating the carrier member and the first insulating layer
Further comprising the steps of:
청구항 8에 있어서,
상기 제1절연층, 제2절연층 및 제2금속층을 가열 압착시키는 단계 이후에,
상기 제2금속층을 패터닝하여 제2회로층을 형성하는 단계 ; 및
상기 제2절연층 상에 복수의 절연층 및 복수의 회로층을 형성하는 단계
를 더 포함하는 인쇄회로기판의 제조방법.


The method according to claim 8,
After the step of thermally compressing the first insulating layer, the second insulating layer and the second metal layer,
Patterning the second metal layer to form a second circuit layer; And
Forming a plurality of insulating layers and a plurality of circuit layers on the second insulating layer
Further comprising the steps of:


KR20110097498A 2011-09-27 2011-09-27 Method for manufacturing of printed circuit board Ceased KR20130033680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20110097498A KR20130033680A (en) 2011-09-27 2011-09-27 Method for manufacturing of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110097498A KR20130033680A (en) 2011-09-27 2011-09-27 Method for manufacturing of printed circuit board

Publications (1)

Publication Number Publication Date
KR20130033680A true KR20130033680A (en) 2013-04-04

Family

ID=48436007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110097498A Ceased KR20130033680A (en) 2011-09-27 2011-09-27 Method for manufacturing of printed circuit board

Country Status (1)

Country Link
KR (1) KR20130033680A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113923871A (en) * 2021-09-26 2022-01-11 东莞康源电子有限公司 Edge sealing design and fabrication method of a novel coreless substrate carrier layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113923871A (en) * 2021-09-26 2022-01-11 东莞康源电子有限公司 Edge sealing design and fabrication method of a novel coreless substrate carrier layer

Similar Documents

Publication Publication Date Title
US7293353B2 (en) Method of fabricating rigid flexible printed circuit board
US9179553B2 (en) Method of manufacturing multilayer wiring board
JP5955102B2 (en) Wiring board and manufacturing method thereof
KR101216926B1 (en) Carrier member and method for manufacturing the same and method for manufacturing of printed circuit board using the same
US20150021074A1 (en) Printed circuit board and manufacture method thereof
US20140318834A1 (en) Wiring board and method for manufacturing the same
JP4994988B2 (en) Wiring board manufacturing method
JP6501423B2 (en) Method of manufacturing inductor and inductor
KR20150083424A (en) Method for manufacturing wiring board
KR101044105B1 (en) Substrate manufacturing method for preventing warpage
JP5302920B2 (en) Manufacturing method of multilayer wiring board
JP3999784B2 (en) Manufacturing method of electronic component mounting board
WO2004054337A1 (en) Method for manufacturing printed wiring board
JP5047906B2 (en) Wiring board manufacturing method
JP5177855B2 (en) Wiring board manufacturing method
JP2016048768A (en) Wiring board and manufacturing method of semiconductor device
KR100482822B1 (en) Method of manufacturing capacitor-embedded printed circuit board
KR20130033680A (en) Method for manufacturing of printed circuit board
KR101321185B1 (en) Carrier member
JP4342367B2 (en) Wiring board manufacturing method
KR101044117B1 (en) Manufacturing method of printed circuit board
KR101151347B1 (en) Method of manufacturing a chip-embedded printed circuit board
US20150050504A1 (en) Core substrate and method of manufacturing the same
KR20140137628A (en) Flexible circuit Board structure
KR20140032674A (en) Manufacturing method of rigid flexible printed circuit board

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110927

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130911

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110927

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140730

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150424

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140730

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I