KR101151347B1 - Method of manufacturing a chip-embedded printed circuit board - Google Patents
Method of manufacturing a chip-embedded printed circuit board Download PDFInfo
- Publication number
- KR101151347B1 KR101151347B1 KR1020100097694A KR20100097694A KR101151347B1 KR 101151347 B1 KR101151347 B1 KR 101151347B1 KR 1020100097694 A KR1020100097694 A KR 1020100097694A KR 20100097694 A KR20100097694 A KR 20100097694A KR 101151347 B1 KR101151347 B1 KR 101151347B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- copper foil
- circuit board
- printed circuit
- cut
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 본딩시트에 동박이 피복된 코어리스 캐리어를 이용해서 칩을 실장하고 절연층과 동박을 적층한 후, 코어리스 캐리어 상하에 형성된 두 개의 구조물로부터 본딩시트를 벗겨냄으로써 서로 분리하여 칩이 내장된 구조물을 두 쌍을 제작한다. 그리고나면, 분리된 구조물 상층과 하층에 절연층과 동박을 적층하여 다층회로를 구비한 내장형 인쇄회로기판을 제조한다. 본 발명에 따른 코어리스 캐리어는 본딩시트와 동박 사이에 동박에 접착되지 않는 물질층을 삽입함으로써 코어리스 캐리어 제작 시에는 물질층과 동박 사이를 진공상태로 유지하다가, 칩을 실장한 후 구조물 분리를 위해 절단 가공 시에 진공상태를 해제하여 본딩시트를 박리할 수 있도록 한다.According to the present invention, a chip is mounted using a coreless carrier coated with copper foil on a bonding sheet, and an insulating layer and a copper foil are laminated, and then separated from each other by peeling the bonding sheet from two structures formed above and below the coreless carrier. Make two pairs of structures. Thereafter, an insulating layer and a copper foil are laminated on the upper and lower layers of the separated structure to manufacture an embedded printed circuit board having a multilayer circuit. In the coreless carrier according to the present invention, a material layer that is not adhered to the copper foil is inserted between the bonding sheet and the copper foil to maintain a vacuum between the material layer and the copper foil during fabrication of the coreless carrier, and then to separate the structure after mounting the chip. In order to remove the bonding sheet in order to release the vacuum during the cutting process.
Description
본 발명은 칩(chip) 내장형 인쇄회로기판(Embedded PCB; printed curcuit board)의 제조방법에 관한 것으로, 코어리스(coreless) 구조를 이용해서 내장되는 부품을 가능한 인쇄회로기판의 중앙층에 내장하여 상하 대칭구조를 형성함으로써, 열팽창률의 차이로 인하여 기판이 휘는 문제를 해결한 내장형 인쇄회로기판 제조방법에 관한 것이다. BACKGROUND OF THE
최근 들어 반도체 칩과 같은 부품을 인쇄회로기판에 직접 내장하여 제작하는 칩 내장형 인쇄회로기판(Embedded Printed Circuit Board) 기술이 전자제품에 통용되고 있다. 반도체 칩을 기판에 직접 내장하게 되면, 전자부품의 사이즈가 축소되어 전자기기의 소형화 및 경량화에 도움이 되며, 배선이 간소화됨에 따라 회로 동작 주파수를 증대시킬 수 있음은 물론, 잡음 등 전자파의 영향을 차폐할 수 있는 장점이 있다. Recently, embedded printed circuit board technology, which manufactures components such as semiconductor chips directly on a printed circuit board, is commonly used in electronic products. When the semiconductor chip is directly embedded in the substrate, the size of the electronic component is reduced, which helps to reduce the size and weight of the electronic device. As the wiring is simplified, the circuit operating frequency can be increased, and the effects of electromagnetic waves such as noise can be increased. There is an advantage that can be shielded.
반도체 칩과 같은 부품을 인쇄회로기판에 내장하기 위해서는, 회로가 형성된 코어기판의 패드 위에 칩을 솔더로 표면실장한 후에 수지와 같은 절연층을 적층 함으로써 봉지를 하고 비아를 형성해서 내장된 칩과의 전기적 접속부를 제작하는 방식이 통용되고 있다. In order to embed a component such as a semiconductor chip in a printed circuit board, the chip is surface-mounted on the pad of the core substrate on which the circuit is formed by soldering, then an insulating layer such as a resin is laminated to form an encapsulation and a via to form a via. The method of manufacturing an electrical connection is common.
도1a 내지 도1d는 종래기술에 따라 내장형 인쇄회로기판을 제작하는 공정을 나타낸 도면이다. 도1a를 참조하면, 부품을 내장하기 위하여 절연층(10) 양면에 동박(11a)(11b)이 피복된 코어기판(core substrate)을 준비한다. 물론, 도1a에서는 간단히 코어기판을 도시하고 있지만 동박 회로가 이미 앞 단에서 가공된 것일 수 있으며, 이미 가공 처리된 다층의 내층 코어일 수 있다. 1A to 1D are views illustrating a process of manufacturing an embedded printed circuit board according to the prior art. Referring to FIG. 1A, a core substrate having
이어서, 코어기판의 동박(11a)(11b)에 대해 노광과 식각 등 일련의 사진공정을 진행함으로써 동박 패드를 형성한다. 도1b를 참조하면, 칩을 표면실장(SMT; surface mount technology) 하기 위해 동박 패드를 피니시 처리하여 금도금(12)을 형성하고 부품(20)을 실장한다. 절연층(30)(40a)(40b)(40c)들과 동박(50a)(50b)을 적층하고 가열 압착 라미네이트 함으로써 부품(20)을 기판 속에 완전 내장한다. 그리고 나면, 도1d에 도시된 대로 부품(20)이 내장된 4층의 인쇄회로기판을 얻게 된다. Subsequently, a copper foil pad is formed by performing a series of photographic processes, such as exposure and etching, with respect to the
그런데, 종래기술에 따라 제작된 내장형 인쇄회로기판은, 도1d에 도시된 바와 같이, 칩이 내장된 인쇄회로기판의 상층부분은 두꺼운 반면에 수지 절연층만으로 적층된 하층부는 얇게 제작되므로 상하 비대칭을 이루게 된다. 그 결과, 칩이 내장된 기판의 상층부와 절연물질로만 형성된 하층부 사이에 열팽창이 서로 달라 기판이 휘는 문제가 발생하며, 특히 본딩시트의 열팽창률이 서로 달라 기판의 외곽부분이 떨어져서 분리되는 불량이 발생할 수 있다. 더욱이, 칩이 내장된 인쇄회로기판에 또 다른 칩을 추가로 표면실장을 하는 경우, 표면실장 과정에서 가열하게 되므로 이때에 열팽창률의 차이로 인하여 기판이 휘는 문제가 발생한다. However, the embedded printed circuit board manufactured according to the prior art, as shown in Figure 1d, the upper layer portion of the printed circuit board in which the chip is thick, while the lower layer portion laminated only by the resin insulating layer is made thin so that the vertical asymmetry Is achieved. As a result, there is a problem in that the substrate is bent due to mutual thermal expansion between the upper layer of the chip-embedded substrate and the lower layer formed only of an insulating material, and in particular, the thermal expansion coefficient of the bonding sheet is different from each other, resulting in a defect in which the outer part of the substrate is separated and separated. Can be. Furthermore, when another chip is surface-mounted on a printed circuit board in which the chip is embedded, heating occurs during the surface-mounting process, thereby causing a problem of bending the substrate due to a difference in thermal expansion rate.
따라서, 본 발명의 제1 목적은 기판의 중앙층에 부품이 내장되도록 하는 칩 내장형 인쇄회로기판 제조기술을 제공하는 데 있다. Accordingly, a first object of the present invention is to provide a chip-embedded printed circuit board manufacturing technology in which components are embedded in a central layer of a substrate.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 기판이 열팽창의 차이로 인해 휘는 문제를 해결한 칩 내장형 인쇄회로기판 제조기술을 제공하는 데 있다. A second object of the present invention is to provide a chip-embedded printed circuit board manufacturing technology in addition to the first object, which solves the problem that the substrate is bent due to the difference in thermal expansion.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 본딩시트의 열팽창 차이로 인해 기판 외곽부가 떨어지는 불량문제를 해결한 칩 내장형 인쇄회로기판 제조기술을 제공하는 데 있다. A third object of the present invention is to provide a chip-embedded printed circuit board manufacturing technology in addition to the first object, which solves a problem in which the outer edge of the substrate falls due to the difference in thermal expansion of the bonding sheet.
본 발명은 본딩시트에 동박이 피복된 코어리스 캐리어를 이용해서 칩을 실장하고 절연층과 동박을 적층한 후, 코어리스 캐리어 상하에 형성된 두 개의 구조물로부터 본딩시트를 벗겨냄으로써 서로 분리하여 칩이 내장된 구조물을 두 쌍을 제작한다. 그리고나면, 분리된 구조물 상층과 하층에 절연층과 동박을 적층하여 다층회로를 구비한 내장형 인쇄회로기판을 제조한다. 본 발명에 따른 코어리스 캐리어는 본딩시트와 동박 사이에 동박에 접착되지 않는 물질층을 삽입함으로써 코어리스 캐리어 제작 시에는 물질층과 동박 사이를 진공상태로 유지하다가, 칩을 실장한 후 구조물 분리를 위해 절단 가공 시에 진공상태를 해제하여 본딩시트를 박리할 수 있도록 한다.According to the present invention, a chip is mounted using a coreless carrier coated with copper foil on a bonding sheet, and an insulating layer and a copper foil are laminated, and then separated from each other by peeling the bonding sheet from two structures formed above and below the coreless carrier. Make two pairs of structures. Thereafter, an insulating layer and a copper foil are laminated on the upper and lower layers of the separated structure to manufacture an embedded printed circuit board having a multilayer circuit. In the coreless carrier according to the present invention, a material layer that is not adhered to the copper foil is inserted between the bonding sheet and the copper foil to maintain a vacuum between the material layer and the copper foil during fabrication of the coreless carrier, and then to separate the structure after mounting the chip. In order to remove the bonding sheet in order to release the vacuum during the cutting process.
본 발명은 추가의 공정단계 없이도 기존의 표면실장설비를 이용해서 부품실장을 가능하게 하며, 다층회로의 내장형 인쇄회로기판의 중앙층에 코어를 사용하지 않으므로 칩을 내장하고서도 기판의 두께를 박판으로 매우 얇게 제작할 수 있다. 또한, 본 발명은 기판의 중앙층에 기판을 내장함으로써 상층부와 하층부의 열팽창을 서로 균등하게 유도함으로써 기판이 휘는 문제 또는 기판의 외곽이 떨어지는 문제를 해결하는 효과가 있다. The present invention enables component mounting using existing surface mounting equipment without additional processing steps. Since the core is not used in the center layer of the embedded printed circuit board of the multilayer circuit, the thickness of the board is very thin even when the chip is embedded. It can be made thin. In addition, the present invention has the effect of solving the problem of bending the substrate or falling of the substrate by inducing thermal expansion of the upper and lower layers evenly by embedding the substrate in the center layer of the substrate.
도1a 내지 도1d는 종래기술에 따라 칩 내장형 인쇄회로기판을 제작하는 과정을 나타낸 도면.
도2a 내지 도2g는 본 발명에 따른 칩 내장형 인쇄회로기판 제조 공정을 나타낸 도면.
도3a내지 도3e는 본 발명의 양호한 실시예에 따라 칩 내장형 인쇄회로기판을 제조하는 공정을 나타낸 도면.1A to 1D illustrate a process of manufacturing a chip embedded printed circuit board according to the related art.
Figure 2a to 2g is a view showing a chip embedded printed circuit board manufacturing process according to the present invention.
3A to 3E illustrate a process for manufacturing a chip embedded printed circuit board according to a preferred embodiment of the present invention.
본 발명은 내장형 인쇄회로기판을 제작하는 방법에 있어서, (a) 본딩시트의 양면에 제1물질층과, 제2물질층을 차례로 적층하여 코어리스 캐리어를 형성하되, 상기 제1물질층은 상기 제2물질층과 접착되지 않는 물질로 구성하는 단계; (b) 코어리스 캐리어의 제2물질층을 가공하여 패드를 형성하고, 내장하고자 하는 부품을 상기 패드 표면 위에 실장하는 단계; (c) 상기 부품이 실장된 코어리스 캐리어 위에 절연층과 동박을 적층하고 가압 라미네이트 하는 단계; 및 (d) 상기 제1물질층과 제2물질층 사이에 공기가 유입되도록 절단함으로써, 상기 부품이 실장된 제2물질층을 상기 제1물질층과 본딩시트로부터 분리하는 단계를 포함하는 내장형 인쇄회로기판 제조방법을 제공한다.The present invention provides a method for manufacturing an embedded printed circuit board, comprising: (a) forming a coreless carrier by sequentially stacking a first material layer and a second material layer on both sides of a bonding sheet, wherein the first material layer is Comprising a material that is not adhered to the second material layer; (b) processing the second layer of material of the coreless carrier to form a pad, and mounting the component to be embedded on the pad surface; (c) laminating and pressure-laminating the insulating layer and the copper foil on the coreless carrier on which the component is mounted; And (d) separating the second material layer on which the component is mounted from the first material layer and the bonding sheet by cutting the air so that air flows between the first material layer and the second material layer. It provides a circuit board manufacturing method.
이하에서는, 첨부도면 도2 및 도3을 참조하여 본 발명에 따른 칩 내장형 인쇄회로기판의 제조공법을 상세히 설명한다.Hereinafter, a manufacturing method of a chip embedded printed circuit board according to the present invention will be described in detail with reference to FIGS. 2 and 3.
도2a 내지 도2g는 본 발명에 따른 내장형 인쇄회로기판 제조 공정을 나타낸 도면이다. 본 발명은 종래기술과 달리 코어를 사용하는 대신에 코어리스 캐리어(coreless carrier)를 이용하는 것을 특징으로 한다.2A to 2G are views illustrating a process of manufacturing an embedded printed circuit board according to the present invention. The present invention is characterized by using a coreless carrier (coreless carrier) instead of using a core unlike the prior art.
도2a는 본 발명의 양호한 실시예에 따라 코어리스 캐리어(coreless carrier)를 제작하는 방법을 나타낸 도면이다. 본 발명에 따른 코어리스 캐리어는 본딩시트(100)의 양 표면에 제1물질층(110a)(110b)과 제2물질층(120a)(120b)을 적층하여 압착함으로써 형성한다. 제2물질층(120a)(120b)은 일반적으로 동박이 사용될 수 있으며, 제1물질층(110a)(110b)은 적층 시에 상부의 제2물질층(120a)(120b)과 접착되지 않는 물질로서, 금속 또는 필름이 사용될 수 있다. 또한, 본딩시트(100)는 내장할 부품의 두께에 따라 선정하게 된다. 본 발명의 양호한 실시예로서, 본딩시트(100)로서 프리프레그가 사용될 수 있다. 2A illustrates a method of fabricating a coreless carrier in accordance with a preferred embodiment of the present invention. The coreless carrier according to the present invention is formed by laminating and compressing the
도2b는 본 발명의 양호한 실시예에 따라, 본딩시트(100)의 양 표면에 제1물질층(110a)(110b)과 제2물질층(120a)(120b)을 적층하여 제작한 코어리스 캐리어를 나타낸 도면이다. 여기서, 제1물질층(110a)(110b)은 제2물질층(120a)(120b)과 접착하지 않으므로, 압착 시에 제1물질층(110a)(110b)과 제2물질층(120a)(120b) 사이에는 진공이 형성됨에 유의한다. 2B illustrates a coreless carrier formed by stacking
이어서, 도2c를 참조하면 칩을 표면실장 하기 위한 부위를 피니시 처리하여 패드(130a)(130b)를 형성한다. 일반적으로 칩 단자에 솔더를 이용해서 동박 패드에 실장하게 되는데, 공기 중에서 동박이 산화되므로 금도금, 은도금, 주석도금 또는 OSP 처리를 통해 보호막을 형성한다. 도2c에서는, 이들을 통칭해서 피니시 처리된 패드(130a)(130b)로 나타내고 있다. 도2d는 본 발명에 따라 부품(140a)(140b)을 코어리스 캐리어 표면에 실장한 모습을 나타낸 도면이다. 여기서, 부품(140a)(140b)이란 반도체 칩 또는 기타 내장될 전자부품을 의미한다.Subsequently, referring to FIG. 2C,
도2e를 참조하면, 코어리스 캐리어에 표면실장한 부품(140a)(140b) 위에 제1 절연층(150a)(150b)(150c)(150d), 제2 절연층(160a)(160b)과 동박(170a)(170b)을 적층하고 가압하여 라미네이트 공정을 진행한다. 여기서, 제1 절연층과 제2 절연층에는 표면실장한 부품(140a)(140b) 크기의 캐비티(cavity)를 제작함으로써, 적층하는 과정에서 캐비티 속으로 부품(140a)(140b)이 들어가도록 정렬하여 적층한다. Referring to FIG. 2E, the first
본 발명의 양호한 실시예로서, 제1 절연층(150a)(150b)(150c)(150d)으로서 레진과 같은 수지가 이용될 수 있으며, 제2 절연층(160a)(160b)으로서 언클레드(UNCLAD)와 같은 경화된 수지가 사용될 수 있다. 본 발명의 제2 절연층(160a)(160b)은 본딩시트를 경화시켜 얻을 수도 있으며, CCL(copper cladded layer)의 양면 동박을 벗겨내어 사용할 수도 있다. 내장 실장된 칩의 두께에 따라 제2 절연층(160a)(160b)은 생략될 수도 있으며, 그 두께도 조절될 수 있다. 또는, 칩의 두께가 두꺼운 경우에는 제1 절연층에 의해 샌드위치된 제2 절연층을 여러 개 반복 사용할 수도 있다. 본 발명에 따른 제2 절연층(160a)(160b)은 일종의 지지대 역할을 하는 것이다. 또한, 필요에 따라 제1 절연층(150a)(150b)(150c)(150d)과 제2 절연층(160a)(160b)을 반복해서 사이 사이에 샌드위치 함으로써 절연층을 형성할 수도 있다. As a preferred embodiment of the present invention, a resin such as resin may be used as the first insulating
최종적으로, 도2f를 참조하면 코어리스 캐리어 양면에 부품이 내장된 기판을 제1물질층(110a)(110b)이 절단되도록 하여 절단을 하게 되면, 제1물질층(110a)(110b)과 제2물질층(120a)(120b) 사이의 진공층에 공기가 유입되므로 서로 떨어지게 되고, 결국 본딩시트(100)를 사이에 두고 제작된 상하 구조물은 서로 분리된다. 도2g는 코어리스 캐리어를 상하로 분리하여 형성한 구조물 하나를 나타낸 도면이다.Finally, referring to FIG. 2F, when the
도2g를 참조하면, 제1층 동박회로에 해당하는 동박(170a)과 하부에 제2층 동박회로에 해당하는 동박(120a)이 도시되어 있으며, 제2층 동박회로의 패드 위에 부품(140a)이 내장 실장되어 있다. Referring to FIG. 2G, the
도3a내지 도3e는 본 발명의 양호한 실시예로서, 본 발명에 따라 제작한 칩이 내장된 구조물에 추가의 공정을 진행하여 내장형 인쇄회로기판을 제작하는 모습을 나타낸 도면이다. 도3a는 도2g와 동일한 도면으로서, 본 발명에 따라 칩을 코어리스 캐리어에 내장한 후, 캐리어를 상하로 분리하여 형성한 기판 하나를 나타내고 있다. 도3b를 참조하면, 제1, 2층의 동박을 선택 식각하여 동박회로를 형성한 모습을 나타내고 있다. 3A to 3E illustrate a preferred embodiment of the present invention, in which a process of manufacturing an embedded printed circuit board is performed by performing an additional process on a structure in which a chip manufactured according to the present invention is embedded. FIG. 3A is the same view as FIG. 2G, showing one substrate formed by embedding a chip in a coreless carrier and separating the carrier up and down according to the present invention. Referring to FIG. 3B, the copper foil circuits are formed by selectively etching the first and second layers of copper foil.
도3c를 참조하면, 표면 동박(170a)(170b)을 선택적으로 식각하여 회로를 형성한 기판에 대해 절연층과 동박(180a)(180b)을 적층하여 적층기판을 형성한다. 이어서, 표면의 동박(180a)(180b)을 선택 식각하여 회로를 형성하고(도3d), 솔더레지스트(190a)(190b)를 도포함으로써 칩 실장을 위한 패드를 준비한다. 그리고나면, 기존의 방법대로 피니시 처리하여 추가로 기판 표면에 칩을 실장할 수 있도록 금도금, 은도금, 주석도금 또는 OSP 처리된 패드(200a)(200b)를 형성한다.Referring to FIG. 3C, a laminated substrate is formed by stacking an insulating layer and copper foils 180a and 180b on a substrate on which surface copper foils 170a and 170b are selectively etched to form a circuit. Subsequently, the copper foils 180a and 180b on the surface are selectively etched to form a circuit (FIG. 3D), and a pad for chip mounting is prepared by applying solder resists 190a and 190b. Then, the finish is processed according to the conventional method to form a gold plated, silver plated, tin plated or OSP-treated
이때에, 도3e에 도시된 대로 내장된 부품(140a)이 기판의 중앙에 위치하고 있으므로, 기판 표면에 추가의 칩을 표면실장하기 위하여 가열하더라도, 내장된 칩(140a)까지 열전달이 방지될 수 있으며 기판이 휘는 것을 방지하게 된다. At this time, since the embedded
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. 또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously changed, substituted, and changed without departing from the spirit or scope of the invention described in the claims.
본 발명은 반도체 칩 패키지 기판에 적용할 수 있으며, 코어리스 캐리어를 사용함으로써 하나의 공정으로 두 개의 기판을 제작하여 패키지기판의 생산원가를 절감하는 특징이 있다. 또한, 칩을 내장한 후에도 기판이 휘지 않으므로 불량을 감소시키고 수율을 증대하는 효과가 있다. The present invention can be applied to a semiconductor chip package substrate, and by using a coreless carrier to produce two substrates in one process to reduce the production cost of the package substrate. In addition, even after the chip is embedded, the substrate is not bent, thereby reducing defects and increasing yield.
100 : 본딩시트
110a, 110b : 제1물질층
120a, 120b : 제2물질층
130a, 130b, 200a, 200b : 패드
140a, 140b : 부품
150a, 150b, 150c, 150d : 제1 절연층
160a, 160b : 제2 절연층
170a, 170b, 180a, 180b : 동박
190a, 190b : 솔더레지스트100: bonding sheet
110a, 110b: first material layer
120a, 120b: second material layer
130a, 130b, 200a, 200b: pad
140a, 140b: parts
150a, 150b, 150c, 150d: first insulating layer
160a, 160b: second insulating layer
170a, 170b, 180a, 180b: copper foil
190a, 190b: solder resist
Claims (4)
(a) 본딩시트 양면에 필름과 동박을 차례로 적층하고 라미네이트 해서 코어리스 캐리어를 형성하는 단계;
(b) 코어리스 캐리어 양면의 동박을 가공하여 칩 실장용 패드를 형성하고, 코어리스 캐리어 양쪽 패드 표면 위에 각각 서로 대칭이 되도록 칩을 실장하는 단계;
(c) 총 두께가 칩의 높이에 대응되는 만큼이 되도록, 레진 층과 경화된 수지층 중 어느 하나 또는 이들의 조합으로 다층 절연층을 형성하고, 상기 다층 절연층을 선택적으로 재단해서 실장 칩이 안착할 수 있는 크기의 공간을 갖는 캐비티를 형성하는 단계;
(d) 재단된 캐비티 속으로 실장 칩이 삽입되어 안착하도록, 코어리스 캐리어 표면 위에 다층 절연층을 정렬하여 적층하고, 그 위에 차례로 동박을 적층하고 가열 가압 라미네이트 함으로써, 코어리스 캐리어 양측 표면에 서로 대칭인 구조물을 적층 형성하는 단계; 및
(e) 상기 단계 (d)의 결과 구조물을 양 표면에 수직방향으로 절단하되, 절단면이 상기 코어리스 캐리어의 필름과 동박을 절단하도록 위치를 설정해서 절단함으로써, 압착되었던 필름과 동박 사이에 공기가 유입되도록 하여 진공상태를 해제하고, 상기 필름을 벗겨내어 상기 동박 위의 구조물을 상기 본딩시트로부터 분리함으로써, 칩이 내장된 구조물을 위아래 한 쌍씩 획득하는 단계
를 포함하는 칩 내장형 인쇄회로기판 제조방법.In the method of manufacturing a chip embedded printed circuit board,
(a) stacking and laminating film and copper foil on both sides of the bonding sheet to form a coreless carrier;
(b) processing the copper foil on both sides of the coreless carrier to form pads for chip mounting, and mounting the chips so as to be symmetrical to each other on both padless carrier surface;
(c) A multilayer insulating layer is formed of any one or a combination of a resin layer and a cured resin layer so that the total thickness thereof corresponds to the height of the chip, and the multilayer insulating layer is selectively cut to mount the chip. Forming a cavity having a space sized for seating;
(d) Aligning and stacking a multilayer insulating layer on the coreless carrier surface so that the mounting chip is inserted into the cut cavity and seated thereon, and then copper foils are sequentially laminated on the coreless carrier, followed by hot pressing lamination, thereby symmetrical with respect to both surfaces of the coreless carrier. Stacking phosphorus structures; And
(e) As a result of step (d), the structure is cut perpendicularly to both surfaces, and the cut surface is cut by setting the position to cut the film and the copper foil of the coreless carrier, whereby air between the compressed film and the copper foil is cut. Releasing the vacuum state by inflow, peeling off the film to separate the structure on the copper foil from the bonding sheet, thereby acquiring a structure in which chips are built up and down one by one.
Chip embedded printed circuit board manufacturing method comprising a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100097694A KR101151347B1 (en) | 2010-10-07 | 2010-10-07 | Method of manufacturing a chip-embedded printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100097694A KR101151347B1 (en) | 2010-10-07 | 2010-10-07 | Method of manufacturing a chip-embedded printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120036037A KR20120036037A (en) | 2012-04-17 |
KR101151347B1 true KR101151347B1 (en) | 2012-06-08 |
Family
ID=46137781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100097694A KR101151347B1 (en) | 2010-10-07 | 2010-10-07 | Method of manufacturing a chip-embedded printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101151347B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017043675A1 (en) * | 2015-09-10 | 2017-03-16 | 대덕전자 주식회사 | Circuit board and manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105142362A (en) * | 2015-08-26 | 2015-12-09 | 昆山苏杭电路板有限公司 | Method for processing four-layer embedded element printed board |
-
2010
- 2010-10-07 KR KR1020100097694A patent/KR101151347B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017043675A1 (en) * | 2015-09-10 | 2017-03-16 | 대덕전자 주식회사 | Circuit board and manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20120036037A (en) | 2012-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4874305B2 (en) | Circuit board with built-in electric / electronic components and manufacturing method thereof | |
KR101077340B1 (en) | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same | |
JP5461323B2 (en) | Manufacturing method of semiconductor package substrate | |
JP2012191204A (en) | Manufacturing method of printed wiring board | |
JP2010130003A (en) | Multi-layer printed circuit board, and manufacturing method thereof | |
TW201334647A (en) | Multi-layer wiring substrate and method for manufacturing the same | |
KR101874992B1 (en) | A printed circuit board comprising embeded electronic component within and a method for manufacturing the same | |
JP5955102B2 (en) | Wiring board and manufacturing method thereof | |
TW201448682A (en) | Wiring substrate and method of manufacture thereof | |
JP2010157664A (en) | Circuit substrate with electric and electronic component incorporated therein, and method of manufacturing the same | |
KR20130051424A (en) | Method of manufacturing multilayer wiring substrate | |
JP5302920B2 (en) | Manufacturing method of multilayer wiring board | |
KR101044105B1 (en) | A method of manufacturing printed circuit board | |
WO2014125567A1 (en) | Substrate with built-in component, and manufacturing method for same | |
JP2013135080A (en) | Manufacturing method of multilayer wiring board | |
KR101151347B1 (en) | Method of manufacturing a chip-embedded printed circuit board | |
KR101151349B1 (en) | Method of manufacturing a chip-embedded multi-level printed circuit board | |
KR101167422B1 (en) | Carrier member and method of manufacturing PCB using the same | |
KR20090123032A (en) | Method of manufacturing printed circuit board embedded with semiconductor chip | |
KR101109277B1 (en) | Fabricating Method of Printed Circuit Board | |
KR101119380B1 (en) | A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same | |
JP2011097010A (en) | Method of manufacturing printed circuit board equipped with bump | |
US20240188216A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
KR100888562B1 (en) | Method of fabricating an active device embedded printer circuit board | |
KR101085436B1 (en) | Manufacturing method of cavity pcb using release film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160502 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170502 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180427 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |