KR20130024481A - Lapping device for semiconductor substrate and lapping method using it - Google Patents

Lapping device for semiconductor substrate and lapping method using it Download PDF

Info

Publication number
KR20130024481A
KR20130024481A KR1020110087953A KR20110087953A KR20130024481A KR 20130024481 A KR20130024481 A KR 20130024481A KR 1020110087953 A KR1020110087953 A KR 1020110087953A KR 20110087953 A KR20110087953 A KR 20110087953A KR 20130024481 A KR20130024481 A KR 20130024481A
Authority
KR
South Korea
Prior art keywords
substrate
lapping
support
semiconductor substrate
wrapping
Prior art date
Application number
KR1020110087953A
Other languages
Korean (ko)
Other versions
KR101261238B1 (en
Inventor
어성우
김경준
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110087953A priority Critical patent/KR101261238B1/en
Publication of KR20130024481A publication Critical patent/KR20130024481A/en
Application granted granted Critical
Publication of KR101261238B1 publication Critical patent/KR101261238B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

PURPOSE: A lapping device for a semiconductor substrate and a lapping method using the same are provided to improve process speed by using a double side lapping method. CONSTITUTION: A lapping device for a semiconductor substrate includes an upper plate(100) for lapping an upper surface of a substrate; and a lower plate(200) for lapping a lower surface of the substrate. A carrier(300) is positioned between the upper plate and the lower plate. The carrier includes a mounting hole. A supporting part(400) is adhered to the upper and the lower surface.

Description

반도체 기판의 래핑 장치 및 이를 이용한 반도체 기판의 래핑 방법{LAPPING DEVICE FOR SEMICONDUCTOR SUBSTRATE AND LAPPING METHOD USING IT}Lapping apparatus for semiconductor substrate and lapping method for semiconductor substrate using same {LAPPING DEVICE FOR SEMICONDUCTOR SUBSTRATE AND LAPPING METHOD USING IT}

본 발명은 반도체 기판의 래핑 장치 및 이를 이용한 반도체 기판의 래핑 방법에 관한 것으로서, 더욱 상세하게는 상·하 면의 가공 특성이 다르거나 휨을 갖는 반도체 기판의 래핑 장치 및 이를 이용한 반도체 기판의 래핑 방법에 관한 것이다.
The present invention relates to a lapping apparatus for a semiconductor substrate and a lapping method for a semiconductor substrate using the same, and more particularly, to a lapping apparatus for a semiconductor substrate having different processing characteristics or bending in upper and lower surfaces and a lapping method for a semiconductor substrate using the same It is about.

반도체 소자를 제조하기 위한 웨이퍼를 제조하는 공정은 일반적으로, 실리콘 잉곳(ingot)을 슬라이싱(slicing)하는 절단 공정, 슬라이싱된 웨이퍼의 에지를 라운딩 처리하는 에지 연삭 공정, 절단 공정으로 인한 웨이퍼의 거친 표면을 평탄화 하는 래핑(lapping) 공정, 에지 연삭 공정 또는 래핑 공정중에 웨이퍼 표면에 부착된 파티클을 비롯한 각종 오염 물질을 제거하는 세정 공정, 전술한 공정들을 거치면서 웨이퍼에 발생된 변질층을 습식 식각하여 제거하는 식각 공정, 기계적인 가공에 의해 웨이퍼 내부에 형성된 잔류 응력을 제거함과 아울러 일정 깊이 이상의 무결함층을 형성하는 열처리 공정, 후공정(에지 연마 공정)에 적합한 형상 및 고정도의 표면을 확보하기 위한 표면 연삭 공정 및 웨이퍼 에지에 대한 최종 공정으로서의 에지 연마공정을 포함하여 구성된다.The process for manufacturing a wafer for manufacturing a semiconductor device generally includes a cutting process for slicing silicon ingots, an edge grinding process for rounding the edges of the sliced wafer, and a rough surface of the wafer due to the cutting process. During the lapping process, the edge grinding process, or the lapping process, the cleaning process removes various contaminants, including particles attached to the wafer surface, and the wet layer is removed by wet etching through the aforementioned processes. Surface to secure the surface of the shape and high precision suitable for the post-process (edge polishing process) to remove the residual stress formed inside the wafer by the etching process, mechanical processing, and to form a defect-free layer of a predetermined depth or more. Grinding process and edge polishing as final process for wafer edge It is configured.

이 중, 래핑 공정은 슬라이싱 공정이 완료된 웨이퍼에 존재하는 Saw Mark, Wire 자국으로 야기되는 결함층을 제거하는 공정으로 단면 래핑과 양면 래핑(Double Side Lapping)이 있다.Among these, the lapping process removes a defect layer caused by saw marks and wire marks existing on the wafer where the slicing process is completed, and includes a single side lapping and a double side lapping.

단면 래핑은 일반적으로 하부정반의 회전운동에 의해 피가공물을 가공하는데 반하여, 양면 래핑은 상정반, 하정반의 회전운동을 동시에 이용하여 양면 모두를 가공하는 것으로 가공 속도에 있어서 단면 래핑 보다 월등한 방법이다.In general, single-side lapping processes workpieces by the rotational motion of the lower surface plate, whereas double-sided lapping processes both sides using the rotational motion of the upper surface plate and the lower surface plate. .

이와 같은 양면 래핑에 사용되는 종래 래핑장치(10)는 첨부된 1에 도시된 바와 같이 구상흑연주철 등의 재질로 이루어지는 상정반(15), 상정반(15)에 대향하여 설치되는 하정반(11) 및 상정반(15)과 하정반(11) 사이에 위치하고 래핑의 대상이 되는 웨이퍼(1)가 장착홀(16)에 장착되는 캐리어(13)를 포함하여 구성된다.Conventional lapping apparatus 10 used for such a double-sided lapping, as shown in the attached 1, an upper plate 15 made of a material such as spherical graphite cast iron, and a lower plate 11 installed to face the upper plate 11. ) And a carrier 13 placed between the upper plate 15 and the lower plate 11 to be wrapped, and mounted on the mounting hole 16.

이의 동작 및 구조 관계를 간략히 살펴보면, 우선, 하정반(11)의 외주에는 인터널 기어(internal gear)(12)가 구비되며, 장치의 중앙 부위에는 선기어(sun gear)(14)가 설치되며, 하나 이상의 웨이퍼가 장착된 캐리어(13)는 인터널 기어(12) 및 선기어(14)와 치합되어 회전운동을 하게 된다.Looking briefly at the operation and structural relationship thereof, first of all, an internal gear 12 is provided on the outer periphery of the lower plate 11, and a sun gear 14 is installed at the central portion of the device. The carrier 13 on which one or more wafers are mounted is engaged with the internal gear 12 and the sun gear 14 to rotate.

상기와 같은 구조에서 래핑의 대상이 되는 대상 웨이퍼는 상정반 및 하정반과의 회전 운동에 의한 마찰력과 연마 입자와 분산제 등의 첨가물을 혼합한 연마액인 슬러리(slurry)의 반응 등에 래핑이 수행된다. 한편 슬러리에 의한 반응과 배출의 효율을 높이기 위하여 상기 캐리어(13)에는 하나 이상의 슬러리홀(17)이 형성된다.In the structure as described above, the target wafer to be wrapped is subjected to lapping, for example, a reaction of a slurry, which is a polishing liquid mixed with additives such as abrasive particles and a dispersant and frictional force due to rotational motion between the upper and lower plates. Meanwhile, at least one slurry hole 17 is formed in the carrier 13 to increase the efficiency of reaction and discharge by the slurry.

그러나, 이와 같은 양면 래핑법을 사용하기 위해서는 웨이퍼 양면의 가공 특성이 동일하여야만 양면의 가공량을 제어할 수 있다는 문제점이 있다. However, in order to use such a double-sided lapping method, there is a problem that the processing amount of both sides can be controlled only when the processing characteristics of both sides of the wafer are the same.

특히, 최근, 다이오드(LED)나 레이저 다이오드(LD: Laser Diode) 등의 첨단 소자의 재료로서 활발한 연구가 진행되고 있는 질화 알루미늄(AlN), 질화 갈륨(GaN), 질화 인듐(InN)과 같은 화합물 반도체는 실용적인 동종의 기판이 없기 때문에 이종기판(Sapphire, SiC, Si, GaAs 등)에 수소기상증착법(HVPE: Hydride Vapor Phase Epitaxy) 등의 방법으로 성장되어 제조되는데, 수소기상증착법에 의해 성장되는 화합물 반도체 기판은 성장 중 및 성장 후 냉각 과정에서 이종(異種) 기판과의 열팽창 계수 차 및 격자 상수차에 의해 화합물 반도체 기판 내부에 잔류응력이 발생하게 되고, 이 힘으로 인하여 화합물 반도체 기판은 휨(Bending)을 가지게 된다. In particular, compounds such as aluminum nitride (AlN), gallium nitride (GaN), and indium nitride (InN), which are being actively researched as materials for advanced devices such as diodes (LEDs) and laser diodes (LDs). Since semiconductors do not have practical homogeneous substrates, they are grown and manufactured on heterogeneous substrates (Sapphire, SiC, Si, GaAs, etc.) by hydrogen vapor deposition (HVPE: Hydride Vapor Phase Epitaxy), which are compounds grown by hydrogen vapor deposition. In the semiconductor substrate, the residual stress is generated inside the compound semiconductor substrate due to the coefficient of thermal expansion and the lattice constant difference between the heterogeneous substrate during the growth and after the growth, and the compound semiconductor substrate is bent due to this force. Have).

이와 같이, 휨을 갖는 반도체 기판 또는 상·하 면의 가공 특성이 다른 반도체 기판을 종래의 양면 래핑 장치를 사용하여 래핑하는 경우, 상·하 정반의 일정 압력이 휨을 갖는 반도체 기판에 고르게 분포되지 않거나 가공 특성의 차이에 의해 반도체 기판이 쉽게 깨질 수 있으며, 또한 휨에 의해 상·하 정반에 접촉하는 반도체 기판 양면의 접촉면적이 달라 상·하 면의 가공률이 달라지는 문제가 있다.
As described above, when a semiconductor substrate having warpage or a semiconductor substrate having different processing characteristics of upper and lower surfaces is wrapped using a conventional double-sided lapping apparatus, the constant pressure of the upper and lower platen is not evenly distributed or processed on the semiconductor substrate having warpage. Due to the difference in characteristics, the semiconductor substrate may be easily broken, and the contact area of both surfaces of the semiconductor substrate contacting the upper and lower surface plates due to warpage may be different, and thus the processing rate of the upper and lower surfaces may be different.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 상·하 면의 가공 특성이 상이하거나 휨을 갖는 반도체 기판을 양면 래핑법에 의해 가공할 수 있는 반도체 기판의 래핑 장치 및 래핑 방법을 제공하는 것이다.
The present invention has been made to solve the problems of the prior art as described above, an object of the present invention is to provide a semiconductor substrate that can be processed by the double-sided lapping method of a semiconductor substrate having a different processing characteristics of the upper and lower surfaces or warp It is to provide a wrapping apparatus and a wrapping method of the.

이를 위해, 본 발명은 반도체 기판의 래핑(lapping) 장치에 있어서, 기판의 상면을 래핑하기 위한 상정반; 상기 상정반에 대향하게 위치하여 상기 기판의 하면을 래핑하기 위한 하정반; 상기 상정반 및 상기 하정반 사이에 위치하고, 장착 홀을 갖는 캐리어; 및 상기 장착 홀에 장착되며, 상면 및 하면에 상기 기판이 접착되는 지지부를 포함하는 것을 특징으로 하는 반도체 기판의 래핑 장치를 제공한다.To this end, the present invention provides a lapping apparatus for a semiconductor substrate, comprising: an upper plate for wrapping an upper surface of the substrate; A lower plate for wrapping the lower surface of the substrate to face the upper plate; A carrier positioned between the upper and lower plates and having a mounting hole; And a support part mounted to the mounting hole and to which the substrate is adhered to an upper surface and a lower surface thereof.

여기서, 상기 기판은 질화 알루미늄(AlN) 기판, 질화 갈륨(GaN) 기판, 또는 질화 인듐(InN) 기판 중 어느 하나일 수 있다.The substrate may be one of an aluminum nitride (AlN) substrate, a gallium nitride (GaN) substrate, or an indium nitride (InN) substrate.

또한, 상기 캐리어의 두께는 상기 지지부의 두께 보다 크고 {(상기 기판의 두께 x 2) + 상기 지지부의 두께} 보다 작을 수 있다.In addition, the thickness of the carrier may be greater than the thickness of the support and less than {(thickness x 2 of the substrate) + thickness of the support}.

그리고, 상기 캐리어는 상기 장착 홀의 주변에 복수개의 슬러리 홀이 형성될 수 있다.The carrier may have a plurality of slurry holes formed around the mounting hole.

또한, 상기 장착 홀은 복수개일 수 있다.In addition, the mounting hole may be a plurality.

또한, 상기 장착 홀은 상기 상정반 및 상기 하정반을 벗어나지 않는 위치에 형성될 수 있다.In addition, the mounting hole may be formed at a position that does not deviate from the upper platen and the lower platen.

또한, 본 발명은 반도체 기판을 래핑하는 방법에 있어서, 지지부의 양면에 복수의 기판을 접착하는 제 1 접착 단계; 상기 기판의 일면을 래핑하는 제 1 래핑 단계; 일면이 래핑된 상기 기판을 상기 지지부에서 분리한 후, 상기 기판의 타면을 상기 지지부에 접착하는 제 2 접착 단계; 및 상기 기판의 타면을 래핑하는 제 2 래핑 단계를 포함할 수 있다.In addition, the present invention provides a method for wrapping a semiconductor substrate, comprising: a first bonding step of bonding a plurality of substrates on both sides of the support; A first lapping step of wrapping one surface of the substrate; A second bonding step of separating the substrate having one surface wrapped from the support portion and then attaching the other surface of the substrate to the support portion; And a second lapping step of wrapping the other surface of the substrate.

여기서, 상기 기판은 질화 알루미늄(AlN) 기판, 질화 갈륨(GaN) 기판, 또는 질화 인듐(InN) 기판일 수 있다.The substrate may be an aluminum nitride (AlN) substrate, a gallium nitride (GaN) substrate, or an indium nitride (InN) substrate.

그리고, 상기 제 1 접착 단계에서 상기 지지부의 양면에 접착되는 복수의 상기 기판의 접착 면은 동일 가공 특성 또는 동일한 휨 방향을 가질 수 있다.In addition, the adhesive surfaces of the plurality of substrates adhered to both surfaces of the support part in the first bonding step may have the same processing characteristics or the same bending direction.

또한, 상기 지지부와 상기 기판의 접착은 왁스 접착제일 수 있다.
In addition, adhesion of the support to the substrate may be a wax adhesive.

본 발명에 따르면, 양면의 가공 특성이 상이한 기판을 양면 래핑법으로 래핑 가공하여 가공 속도를 향상시킬 수 있다.
According to the present invention, it is possible to improve the processing speed by lapping a substrate having different processing characteristics on both sides by a double-side lapping method.

도 1은 종래의 래핑 장치의 개략적인 구성도.
도 2는 본 발명의 일 실시예에 따른 반도체 기판의 래핑 장치의 개략적인 개념도.
도 3은 본 발명의 다른 일 실시예에 따른 반도체 기판의 래핑 방법의 개략적인 흐름도.1 is a schematic configuration diagram of a conventional wrapping apparatus.
2 is a schematic conceptual view of a lapping apparatus for a semiconductor substrate according to an embodiment of the present invention.
3 is a schematic flowchart of a method of lapping a semiconductor substrate according to another embodiment of the present invention;

이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 반도체 기판의 래핑 장치 및 이를 이용한 래핑 방법에 대해 상세히 설명한다.Hereinafter, a lapping apparatus of a semiconductor substrate and a lapping method using the same will be described in detail with reference to the accompanying drawings.

아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 2는 본 발명의 일 실시예에 따른 반도체 기판의 래핑 장치의 개략적인 개념도이다.2 is a schematic conceptual view of a lapping apparatus of a semiconductor substrate according to an embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 반도체 기판의 래핑 장치는 상정반(100), 하정반(200), 캐리어(300), 및 지지부(400)를 포함하여 구성될 수 있다.Referring to FIG. 2, the lapping apparatus of the semiconductor substrate according to the present invention may include an upper plate 100, a lower plate 200, a carrier 300, and a supporter 400.

상정반(100) 및 하정반(200)은 구상흑연주철 등의 재질로 이루어질 수 있고 서로 대향되게 배치되며, 회전 운동에 의한 마찰력을 이용하여 상정반(100) 및 하정반(200) 사이에 배치된 기판(600)을 래핑 한다.The upper surface plate 100 and the lower surface plate 200 may be made of a material such as spherical graphite cast iron and are disposed to face each other, and are disposed between the upper surface plate 100 and the lower surface plate 200 by using a frictional force by a rotational motion. The wrapped substrate 600.

여기서, 기판(600)은 질화 알루미늄(AlN) 기판, 질화 갈륨(GaN) 기판, 또는 질화 인듐(InN) 기판 등과 같은 질화물 반도체 기판일 수 있다.The substrate 600 may be a nitride semiconductor substrate such as an aluminum nitride (AlN) substrate, a gallium nitride (GaN) substrate, or an indium nitride (InN) substrate.

캐리어(300)는 테프론 또는 합성수지로 이루어질 수 있고, 상정반(100) 및 하정반(200) 사이에 위치하며, 기판이 접착된 지지부(400)가 장착되는 장착 홀을 갖는다.The carrier 300 may be made of Teflon or synthetic resin, and may be located between the upper plate 100 and the lower plate 200, and may have a mounting hole in which the support 400 to which the substrate is attached is mounted.

캐리어(300)의 두께는 기판(600)의 적절한 래핑을 수행하기 위해 지지부(400)의 두께보다 크고 {(기판(600)의 두께 x 2) + 지지부(400)의 두께} 보다 작은 것이 바람직할 것이다.It is desirable that the thickness of the carrier 300 be greater than the thickness of the support 400 and less than {(thickness x 2 of the substrate 600 x + thickness of the support 400) to effect proper lapping of the substrate 600. will be.

또한, 캐리어(300)는 장착 홀의 주변에 래핑 시 주입되는 연마 입자와 분산제 등의 첨가물을 혼합한 슬러리(slurry)의 반응과 배출의 효율을 높이기 위한 복수개의 슬러리 홀이 형성될 수 있다.In addition, the carrier 300 may be formed with a plurality of slurry holes for improving the efficiency of the reaction and discharge of the slurry (slurry) mixed with additives such as abrasive particles and dispersant injected during the wrapping around the mounting hole.

장착홀의 직경은 지지부(400)의 직경보다 약간 크게 형성될 수 있으며, 정반의 래핑 영역을 벗어난 영역으로 장착 홀(이에 장착된 지지부에 부착된 기판)의 회전 궤도가 형성되지 않도록 상정반(100) 및 하정반(200)을 벗어나지 않는 위치에 형성되는 것이 바람직할 것이다.The diameter of the mounting hole may be formed slightly larger than the diameter of the support portion 400, the upper plate 100 so as not to form the rotational track of the mounting hole (substrate attached to the support portion mounted thereon) to the area beyond the lapping area of the surface plate And it will be desirable to be formed in a position not to leave the lower plate 200.

캐리어(300)에 형성되는 장착 홀은 복수개일 수 있으며, 이 경우 복수개의 장착홀 중 최외각 장착 홀이 상정반(100) 및 하정반(200)을 벗어나지 않는 위치에 형성되는 것이 바람직할 것이다.The mounting holes formed in the carrier 300 may be plural, and in this case, it may be preferable that the outermost mounting holes of the plurality of mounting holes are formed at positions not leaving the upper and lower plates 100 and 200.

지지부(400)는 장착 홀에 장착되며, 그 상면 및 하면에 기판(600)이 접착된다.
The support part 400 is mounted in the mounting hole, and the substrate 600 is attached to the upper and lower surfaces thereof.

이하, 상술한 구성을 갖는 래핑 장치의 동작을 설명한다.Hereinafter, the operation of the wrapping apparatus having the above-described configuration will be described.

래핑 장치를 동작시키면, 상정반(100) 및 하정반(200)이 회전을 시작한다. 또한, 하정반(200)의 외주에 구비된 인터널 기어(internal gear)(미도시)및 래핑 장치의 중앙 부위의 선기어(sun gear)(미도시)가 회전하게 되고, 이에 의해 인터널 기어 및 선기어와 치합된 캐리어(300)가 회전운동을 하게 된다. 이때, 캐리어(300)의 회전 안정성을 보장하기 위해 인터널 기어 및 선기어의 회전력 또는 회전 각속도가 일치하는 것이 바람직할 것이다.When the lapping apparatus is operated, the upper plate 100 and the lower plate 200 start to rotate. In addition, the internal gear (not shown) provided on the outer circumference of the lower plate 200 and the sun gear (not shown) of the central portion of the lapping apparatus are rotated, whereby the internal gear and The carrier 300 engaged with the sun gear is in a rotational motion. At this time, in order to ensure the rotational stability of the carrier 300, it may be preferable that the rotational force or rotational angular velocity of the internal gear and the sun gear match.

캐리어(300)가 회전을 하게 되면 캐리어(300)의 장착 홀에 장착되고, 상·하면에 기판(600)이 접착되어 있는 지지부(400)도 회전되게 되며, 지지부(400) 및 상·하 정반(100, 200)의 회전 운동에 의한 마찰력 등에 의해 지지부(400)의 상·하면에 접착되어 있는 기판(600)이 래핑된다.
When the carrier 300 rotates, the support part 400, which is attached to the mounting hole of the carrier 300, to which the substrate 600 is adhered to the upper and lower surfaces, also rotates, and the support part 400 and the upper and lower platen. The substrate 600 bonded to the upper and lower surfaces of the support part 400 is wrapped by the frictional force due to the rotational motion of the 100 and 200.

도 3은 본 발명의 다른 일 실시예에 따른 반도체 기판의 래핑 방법의 개략적인 흐름도이다.3 is a schematic flowchart of a method of lapping a semiconductor substrate according to another exemplary embodiment of the present inventive concept.

도 3을 참조하면, 본 발명의 다른 일 실시예에 따른, 반도체 기판의 래핑 방법은 제 1 접착 단계, 제 1 래핑 단계, 제 2 접착 단계, 및 제 2 래핑 단계를 포함하여 이루어질 수 있다.Referring to FIG. 3, a method of lapping a semiconductor substrate according to another embodiment of the present invention may include a first bonding step, a first wrapping step, a second bonding step, and a second wrapping step.

반도체 기판을 래핑하기 위해 우선, 지지부의 상·하 양면에 기판을 접착한다(제 1 접착 단계). In order to wrap the semiconductor substrate, first, the substrate is adhered to both upper and lower surfaces of the support (first bonding step).

지지부와 기판과의 접착은 온도 의존성 접착제인 고체 왁스 또는 액체 왁스 접착제를 사용할 수 있을 것이다. The adhesion of the support to the substrate may use a solid wax or liquid wax adhesive that is a temperature dependent adhesive.

이때, 지지부에 접착되는 복수의 기판은 지지부와의 접착 면이 동일 가공 특성 또는 동일한 휨 방향을 갖도록 하여 지지부에 접착할 것이다. 즉, 질화 갈륨의 상·하 면(N-face, Ga-face)과 같이 양면의 가공 특성이 상이한 기판 또는 기판이 휨을 가져 기판 양면과 상·하 정반의 접촉면적이 상이한 기판을 지지부에 접착하는 경우, 지지부에 접착되는 복수 기판의 접착면이 모두 동일한 가공 특성을 갖거나 동일한 휨 방향을 갖도록 하여 지지부에 접착 할 것이다.At this time, the plurality of substrates adhered to the support will adhere to the support such that the adhesive surface with the support has the same processing characteristics or the same bending direction. That is, substrates having different processing characteristics on both sides, such as gallium nitride (N-face, Ga-face), or substrates have warpage, thereby adhering substrates having different contact areas between both sides of the substrate and the upper and lower plates to the support portion. In this case, the adhesive surfaces of the plurality of substrates bonded to the support will all adhere to the support such that they have the same processing characteristics or have the same bending direction.

이후 래핑 장치를 동작시켜 기판의 일면을 래핑한다(제 1 래핑 단계).Then, the lapping apparatus is operated to wrap one surface of the substrate (first lapping step).

이와 같이, 동일한 가공 특성 또는 동일한 휨 방향을 갖는 일면을 지지부에 접착한 후 래핑함으로써, 바꿔 말해 복수 기판에 대해 동일 가공 특성 면 또는 동일한 휨 방향에 의한 동일 면을 래핑함으로써, 종래의 양면 래핑법에서의 상·하 정반이 서로 다른 가공 특성 또는 휨에 의한 서로 다른 접촉면적을 갖는 기판을 래핑함으로써 발생하는 기판의 파손 및 가공률 제어의 어려움을 해결할 수 있다.In this manner, by bonding one surface having the same processing characteristics or the same bending direction to the supporting portion and then lapping, in other words, by wrapping the same processing characteristic surface or the same surface by the same bending direction on a plurality of substrates, the conventional double-sided lapping method It is possible to solve the difficulty in controlling the breakage and the processing rate of the substrate caused by wrapping the substrate having different contact areas due to different processing characteristics or bending of the upper and lower surface plates.

기판 일면의 래핑이 끝나면 지지부에서 기판을 분리한 후 래핑된 기판의 타면을 지지부에 접착한다(제 2 접착 단계). After lapping one side of the substrate, the substrate is separated from the support and then the other surface of the wrapped substrate is adhered to the support (second bonding step).

지지부와 기판의 접착이 고체 또는 액체 왁스에 의하는 경우 온도를 승온하여 고체 또는 액체 왁스 접착제를 용융시킨 후 기판과 지지부를 분리할 수 있을 것이다. 이후 기판의 타면을 래핑하기 위해 분리된 기판의 타면을 상술한 접착제를 이용하여 다시 지지부에 접착한다.If the adhesion of the support to the substrate is by solid or liquid wax, the substrate may be separated after the temperature is raised to melt the solid or liquid wax adhesive. Then, the other side of the separated substrate is bonded to the support part again using the adhesive described above to wrap the other side of the substrate.

이후, 기판의 타면을 래핑함으로써(제 2 래핑 단계) 상·하면이 서로 다른 가공 특성 또는 휨을 갖는 반도체 기판의 양면을 기판의 파손 등과 같은 불량 없이 래핑할 수 있을 것이다.Thereafter, by wrapping the other surface of the substrate (second lapping step), both surfaces of the semiconductor substrate having upper and lower surfaces having different processing characteristics or warpage may be wrapped without defects such as breakage of the substrate.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.

그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
Therefore, the scope of the present invention should not be limited by the described embodiments, but should be determined by the scope of the appended claims as well as the appended claims.

1 : 웨이퍼 10 : 래핑장치
11 : 하정반 12 : 인터널 기어
13 : 캐리어 14 : 선기어
15 : 상정반 16 : 장착홀
17 : 슬러리홀
100 : 상정반 200 : 하정반
300 : 캐리어 400 : 지지부
600 : 기판1: wafer 10: lapping apparatus
11: lower plate 12: internal gear
13 carrier 14 sun gear
15: upper plate 16: mounting hole
17: slurry hole
100: upper plate 200: lower plate
300 carrier 400 support part
600: substrate

Claims (10)

반도체 기판의 래핑(lapping) 장치에 있어서,
기판의 상면을 래핑하기 위한 상정반;
상기 상정반에 대향하게 위치하여 상기 기판의 하면을 래핑하기 위한 하정반;
상기 상정반 및 상기 하정반 사이에 위치하고, 장착 홀을 갖는 캐리어; 및
상기 장착 홀에 장착되며, 상면 및 하면에 상기 기판이 접착되는 지지부를 포함하는 것을 특징으로 하는 반도체 기판의 래핑 장치.
In a lapping apparatus of a semiconductor substrate,
An upper plate for wrapping an upper surface of the substrate;
A lower plate for wrapping the lower surface of the substrate to face the upper plate;
A carrier positioned between the upper and lower plates and having a mounting hole; And
And a support part attached to the mounting hole and to which the substrate is adhered to upper and lower surfaces thereof.
제1항에 있어서,
상기 기판은 질화 알루미늄(AlN) 기판, 질화 갈륨(GaN) 기판, 또는 질화 인듐(InN) 기판 중 어느 하나인 것을 특징으로 하는 반도체 기판의 래핑 장치.
The method of claim 1,
And the substrate is one of an aluminum nitride (AlN) substrate, a gallium nitride (GaN) substrate, or an indium nitride (InN) substrate.
제1항에 있어서,
상기 캐리어의 두께는 상기 지지부의 두께 보다 크고 {(상기 기판의 두께 x 2) + 상기 지지부의 두께} 보다 작은 것을 특징으로 하는 반도체 기판의 래핑 장치.
The method of claim 1,
And a thickness of the carrier is greater than a thickness of the support and less than {(thickness of the substrate x 2) + thickness of the support}.
제1항에 있어서,
상기 캐리어는 상기 장착 홀의 주변에 복수개의 슬러리 홀이 형성되는 것을 특징으로 하는 반도체 기판의 래핑 장치.
The method of claim 1,
The carrier is a lapping apparatus of a semiconductor substrate, characterized in that a plurality of slurry holes are formed around the mounting hole.
제1항에 있어서,
상기 장착 홀은 복수개인 것을 특징으로 하는 반도체 기판의 래핑 장치.
The method of claim 1,
And a plurality of mounting holes.
제1항에 있어서,
상기 장착 홀은 상기 상정반 및 상기 하정반을 벗어나지 않는 위치에 형성되는 것을 특징으로 하는 반도체 기판의 래핑 장치.
The method of claim 1,
And the mounting hole is formed at a position that does not deviate from the upper and lower plates.
반도체 기판을 래핑하는 방법에 있어서,
지지부의 양면에 복수의 기판을 접착하는 제 1 접착 단계;
상기 기판의 일면을 래핑하는 제 1 래핑 단계;
일면이 래핑된 상기 기판을 상기 지지부에서 분리한 후, 상기 기판의 타면을 상기 지지부에 접착하는 제 2 접착 단계; 및
상기 기판의 타면을 래핑하는 제 2 래핑 단계를 포함하는 것을 특징으로 하는 반도체 기판의 래핑 방법.
In a method of wrapping a semiconductor substrate,
A first bonding step of bonding the plurality of substrates to both sides of the support;
A first lapping step of wrapping one surface of the substrate;
A second bonding step of separating the substrate having one surface wrapped from the support portion and then attaching the other surface of the substrate to the support portion; And
And lapping a second surface of the substrate.
제7항에 있어서,
상기 기판은 질화 알루미늄(AlN) 기판, 질화 갈륨(GaN) 기판, 또는 질화 인듐(InN) 기판인 것을 특징으로 하는 반도체 기판의 래핑 방법.
The method of claim 7, wherein
And the substrate is an aluminum nitride (AlN) substrate, a gallium nitride (GaN) substrate, or an indium nitride (InN) substrate.
제7항에 있어서,
상기 제 1 접착 단계에서 상기 지지부의 양면에 접착되는 복수의 상기 기판의 접착 면은 동일 가공 특성 또는 동일한 휨 방향을 갖는 것을 특징으로 하는 반도체 기판의 래핑 방법.
The method of claim 7, wherein
And a bonding surface of the plurality of substrates bonded to both surfaces of the support unit in the first bonding step has the same processing characteristics or the same bending direction.
제7항에 있어서,
상기 지지부와 상기 기판의 접착은 왁스 접착제에 의하는 것을 특징으로 하는 반도체 기판의 래핑 방법.

The method of claim 7, wherein
The adhesion of the support and the substrate is a method of lapping a semiconductor substrate, characterized in that by the wax adhesive.

KR1020110087953A 2011-08-31 2011-08-31 Lapping device for semiconductor substrate and lapping method using it KR101261238B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110087953A KR101261238B1 (en) 2011-08-31 2011-08-31 Lapping device for semiconductor substrate and lapping method using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110087953A KR101261238B1 (en) 2011-08-31 2011-08-31 Lapping device for semiconductor substrate and lapping method using it

Publications (2)

Publication Number Publication Date
KR20130024481A true KR20130024481A (en) 2013-03-08
KR101261238B1 KR101261238B1 (en) 2013-05-07

Family

ID=48176549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110087953A KR101261238B1 (en) 2011-08-31 2011-08-31 Lapping device for semiconductor substrate and lapping method using it

Country Status (1)

Country Link
KR (1) KR101261238B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1128661A (en) 1997-07-09 1999-02-02 Nippon Electric Glass Co Ltd Polishing method and polishing device
JPH11309665A (en) * 1998-04-30 1999-11-09 Toshiba Corp Manufacture of oxide single crystal substrate

Also Published As

Publication number Publication date
KR101261238B1 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
KR100550491B1 (en) Nitride semiconductor substrate and processing method of nitride semiconductor substrate
JP5125098B2 (en) Manufacturing method of nitride semiconductor free-standing substrate
JP2012134515A5 (en)
CN106068546B (en) The manufacturing method and semiconductor epitaxial wafer of semiconductor epitaxial wafer
TW201027598A (en) Compound semiconductor manufacturing device, compound semiconductor manufacturing method, and jig for manufacturing compound semiconductor
KR20080006446A (en) Method of producing group 3 nitride substrate wafers and group 3 nitride substrate wafers
JP2008028259A (en) Method for manufacturing monocrystal garium-nitride substrate
TWI722923B (en) Manufacturing method of indium phosphide substrate, semiconductor epitaxial wafer, and indium phosphide substrate
CN109585615B (en) Method for stripping gallium nitride epitaxial layer from substrate
CN109312491B (en) Nitride semiconductor template, method for manufacturing nitride semiconductor template, and method for manufacturing nitride semiconductor free-standing substrate
KR101261238B1 (en) Lapping device for semiconductor substrate and lapping method using it
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
JP6327519B2 (en) Method for processing silicon carbide single crystal substrate and silicon carbide single crystal substrate with jig
JP2011173749A (en) Method for producing nitride semiconductor single crystal
JP2005064336A (en) Method for manufacturing group iii nitride compound semiconductor substrate
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
US20160076168A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP6547506B2 (en) Method of manufacturing nitride semiconductor crystal
Koyama et al. Effects of N-face finishing on geometry of double-side polished GaN substrate
US8227282B2 (en) Method of manufacturing vertical light emitting diode
WO2016040533A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP2010006700A (en) Thin sapphire substrate
KR20110042438A (en) Polishing method of sapphire wafer
KR100727820B1 (en) Method for processing surface of gan single srystalsubstrate
JP3581145B6 (en) Nitride semiconductor substrate processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 7