KR20130007923A - Resistive random access memory and method of manufacturing the same - Google Patents
Resistive random access memory and method of manufacturing the same Download PDFInfo
- Publication number
- KR20130007923A KR20130007923A KR1020110068592A KR20110068592A KR20130007923A KR 20130007923 A KR20130007923 A KR 20130007923A KR 1020110068592 A KR1020110068592 A KR 1020110068592A KR 20110068592 A KR20110068592 A KR 20110068592A KR 20130007923 A KR20130007923 A KR 20130007923A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resistance change
- memory device
- ion supply
- heat
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000009413 insulation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000008859 change Effects 0.000 claims description 111
- -1 chalcogenide compound Chemical class 0.000 claims description 21
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 26
- 239000012790 adhesive layer Substances 0.000 claims 2
- 230000004888 barrier function Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 46
- 150000001450 anions Chemical class 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 230000005676 thermoelectric effect Effects 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 238000005265 energy consumption Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000006722 reduction reaction Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 230000005679 Peltier effect Effects 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052699 polonium Inorganic materials 0.000 description 1
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 저항 변화 메모리 소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 열공급 및 열차단 기능을 동시에 수행할 수 있는 단열히터층(thermal insulating heater layer)으로 칼코게나이드 화합물층을 도입함에 의해 발생하는 열전효과(Peltier effect) 및 열차단효과(thermal barrier effect)를 이용함으로써 향상된 동작 속도를 가지는 저항 변화 메모리 소자 및 이의 제조방법에 관한 것이다.The present invention relates to a resistance change memory device and a method for manufacturing the same, and more particularly, by introducing a chalcogenide compound layer into a thermal insulating heater layer capable of simultaneously performing a heat supply and a heat shield function. The present invention relates to a resistance change memory device having an improved operating speed by using a Peltier effect and a thermal barrier effect, and a method of manufacturing the same.
현재 비휘발성 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 이용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 한편, 최근 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 차세대 비휘발성 메모리 소자들이 연구되고 있다. 상기 차세대 비휘발성 메모리 소자들의 예로는 상변화형 메모리 소자(Phase change RAM; PRAM), 자기 메모리 소자(Magnetic RAM; MRAM) 및 저항 변화 메모리 소자(Resistive RAM; ReRAM)를 들 수 있다.In the case of flash memory that is currently commercialized as a nonvolatile memory, a change in a threshold voltage according to storing or removing a charge in a charge storage layer is used. The charge storage layer may be a floating gate that is a polysilicon layer or a charge trap layer that is a silicon nitride layer. Meanwhile, new next-generation nonvolatile memory devices having low power consumption and high integration compared to the flash memory devices have been studied. Examples of the next generation nonvolatile memory devices may include a phase change RAM (PRAM), a magnetic RAM (MRAM), and a resistive RAM (ReRAM).
상기 차세대 비휘발성 메모리 소자들 중 PRAM이 가장 먼저 상용화되었으나, 상기 PRAM은 집적도를 향상시키기 어려운 문제점에 직면하고 있다. 또한, MRAM은 복잡한 제조공정 및 다층 구조, 읽기/쓰기 동작의 마진이 작다는 한계가 있다. Among the next generation nonvolatile memory devices, PRAM has been commercialized first, but the PRAM faces a difficulty in improving the degree of integration. In addition, MRAM has a limitation in that the margin of the complicated manufacturing process, multilayer structure, and read / write operation is small.
이에 대한 대안으로 ReRAM이 개발되고 있는 바, ReRAM은 박막에 인가되는 전압에 따라 박막의 저항 상태가 변화하는 현상을 이용하여 메모리의 동작을 구현한다. As an alternative to this, ReRAM is being developed. ReRAM implements a memory operation by using a phenomenon in which a resistance state of a thin film changes according to a voltage applied to the thin film.
도 1은 종래의 ReRAM 소자의 단면을 나타내는 개략도이다.1 is a schematic view showing a cross section of a conventional ReRAM element.
도 1을 참조하면, 종래의 ReRAM 소자는 제1 전극(11), 산화물막(13), 반응성 금속막(15) 및 제2 전극(17)을 포함하며, 제1 전극(11) 및 제2 전극(17)에 인가되는 전압에 따라 산화물막(13)과 반응성 금속막(15)과의 계면에서 일어나는 산화/환원 반응을 이용하여 소자의 저항 상태를 변화시키는 원리로 동작한다. Referring to FIG. 1, a conventional ReRAM device includes a
상기와 같은 ReRAM은 이론적으로 무한대의 기록 및 재생에 따른 열화가 없고, 고온 동작이 가능하며, 비휘발성의 특성을 가지고, 데이터의 안정성 등에서 탁월한 이점을 가진다. 그러나 여전히 ReRAM의 집적도를 향상시킬 수 있는 구체적인 방안에 대해서는 연구되지 않고 있으며, 현재까지 개발되었거나 개발 중인 ReRAM의 느린 데이터 기입 및/또는 소거 속도는 ReRAM을 실용화시키는데 걸림돌이 되고 있다.Such a ReRAM is theoretically free from deterioration due to infinite recording and reproducing, enables high temperature operation, has a non-volatile characteristic, and has excellent advantages in stability of data and the like. However, there are still no studies on specific ways to improve the density of ReRAM, and the slow data writing and / or erasing speed of ReRAM, which has been developed or under development, is an obstacle to making ReRAM practical.
한편, 칼코겐 원소, 즉 주기율표의 16족 원소(단, 산화물 제외)를 함유하는 화합물은 통상 "칼코게나이드" 또는 "칼코게나이드 화합물"로 불린다. 이들 원소는 황(S), 셀레늄(Se), 텔레륨(Te) 및 폴로늄(Po)이다. 통상 칼코게나이드는 상기 원소 이외에 하나 이상의 S, Se 및 Te를 함유한다. 칼코게나이드는 열을 가함에 따라 결정질과 비정질 상태로 빠르게 변화하는 특성이 있다. 결정질 상태에서는 높은 광학적 반사도 및 낮은 전기 저항을 가지는 반면, 비정질 상태에서는 낮은 광학적 반사도 및 높은 전기 저항을 가지므로, 두 상태를 각각 1과 0으로 하여 DVD-RAM이나 PRAM의 기록물질로 이용하고 있다.On the other hand, a compound containing a chalcogen element, i.e., a group 16 element of the periodic table (except oxides), is usually referred to as "chalcogenide" or "chalcogenide compound". These elements are sulfur (S), selenium (Se), telelium (Te) and polonium (Po). Chalcogenides typically contain one or more S, Se and Te in addition to the above elements. Chalcogenide has the property of rapidly changing into a crystalline and amorphous state when heated. In the crystalline state, it has high optical reflectance and low electrical resistance, while in the amorphous state, it has low optical reflectivity and high electrical resistance. Therefore, the two states are set to 1 and 0, respectively, and are used as recording materials for DVD-RAM or PRAM.
이에 본 발명의 목적은 단열히터층을 도입함으로써 상기 단열히터층과 저항 변화층의 계면에서 발생하는 열전효과(thermoelectric effect)를 이용하여 추가적인 열을 발생시키고, 이와 더불어 줄-가열(Joule-heating)에 의해 발생된 열의 손실을 최소화시키는 열차단효과(thermal barrier effect)를 이용함으로써, 구조 및 성능이 개선된 저항 변화 메모리 소자 및 이의 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to generate additional heat by using a thermoelectric effect generated at the interface between the heat insulation heater layer and the resistance change layer by introducing a heat insulation heater layer, and Joule-heating. By using a thermal barrier effect that minimizes the loss of heat generated by the present invention, to provide a resistance change memory device with improved structure and performance and a method of manufacturing the same.
상기의 목적을 달성하기 위한 본 발명은 기판, 기판 상에 형성된 하부 전극, 상기 하부 전극 상에 형성된 이온 공급층, 상기 이온 공급층 상에 형성된 저항 변화층, 상기 저항 변화층 상에 형성되며, 인가되는 바이어스에 상응하여 열에너지를 발생시키고, 상기 발생된 열의 외부로의 유출을 차단하는 단열히터층 및 상기 단열히터층 상에 형성된 상부 전극을 포함하여 구성되는 것을 특징으로 한다.The present invention for achieving the above object is formed on a substrate, a lower electrode formed on the substrate, an ion supply layer formed on the lower electrode, a resistance change layer formed on the ion supply layer, the resistance change layer, applied It characterized in that it comprises a heat insulation layer for generating heat energy in accordance with the bias to be prevented, and the outflow of the generated heat to the outside and an upper electrode formed on the heat insulation heater layer.
또한, 본 발명은 기판 상에 하부 전극을 형성하는 단계, 상기 하부 전극 상에 이온 공급층을 형성하는 단계, 상기 이온 공급층 상에 저항 변화층을 형성하는 단계, 상기 저항 변화층 상에 인가되는 바이어스에 상응하여 열을 발생시키고, 상기 발생된 열의 외부로의 유출을 차단하는 단열히터층을 형성하는 단계 및 상기 단열히터층 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the present invention is a step of forming a lower electrode on the substrate, forming an ion supply layer on the lower electrode, forming a resistance change layer on the ion supply layer, is applied on the resistance change layer Generating heat in response to the bias, and blocking the outflow of the generated heat to the outside, and forming an upper electrode on the heat insulation heater layer.
본 발명에 의한 저항 변화 메모리 소자는 히터층의 역할을 하는 칼코게나이드 화합물층을 도입함으로써 저항 변화층과의 계면에서 나타나는 열전효과(thermoelectric effect)와 더불어 단열층의 역할을 하는 상기 칼코게나이드 화합물층 및 이온 공급층을 이용하여 메모리 소자 내부에서 발생하는 줄-가열(Joule-heating)에 의해 발생된 열의 손실을 최소화하는 열차단효과(thermal barrier effect)를 이용하여 생성되는 추가적인 열에 의해 확산성 이온의 이동속도를 증가시키고, 이를 통해 저항 변화층의 계면에서 일어나는 산화/환원 반응을 촉진하여 빠른 스위칭 속도 및 낮은 에너지 소비량을 가지는 효과가 있다.The resistance change memory device according to the present invention introduces a chalcogenide compound layer serving as a heater layer, and the chalcogenide compound layer and ions serving as a heat insulating layer together with a thermoelectric effect appearing at the interface with the resistance change layer. Movement speed of diffusive ions by additional heat generated using thermal barrier effect which minimizes the loss of heat generated by Joule-heating generated inside the memory device by using the supply layer And increase the oxidation / reduction reaction occurring at the interface of the resistance change layer, thereby increasing the switching speed and lowering the energy consumption.
또한, 본 발명에 의한 저항 변화 메모리 소자의 제조방법은 히터층의 역할을 하는 칼코게나이드 화합물층을 저항 변화층의 상부에 형성하여 저항 변화층과의 계면에서 나타나는 열전효과(thermoelectric effect)와 더불어 단열층의 역할을 하는 상기 칼코게나이드 화합물층 및 이온 공급층을 저항 변화층의 상하부에 형성하여 메모리 소자 내부에서 발생하는 줄-가열(Joule-heating)에 의해 발생된 열의 손실을 최소화하는 열차단효과(thermal barrier effect)를 이용함으로써 생성되는 추가적인 열에 의해 확산성 이온의 이동속도를 증가시키고, 이를 통해 저항 변화층의 계면에서 일어나는 산화/환원 반응을 촉진하여 빠른 스위칭 속도 및 낮은 에너지 소비량을 가지는 메모리 소자를 제조할 수 있는 효과가 있다. In addition, the method of manufacturing a resistance change memory device according to the present invention forms a chalcogenide compound layer serving as a heater layer on an upper portion of the resistance change layer, and together with a thermoelectric effect appearing at an interface with the resistance change layer. The chalcogenide compound layer and the ion supply layer forming the upper and lower portions of the resistance change layer are formed to minimize heat loss generated by Joule-heating generated inside the memory device. The additional heat generated by using the barrier effect increases the speed of diffusion of the diffusing ions, thereby facilitating the oxidation / reduction reaction occurring at the interface of the resistive change layer, thereby manufacturing a memory device having a fast switching speed and low energy consumption. It can work.
도 1은 종래의 ReRAM 소자의 단면을 나타내는 개략도이다.
도 2는 본 발명의 바람직한 실시예에 따른 저항 변화 메모리 소자를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 동작을 설명하기 위한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 도시한 단면도이다.
도 5a는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 TEM 이미지이다.
도 5b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자를 구성하는 각 층들의 성분을 확인하기 위한 EDX 분석 결과 그래프이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 일정 전류값에 도달하기 위해 소요되는 시간을 나타내는 그래프이다.
도 7은 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 펄스 전압에 따른 전류의 변화를 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 의한 저항 변화 메모리 소자를 동작시키는 데 필요한 에너지 소비량을 나타내는 그래프이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 내구성(endurance) 및 리텐션(retention) 특성을 나타내는 그래프이다.1 is a schematic view showing a cross section of a conventional ReRAM element.
2 is a cross-sectional view illustrating a resistance change memory device according to a preferred embodiment of the present invention.
3 is a cross-sectional view illustrating an operation of a resistance change memory device according to an exemplary embodiment of the present invention.
4 is a cross-sectional view illustrating a resistance change memory device according to an exemplary embodiment of the present invention.
5A is a TEM image of a resistance change memory device according to an exemplary embodiment of the present invention.
5B is a graph of an EDX analysis result for identifying the components of each layer constituting the resistance change memory device according to an exemplary embodiment of the present invention.
6A and 6B are graphs showing time taken to reach a constant current value of the resistance change memory device according to an exemplary embodiment of the present invention.
7 is a graph illustrating a change in current according to a pulse voltage of a resistance change memory device according to an exemplary embodiment of the present invention.
8 is a graph showing energy consumption required to operate the resistance change memory device according to an embodiment of the present invention.
9A and 9B are graphs illustrating endurance and retention characteristics of a resistance change memory device according to an exemplary embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.
도 2는 본 발명의 바람직한 실시예에 따른 저항 변화 메모리를 도시한 단면도이다.2 is a cross-sectional view illustrating a resistance change memory according to a preferred embodiment of the present invention.
도 2를 참조하면, 본 발명에 따른 저항 변화 메모리는 기판(100) 상에 하부 전극(200), 이온 공급층(300), 저항 변화층(400), 단열히터층(500) 및 상부 전극(600)을 포함한다.Referring to FIG. 2, the resistance change memory according to the present invention includes a
상기 기판(100)은 반도체 재료인 실리콘일 수 있으며, 실리콘 기판 상에 산화물이 형성된 기판일 수 있다. 또한, 실시의 형태에 따라, 상기 기판(100)과 하부 전극(200) 사이에는 특정의 막질이 개재될 수 있다. The
하부 전극(200)은 전도성 재질을 가진 것으로 상기 이온 공급층(300)과 오믹 접합을 달성할 수 있는 물질로 선택됨이 바람직하다. 예컨대, 상기 하부 전극(200)은 백금(Pt) 또는 다결정 실리콘으로 구성될 수 있다.The
이온 공급층(300)은 하부 전극(200) 및 상부 전극(600) 사이에 인가되는 바이어스에 의해 확산성 이온을 발생시키는 역할을 수행한다. 상기 이온 공급층(300)은 적어도 한 종의 비금속 원자를 포함한다. 상기 비금속 원자는 이온화되고, 이는 음이온을 형성한다. 예컨대, 상기 이온 공급층(300)은 페로브스카이트계 산화물막일 수 있으며, 상기 페로브스카이트계 산화물막은 PrxMnO3(0≤x≤1) 또는 LaxMnO3(0≤x≤1) 또는 GdxMnO3(0≤x≤1)에 Ca, Sr 및 Ba 중 적어도 어느 하나가 도핑된 형태의 페로브스카이트계 산화물을 포함할 수 있다. 예컨대, Pr0 .7Ca0 .3MnO3(PCMO)를 이온 공급층(300)으로 이용하는 경우, 2개의 전극들(200, 600)에 의해 공급된 전력은 상기 이온 공급층(300)에서 확산성 이온인 산소 이온 (O2 -)의 발생을 유도한다. 상기 발생된 확산성 산소 이온은 농도 구배에 따른 이동을 수행하거나, 2개의 전극들에 인가되는 바이어스에 따른 이동을 수행할 수 있다. The
저항 변화층(400)은 이온 공급층(300) 상부에 형성된다. 상기 저항 변화층(400)은 이온 공급층(300)과 직접 접하는 양상을 가짐이 바람직하다. 예컨대, 상기 저항 변화층(400)은 Al, Ti, Nb, W, Ta, Sm, Zr, Hf 및 La 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.The
이온 공급층(300)으로부터 확산성 이온이 발생된 경우, 상기 확산성 이온은 2개의 전극 사이에 인가되는 바이어스에 의해 이동된다. 상기와 같이, 바이어스에 의해 이동된 확산성 이온은 이온 공급층(300)과 저항 변화층(400)의 계면에서 저항 변화층(400)의 금속 원소와 화학적으로 결합하여 상기 저항 변화층(400)을 산화/환원시킨다.When diffusing ions are generated from the
특히, 상기 확산성 이온은 바이어스에 의해 저항 변화층(400)의 소정 깊이까지 침투할 수 있다. 상기 저항 변화층(400)의 계면으로 이동한 이온은 저항 변화층의(400) 금속 원소와 결합하여, 금속-비금속 화합물을 형성한다.In particular, the diffusing ions may penetrate to a predetermined depth of the
예컨대, 확산성 이온이 산소 이온인 경우, 산소 이온은 저항 변화층(400)의 계면으로 이동하여 금속 산화물을 형성한다. 특히, 상기 저항 변화층이 Ti를 함유하는 경우, 산소 이온은 저항 변화층의 계면에서 TiOX (1≤x≤2)를 형성한다. For example, when the diffusing ions are oxygen ions, the oxygen ions move to the interface of the
즉, 이온 공급층(300)과 저항 변화층(400)의 계면에서는 상술한 바와 같이 산화/환원 반응이 일어난다.That is, the oxidation / reduction reaction occurs at the interface between the
저항 변화층(400)의 계면에서 형성된 금속-비금속 화합물은 바이어스의 인가 방향에 따라 분리될 수 있다. 예컨대, 바이어스의 인가에 따라 형성된 금속산화물은 역방향의 바이어스에 의해 금속으로 환원되고, 산소 이온은 이온 공급층(300)으로 이동할 수 있다. The metal-nonmetallic compound formed at the interface of the
상기 저항 변화층(400)의 상부에는 단열히터층(500)이 형성된다. 상기 단열히터층(500)은 전극들 사이에 인가되는 바이어스에 상응하여 열을 발생시키며, 상기 발생된 열 및 줄-가열(Joule-heating)에 의해 발생된 열이 외부로 유출되지 않도록 하는 역할을 수행한다. An
저항 변화층(400)의 상부에 상기의 단열히터층(500)을 형성하고, 바이어스를 인가하면 흐르는 전류의 방향에 따라 상기 저항 변화층(400)과 단열히터층(500)의 계면이 가열 또는 냉각된다. 즉, 상부 전극에 (+)전압이 인가되고, 하부 전극에 (-)전압이 인가되는 경우에는, 상부에서 하부로의 전류 흐름 방향에 따라 저항 변화층(400)과 단열히터층(500)의 계면에서 열이 방출되기 때문에 온도가 상승하며, 상부 전극에 (-)전압이 인가되고, 하부 전극에 (+)전압이 인가되는 경우에는, 하부에서 상부로의 전류 흐름 방향에 따라 저항 변화층(400)과 단열히터층(500)의 계면에서 열이 흡수되기 때문에 온도가 하강한다.When the
따라서 상기 단열히터층(500)은 상부 전극에 (+)전압이 인가되고 하부 전극에 (-)전압이 인가되는 경우에는 저항 변화층(400)과 단열히터층(500)의 계면에서 열이 방출되는 열전효과(thermoelectric effect)에 의해 추가적인 열을 소자에 공급하며, 반대로 상부 전극에 (-)전압이 인가되고 하부 전극에 (+)전압이 인가되는 경우에는 열전효과(thermoelectric effect)에 의해 열이 흡수되나, 이때는 소자의 저저항상태에서 흐르는 높은 전류에 의해 많은 양의 줄-가열(Joule-heating)이 발생하며, 상기 줄-가열(Joule-heating)에 의해 발생된 열의 손실을 막아주는 열차단효과(thermal barrier effect)가 더욱 지배적이 됨으로써, 결국 상부 전극에 (+)전압이 인가되고 하부 전극에 (-)전압이 인가되는 경우와 마찬가지로 추가적인 열을 소자에 공급하는 역할을 수행한다.Therefore, when the (+) voltage is applied to the upper electrode and the (-) voltage is applied to the lower electrode, the heat
또한, 상술한 열발생 기능 및 열차단 기능과 함께 상기 단열히터층(500)은 소정의 도전성을 가질 수 있다. 따라서, 상부 전극(600)으로부터 인가되는 바이어스에 기인한 전류는 단열히터층(500)을 거쳐 저항 변화층(400)으로 흐를 수 있다.In addition, the
이 때, 구비되는 단열히터층(500)은 칼코게나이드 화합물층일 수 있으며, Ge, Sb, Te 및 이들 중 어느 하나를 함유한 칼코게나이드 화합물을 포함할 수 있다. 상기 칼코게나이드 화합물층은 예컨대, Ge2Sb2Te5(GST)일 수 있다. 이중에서도 단열체인 동시에 전기전도도가 우수하고, 온도가 상승함에 따라 제벡 계수(Seebeck coefficient)가 증가하는 특성을 가지는 결정질 Ge2Sb2Te5(GST)를 포함하는 것이 바람직하다.In this case, the
상기와 같은 단열히터층(500)의 도입으로 인하여 동일한 동작전압으로 추가적인 열을 발생시킬 수 있으며, 발생된 열의 외부 유출을 방지할 수 있다. 이 때, 단열히터층(500)만으로는 하부 전극(200)으로의 열손실을 완전히 차단할 수 없으나, 이온 공급층(300)으로 상술한 바와 같은 열전도성이 낮은 산화막인 PCMO를 사용하여, 저항 변화층(400)과 단열히터층(500)의 계면에서 발생되는 열을 완벽하게 보존할 수 있다.Due to the introduction of the heat
상기 단열히터층(500) 상부에는 상부 전극(600)이 형성된다. 상기 형성되는 상부 전극(600)은 상기 단열히터층(500)과 오믹 접합을 이룰 수 있는 물질이라면, 어느 것이나 사용가능할 것이다. 상기 단열히터층(500)이 GST인 경우, 상부 전극은 W를 함유할 수 있다.An
도 3은 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 동작을 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating an operation of a resistance change memory device according to an exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자에는 정바이어스(forward bias)가 인가된다. 본 실시예에서 정바이어스라 함은 상부 전극에 (+)전압이 인가되고, 하부 전극에 (-)전압이 인가되는 것을 지칭한다.2, a forward bias is applied to a resistance change memory device according to an exemplary embodiment of the present invention. In the present exemplary embodiment, positive bias refers to applying a positive voltage to an upper electrode and a negative voltage to a lower electrode.
정바이어스가 인가되기 직전 저항 변화 메모리 소자의 이온 공급층에서는 실질적인 음이온의 발생은 일어나지 않은 것으로 가정한다. 정바이어스가 인가되고, 양 전극들 사이의 전압이 상승하는 경우, 단열히터층은 저항 변화층과의 계면에서 발생하는 열전효과(thermoelectric effect)로 인해 인가된 전압에 상응하는 열을 하부의 이온 공급층에 가해준다.It is assumed that substantial anion does not occur in the ion supply layer of the resistance change memory device immediately before the positive bias is applied. When positive bias is applied and the voltage between both electrodes increases, the adiabatic heater layer supplies heat corresponding to the applied voltage due to the thermoelectric effect occurring at the interface with the resistance change layer. To the floor.
인가되는 전압이 제1 문턱전압에 도달하는 경우, 이온 공급층에서는 본격적으로 음이온이 발생된다. 이 때, 음이온은 바이어스에 의한 것이 대부분이며, 상기 이온 공급층 형성시 기 존재하는 음이온을 포함한다. 상기 음이온은 정전기적 인력에 의해 상부 전극 방향으로 이동하며, 저항 변화층의 계면에서 금속-비금속 화합물을 형성한다. 따라서, 제1 문턱전압에서 저항 변화층의 저항률은 증가한다(1). 이를 저항 변화층에서의 리셋 상태라 정의한다. 이는 본 발명에서의 저항 변화 메모리 소자가 고저항 상태로 진입한 것을 의미한다.When the applied voltage reaches the first threshold voltage, negative ions are generated in the ion supply layer in earnest. At this time, the anion is mostly caused by a bias, and includes an anion that is present when the ion supply layer is formed. The anion moves toward the upper electrode by the electrostatic attraction, and forms a metal-nonmetallic compound at the interface of the resistance change layer. Therefore, the resistivity of the resistance change layer increases at the first threshold voltage (1). This is defined as the reset state in the resistance change layer. This means that the resistance change memory device in the present invention has entered a high resistance state.
이어서, 상부 전극과 하부 전극 사이에 인가되는 전압을 감소시키고, 지속적인 감소를 통해 양 전극에 부바이어스를 인가한다(2). 예컨대, 상부 전극에는 (-) 전압이 인가되고, 하부 전극에는 (+) 전압이 인가되는 양상이다.Subsequently, the voltage applied between the upper electrode and the lower electrode is reduced, and the sub bias is applied to both electrodes through the continuous reduction (2). For example, a negative voltage is applied to the upper electrode, and a positive voltage is applied to the lower electrode.
인가되는 부바이어스의 크기가 증가하는 경우, 상기 정바이어스 경우와는 반대의 열전효과(thermoelectric effect)에 의해 단열히터층과 저항 변화층의 계면에서는 열이 흡수되는 현상이 일어난다. 그러나, 부바이어스 인가시에는 저저항 상태를 가지는 메모리 소자를 통해 흐르는 높은 전류로 인하여 많은 양의 줄-가열(Joule-heating)이 발생하게 되고, 이는 열차단효과(thermal barrier effect)에 의해 효과적으로 보존되게 됨으로써 열전효과(thermoelectric effect)로 인해 감소되는 열보다 더욱 지배적이 되고, 결국 정바이어스의 경우와 마찬가지로 전체적으로 이온 공급층에 가해지는 열은 증가하게 된다.When the size of the applied sub bias increases, heat is absorbed at the interface between the heat insulation heater layer and the resistance change layer due to the thermoelectric effect opposite to that of the positive bias. However, when the secondary bias is applied, a large amount of Joule-heating occurs due to the high current flowing through the memory device having a low resistance state, which is effectively preserved by the thermal barrier effect. This is more dominant than the heat reduced due to the thermoelectric effect, and as a result, the heat applied to the ion supply layer as a whole is increased as in the case of positive bias.
특히, 제2 문턱전압에서는 저항 변화층의 계면에서 형성된 금속-비금속 화합물로부터 음이온의 발생을 유도한다. 이를 통해 화합물에 포함된 금속 원자는 환원된다. 저항 변화층의 계면에서 발생된 음이온은 정전기적 인력에 의해 (+) 전압이 인가되는 하부 전극 방향으로 이동한다.In particular, the second threshold voltage induces the generation of anions from the metal-nonmetallic compound formed at the interface of the resistance change layer. This reduces the metal atoms contained in the compound. Anions generated at the interface of the resistance change layer move toward the lower electrode to which a positive voltage is applied by electrostatic attraction.
따라서, 음이온이 이탈된 상태의 이온 공급층은 음이온을 수용하게 되고, 이온 공급층을 이루는 물질들은 산화된다. 이는 저항 변화층의 계면이 금속-비금속 결합으로부터 금속으로 환원됨을 의미하며, 저항 변화층의 저항률은 감소한다. 즉, 저항 변화층은 저저항 상태를 유지한다. 이를 본 발명에서는 이러한 동작을 셋이라 지칭한다(3). 이후, 상부 전극과 하부 전극 사이에 인가되는 전압을 감소시키면 전류는 이를 따라 감소한다(4).Therefore, the ion supply layer in the state where the anion is released receives the anion, and the materials forming the ion supply layer are oxidized. This means that the interface of the resistance change layer is reduced from the metal-nonmetal bond to the metal, and the resistivity of the resistance change layer is reduced. That is, the resistance change layer maintains a low resistance state. This operation is referred to as a set in the present invention (3). Then, if the voltage applied between the upper electrode and the lower electrode is reduced, the current decreases accordingly (4).
상술한 바에 따르면, 리셋 동작에서는 이온 공급층은 환원되고, 저항 변화층은 산화된다. 이를 통해 고저항 상태를 구현한다. 또한, 셋 동작에서 이온 공급층은 산화되고, 저항 변화층은 환원된다. 이를 통해 저항 변화 메모리는 저저항 상태를 구현한다. As described above, in the reset operation, the ion supply layer is reduced and the resistance change layer is oxidized. This achieves a high resistance state. Also, in the set operation, the ion supply layer is oxidized and the resistance change layer is reduced. This allows the resistance change memory to achieve a low resistance state.
또한, 단열히터층을 도입하지 않고, 저항 변화층을 Ti로 형성한 저항 변화 메모리 소자(Only Ti)와의 저항 변화 특성을 비교한 결과, 단열히터층을 도입한 본 발명의 소자(Ti/GST)가 + 2V을 기준으로 더욱 낮은 전류값을 가지는 것을 확인할 수 있다. 이는 단열히터층의 도입이 이온 공급층으로부터의 산소의 이동을 촉진하여 저항 변화층의 산화 속도를 더욱 빠르기 하기 때문인 것으로 풀이된다. 또한, 역바이어스를 인가하였을 경우 더 낮은 수치에서 출발했던 전류값이 더욱 빠른 속도로 증가하여 0V로 되돌아오는 (4)의 경로의 -2V를 기준으로 전류값이 더욱 큰 것을 확인할 수 있다. 이는 단열히터층의 도입이 산소의 이동을 촉진하여 산화된 저항 변화층의 환원 속도를 더욱 빠르게 하기 때문인 것으로 풀이된다.
In addition, as a result of comparing the resistance change characteristics with the resistance change memory device (Only Ti) in which the resistance change layer was formed of Ti without introducing the heat insulation heater layer, the device of the present invention (Ti / GST) in which the heat insulation heater layer was introduced. It can be seen that has a lower current value based on + 2V. This is because the introduction of the adiabatic heater layer promotes the movement of oxygen from the ion supply layer, thereby speeding up the oxidation rate of the resistance change layer. In addition, when the reverse bias is applied, the current value starting from the lower value increases more rapidly, and it can be seen that the current value is larger based on -2V of the path of (4) returning to 0V. This is because the introduction of the adiabatic heater layer promotes the movement of oxygen, thereby speeding up the reduction rate of the oxidized resistance change layer.
실시예Example
도 4는 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 도시한 단면도이다.4 is a cross-sectional view illustrating a resistance change memory device according to an exemplary embodiment of the present invention.
도 4를 참조하면, SiO2/Si 기판(100) 상에 접착층(adhesion layer)(150)으로서 TiN을 150nm의 두께로 형성하고, 하부 전극(200)으로 Pt를 80nm의 두께로 형성하였다. 상기 하부 전극(200) 상에 이온 공급층(300)으로서 PCMO(Pr0 .7Ca0 .3MnO3)를 40nm의 두께로 스퍼터링법에 의하여 증착하였다. 이후, 저항 변화층(400)으로 정의되는 활성 영역의 크기를 150nm로 한정하기 위하여 상기 이온 공급층(300) 상에 측벽(350)을 형성하였다. 상기 측벽은 CVD(화학적 기상 증착)법에 의하여 SiNx을 포함하는 절연막을 형성한 후, 상기 절연막을 드라이 에칭(dry etching)하여 상기 절연막의 양측만을 남김으로써 형성된다. 상기 측벽의 두께는 70nm로 형성하였다.Referring to FIG. 4, TiN was formed to a thickness of 150 nm as an
이후, 저항 변화층(400)으로 10nm 두께의 Ti를 형성하였으며, 상기 저항 변화층(400) 상에 20nm 두께의 단열히터층(500)을 형성하였다. 이후 상부 전극으로 70nm 두께의 W을 형성하고, 질소 분위기에서 PMA(Post Metallization Annealing)를 수행하였다. Thereafter, 10 nm thick Ti was formed as the
도 5a는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 TEM 이미지이다.5A is a TEM image of a resistance change memory device according to an exemplary embodiment of the present invention.
도 5b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자를 구성하는 각 층들의 성분을 확인하기 위한 EDX 분석 결과 그래프이다.5B is a graph of an EDX analysis result for identifying the components of each layer constituting the resistance change memory device according to an exemplary embodiment of the present invention.
도 5a 및 도 5b를 참조하면, TEM 구조를 통하여 저항 변화 메모리 소자를 구성하는 각 층의 두께를 확인할 수 있으며, 각 층이 균일한 박막으로 형성되었음을 확인할 수 있다. 또한, 육안으로 확인 불가능한 각 박막들의 성분을 확인하기 위해 상부 전극(TE)으로부터 하부 전극(BE)까지의 거리에 따른 각 성분물질의 강도(intensity)를 나타내는 EDX 분석을 실시한 결과, 각 층의 박막들이 혼합 없이 잘 분리되어 있음을 확인할 수 있다5A and 5B, the thickness of each layer constituting the resistance change memory device may be confirmed through the TEM structure, and it may be confirmed that each layer is formed of a uniform thin film. In addition, in order to identify the components of each of the thin films that are not visible to the naked eye, EDX analysis showing the intensity of each component according to the distance from the upper electrode TE to the lower electrode BE is performed. It can be seen that they are well separated without mixing.
도 6a 및 도 6b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 일정 전류값에 도달하기 위해 소요되는 시간을 나타내는 그래프이다.6A and 6B are graphs showing time taken to reach a constant current value of the resistance change memory device according to an exemplary embodiment of the present invention.
도 6a를 참조하면, 이는 음(-)의 전압을 인가하는 셋 동작에서의 결과이며, 이를 통해 단열히터층을 도입한 저항 변화 메모리 소자는 동일한 외부 온도(Ambient temperature)를 기준으로 -100nA를 흐르게 하는 데 훨씬 짧은 시간이 필요하다는 것을 확인할 수 있다. 특히 단열히터층을 도입한 소자(Ti/GST)가 상온에서 보여주는 결과는 단열히터층을 도입하지 않은 소자(Only Ti)에 약 140℃의 열을 더 가했을 때 나타나는 결과와 동일함을 확인할 수 있다.Referring to FIG. 6A, this is a result of a set operation in which a negative voltage is applied, and through this, the resistance change memory device adopting the adiabatic heater layer causes -100nA to flow based on the same ambient temperature. You can see that it takes much less time. In particular, the results shown at room temperature of the device (Ti / GST) in which the insulation heater layer was introduced can be confirmed to be the same as the result obtained by applying a heat of about 140 ° C. to the element (Only Ti) without the insulation heater layer. .
도 6b를 참조하면, 이는 양(+)의 전압을 인가하는 리셋 동작에서의 결과이며, 이를 통해 단열히터층을 도입한 저항 변화 메모리 소자는 동일한 외부 온도(Ambient temperature)를 기준으로 100pA를 흐르게 하는 데 훨씬 짧은 시간이 필요하다는 것을 확인할 수 있다. 특히 단열히터층을 도입한 소자(Ti/GST)가 상온에서 보여주는 결과는 단열히터층을 도입하지 않은 소자(Only Ti)에 약 120℃의 열을 더 가했을 때 나타나는 결과와 동일함을 확인할 수 있다.Referring to FIG. 6B, this is a result of a reset operation in which a positive voltage is applied, and through this, the resistance change memory device adopting the adiabatic heater layer causes 100 pA to flow based on the same ambient temperature. You can see that it takes much shorter time. In particular, the results shown at room temperature of the element (Ti / GST) in which the insulation heater layer was introduced can be confirmed to be the same as the result obtained by applying a heat of about 120 ° C. to the element (Only Ti) without the insulation heater layer. .
이를 통하여, 단열히터층을 도입한 소자는 단열히터층과 저항 변화층의 계면에서 추가적으로 발생하는 열을 통하여 상온에서도 우수한 동작 특성을 나타냄을 확인할 수 있다.Through this, it can be seen that the device incorporating the heat insulation heater layer exhibits excellent operating characteristics even at room temperature through heat generated additionally at the interface between the heat insulation heater layer and the resistance change layer.
도 7은 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 펄스 전압에 따른 전류의 변화를 나타내는 그래프이다. 7 is a graph illustrating a change in current according to a pulse voltage of a resistance change memory device according to an exemplary embodiment of the present invention.
도 7을 참조하면, 셋 전압 및 리셋 전압은 각각 -5V 및 +5V, 읽기전압은 -2V로 설정하였으며, 펄스 인가 시간을 다르게 하여 20회를 반복하였다. 이를 통하여 단열히터층을 도입한 저항 변화 메모리 소자(Ti/GST)가 단열히터층을 도입하지 않은(Only Ti) 소자보다 더 큰 저항 변화를 보임을 확인할 수 있다. 이를 통하여 단열히터층의 도입으로 인한 추가적인 열 발생이 소자의 동작 특성을 향상시키는 데 기여함을 알 수 있다. Referring to FIG. 7, the set voltage and the reset voltage were set to −5 V and +5 V, and the read voltage was −2 V, and 20 times were repeated with different pulse application times. Through this, it can be seen that the resistance change memory device (Ti / GST) adopting the insulation heater layer shows a larger resistance change than the device without the insulation heater layer (Only Ti). Through this, it can be seen that the additional heat generation due to the introduction of the insulating heater layer contributes to improving the operating characteristics of the device.
도 8은 본 발명의 일 실시예에 의한 저항 변화 메모리 소자를 동작시키는 데 필요한 에너지 소비량을 나타내는 그래프이다.8 is a graph showing energy consumption required to operate the resistance change memory device according to an embodiment of the present invention.
도 8을 참조하면, 소자를 원하는 성능으로 동작시키는 데 필요한 에너지를 비교할 수 있는 수치인 에너지 소비량(energy consumption)을 비교한 결과, 단열히터층을 도입한 저항 변화 메모리 소자(Ti/GST)는 단열히터층을 도입하지 않은(only Ti) 소자에 비하여 동일한 전류값에 대해 약 100배 낮은 에너지 소비량값을 가짐을 확인할 수 있다. 이를 통하여 본 발명의 저항 변화 메모리 소자는 훨씬 더 낮은 에너지로 동일한 성능의 메모리 동작을 구현시킬 수 있음을 알 수 있다.Referring to FIG. 8, as a result of comparing energy consumption, which is a value for comparing energy required to operate the device with a desired performance, a resistance change memory device (Ti / GST) incorporating an insulation heater layer is insulated. It can be seen that the energy consumption value is about 100 times lower for the same current value compared to the device without the heater layer (only Ti). Through this, it can be seen that the resistive change memory device of the present invention can implement memory operation of the same performance with much lower energy.
도 9a 및 도 9b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 내구성(endurance) 및 리텐션(retention) 특성을 나타내는 그래프이다.9A and 9B are graphs illustrating endurance and retention characteristics of a resistance change memory device according to an exemplary embodiment of the present invention.
도 9a를 참조하면, 셋 전압은 -5V로 100μs 동안 인가하였으며, 리셋 전압은 +5V로 10μs 동안 인가하였다. 또한 읽기전압은 -2V로 설정하였다. 스위칭 동작을 105회 이상 반복하였을 때, 단열히터층을 도입한 저항 변화 메모리 소자(Ti/GST)는 10배 이상의 저항차이를 유지하는 것을 확인할 수 있다. 따라서, 이를 통해 단열히터층을 도입하지 않은 소자(only Ti)에 비하여 내구성이 뛰어남을 알 수 있다. 9A, the set voltage was applied at −5 V for 100 μs and the reset voltage was applied at +5 V for 10 μs. In addition, the read voltage was set to -2V. 10, a switching operation when repeated at least five times, and resistance RAM (Ti / GST) incorporating the heat-insulating heater can be found to keep a difference of at least 10-fold resistance. Therefore, it can be seen that the durability is superior to the device (only Ti) that does not introduce a heat insulation heater layer through this.
또한, 도 9b를 참조하면, 고온인 125℃에서 셋 상태와 리셋 상태의 전류값이 105초에 이르기까지 거의 일정하게 유지되며, 상기 셋 상태와 리셋 상태의 저항값의 차이는 약 10배로, 큰 저항비를 가져 고온에서도 리텐션(retention) 특성이 우수함을 알 수 있다.In addition, referring to Figure 9b, at a high temperature of 125 ℃ the current value of the set state and the reset state is maintained almost constant up to 10 5 seconds, the difference between the resistance value of the set state and the reset state is about 10 times, It has a large resistance ratio and it can be seen that the retention characteristics are excellent even at a high temperature.
본 발명에 의한 저항 변화 메모리 소자는 단열히터층을 도입하여 저항 변화층과의 계면에서 발생하는 열전효과(thermoelectric effect)를 이용하여 추가적인 열을 발생시키고 이와 더불어 줄-가열(Joule-heating)에 의해 발생된 열의 손실을 최소화시키는 열차단효과(thermal barrier effect)를 이용함으로써, 이온 공급층에서 발생하는 확산성 이온의 이동속도 증가에 의해 이온 공급층과 저항 변화층의 계면에서 일어나는 산화/환원 반응을 촉진하여 빠른 스위칭 속도 및 낮은 에너지 소비량을 가진다.The resistance change memory device according to the present invention generates an additional heat by using a thermoelectric effect generated at an interface with the resistance change layer by introducing an insulating heater layer, and by Joule-heating. By using the thermal barrier effect to minimize the loss of heat generated, the oxidation / reduction reaction occurring at the interface between the ion supply layer and the resistance change layer by increasing the moving speed of the diffusing ions generated in the ion supply layer Promotes fast switching speed and low energy consumption.
100: 기판 200: 하부 전극
300: 이온 공급층 400: 저항 변화층
500: 단열히터층 600: 상부 전극100
300: ion supply layer 400: resistance change layer
500: heat insulation heater layer 600: upper electrode
Claims (13)
기판 상에 형성된 하부 전극;
상기 하부 전극 상에 형성된 이온 공급층;
상기 이온 공급층 상에 형성된 저항 변화층;
상기 저항 변화층 상에 형성되며, 인가되는 바이어스에 상응하여 열에너지를 발생시키고, 상기 발생된 열의 외부로의 유출을 차단하는 단열히터층; 및
상기 단열히터층 상에 형성된 상부 전극을 포함하는 저항 변화 메모리 소자.Board;
A lower electrode formed on the substrate;
An ion supply layer formed on the lower electrode;
A resistance change layer formed on the ion supply layer;
An insulation heater layer formed on the resistance change layer and generating heat energy in accordance with a bias applied thereto and blocking outflow of the generated heat to the outside; And
The resistance change memory device including an upper electrode formed on the insulating heater layer.
상기 이온 공급층은 페로브스카이트계 산화물층인 것을 특징으로 하는 저항 변화 메모리 소자.The method of claim 1,
The ion supply layer is a resistance change memory device, characterized in that the perovskite oxide layer.
상기 페로브스카이트계 산화물층은 PrxMnO3(0≤x≤1) 또는 LaxMnO3(0≤x≤1) 또는 GdxMnO3(0≤x≤1)에 Ca, Sr 및 Ba 중 적어도 어느 하나가 도핑된 페로브스카이트계 산화물을 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.The method of claim 2,
The perovskite oxide layer is formed of Ca, Sr, and Ba in Pr x MnO 3 (0 ≦ x ≦ 1) or La x MnO 3 (0 ≦ x ≦ 1) or Gd x MnO 3 (0 ≦ x ≦ 1). At least one resistive change memory device, characterized in that it comprises a doped perovskite oxide.
상기 저항 변화층은 Al, Ti, Nb, W, Ta, Sm, Zr, Hf 및 La로부터 선택되는 적어도 어느 하나를 포함하는 것을 특징으로 하는 저항 변화 메모리 소자. The method of claim 1,
And the resistance change layer comprises at least one selected from Al, Ti, Nb, W, Ta, Sm, Zr, Hf, and La.
상기 단열히터층은 칼코게나이드 화합물층을 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.The method of claim 1,
The insulation heater layer is a resistance change memory device, characterized in that it comprises a chalcogenide compound layer.
상기 칼코게나이드 화합물층은 Ge, Sb, Te 및 이들 중 어느 하나를 함유한 칼코게나이드 화합물을 포함하는 것을 특징으로 하는 저항 변화 메모리 소자. The method of claim 5,
The chalcogenide compound layer includes a chalcogenide compound containing any one of Ge, Sb, Te, and the like.
상기 기판과 하부 전극 사이에 접착층을 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.The method of claim 1,
The resistance change memory device further comprises an adhesive layer between the substrate and the lower electrode.
상기 이온 공급층 상에 저항 변화층의 활성 영역을 한정하기 위한 측벽을 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자.The method of claim 1,
And a sidewall for defining an active region of the resistance change layer on the ion supply layer.
상기 하부 전극 상에 이온 공급층을 형성하는 단계;
상기 이온 공급층 상에 저항 변화층을 형성하는 단계;
상기 저항 변화층 상에 인가되는 바이어스에 상응하여 열을 발생시키고, 상기 발생된 열의 외부로의 유출을 차단하는 단열히터층을 형성하는 단계; 및
상기 단열히터층 상에 상부 전극을 형성하는 단계를 포함하는 저항 변화 메모리 소자.Forming a lower electrode on the substrate;
Forming an ion supply layer on the lower electrode;
Forming a resistance change layer on the ion supply layer;
Forming a heat insulation heater layer that generates heat in correspondence with a bias applied on the resistance change layer, and blocks outflow of the generated heat to the outside; And
And forming an upper electrode on the insulating heater layer.
상기 기판과 하부 전극 사이에 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자의 제조방법.10. The method of claim 9,
And forming an adhesive layer between the substrate and the lower electrode.
상기 이온 공급층 상에 저항 변화층의 활성 영역을 한정하기 위한 측벽을 형성하는 단계를 더 포함하는 것을 특징으로 하는 저항 변화 메모리 소자. 10. The method of claim 9,
And forming a sidewall on the ion supply layer to define an active region of the resistive change layer.
상기 단열히터층은 칼코게나이드 화합물층을 포함하는 것을 특징으로 하는 저항 변화 메모리 소자의 제조방법.10. The method of claim 9,
The insulating heater layer is a method of manufacturing a resistance change memory device, characterized in that it comprises a chalcogenide compound layer.
상기 칼코게나이드 화합물층은 Ge, Sb, Te 및 이들 중 어느 하나를 함유한 칼코게나이드 화합물을 포함하는 것을 특징으로 하는 저항 변화 메모리 소자의 제조방법.
The method of claim 12,
The chalcogenide compound layer comprises a chalcogenide compound containing any one of Ge, Sb, Te and these.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110068592A KR101250973B1 (en) | 2011-07-11 | 2011-07-11 | Resistive random access memory and Method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110068592A KR101250973B1 (en) | 2011-07-11 | 2011-07-11 | Resistive random access memory and Method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130007923A true KR20130007923A (en) | 2013-01-21 |
| KR101250973B1 KR101250973B1 (en) | 2013-04-04 |
Family
ID=47838207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110068592A KR101250973B1 (en) | 2011-07-11 | 2011-07-11 | Resistive random access memory and Method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101250973B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117513B2 (en) | 2011-07-22 | 2015-08-25 | SK Hynix Inc. | Resistive RAM, method for fabricating the same, and method for driving the same |
| KR20220064729A (en) * | 2020-11-12 | 2022-05-19 | 포항공과대학교 산학협력단 | multi-layered selector device and method of manufacturing the same |
| WO2022103110A1 (en) * | 2020-11-12 | 2022-05-19 | 포항공과대학교 산학협력단 | Multilayer selection element and manufacturing method therefor |
| KR20220064728A (en) * | 2020-11-12 | 2022-05-19 | 포항공과대학교 산학협력단 | multi-layered selector device and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7593254B2 (en) * | 2007-05-25 | 2009-09-22 | Micron Technology, Inc. | Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same |
| KR100986018B1 (en) * | 2008-09-23 | 2010-10-06 | 광주과학기술원 | Resistance RAM Device and Method for forming of Resistance RAM Device |
| KR101083643B1 (en) * | 2008-12-29 | 2011-11-16 | 주식회사 하이닉스반도체 | Resistive memory device and method for manufacturing the same |
| KR20100133761A (en) * | 2009-06-12 | 2010-12-22 | 광주과학기술원 | Resistive random access memory device and method for fabricating the same |
-
2011
- 2011-07-11 KR KR1020110068592A patent/KR101250973B1/en active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117513B2 (en) | 2011-07-22 | 2015-08-25 | SK Hynix Inc. | Resistive RAM, method for fabricating the same, and method for driving the same |
| KR20220064729A (en) * | 2020-11-12 | 2022-05-19 | 포항공과대학교 산학협력단 | multi-layered selector device and method of manufacturing the same |
| WO2022103110A1 (en) * | 2020-11-12 | 2022-05-19 | 포항공과대학교 산학협력단 | Multilayer selection element and manufacturing method therefor |
| KR20220064728A (en) * | 2020-11-12 | 2022-05-19 | 포항공과대학교 산학협력단 | multi-layered selector device and method of manufacturing the same |
| US11925129B2 (en) | 2020-11-12 | 2024-03-05 | POSTECH Research and Business Development Foundation | Multi-layer selector device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101250973B1 (en) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543512B2 (en) | Switch device and storage unit | |
| KR101338360B1 (en) | Selection device and nonvolatile memory cell including the same and method of fabricating the same | |
| US9812505B2 (en) | Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof | |
| US7820996B2 (en) | Nonvolatile memory device made of resistance material and method of fabricating the same | |
| US7768016B2 (en) | Carbon diode array for resistivity changing memories | |
| US8665631B2 (en) | Resistive random memory cell and memory | |
| US7932506B2 (en) | Fully self-aligned pore-type memory cell having diode access device | |
| US8947908B2 (en) | Hetero-switching layer in a RRAM device and method | |
| US7449360B2 (en) | Phase change memory devices and fabrication methods thereof | |
| US9178023B2 (en) | Two terminal switching device having bipolar switching property, method of fabricating the same, and resistive memory cross-point array having the same | |
| US10297312B1 (en) | Resistive memory cell programmed by metal alloy formation and method of operating thereof | |
| JP2007116166A (en) | Nonvolatile memory element comprising nano dot and method for manufacturing the same | |
| CN104969374A (en) | Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof | |
| US10892409B2 (en) | Switching device, method of fabricating the same, and non-volatile memory device having the same | |
| CN101159309A (en) | Method for implementing low power consumption resistance memory | |
| US9865809B2 (en) | Nonvolatile resistance change element | |
| US8519375B2 (en) | Non-volatile memory with oxygen vacancy barrier layer | |
| KR101250973B1 (en) | Resistive random access memory and Method of manufacturing the same | |
| US9601692B1 (en) | Hetero-switching layer in a RRAM device and method | |
| KR102464065B1 (en) | switching device and method of fabricating the same, and resistive random access memory having the switching device as selection device | |
| US10923654B2 (en) | Variable resistance memory device | |
| KR101481920B1 (en) | Using metal-insulator transition selection device and nonvolatile memory cell including the same | |
| CN110931637B (en) | Preparation method of gate tube | |
| KR100647332B1 (en) | Resistive random access memory enclosing a oxide with variable resistance states | |
| KR101974777B1 (en) | Transistor having nonvolatile memory function and operation method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161219 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 8 |