KR20120136244A - Data comparing apparatus - Google Patents

Data comparing apparatus Download PDF

Info

Publication number
KR20120136244A
KR20120136244A KR1020110055337A KR20110055337A KR20120136244A KR 20120136244 A KR20120136244 A KR 20120136244A KR 1020110055337 A KR1020110055337 A KR 1020110055337A KR 20110055337 A KR20110055337 A KR 20110055337A KR 20120136244 A KR20120136244 A KR 20120136244A
Authority
KR
South Korea
Prior art keywords
memory
data
controllers
control unit
access channel
Prior art date
Application number
KR1020110055337A
Other languages
Korean (ko)
Other versions
KR101660055B1 (en
Inventor
이상훈
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020110055337A priority Critical patent/KR101660055B1/en
Publication of KR20120136244A publication Critical patent/KR20120136244A/en
Application granted granted Critical
Publication of KR101660055B1 publication Critical patent/KR101660055B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Abstract

PURPOSE: A data comparing device is provided to improve the performance of a system by efficiently comparing data of a double system using a multi-access memory and a device with a comparison function. CONSTITUTION: A first control unit(110) and a second control unit(120) control the operation of a system. A memory(130) is connected to the first and second control units through a connection channel and receives data from the first and second control unit. A comparator(140) receives and compares data from the first and second control units through the memory and transmits the comparison result to the first and second control units. A multi-access channel includes a first access channel and a second access channel. [Reference numerals] (110) First memory unit; (120) Second memory unit; (130) Memory; (140) Comparator; (150) Third control unit

Description

데이터 비교 장치{Data comparing apparatus}Data comparing apparatus

본 발명은 데이터 비교장치에 관한 것으로, 특히 다중 접속 메모리와 비교 기능을 가진 장치를 이용하여 효율적으로 데이터 비교 동작을 수행할 수 있도록 한 데이터 비교 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data comparison device, and more particularly, to a data comparison device capable of performing data comparison operation efficiently by using a device having a multiple access memory and a comparison function.

일반적으로, PCL(Programmable Logic Controller)는 제어 대상의 공정을 순차적으로 처리하기 위해 프로그램상에서 공정단계를 구분하는데 공정의 순차적인 수행을 용이하게 할 수 있도록 한다.In general, a programmable logic controller (PCL) makes it possible to facilitate the sequential execution of processes in order to classify process steps in a program in order to process the processes to be controlled sequentially.

도 1은 종래 기술에 따른 이중화 시스템의 데이터 비교 장치를 설명하기 위한 도면이다.1 is a view for explaining a data comparison device of a redundant system according to the prior art.

도 1을 참조하면, 데이터 비교 장치는 제 1 제어부(10) 및 제 2 제어부(20)를 포함한다.Referring to FIG. 1, a data comparison device includes a first control unit 10 and a second control unit 20.

상기 제 1 제어부(10)는 제 1 메모리(12)와 제 1 연산장치(14)를 포함하고, 제 2 제어부(20)는 제 2 메모리(22)와 제 2 연산장치(24)를 포함한다.The first control unit 10 includes a first memory 12 and a first operation unit 14, and the second control unit 20 includes a second memory 22 and a second operation unit 24. .

상기 제 1 제어부(10) 및 제 2 제어부(20)는 데이터 비교를 위해 직접적으로 연결된 전용 통신 라인(30)을 통해 데이터를 주고 받는다.The first control unit 10 and the second control unit 20 exchange data through a dedicated communication line 30 directly connected for data comparison.

상기와 같이 구성된 종래 기술에 따른 데이터 비교 장치의 동작을 살펴보면, 제 1 제어부(10)는 상기 전용 통신 라인(30)을 통해 상기 제 2 제어부(20)에 저장된 데이터를 전달받아 상기 제 1 메모리(12)에 저장하며, 그에 따라 제 1 연산장치(14)는 상기 제 1 메모리(12)에 저장된 데이터와, 자신의 데이터가 일치하는지 여부에 따른 비교동작을 수행한다.Looking at the operation of the data comparison device according to the prior art configured as described above, the first control unit 10 receives the data stored in the second control unit 20 via the dedicated communication line 30 to receive the first memory ( 12), and accordingly, the first computing device 14 performs a comparison operation according to whether the data stored in the first memory 12 and its data match.

이와 마찬가지로, 제 2 제어부(20)는 상기 전용 통신 라인(30)을 통해 상기 제 1 제어부(10)에 저장된 데이터를 전달받아 상기 제 2 메모리(22)에 저장하며, 그에 따라 제 2 연산장치(24)는 상기 제 2 메모리(22)에 저장된 데이터와, 자신의 데이터가 일치하는지 여부에 따른 비교동작을 수행한다.Similarly, the second control unit 20 receives the data stored in the first control unit 10 through the dedicated communication line 30 and stores the data stored in the second memory 22. 24 performs a comparison operation according to whether or not the data stored in the second memory 22 and its data match.

즉, 종래의 이중화 시스템에서의 자료 비교는 통신을 통한 데이터 전송과, 상기 전송받은 자료를 제어부에서 비교하는 방식으로 구현되었다.That is, data comparison in the conventional redundancy system is implemented by the data transmission through communication and the method of comparing the received data in the control unit.

그러나, 상기와 같이 자료 비교를 하기 위해서는 제어부의 처리가 필요하게 되며, 이에 따라 제어부의 처리 속도가 낮아지며, 상대방에서 가져와야 하는 자료를 임시저장할 별도의 메모리 공간을 확보해야 하는 문제가 있다. 또한, 비교해야할 데이터의 양이 많아질수록 데이터의 전송 및 비교 과정이 늘어나게 되어, 전반적인 시스템의 성능 저하를 가져오게 되는 문제가 있다.However, in order to compare data as described above, the processing of the control unit is required. Accordingly, the processing speed of the control unit is lowered, and there is a problem of securing a separate memory space for temporarily storing data to be brought from the other party. In addition, as the amount of data to be compared increases, the process of transferring and comparing data increases, resulting in a decrease in overall system performance.

본 발명에 다른 실시 예에서는 별도의 비교 장치를 이용하여 이중화 시스템에서의 자료 비교 동작을 수행할 수 있도록 한다.In another embodiment of the present invention, it is possible to perform a data comparison operation in a redundant system using a separate comparison device.

또한, 본 발명에 따른 실시 예에서는 메모리 확장 방식을 통해 고속의 통신 채널을 확보하여 복수의 데이터를 수신하고, 상기 수신된 복수의 데이터를 상호 비교할 수 있도록 하는 데이터 비교 장치를 제공할 수 있도록 한다.In addition, the embodiment according to the present invention to provide a data comparison apparatus that can secure a high-speed communication channel through a memory expansion method to receive a plurality of data, and to compare the plurality of received data with each other.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. Technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned above are clearly understood by those skilled in the art to which the embodiments proposed from the following description belong. Could be.

본 발명의 실시 예에 따른 데이터 비교 장치는 이중화 시스템의 데이터 비교 장치에 있어서, 상기 시스템의 전반적인 동작을 제어하는 제 1 및 2 제어부; 접속 채널을 통해 상기 제 1 및 2 제어부와 연결되어, 상기 제 1 및 2 제어부로부터 전송되는 데이터를 수신하는 메모리; 및 상기 메모리를 통해 상기 제 1 및 2 제어부로부터 전송된 데이터를 전달받아 상호 비교하고, 상기 비교 결과에 따른 결과값을 상기 제 1 및 2 제어부에 전달하는 비교기를 포함한다.In accordance with another aspect of the present invention, a data comparison device includes: a data comparison device of a duplication system, comprising: first and second controllers for controlling the overall operation of the system; A memory connected to the first and second controllers through an access channel to receive data transmitted from the first and second controllers; And a comparator configured to receive data transmitted from the first and second controllers through the memory and to compare each other, and to transfer the result values according to the comparison result to the first and second controllers.

또한, 상기 메모리는 제 1 접속 채널을 통해 상기 제 1 제어부로부터 전송되는 데이터를 수신하여 저장하는 제 1 메모리와, 제 2 접속 채널을 통해 상기 제 2 제어부로부터 전송되는 데이터를 수신하여 저장하는 제 2 메모리를 포함한다.The memory may include a first memory configured to receive and store data transmitted from the first controller through a first access channel, and a second memory configured to receive and store data transmitted from the second controller through a second access channel. Contains memory.

또한, 상기 제 1 및 2 제어부는 상기 데이터의 전송 완료 시점에 제 1 제어 신호 전송 라인을 통해 상기 비교기에 전송 완료 신호를 전송한다.In addition, the first and second controllers transmit a transmission completion signal to the comparator through a first control signal transmission line when the data is completed.

또한, 상기 결과값은 상기 1 제어 신호 전송 라인을 통해 상기 제 1 및 2 제어부로 각각 전송된다.In addition, the result value is transmitted to the first and second control units, respectively, through the first control signal transmission line.

또한, 상기 제 1 및 2 메모리는 제 3 접속 채널을 통해 상기 저장된 데이터를 제 3 제어부로 전송한다.The first and second memories may transmit the stored data to a third controller through a third access channel.

또한, 상기 비교기는 제 2 제어 신호 전송 라인을 통해 상기 결과값을 제 3 제어부로 전송한다.In addition, the comparator transmits the result value to a third control unit through a second control signal transmission line.

본 발명에 따른 실시 예에 의하면, 다중 접속 메모리와 비교 기능을 가진 장치를 이용하여 이중화 시스템의 데이터를 비교함으로써, 데이터 비교를 위해 제어부가 처리하는 양을 줄여 전반적인 시스템 성능을 향상시킬 수 있는 효과가 있다.According to an embodiment of the present invention, by comparing the data of the redundant system using a device having a multi-access memory and a comparison function, it is possible to improve the overall system performance by reducing the amount of processing by the controller for data comparison have.

또한, 고속의 전용 통신 기능을 제공하지 않는다 하더라도 메모리 확장 기능을 통해 자료를 전송할 수 있으므로 범용적 사용이 가능하며, 직접 메모리 접근(DMA) 방식으로 데이터를 전송하고 그 응답결과를 인터럽트로 수신하는 구조로 구현할 수 있어 제어부의 자원을 다른 부분에 효율적으로 활용할 수 있는 효과가 있다.In addition, even if it does not provide high-speed dedicated communication function, data can be transmitted through memory expansion function, so it can be used for general purpose.It is a structure that transmits data by direct memory access (DMA) method and receives the response result as interrupt Since it can be implemented as an effect that can effectively utilize the resources of the controller in other parts.

도 1은 종래 기술에 따른 이중화 시스템의 데이터 비교 장치를 설명하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 데이터 비교장치의 구성도이다.
도 3은 도2에 도시된 메모리의 상세 구성도이다.
도 4는 본 발명의 실시 예에 따른 데이터비교 장치의 데이터 비교 방법을 단계별로 설명하기 위한 흐름도이다.1 is a view for explaining a data comparison device of a redundant system according to the prior art.
2 is a block diagram of a data comparison device according to an embodiment of the present invention.
FIG. 3 is a detailed configuration diagram of the memory shown in FIG. 2.
4 is a flowchart illustrating a step-by-step data comparison method of a data comparison apparatus according to an embodiment of the present invention.

제안되는 실시 예에 대해서 기술하여 본다.The proposed embodiment will be described.

이하에서는 본 발명의 구체적인 실시 예를 도면과 함께 상세히 설명하도록 한다. 그러나, 본 발명의 사상이 제시되는 실시 예에 제한된다고 할 수 없으며, 또 다른 구성요소의 추가, 변경, 삭제 등에 의해서 퇴보 적인 다른 발명이나, 본 발명 사상의 범위 내에 포함되는 다른 실시 예를 용이하게 제안할 수 있다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. However, the spirit of the present invention is not limited to the embodiments presented, and other inventions which are further deteriorated by addition, change, deletion, etc. of other components, or other embodiments included within the scope of the present invention can be easily made. I can suggest.

본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀 두고자 한다.The term used in the present invention was selected as a general term widely used as possible, but in some cases, the term is arbitrarily selected by the applicant, in which case the meaning is described in detail in the description of the invention, the name of a simple term It should be clear that the present invention is to be understood as a meaning of terms.

즉, 이하의 설명에 있어서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.In other words, in the following description, the word 'comprising' does not exclude the presence of other elements or steps than those listed.

도 2는 본 발명의 실시 예에 따른 데이터 비교장치의 구성도이고, 도 3은 도2에 도시된 메모리의 상세 구성도이다.2 is a configuration diagram of a data comparison device according to an embodiment of the present invention, and FIG. 3 is a detailed configuration diagram of the memory shown in FIG. 2.

도 2를 참조하면, 제 1 제어부(110), 제 2 제어부(120), 메모리(130), 비교기(140) 및 제 3 제어부(150)를 포함한다. 2, the first controller 110, the second controller 120, the memory 130, the comparator 140, and the third controller 150 are included.

또한, 도 3을 참조하면 상기 메모리(130)는 제 1 인터페이스(131), 제 2 인터페이스(132), 제 1 메모리(133), 제 2 메모리(134) 및 제 3 인터페이스(135)를 포함한다.In addition, referring to FIG. 3, the memory 130 includes a first interface 131, a second interface 132, a first memory 133, a second memory 134, and a third interface 135. .

상기 제 1 및 2 제어부(110, 120)는 디지털 또는 아날로그 입출력 모듈을 통하여 로직, 시퀀싱, 타이밍, 카운팅, 연산과 같은 특수한 기능을 수행하기 위하여 프로그램 가능한 메모리를 사용하고, 여러 종류의 기계나 프로세서를 제어한다.The first and second controllers 110 and 120 use a programmable memory to perform special functions such as logic, sequencing, timing, counting, and operation through a digital or analog input / output module, and operate various types of machines or processors. To control.

상기 제 1 및 2 제어부(110, 120)는 마이크로프로세서(Microprocessor) 및 메모리를 중심으로 구성되어 인간의 두뇌 역할을 중앙처리장치이다. 상기 제 1 및 2 제어부(110, 120)에는 외부기기와의 신호를 연결시켜주는 입출력부, 각 부에 전원을 공급하는 전원부 등을 더 포함할 수 있다.The first and second controllers 110 and 120 are configured around a microprocessor and a memory to serve as a human brain. The first and second controllers 110 and 120 may further include an input / output unit for connecting a signal to an external device, a power supply unit for supplying power to each unit, and the like.

메모리(130)는 접속 채널을 통해 상기 제 1 및 2 제어부(110, 120)와 연결되며, 상기 제 1 및 2 제어부(110, 120)로부터 전송되는 각각의 데이터를 수신하여 저장한다.The memory 130 is connected to the first and second controllers 110 and 120 through an access channel, and receives and stores respective data transmitted from the first and second controllers 110 and 120.

이때, 상기 메모리(130)는 상기 제 1 및 2 제어부(110, 120)와 병렬 통신을 수행하기 위하여, 각각의 제어부와 연결되는 복수의 접속 채널을 포함한다.In this case, the memory 130 includes a plurality of connection channels connected to the respective controllers in order to perform parallel communication with the first and second controllers 110 and 120.

즉, 상기 메모리(130)는 제 1 접속 채널(a)을 제공하는 제 1 인터페이스(131)와, 제 2 접속 채널(b)을 제공하는 제 2 인터페이스(132)와, 상기 제 1 인터페이스(131)를 통해 수신된 데이터를 저장하는 제 1 메모리(133)와, 제 2 접속 채널(b)을 제공하는 제 2 인터페이스(132)를 통해 수신된 데이터를 저장하는 제 2 메모리(134) 및 제 3 접속 채널(c)을 제공하는 제 3 인터페이스(135)를 포함한다.That is, the memory 130 may include a first interface 131 providing a first access channel a, a second interface 132 providing a second access channel b, and the first interface 131. The first memory 133 for storing the data received through the second), the second memory 134 and the third for storing the data received through the second interface 132 providing the second connection channel (b) A third interface 135 providing a connection channel c.

상기 제 1 인터페이스(131)와 제 2 인터페이스(132)는 병렬 접속 채널을 제공하여, 상기 제 1 및 2 제어부(110, 120)로부터 전송되는 데이터를 동시에 수신할 수 있다.The first interface 131 and the second interface 132 may provide a parallel connection channel to simultaneously receive data transmitted from the first and second controllers 110 and 120.

상기 제 1 제어부(110)는 상기 제 1 인터페이스(131)를 통해 상기 제 1 메모리(133)에 데이터를 전송하여 기록하고, 제 2 제어부(120)는 상기 제 2 인터페이스(132)를 통해 상기 제 2 메모리(134)에 데이터를 전송하여 기록한다.The first control unit 110 transmits and records data to the first memory 133 through the first interface 131, and the second control unit 120 transmits the data to the first interface 132 through the second interface 132. 2 Transfer the data to the memory 134 to record.

이에 따라, 상기 제 1 및 2 제어부(110, 120)는 각각 할당된 메모리에만 접근이 가능하다.Accordingly, the first and second controllers 110 and 120 can access only the allocated memory, respectively.

다시 말해서, 상기 제 1 제어부(110)는 상기 할당된 제 1 메모리(133)에만 접근이 가능하며, 상기 제 2 제어부(120)는 상기 할당된 제 2 메모리(134)에만 접근이 가능하다.In other words, the first control unit 110 may access only the allocated first memory 133, and the second control unit 120 may access only the allocated second memory 134.

비교기(140)는 제 1 메모리(133) 및 제 2 메모리(134)로부터 상기 제 1 및 2 제어부(110, 120)를 통해 전송된 데이터를 전달받는다.The comparator 140 receives data transmitted from the first memory 133 and the second memory 134 through the first and second controllers 110 and 120.

상기 비교기(140)는 상기 제 1 메모리(133) 및 제 2 메모리(134)를 통해 전달받은 데이터를 상호 비교하고, 상기 비교 결과에 따른 결과값을 상기 제 1 및 2 제어부(110, 120)로 각각 전달한다.The comparator 140 compares data transmitted through the first memory 133 and the second memory 134 with each other, and compares the result value according to the comparison result to the first and second controllers 110 and 120. Pass each one.

이때, 상기 비교기(140)는 상기 비교 동작을 수행하기 이전에 상기 제 1 및 2 제어부(110, 120)로부터 상기 제 1 메모리(133) 및 제 2 메모리(134)로 모든 데이터를 전송하였는지를 확인한다.At this time, the comparator 140 confirms whether all data is transmitted from the first and second controllers 110 and 120 to the first memory 133 and the second memory 134 before performing the comparison operation. .

이를 위해, 상기 제 1 및 2 제어부(110, 120)는 제 1 메모리(133) 및 제 2 메모리(134)로 데이터를 전송하며, 상기 데이터 전송이 모두 완료된 시점에 상기 데이터 전송이 완료되었음을 알리는 전송 완료 신호를 비교기(140)에 전달한다.To this end, the first and second controllers 110 and 120 transmit data to the first memory 133 and the second memory 134, and the transmission informing that the data transmission is completed when all the data transmissions are completed. The completion signal is sent to the comparator 140.

상기 비교기(140)는 제 1 제어신호 전송 라인(d, e)을 통해 상기 제 1 및 2 제어부(110, 120)와 연결되어 있으며, 그에 따라 상기 제 1 제어신호 전송 라인(d, e)을 통해 상기 제 1 및 2 제어부(110, 120)로부터 전송되는 전송 완료 신호를 수신한다.The comparator 140 is connected to the first and second controllers 110 and 120 through a first control signal transmission line d and e, thereby connecting the first control signal transmission line d and e. Receives a transmission completion signal transmitted from the first and second controllers 110 and 120 through.

상기 비교기(140)는 상기 제 1 제어신호 전송 라인(d, e)을 통해 데이터 전송 완료 신호가 수신되면, 상기 수신된 시점에 상기 데이터의 비교 동작을 수행한다.When the comparator 140 receives the data transmission completion signal through the first control signal transmission lines d and e, the comparator 140 performs a comparison operation of the data.

또한, 상기 비교기(140)는 제 1 및 2 제어부(110, 120)로부터 전송되는 전송 완료 신호 중 어느 하나의 전송 완료 신호만이 수신되는 경우에는 다른 하나의 전송 완료 신호가 수신되는 시점까지 대기하였다가, 상기 다른 하나의 전송 완료 신호가 수신되는 시점에 상기 제 1 메모리(133) 및 제 2 메모리(134)로부터 전송되는 데이터의 비교 동작을 수행한다.In addition, when only one transmission completion signal of the transmission completion signals transmitted from the first and second controllers 110 and 120 is received, the comparator 140 waits until a point where the other transmission completion signal is received. A comparison operation of data transmitted from the first memory 133 and the second memory 134 is performed when the other transmission completion signal is received.

상기 비교기(140)는 상기 데이터의 비교 동작이 완료되면, 비교 결과에 따른 결과 값을 상기 제 1 제어 신호 전송 라인(d, e)을 통해 상기 제 1 및 2 제어부(110, 120)로 전달한다.When the comparison operation of the data is completed, the comparator 140 transmits a result value according to a comparison result to the first and second controllers 110 and 120 through the first control signal transmission lines d and e. .

이에 따라, 상기 제 1 및 2 제어부(110, 120)는 별도의 동작 없이 이중화 시스템의 데이터 비교 동작을 수행할 수 있다.Accordingly, the first and second controllers 110 and 120 may perform a data comparison operation of the redundant system without separate operations.

또한, 상기 비교기(140)는 상기 결과값을 제 2 제어 신호 전송라인(f)을 통해 또 다른 제 3 제어부(150)로 전송하여, 상기 제 3 제어부(150)에서 제 1 및 2 제어부(110, 120)의 데이터 비교 결과값을 활용할 수 있도록 한다.In addition, the comparator 140 transmits the result value to another third controller 150 through the second control signal transmission line f, so that the first and second controllers 110 are controlled by the third controller 150. , 120) to use the data comparison result.

한편, 상기 메모리(130)는 제 3 인터페이스(135)를 통해 제 3 접속 채널을 제공하며, 상기 제 3 접속 채널(c)을 통해 제 3 제어부(150)로 상기 제 1 및 2 제어부(110, 120)로부터 전송된 데이터를 전달할 수도 있다.Meanwhile, the memory 130 provides a third access channel through the third interface 135, and the first and second controllers 110 and 3 to the third control unit 150 through the third access channel c. Data transmitted from 120 may also be delivered.

상기 제 3 제어부(150)는 상기 제 3 접속 채널(c)을 통해 상기 제 1 메모리(133) 및 제 2 메모리(134)에 접근이 가능하다.The third controller 150 may access the first memory 133 and the second memory 134 through the third access channel c.

상기와 같이 본 발명에 따른 실시 예에 의하면, 다중 접속 메모리와 비교 기능을 가진 장치를 이용하여 이중화 시스템의 데이터를 비교함으로써, 데이터 비교를 위해 제어부가 처리하는 양을 줄여 성능을 향상시킬 수 있는 효과가 있다.As described above, according to an embodiment of the present invention, by comparing the data of the redundant system using a device having a multi-access memory and a comparison function, an effect of improving the performance by reducing the amount of processing performed by the controller for data comparison There is.

도 4는 본 발명의 실시 예에 따른 데이터비교 장치의 데이터 비교 방법을 단계별로 설명하기 위한 흐름도이다.4 is a flowchart illustrating a step-by-step data comparison method of a data comparison apparatus according to an embodiment of the present invention.

도 4를 참조하면, 제 1 메모리(133)는 제 1 인터페이스(131)를 통해 제공되는 제 1 접속 채널(a)을 통해 제 1 제어부(110)와 병렬 통신을 하여, 상기 제 1 제어부(110)로부터 전송되는 데이터를 수신하여 저장한다(110단계). 이와 마찬가지로, 제 2 메모리(134)는 제 1 인터페이스(132)를 통해 제공되는 제 2 접속 채널(b)을 통해 제 2 제어부(120)와 병렬 통신을 하여, 상기 제 2 제어부(120)로부터 전송되는 데이터를 수신하여 저장한다(110단계).Referring to FIG. 4, the first memory 133 communicates in parallel with the first controller 110 through the first access channel a provided through the first interface 131, and the first controller 110. Receive and store the data transmitted from the (step 110). Similarly, the second memory 134 communicates in parallel with the second control unit 120 through the second access channel b provided through the first interface 132 and transmits the data from the second control unit 120. The received data is stored and stored (step 110).

제1 메모리(133)는 상기 제 1 제어부(110)로부터 전송된 데이터를 비교기(140)로 전달하고, 제 2 메모리(134)는 제 2 제어부(120)로부터 전송된 데이터를 비교기(140)로 전달한다. 이에 따라, 상기 비교기(140)는 제 1 메모리(133) 및 제 2 메모리(134)로부터 상기 제 1 및 2 제어부(110, 120)를 통해 전송된 데이터를 전달받는다(120단계).The first memory 133 transfers the data transmitted from the first control unit 110 to the comparator 140, and the second memory 134 transfers the data transmitted from the second control unit 120 to the comparator 140. To pass. Accordingly, the comparator 140 receives the data transmitted through the first and second controllers 110 and 120 from the first memory 133 and the second memory 134 (step 120).

비교기(140)는 제 1 제어신호 전송 라인을 통해 전송 완료 신호가 수신되는지를 주기적으로 체크한다(130단계). 상기 전송 완료 신호는 제 1 제어부 및 제 2 제어부(110, 120)로부터 전송되는 신호이며, 자신이 비교하고자 하는 데이터를 상기 제 1 메모리(133) 및 제 2 메모리(134)로 모두 전송하였을 경우에 전송된다.The comparator 140 periodically checks whether a transmission completion signal is received through the first control signal transmission line in step 130. The transmission completion signal is a signal transmitted from the first control unit and the second control unit (110, 120), when the data to be compared to both the first memory 133 and the second memory 134 Is sent.

상기 비교기(140)는 제 1 제어신호 전송 라인을 통해 전송 완료 신호가 수신되었다면, 모든 전송 완료 신호가 수신되었는지 여부를 판단한다(140단계). 즉, 비교기(140)는 제 1 제어부(110)를 통해 전송되는 전송 완료 신호와, 제 2 제어부(120)를 통해 전송되는 전송 완료 신호가 모두 수신되었는지를 확인한다.When the transmission completion signal is received through the first control signal transmission line, the comparator 140 determines whether all transmission completion signals have been received (step 140). That is, the comparator 140 confirms whether both the transmission completion signal transmitted through the first control unit 110 and the transmission completion signal transmitted through the second control unit 120 are received.

상기 판단결과(140단계), 상기 전송 완료 신호가 모두 수신되었다면, 상기 비교기(140)는 상기 제 1 메모리(133) 및 제 2 메모리(134)로부터 전송된 데이터를 상호 비교한다(150단계).As a result of the determination (140), if all the transmission completion signals are received, the comparator 140 compares the data transmitted from the first memory 133 and the second memory 134 (step 150).

그리고, 상기 비교기(140)는 상기 비교 결과에 따른 결과값을 상기 제 1 및 2 제어부(110, 120)로 전송한다(160단계).In operation 160, the comparator 140 transmits the result value according to the comparison result to the first and second controllers 110 and 120.

또한, 상기 비교기(140)는 별도의 제어 신호 전송 라인을 통해 별도의 제 3 제어부(150)로 상기 결과값을 전송하여, 상기 제 3 제어부(150)에서도 상기 결과값이 활용될 수 있도록 할 수도 있다.In addition, the comparator 140 may transmit the result value to a separate third control unit 150 through a separate control signal transmission line so that the result value may be utilized in the third control unit 150. have.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

110: 제 1 제어부
120: 제 2 제어부
130: 메모리
140: 비교기
150: 제 3 제어부110: first control unit
120: second control unit
130: memory
140: comparator
150: third control unit

Claims (6)

이중화 시스템의 데이터 비교 장치에 있어서,
상기 시스템의 전반적인 동작을 제어하는 제 1 및 2 제어부;
접속 채널을 통해 상기 제 1 및 2 제어부와 연결되어, 상기 제 1 및 2 제어부로부터 전송되는 데이터를 수신하는 메모리; 및
상기 메모리를 통해 상기 제 1 및 2 제어부로부터 전송된 데이터를 전달받아 상호 비교하고, 상기 비교 결과에 따른 결과값을 상기 제 1 및 2 제어부에 전달하는 비교기를 포함하는 데이터 비교 장치.In the data comparison device of the redundant system,
First and second controllers for controlling the overall operation of the system;
A memory connected to the first and second controllers through an access channel to receive data transmitted from the first and second controllers; And
And a comparator configured to receive the data transmitted from the first and second controllers through the memory and to compare each other, and to deliver the result value according to the comparison result to the first and second controllers. 제 1항에 있어서,
상기 접속 채널은 제 1 및 2 접속 채널을 포함하며,
상기 메모리는 상기 제 1 접속 채널을 통해 상기 제 1 제어부와 연결된 제 1 메모리와, 상기 제 2 접속 채널을 통해 상기 제 2 제어부와 연결된 제 2 메모리를 포함하는 데이터 비교 장치.The method of claim 1,
The access channel comprises a first and a second access channel,
And the memory includes a first memory connected to the first control unit through the first access channel, and a second memory connected to the second control unit through the second access channel. 제 1항에 있어서,
상기 제 1 및 2 제어부는 상기 데이터의 전송 완료 시점에 제 1 제어 신호 전송 라인을 통해 상기 비교기에 전송 완료 신호를 전송하는 데이터 비교 장치.The method of claim 1,
And the first and second controllers transmit a transmission completion signal to the comparator through a first control signal transmission line when the data is transmitted. 제 3항에 있어서,
상기 결과값은 상기 1 제어 신호 전송 라인을 통해 상기 제 1 및 2 제어부로 각각 전송되는 데이터 비교 장치.The method of claim 3,
And the result value is transmitted to the first and second controllers, respectively, through the first control signal transmission line. 제 2항에 있어서,
상기 접속 채널은 제 3 접속 채널을 더 포함하며,
상기 제 1 및 2 메모리는 상기 제 3 접속 채널을 통해 수신한 데이터를 제 3 제어부로 전송하는 데이터 비교 장치.The method of claim 2,
The access channel further includes a third access channel,
And the first and second memories transmit data received through the third access channel to a third controller. 제 3항에 있어서,
상기 비교기는 제 2 제어 신호 전송 라인을 통해 상기 결과값을 제 3 제어부로 전송하는 데이터 비교 장치.The method of claim 3,
And the comparator transmits the result value to a third control unit through a second control signal transmission line.
KR1020110055337A 2011-06-08 2011-06-08 Data comparing apparatus KR101660055B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110055337A KR101660055B1 (en) 2011-06-08 2011-06-08 Data comparing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055337A KR101660055B1 (en) 2011-06-08 2011-06-08 Data comparing apparatus

Publications (2)

Publication Number Publication Date
KR20120136244A true KR20120136244A (en) 2012-12-18
KR101660055B1 KR101660055B1 (en) 2016-09-26

Family

ID=47903761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055337A KR101660055B1 (en) 2011-06-08 2011-06-08 Data comparing apparatus

Country Status (1)

Country Link
KR (1) KR101660055B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446841A (en) * 1991-06-15 1995-08-29 Hitachi, Ltd. Multi-processor system having shared memory for storing the communication information used in communicating between processors
KR200357938Y1 (en) * 2004-05-20 2004-07-31 엘지전자 주식회사 Update device of the dual memory using a DMA

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446841A (en) * 1991-06-15 1995-08-29 Hitachi, Ltd. Multi-processor system having shared memory for storing the communication information used in communicating between processors
KR200357938Y1 (en) * 2004-05-20 2004-07-31 엘지전자 주식회사 Update device of the dual memory using a DMA

Also Published As

Publication number Publication date
KR101660055B1 (en) 2016-09-26

Similar Documents

Publication Publication Date Title
CN108228492B (en) Multi-channel DDR interleaving control method and device
CN105677608A (en) Multi-master RS485 bus arbitration method and system
US10505757B2 (en) Network interface module and a method of changing network configuration parameters within a network device
US7970959B2 (en) DMA transfer system using virtual channels
JP2019020822A (en) Programmable controller
US10402354B2 (en) Method, apparatus, communication equipment and storage media for determining link delay
CN106155971A (en) The referee method of I2C bus and device
CN104899170A (en) Distributed intelligent platform management bus (IPMB) connection method and ATCA (Advanced Telecom Computing Architecture) machine frame
CN107066413B (en) Method for processing data of multiple bus devices and bus system thereof
US20130145063A1 (en) Microcontroller resource sharing
CN115150286A (en) Transmission node changing method, device, computer equipment and storage medium
CN103106113A (en) Interrupt event processing method and processing equipment
KR102080078B1 (en) Automation system and method for operation
EP2829988B1 (en) Storage apparatus, and system and method for executing access operations
US20130238871A1 (en) Data processing method and apparatus, pci-e bus system, and server
CN103699461A (en) Double-host machine mutual redundancy hot backup method
US9577882B2 (en) Control system, master station, and remote station
CN107085394B (en) Control device and control method
JP6498557B2 (en) Programmable controller
CN104615568A (en) GJB289 bus interface SoC system structure
US20160292090A1 (en) Data processing system capable of controlling peripheral devices using group identification information and control method thereof
KR20120136244A (en) Data comparing apparatus
WO2019142288A1 (en) Plc, network unit, cpu unit, and data transmission method
CN103729326A (en) GPIO expansion method based on shifting registers
US8205021B2 (en) Memory system and integrated management method for plurality of DMA channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4