KR20120134730A - Internal voltage generating circuit of semiconductor apparatus - Google Patents
Internal voltage generating circuit of semiconductor apparatus Download PDFInfo
- Publication number
- KR20120134730A KR20120134730A KR1020110053857A KR20110053857A KR20120134730A KR 20120134730 A KR20120134730 A KR 20120134730A KR 1020110053857 A KR1020110053857 A KR 1020110053857A KR 20110053857 A KR20110053857 A KR 20110053857A KR 20120134730 A KR20120134730 A KR 20120134730A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- internal voltage
- internal
- reference voltage
- adjustment
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 반도체 장치의 내부 전압 생성 회로에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to an internal voltage generation circuit of a semiconductor device.
반도체 장치는 외부 전압을 인가 받아 각 회로의 용도에 맞는 내부 전압을 생성한다. 이러한 내부 전압에는 승압 전압(VPP), 코어 전압(VCORE), 벌크 전압(VBB), 네거티브 워드라인 전압(VBBW) 등이 있다.The semiconductor device receives an external voltage to generate an internal voltage suitable for the purpose of each circuit. These internal voltages include a boosted voltage VPP, a core voltage VCORE, a bulk voltage VBB, and a negative word line voltage VBBW.
도 1은 종래 내부 전압 발생 회로의 도면이다.1 is a diagram of a conventional internal voltage generation circuit.
종래 내부 전압 발생 회로는 제 1 기준 전압 발생부(10), 제 2 기준 전압 발생부(15), 선택 버퍼부(30), 기준 전압 조정부(40), 내부 전압 검출부(50), 내부 전압 생성부(60) 및 테스트용 패드(70)를 포함한다.The conventional internal voltage generator circuit includes a first
상기 제 1 기준 전압 발생부(10)는 반도체 장치를 정상적으로 동작 시킬 때 필요한 내부 전압을 생성하기 위해 제 1 기준 전압(VREFN)을 출력한다.The first
상기 제 2 기준 전압 발생부(15)는 번인테스트(burn in test) 시 필요한 내부 전압을 생성하기 위해 제 2 기준 전압(VREFB)을 출력한다. 번인테스트란 고집적 반도체 회로에 있어 제품의 신뢰성 확보를 위해 칩에 고온 및 고전압을 강제적으로 인가하여 스트레스를 줌으로써 잠재적인 불량을 제거하기 위한 테스트 방식이다.The second
상기 선택 버퍼부(30)는 반도체 장치가 정상 동작 모드인지 아니면 번인테스트 모드인지를 판단하여 상기 제 1 기준 전압(VREFN) 또는 상기 제 2 기준 전압(VREFB)을 선택하고 버퍼링하여 선택 기준 전압(VREFS)을 출력한다.The
상기 기준 전압 조정부(40)는 상기 선택 기준 전압(VREFS)을 인가 받아 제 1 조정 전압(VREFS1) 및 제 2 조정 전압(VREFS2)을 출력한다. 상기 제 1 조정 전압(VREFS1) 및 상기 제 2 조정 전압(VREFS2)은 상기 내부 전압 검출부(50)에서 내부 전압(VIN) 레벨을 검출하는데 있어 비교 대상이 되는 타겟 레벨을 생성하기 위한 것이다.The
상기 내부 전압 검출부(50)는 상기 제 1 조정 전압(VREFS1) 및 제 2 조정 전압(VREFS2)를 인가 받아 저항을 연결하여 전압 레벨을 분배함으로써 상기 타겟 레벨을 생성하고, 이를 상기 내부 전압 생성부(60)에서 피드백되는 상기 내부 전압(VIN) 레벨과 비교한다. 비교 결과 상기 내부 전압(VIN) 레벨이 상기 타겟 레벨에 미치지 못하는 경우 내부 전압 생성 인에이블 신호(EN)를 활성화 하여 상기 내부 전압 생성부(60)로 인가한다.The
상기 내부 전압 생성부(60)는 상기 내부 전압 생성 인에이블 신호(EN)가 활성화되어 인가되는 경우 차지 펌핑을 수행하여 상기 내부 전압(VIN) 레벨을 상기 타겟 레벨에 수렴시킨다. 그리고 상기 내부 전압(VIN)을 상기 내부 전압 검출부(50)에 피드백 시킴으로써 상기 내부 전압(VIN)이 상기 타겟 레벨을 안정적으로 유지할 수 있도록 한다.When the internal voltage generation enable signal EN is activated and applied, the
상기 테스트용 패드(70)는 외부에서 반도체 장치 내부로 상기 선택 내부 전압(VREFS)을 포싱(forcing)하여 내부 전압 가변 테스트를 수행하거나, 상기 선택 버퍼부(30)에서 출력되는 상기 선택 내부 전압(VREFS)을 프로빙(probing)하여 상기 선택 내부 전압(VREFS)의 레벨을 확인하고자 할 때 사용된다.The
상기 종래 내부 전압 발생 회로는 공지의 기술이므로 상기 제 1 기준 전압 발생부(10), 제 2 기준 전압 발생부(15), 선택 버퍼부(30), 기준 전압 조정부(40), 내부 전압 검출부(50) 및 내부 전압 생성부(60)의 세부 구성회로 설명은 생략한다.Since the conventional internal voltage generator circuit is a known technique, the first
반도체 장치의 내부 전압들은 각각 상기 회로에 의한 방식으로 생성된다. 문제는 음(negative) 전압 즉 벌크 전압(VBB) 및 네거티브 워드라인 전압(VBBW)의 경우에도 상기 회로에 의한 방식으로 생성되는 것이 효율적인가 이다.Internal voltages of the semiconductor device are each generated in such a manner by the circuit. The problem is whether it is efficient to generate in such a way by the circuit even in the case of negative voltage, ie bulk voltage VBB and negative wordline voltage VBBW.
번인테스트는 반도체 장치에 고전압을 인가하여 잠재적인 불량품들을 제거하는 테스트로 승압 전압(VPP) 및 코어 전압(VCORE) 등 양(positive) 전압 생성 시 이루어진다. 따라서 음 전압 생성 시에는 번인테스트가 실시되지 않으므로 상기 제 2 기준 전압(VREFB)이 생성되지 않는다. 따라서 상기 선택 버퍼부(30)는 불안정한 제 1 기준 전압(VREFN)의 레벨을 안정적으로 버퍼링하는 기능만 수행하게 된다.The burn-in test is a test for removing potential defects by applying a high voltage to a semiconductor device, and is performed when a positive voltage such as a boost voltage (VPP) and a core voltage (VCORE) is generated. Therefore, since the burn-in test is not performed at the time of generating the negative voltage, the second reference voltage VREFB is not generated. Therefore, the
이때 음 전압 생성 시 상기 타겟 레벨을 생성하기 위해 상기 선택 버퍼부(30)와 상기 기준 전압 조정부(40)를 별도의 단계(stage)로 설계하는 것은 신호의 오프셋(offset), 회로 면적 및 소모 전류 등을 보아 매우 비효율적이다.In this case, designing the
또한 내부 전압 가변 테스트시 상기 테스트용 패드(70)는 상기 선택 내부 전압(VREFS)을 상기 기준 전압 조정부(40)로 포싱하기 때문에 상기 선택 내부 전압(VREFS)을 상승시킬 경우 상기 상기 기준 전압 조정부(40)의 구동 전압에 의해 포화(saturation)상태가 발생할 수 있는 문제가 있다.In addition, since the
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 타겟 레벨을 생성하는 단계를 최소화하는 음의 내부 전압 생성 회로를 제공하는데 그 목적이 있다. 또한 내부 전압 가변 테스트시 패드를 통해 인가되는 기준 전압이 포화되는 것을 방지하는 내부 전압 생성 회로를 제공하는데 그 목적이 있다.An object of the present invention is to provide a negative internal voltage generation circuit which minimizes the step of generating a target level. Another object of the present invention is to provide an internal voltage generation circuit which prevents the reference voltage applied through the pad from being saturated during the internal voltage variable test.
본 발명의 실시예에 따른 반도체 장치의 내부 전압 생성회로는 반도체 장치의정상 동작 모드 시 제 1 기준 전압을 출력하는 제 1 기준 전압 발생부; 상기 제 1 기준 전압을 수신하여 상기 제 1 기준 전압과 같은 레벨의 제 1 조정 전압과 상기 제 1 기준 전압보다 높은 레벨의 제 2 조정 전압을 생성하는 기준 전압 조정 버퍼부; 상기 제 1 조정 전압 및 상기 제 2 조정 전압으로 타겟 레벨을 생성하고, 상기 타겟 레벨과 내부 전압을 비교하여 그 결과에 따라 내부 전압 생성 인에이블 신호를 생성하는 내부 전압 검출부; 및 상기 내부 전압 생성 인에이블 신호에 응답하여 상기 내부 전압을 생성하고 생성된 상기 내부 전압을 상기 내부 전압 검출부로 피드백하는 내부 전압 생성부를 포함한다.An internal voltage generation circuit of a semiconductor device according to an embodiment of the present invention may include a first reference voltage generator configured to output a first reference voltage in a normal operation mode of the semiconductor device; A reference voltage adjustment buffer unit configured to receive the first reference voltage to generate a first adjustment voltage at the same level as the first reference voltage and a second adjustment voltage at a level higher than the first reference voltage; An internal voltage detector configured to generate a target level using the first regulated voltage and the second regulated voltage, compare the target level with an internal voltage, and generate an internal voltage generation enable signal according to a result; And an internal voltage generator configured to generate the internal voltage in response to the internal voltage generation enable signal and to feed back the generated internal voltage to the internal voltage detector.
본 발명의 내부 전압 생성 회로에 의하면 타겟 레벨 생성 단계를 최소화함으로써 신호의 오프셋을 줄일 수 있고 반도체 장치에서 내부 전압 생성 회로가 차지하는 면적 및 소모 전류를 최소화 할 수 있다. 또한 내부 전압 가변 테스트 시 패드를 통해 외부에서 인가되는 기준 전압이 포화되는 것을 방지하여 원활한 가변 테스트를 수행할 수 있다.According to the internal voltage generation circuit of the present invention, the offset of the signal can be reduced by minimizing the target level generation step, and the area and the power consumption of the internal voltage generation circuit in the semiconductor device can be minimized. In addition, the variable voltage test can smoothly perform the variable test by preventing the external reference voltage from being saturated through the pad.
도 1은 종래 내부 전압 생성 회로를 나타낸 도면,
도 2는 본 발명의 실시예에 따른 내부 전압 생성 회로를 나타낸 도면이다.1 is a view showing a conventional internal voltage generation circuit,
2 is a diagram illustrating an internal voltage generation circuit according to an exemplary embodiment of the present invention.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 내부 전압 생성 회로의 회로도이다.2 is a circuit diagram of an internal voltage generation circuit according to an embodiment of the present invention.
도 2의 내부 전압 생성회로는 제 1 기준 전압 발생부(10), 기준 전압 조정 버퍼부(200), 내부 전압 검출부(50), 내부 전압 생성부(60) 및 테스트용 패드(70)를 포함한다.The internal voltage generation circuit of FIG. 2 includes a first
상기 제 1 기준 전압 발생부(10)는 반도체 장치가 정상모드로 동작하는 경우 내부 전압(VIN) 생성의 기준이 되는 제 1 기준 전압(VREFN)을 생성한다.The first
상기 기준 전압 조정 버퍼부(200)는 상기 제 1 기준 전압(VREFN)을 수신하여 상기 제 1 기준 전압(VREFN)과 같은 레벨의 제 1 조정 전압(VREFS1)과 상기 제 1 기준 전압보다 높은 레벨의 제 2 조정 전압(VREFS2)을 생성한다. 상기 제 1 조정 전압(VREFS1) 및 상기 제 2 조정 전압(VREFS2)은 상기 내부 전압 검출부(50)에서 음의 내부 전압(VIN) 레벨을 검출하는데 있어 비교 대상이 되는 타겟 레벨을 생성하기 위한 것이다.The reference voltage
상기 내부 전압 검출부(50)는 상기 제 1 조정 전압(VREFS1) 및 상기 제 2 조정 전압(VREFS2)으로 타겟 레벨을 생성하고, 상기 타겟 레벨과 내부 전압(VIN)을 비교하여 그 결과에 따라 내부 전압 생성 인에이블 신호(EN)를 생성한다.The
상기 내부 전압 생성부(60)는 상기 내부 전압 생성 인에이블 신호(EN)에 응답하여 상기 내부 전압(VIN)을 생성하고 생성된 상기 내부 전압(VIN)을 상기 내부 전압 검출부(50)로 피드백한다.The
본 발명의 실시예에 따른 내부 전압 생성 회로는 종래보다 음 전압 생성 단계를 최소화하여 반도체 장치의 효율성을 높인다.The internal voltage generation circuit according to the embodiment of the present invention increases the efficiency of the semiconductor device by minimizing the negative voltage generation step than in the prior art.
음 전압 생성 시에는 번인테스트(burn in test)를 수행하지 않는다는 점에 착안하여 상기 기준 전압 조정 버퍼부(200)는 항상 상기 제 1 기준 전압(VREFN)을 수신하고 이를 조정하여 상기 제 1 및 제 2 조정 전압(VREFS1, 2)을 출력한다. The reference voltage
즉, 상기 기준 전압 조정 버퍼부(200)는 종래 기술에서 기준 전압을 선택하고 버퍼링하는 단계와 상기 선택된 기준 전압을 이용하여 조정 전압을 생성하는 단계를 하나의 단계로 만든 것으로, 기존 내부 전압 생성 회로가 차지했던 면적 및 소모 전류를 줄일 수 있다.That is, the reference voltage
상기 기준 전압 조정 버퍼부(200)는 증폭기(OP1), 제 1 저항(R1) 및 제 2 저항(R2)을 포함한다. The reference voltage
상기 증폭기(OP1)는 양 입력 단자로 상기 제 1 기준 전압 발생부(10)에서 출력된 제 1 기준 전압(VREFN)을 수신하고 음 입력 단자로 피드백된 상기 제 1 기준 전압(VREFN)을 수신하며, 출력 단자로부터 상기 제 2 조정 전압(VREFS2)을 출력한다. The amplifier OP1 receives a first reference voltage VREFN output from the first
상기 제 1 저항(R1)은 상기 증폭기(OP1)의 상기 출력 단자와 상기 음 입력 단자에 연결되고, 상기 제 2 저항(R2)은 상기 증폭기(OP1)의 상기 음 입력 단자와 접지 전압(VSS)에 연결된다.The first resistor R1 is connected to the output terminal and the negative input terminal of the amplifier OP1, and the second resistor R2 is the negative input terminal and the ground voltage VSS of the amplifier OP1. Is connected to.
이상적인 증폭기의 특성상 증폭기(OP1)의 양 입력 단자와 음 입력 단자의 전압은 동일하므로 상기 제 1 기준 전압(VREFN)의 레벨이 그대로 제 1 조정 전압(VREFS1)으로 출력된다. Since the voltages of the positive input terminal and the negative input terminal of the amplifier OP1 are the same due to the characteristics of the ideal amplifier, the level of the first reference voltage VREFN is output as the first adjustment voltage VREFS1.
제 2 조정 전압(VREFS2)은 직렬로 연결된 제 1 및 제 2 저항(R1, 2)에 의해 제 1 조정 전압(VREFS1)의 (1+R1/R2)배의 크기를 갖는다. 다만 제 2 조정 전압(VREFS2)은 상기 증폭기(OP1)의 구동 전압에 다다르면 포화(saturation)된다.The second adjustment voltage VREFS2 has a magnitude of (1 + R1 / R2) times the first adjustment voltage VREFS1 by the first and second resistors R1 and 2 connected in series. However, the second adjustment voltage VREFS2 is saturated when the driving voltage of the amplifier OP1 is reached.
따라서 상기 기준 전압 조정 버퍼부(20)는 상기 제 1 기준 전압(VREFN)과 같은 레벨의 제 1 조정 전압(VREFS1)과 상기 제 1 기준 전압보다 높은 레벨의 제 2 조정 전압(VREFS2)을 생성한다.Accordingly, the reference voltage adjustment buffer unit 20 generates the first adjustment voltage VREFS1 at the same level as the first reference voltage VREFN and the second adjustment voltage VREFS2 at a level higher than the first reference voltage. .
상기 내부 전압 검출부(50) 및 상기 내부 전압 생성부(60)는 종래 기술로 구현되는 것이다. The
상기 내부 전압 검출부(50)는 상기 제 1 및 제 2 조정 전압(VREFS1, 2)에 저항을 연결하여 전류가 흐르게 하고 상기 전류를 추가로 연결된 저항에 흐르게 함으로써 타겟 레벨인 음의 전압을 생성한다. 그리고 상기 타겟 레벨을 상기 내부 전압 생성부(60)에서 피드백되는 음(negative)의 상기 내부 전압(VIN) 레벨과 비교한다. 비교 결과 상기 내부 전압(VIN) 레벨이 상기 타겟 레벨보다 높은 경우 내부 전압 생성 인에이블 신호(EN)를 활성화 하여 상기 내부 전압 생성부(60)로 인가한다.The
상기 내부 전압 생성부(60)는 상기 내부 전압 생성 인에이블 신호(EN)가 활성화되어 인가되는 경우 차지 펌핑을 수행하여 음의 상기 내부 전압(VIN)을 생성한다. 그리고 상기 내부 전압(VIN)을 상기 내부 전압 검출부(50)에 피드백 시킴으로써 상기 내부 전압(VIN)이 상기 타겟 레벨을 안정적으로 유지할 수 있도록 한다.The
상기 테스트용 패드(70)는 내부 전압 생성 회로가 정확한 동작을 하고 있는지 확인하기 위하여 상기 제 2 조정 전압(VREFS2)을 프로빙(probing)하는 경우 사용할 수 있다. 또한 내부 전압 가변 테스트 시 상기 내부 전압 검출부(50)로 외부에서 인가되는 상기 제 2 조정 전압(VREFS2)을 포싱(forcing)할 때 사용할 수 있다.The
상기 테스트용 패드(70)의 연결은 내부 전압 가변 테스트 시 외부에서 인가되는 제 2 조정 전압(VREFS2)을 곧바로 상기 내부 전압 검출부(50)로 포싱할 수 있음에 특징이 있다.The connection of the
종래에는 내부 전압 가변 테스트 시 외부에서 인가되는 기준 전압을 곧바로 내부 전압 검출부(50)로 포싱하지 않고 그 전 단계에서 하였기 때문에 상기 기준 전압을 계속하여 상승시킬 경우 전 단계에서 포화(saturaiom)되는 문제가 있었다.Conventionally, since the reference voltage applied from the outside in the internal voltage variable test is not immediately forced to the internal
본 발명의 실시예에 의할 경우 내부 전압 가변 테스트 시 외부에서 인가되는 제 2 조정 전압(VREFS2)을 계속하여 상승시키더라도 바로 상기 내부 전압 검출부(50)로 인가되기 때문에 상기 전압 포화문제는 발생하지 않는다. 따라서 종래보다 원활한 내부 전압 가변 테스트를 수행할 수 있다.According to the exemplary embodiment of the present invention, the voltage saturation problem does not occur because the voltage is applied directly to the
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims and their equivalents. Only. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
10 : 제 1 기준 전압 발생부 200 : 기준 전압 조정 버퍼부
50 : 내부 전압 검출부 60 : 내부 전압 생성부
70 : 테스트용 패드10: first reference voltage generator 200: reference voltage adjustment buffer unit
50: internal voltage detector 60: internal voltage generator
70: test pad
Claims (5)
상기 제 1 기준 전압을 수신하여 상기 제 1 기준 전압과 같은 레벨의 제 1 조정 전압과 상기 제 1 기준 전압보다 높은 레벨의 제 2 조정 전압을 생성하는 기준 전압 조정 버퍼부;
상기 제 1 조정 전압 및 상기 제 2 조정 전압으로 타겟 레벨을 생성하고, 상기 타겟 레벨과 내부 전압을 비교하여 그 결과에 따라 내부 전압 생성 인에이블 신호를 생성하는 내부 전압 검출부; 및
상기 내부 전압 생성 인에이블 신호에 응답하여 상기 내부 전압을 생성하고 생성된 상기 내부 전압을 상기 내부 전압 검출부로 피드백하는 내부 전압 생성부를 포함하는 반도체 장치의 내부 전압 생성 회로.A first reference voltage generator configured to output a first reference voltage in a normal operation mode of the semiconductor device;
A reference voltage adjustment buffer unit configured to receive the first reference voltage to generate a first adjustment voltage at the same level as the first reference voltage and a second adjustment voltage at a level higher than the first reference voltage;
An internal voltage detector configured to generate a target level using the first regulated voltage and the second regulated voltage, compare the target level with an internal voltage, and generate an internal voltage generation enable signal according to a result; And
And an internal voltage generator configured to generate the internal voltage in response to the internal voltage generation enable signal and to feed back the generated internal voltage to the internal voltage detector.
상기 내부 전압 검출부는,
상기 내부 전압이 상기 타겟 레벨보다 높은 경우 상기 내부 전압 생성 인에이블 신호를 활성화시키는 반도체 장치의 내부 전압 생성 회로.The method of claim 1,
The internal voltage detector,
An internal voltage generation circuit of the semiconductor device to activate the internal voltage generation enable signal when the internal voltage is higher than the target level.
상기 내부 전압 생성부는,
상기 내부 전압 생성 인에이블 신호가 활성화된 경우 전하 펌핑을 수행하여 내부 전압을 생성하는 반도체 장치의 내부 전압 생성 회로. The method of claim 1,
The internal voltage generator,
An internal voltage generation circuit of the semiconductor device to generate an internal voltage by performing charge pumping when the internal voltage generation enable signal is activated.
상기 기준 전압 조정 버퍼부에서 상기 내부 전압 검출부로 인가되는 제 2 조정 전압을 프로빙(probing)할 수 있는 테스트용 패드를 더 포함하는 반도체 장치의 내부 전압 생성 회로.The method of claim 1,
And a test pad capable of probing a second adjustment voltage applied from the reference voltage adjustment buffer unit to the internal voltage detection unit.
반도체 장치의 가변 테스트 모드 시 상기 내부 전압 검출부로 외부에서 인가되는 제 2 조정 전압을 포싱(forcing)할 수 있는 테스트용 패드를 더 포함하는 반도체 장치의 내부 전압 생성 회로.The method of claim 1,
And a test pad for forcing a second regulated voltage applied from the outside to the internal voltage detector in a variable test mode of the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110053857A KR101794798B1 (en) | 2011-06-03 | 2011-06-03 | Internal voltage generating circuit of semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110053857A KR101794798B1 (en) | 2011-06-03 | 2011-06-03 | Internal voltage generating circuit of semiconductor apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120134730A true KR20120134730A (en) | 2012-12-12 |
KR101794798B1 KR101794798B1 (en) | 2017-11-09 |
Family
ID=47902886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110053857A KR101794798B1 (en) | 2011-06-03 | 2011-06-03 | Internal voltage generating circuit of semiconductor apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101794798B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140112150A (en) * | 2013-03-13 | 2014-09-23 | 삼성전자주식회사 | Internal voltage generator and contactless IC card including the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017032B2 (en) * | 2007-09-14 | 2012-09-05 | パナソニック株式会社 | Voltage generation circuit |
-
2011
- 2011-06-03 KR KR1020110053857A patent/KR101794798B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140112150A (en) * | 2013-03-13 | 2014-09-23 | 삼성전자주식회사 | Internal voltage generator and contactless IC card including the same |
Also Published As
Publication number | Publication date |
---|---|
KR101794798B1 (en) | 2017-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7236905B2 (en) | Test apparatus and power supply circuit | |
JP2007315829A (en) | Power supply apparatus and semiconductor test system using same | |
US11360139B2 (en) | Method for testing a power module | |
US11262778B2 (en) | Reference voltage generation | |
US20110193733A1 (en) | Output apparatus and test apparatus | |
US8493133B2 (en) | Semiconductor memory apparatus | |
JP5255248B2 (en) | Power stabilization circuit, electronic device, and test apparatus | |
KR20150022241A (en) | Semiconductor Memory Apparatus | |
KR20130012795A (en) | Semiconductor integrated circuit | |
KR101477626B1 (en) | Soft start apparatus for dc-dc converter | |
US8531187B2 (en) | Compensation circuit and test apparatus | |
US20130093490A1 (en) | Internal voltage generation circuit and method | |
JP2009164586A (en) | Voltage adjusting circuits and voltage adjusting methods | |
JP4228013B2 (en) | Power supply voltage reset circuit and reset signal generation method | |
JP2006222770A (en) | Power amplifying circuit and testing device | |
KR20120098169A (en) | Internal voltage generator of semiconductor device | |
US11232818B2 (en) | Memory system performing reference voltage training operation and operating method of memory system | |
KR20120134730A (en) | Internal voltage generating circuit of semiconductor apparatus | |
KR20080043500A (en) | A high voltage detector and a high voltage generator using the same | |
KR20130064991A (en) | Reference voltage generation circuit and internal voltage generation circuit using the same | |
US11209846B2 (en) | Semiconductor device having plural power source voltage generators, and voltage supplying method | |
US8587369B2 (en) | Down-converting voltage generating circuit | |
JP4896173B2 (en) | Test equipment | |
KR20120122583A (en) | Circuit and method for trimming internal voltage of semiconductor apparatus | |
KR20160112894A (en) | Regulator Circuit and Semiconductor Memory Apparatus Having the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |