KR20120129272A - 태양 전지 및 이의 제조방법 - Google Patents

태양 전지 및 이의 제조방법 Download PDF

Info

Publication number
KR20120129272A
KR20120129272A KR1020110047426A KR20110047426A KR20120129272A KR 20120129272 A KR20120129272 A KR 20120129272A KR 1020110047426 A KR1020110047426 A KR 1020110047426A KR 20110047426 A KR20110047426 A KR 20110047426A KR 20120129272 A KR20120129272 A KR 20120129272A
Authority
KR
South Korea
Prior art keywords
base substrate
layer
passivation layer
capping
passivation
Prior art date
Application number
KR1020110047426A
Other languages
English (en)
Inventor
서동철
김현종
서경진
정준혁
정병국
Original Assignee
삼성디스플레이 주식회사
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 삼성에스디아이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110047426A priority Critical patent/KR20120129272A/ko
Priority to US13/424,674 priority patent/US20120291863A1/en
Publication of KR20120129272A publication Critical patent/KR20120129272A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지 및 이를 제조하는 제조 방법에서, 상기 태양전지는 베이스 기판, 제1 패시베이션층, 제1 캡핑층, 제1 전극 및 제2 전극을 포함한다. 상기 베이스 기판은 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하고, 상기 제1 면에 형성된 도핑층을 포함한다. 상기 제1 패시베이션층은 상기 베이스 기판의 상기 제1 면 상에 형성되고, 수소를 포함한다. 상기 제1 캡핑층은 상기 제1 패시베이션층 상에 형성되고, 상기 제1 패시베이션층의 수소가 외부로 방출되는 것을 방지한다. 상기 제1 전극은 상기 제1 캡핑층 상에 형성된다. 상기 제2 전극은 상기 베이스 기판의 상기 제2 면 상에 형성된다. 이에 의해, 상기 태양 전지의 효율이 향상될 수 있으며, 제조 공정이 단순화될 수 있다.

Description

태양 전지 및 이의 제조방법 {SOLAR CELL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 양면 패시베이션 구조의 태양 전지 및 이의 제조방법에 관한 것이다.
태양 전지는 광기전력(photovoltaic effect) 현상을 응용하여 태양의 빛 에너지를 전기적 에너지로 바꾸는 에너지 변환소자이다. 태양 전지는 기판 표면에 빛이 입사하면 내부에서 전자와 정공이 발생하고, 발생한 전하들은 제1 전극 및 제2 전극으로 이동함에 따라 제1 전극과 제2 전극 사이의 전위차인 광기전력이 발생한다. 이때, 상기 태양 전지에 부하를 연결하면 전류가 흐르게 된다.
P형 반도체층과 n형 반도체층이 접합되어 있는 구조를 포함하는 태양 전지는 전자(electron)과 정공(hole)이 재결합하려는 경향을 갖는데, 이 경우, 재결합 되는 속도가 빠를수록 태양 전지의 효율은 감소된다. 한편, 태양 전지의 양면에 패시베이션층이 형성되어 있는 경우, 패시베이션층을 형성하는 과정에서 발생하는 패시베이션층의 변형을 방지하기 위하여 여러 단계의 추가적으로 수행해야 되는 문제가 있다. 또한, 패시베이션층들 및 캡핑층들을 양면에 증착할 때, 웨이퍼가 플립(filp)하여야 하는데, 이로 인하여 양면을 모두 증착하는 데 걸리는 시간, 즉 턴 어라운드 타임(turn around time) 때문에 전체 제조 공정에 걸리는 시간이 증가하는 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 공정을 단순화하여 제조 비용을 감소시킬 수 있는 태양 전지를 제공하는 것이다.
본 발명의 다른 목적은 상기 태양 전지의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 태양 전지는 베이스 기판, 제1 패시베이션층, 제1 캡핑층, 제1 전극 및 제2 전극을 포함한다. 상기 베이스 기판은 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하고 도핑층을 포함한다. 상기 제1 패시베이션층은 상기 베이스 기판의 상기 제1 면상에 형성되고 수소를 포함한다. 상기 제1 캡핑층은 상기 제1 패시베이션층 상에 형성되고 상기 제1 패시베이션층의 수소가 외부로 방출되는 것을 방지한다. 상기 제1 전극은 상기 제1 캡핑층 상에 형성되고 상기 제2 전극은 상기 베이스 기판의 상기 제1 면의 상부에 형성된다.
일 실시예에서, 상기 제1 패시베이션층은 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiO), 실리콘옥시나이트라이드(SiON) 중의 하나를 포함할 수 있고, 상기 제1 캡핑층은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 알루미늄나이트라이드(AlN), 알루미늄옥사이드(AlOx), 탄소박막, 세륨옥사이드(CeOx), 티탄옥사이드(TiOx) 중 하나를 포함할 수 있다.
일 실시예에서, 상기 제1 캡핑층은 10nm 내지 30nm 두께로 형성될 수 있다.
일 실시예에서 상기 베이스 기판의 제2 면 상에 형성된 제2 패시베이션층 및 상기 제2 패시베이션층 상에 형성된 제2 캡핑층을 더 포함할 수 있다.
일 실시예에서 상기 베이스 기판의 제2 면 상에 형성된 후면전계층(BSF: back surface filed)을 더 포함하고 상기 제2 전극은 후면전계층(BSF: back surface filed) 상에 형성될 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 태양 전지는 베이스 기판, 제1 및 제2 패시베이션층들, 제1 및 제2 캡핑층들을 포함한다. 상기 베이스 기판은 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하고, 상기 제1 면에 형성된 도핑층을 포함한다. 상기 제1 및 제2 패시베이션층들은 상기 베이스 기판의 도핑층 및 제2 면 상에 각각 형성되고, 음전하 산화막을 포함한다. 상기 제1 및 제2 캡핑층들은 상기 제1 및 제2 패시베이션층들 상에 각각 형성된다. 상기 제1 및 는 제1 및 제2 캡핑층들 및 상기 제1 및 제2 캡핑층들 상에 각각 형성되는 제1 및 제2 전극들을 포함한다.
일 실시예에서, 제7항에 있어서, 상기 제1 및 제2 패시베이션층은 알루미늄 옥사이드(AlOx)를 포함하고, 상기 제1 및 제2 캡핑층은 실리콘나이트라이드(SiNx)를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 태양 전지의 제조 방법은, 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하는 베이스 기판의 상기 제1 면에 도핑층을 형성한다. 상기 베이스 기판의 도핑층에 수소를 포함하는 제1 패시베이션층을 형성한다. 상기 제1 패시베이션층 상에 상기 제1 패시베이션층의 수소 방출을 방지하는 제1 캡핑층을 형성한다. 상기 제1 캡핑층 상에 제1 전극을 형성한다. 상기 베이스 기판의 제2 면 상에 제2 전극을 형성한다.
일 실시예에서, 상기 베이스 기판의 제1 면에 수소를 포함하는 제1 패시베이션층을 형성하는 단계는, 플라즈마 화학 증착법(PECVD: plasma enhanced chemical vapor deposition)에 의하여 수행될 수 있다.
일 실시예에서, 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 형성하는 단계 및 상기 제2 패시베이션층 상에 제2 캡핑층을 형성하는 단계를 더 포함할 수 있으며, 상기 제1 캡핑층 및 상기 제2 패시베이션층는 동일한 재료를 포함하며, 상기 제1 패시베이션층 상에 제1 캡핑층을 형성하는 단계 및 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 형성하는 단계는 동시에 수행 될 수 있다.
일 실시예에서 상기 제1 패시베이션층 상에 제1 캡핑층을 형성하는 단계 및 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 형성하는 단계는, 상기 제1 패시베이션층을 형성된 베이스 기판을 로드부에 안착시키는 단계, 상기 베이스 기판을 상기 로드부에 연결된 제1 버퍼부를 통과하여 상기 제1 버퍼부에 연결된 제1 처리부에 안착시키는 단계, 상기 제1 처리부에서 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 증착하는 단계, 상기 제1 처리부와 인접한 제2 처리부에서 상기 베이스 기판의 상기 제1 패시베이션층 상에 제1 캡핑층을 증착하는 단계, 상기 베이스 기판을 상기 제2 처리부에 연결된 제2 버퍼부를 통과하여 언로드부에 안착시키는 단계 및 상기 베이스 기판을 상기 언로드부에 의하여 탈착하는 단계를 포함할 수 있으며, 상기 제1 및 제2 처리부들은 서로 오픈게이트(open gate) 형태로 연결된 별개의 챔버 내에 각각 형성되거나, 하나의 챔버 내에 형성될 수 있다.
일 실시예에서, 상기 베이스 기판의 제2 면상에 후면전계층을 형성하는 단계를 더 포함하며, 상기 베이스 기판의 제2 면상에 후면전계층을 형성하는 단계는. 상기 베이스 기판의 제2 면 상에 알루미늄 페이스트를 형성하는 단계 및 상기 알루미늄 페이스트에 열을 가하여 알루미늄을 상기 베이스 기판의 제2면에 확산시키는 단계를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 태양 전지의 제조 방법은 태양광이 입사되는 제1 면 및 제1 면과 마주하는 제2 면을 포함하는 베이스기판의 상기 제1 면에 도핑층을 형성한다. 상기 베이스 기판의 도핑층 및 제2 면에 각각 음전하 산화막을 포함하는 제1 및 제2 패시베이션층들을 형성한다. 상기 제1 및 제2 패시베이션층들 상에 각각 제1 및 제2 캡핑층들을 형성한다. 상기 제1 및 제2 캡핑층들 상에 각각 제1 및 제2 전극들을 형성한다.
일 실시예에서, 상기 제1 및 제2 패시베이션층들은 동시에 형성되고, 상기 제1 및 제2 캡핑층들은 동시에 형성될 수 있다.
일 실시예에서, 1 및 제2 캡핑층들을 형성하는 단계는 저압 화학기상 증착법(LPCVD: low pressure chemical vapor deposition)으로 수행 될 수 있다.
일 실시예에서, 상기 제1 및 제2 패시베이션층들을 형성하는 단계는, 상기 베이스 기판을 로드부에 안착시키는 단계, 상기 베이스 기판을 상기 로드부에 연결된 제1 버퍼부를 통과하여 상기 제1 버퍼부에 연결된 제1 처리부에 안착시키는 단계, 상기 제1 처리부에서 상기 베이스 기판의 도핑층 상에 제1 패시베이션층을 증착하는 단계, 상기 제1 처리부와 인접한 제2 처리부에서 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 증착하는 단계, 상기 베이스 기판을 상기 제2 처리부에 연결된 제2 버퍼부를 통과하여 언로드부에 안착시키는 단계 및 상기 베이스 기판을 상기 언로드부에 의하여 탈착하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 및 제2 캡핑층들을 형성하는 단계는, 상기 베이스 기판을 로드부에 안착시키는 단계, 상기 베이스 기판을 상기 제1 버퍼부를 통과하여 상기 제1 처리부에 안착시키는 단계, 상기 제1 처리부에서 상기 베이스 기판의 상기 제1 패시베이션층 상에 제1 캡핑층을 증착하는 단계, 상기 제2 처리부에서 상기 베이스 기판의 상기 제2 패시베이션층 상에 제2 캡핑층을 증착하는 단계, 상기 베이스 기판을 상기 제2 버퍼부를 통과하여 상기 언로드부에 안착시키는 단계, 상기 베이스 기판을 상기 언로드부에 의하여 탈착하는 단계를 포함할 수 있다.
일 실시예에서, 상기 제1 처리부와 상기 제2 처리부는 대기 노출 없이 연속하여 재료를 증착할 수 있다.
일 실시예에서, 상기 제1 및 제2 면 상에 상기 재료를 증착하여 유전체층들이 형성되고, 상기 유전체층들은 알루미늄옥사이드(AlOx), 알루미늄나이트라이드(AlN), 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 또는 실리콘옥시나이트라이드(SiON)을 포함하는 캡핑층 및 실리콘나이트라이드(SiNx), 탄소박막, 알루미늄나이트라이드(AlN), 실리콘옥시나이트라이드(SiON), 실리콘카바이드(SiC) 또는 실리콘카보나이트라이드(SiCN)를 포함하는 패시베이션층이 될 수 있다.
상기 제1 및 제2 처리부들은 서로 오픈게이트(open gate) 형태로 연결된 별개의 챔버 내에 각각 형성되거나, 하나의 챔버 내에 형성될 수 있다.
이와 같은 본 발명에 따르면, 전자-정공의 재결합 속도를 줄이고, 이중반사방지막으로 인하여 반사율을 낮추어 고효율의 태양 전지를 제공할 수 있다.
또한, 태양 전지의 제조 공정이 단순화되고 턴 어라운드 타임(turn around time)이 감소되며, 공정상에서 발생할 수 있는 펀치-쓰루(punch through) 및 블리스터링(blistering) 등을 방지할 수 있다,
도 1은 본 발명의 일 실시예에 따른 태양 전지의 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 단면도이다.
도 3은 서로 다른 굴절율을 가지는 이중 반사 방지막이 형성되는 경우, 파장에 대한 반사율을 설명하기 위한 그래프이다.
도 4는 태양 전지의 양면에 캡핑층을 형성한 경우와 형성하지 않은 경우의 라이프타임을 비교하는 그래프이다.
도 5a 내지 도 5g는 도 1의 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 6은 도 1의 태양 전지의 패시베이션층 및 캡핑층을 증착하기 위한 증착 장치의 사시도이다.
도 7은 도 6의 Ⅱ-Ⅱ'라인을 따라 절단한 단면도이다.
도 8은 도 1의 태양 전지의 패시베이션층 및 캡핑층을 증착하기 위한 증착 장치의 다른 예의 사시도이다.
도 9는 도 8의 Ⅲ-Ⅲ'라인을 따라 절단한 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 태양 전지의 사시도이다.
도 11은 도 10의 Ⅳ-Ⅳ'라인을 따라 절단한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 태양 전지의 사시도이다.
도 13은 도 12의 Ⅴ-Ⅴ'라인을 따라 절단한 단면도이다.
도 14a 내지 도 14b는 도 12의 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 15는 본 발명의 또 다른 실시예에 따른 태양 전지의 사시도이다.
도 16는 도 13의 Ⅵ-Ⅵ'라인을 따라 절단한 단면도이다.
도 17a 내지 도 17e는 도 15의 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 18은 본 발명의 또 다른 실시예에 따른 태양 전지의 사시도이다.
도 19는 도 12의 Ⅶ-Ⅶ'라인을 따라 절단한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 사시도이다. 도 2는 도 1의 Ⅰ-Ⅰ' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지(1)는 베이스 기판(10), 제1 패시베이션층(200), 제1 캡핑층(300), 제2 패시베이션층(400), 제2 캡핑층(500), 제1 전극(610) 및 제2 전극(620)을 포함한다.
상기 베이스 기판(10)은 태양광이 입사되는 제1 면(11) 및 상기 제1 면(1)과 마주보는 제2 면(12)을 포함한다. 상기 제1 면(11)은 요철 패턴을 갖고, 상기 제2 면(12)은 평평한 구조를 갖는다. 상기 요철 패턴은 광 흡수면적을 넓게 하고, 광의 진행 경로의 방향을 다양하게 한다. 따라서, 입사하는 광의 양이 증가하고, 광이 도달하는 영역이 증가함에 따라 형성되는 정공-전자쌍 (EHP: electrode hole pair)이 증가하게 된다. 상기 요철 패턴은, 예를 들어 피라미드 형상을 가질 수 있다. 이 경우, 피라미드 형상이란 사각뿔 형상에 한정되는 것은 아니고 정점과 경사를 가진 형상을 모두 포함하여 경우에 따라서는 반구 형상을 가질 수도 있다.
상기 평탄화된 제2 면(12)은 상기 제1 면(11)에 형성되는 요철 패턴과 같은 상기 제2 면(12)에 형성된 요철 패턴을 습식 식각하여 형성된다.
상기 제1 면(11)으로 입사하는 광들은 상기 제2 면(12)을 반사면으로 하여 반사하게 되는데, 상기 제2 면(12)이 평평하기 때문에 상기 광의 반사경로가 단순화되게 된다. 따라서, 서로 간섭을 일으켜 소멸되는 광들이 감소하고 상기 태양 전지(1)로 흡수되는 광을 증가시킬 수 있다. 또한, 후술할 제2 전극(620)의 형성을 균일하게 형성하는 것이 용이해지는 이점이 있다.
본 실시예는 상기 베이스 기판(10)을 n형 실리콘 기판으로 설명하였으나, 이와 다르게 p형 실리콘 기판일 수 있다.
상기 베이스 기판(10)의 제1 면(11)에는 상기 n형 반도체층(101)이 형성된다. 상기 n형 반도체층(101)은 도펀트(dopant)를 포함하며, 상기 제1 도펀트(dopant)는 인(p)등을 포함하는 5족 원소를 포함할 수 있다. 상기 n형 반도체층(101)은 확산 공정을 통하여 도펀트(dopant)가 상기 베이스 기판(10)에 확산되어 형성된다. 따라서, 상기 베이스 기판(10)은 n형 반도체층(101)과 p형 반도체층(102)을 포함하도록 형성된다. 외부로부터 광이 입사되면 상기 베이스 기판(10)의 상기 p형 반도체층(102)과 상기 n형 반도체층(101)의 접합면에서 광 에너지를 전기 에너지로 변환함으로써, 전력을 생산한다. 상기 반도체층(100)에서 n형 반도체층(101) 및 p형 반도체층(102)의 위치 및 층의 개수는 변경될 수 있다.
상기 제1 패시베이션층(200)은 수소를 포함하는 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiO), 실리콘옥시나이트라이드(SiON) 중의 하나를 포함할 수 있다. 상기 제1 패시베이션층(200)은 플라즈마 화학 증착법(PECVD: plasma enhanced chemical vapor deposition)에 의하여 제조될 수 있다. 상기 베이스 기판(10)의 상기 n형 반도체층(101)은 상대적으로 많은 전자(electrode)를 포함하고 있고, 상기 p형 반도체층(102)은 상대적으로 많은 정공(hole)을 포함하고 있으며, 상기 n형 반도체층(101)과 p형 반도체층(102)은 서로 접합하고 있다. 따라서, 각각 포함하고 있는 전자(electrode)와 정공(hole)은 서로 재결합(recombination)하려는 특성을 갖는다. 따라서, 고효율의 태양 전지(1)를 제공하기 위해서는 전자(electrode)와 정공(hole)의 재결함(recombination)을 억제하여야 한다.
상기 제1 패시베이션층(200)이 이와 같은 전자(electrode)와 정공(hole)의 재결합(recombination)을 억제한다. 즉, 상기 베이스 기판(10)과 상기 제1 패시베이션층(200) 사이의 계면에서 상기 제1 패시베이션층(200)에 포함되어 있는 수소가 상기 베이스 기판(10)에 포함되는 실리콘(Si)의 끊어진 결합(Dangling Bond)들과 결합하게 되어 상기 전자(electrode)와 정공(hole)의 재결합(recombination)이 어렵도록 한다. 이에 따라, 전면 재결합 속도(FSRV: front surface recombination velocity)를 낮추어 태양 전지의 광전 변환 효율의 저하를 방지한다. 따라서, 상기 제1 패시베이션층(200)에 포함된 수소의 양이 많을수록 상기 전면 재결합 속도(FSRV)를 낮추는데 효과적일 수 있다.
상기 제1 캡핑층(300)은 상기 제1 패시베이션층(200) 상에 형성된다. 상기 제1 패시베이션층(200)에 포함되어 있는 수소들은 상기 n형 반도체층(101) 및 상기 p형 반도체층(102)을 포함하는 베이스 기판(10) 쪽으로 공급되어야 한다. 따라서, 상기 제1 캡핑층(300)은 상기 외부로 방출되려는 수소들을 방지한다. 상기 제1 캡핑층(300)은 알루미늄옥사이드(aluminum oxide, AlOx), 실리콘옥사이드(silicon oxide, SiOx), 실리콘나이트라이드(silicon nitride, SiNx), 알루미늄나이트라이드(aluminum nitride, AIN), 실리콘카바이드(silicon carbide, SiC), 세륨옥사이드(serum oxide, CeOx), 티탄옥사이드(titan oxide, TiOx) 및 카본(carbon)박막 중 하나로 형성될 수 있다. 상기 제1 캡핑층(300)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 상기 제1 캡핑층(300)은 약 10nm 내지 약 30nm 두께로 형성될 수 있다. 상기 제1 캡핑층(300)은 태양광이 입사하는 상기 베이스 기판(10)의 제1 면(11)의 상부에 형성되기 때문에 두께가 두꺼운 경우 태양광의 입사를 방해할 수 있기 때문이다.
또한, 상기 제1 패시베이션층(200)과 상기 제1 캡핑층(300)은 이중반사방지막으로 형성될 수 있다. 실리콘 웨이퍼는 태양 전지의 단가 중에서 매우 높은 비중을 차지하는 것으로서, 태양 전지의 제조 단가를 낮추기 위해서는 실리콘 웨이퍼의 두께를 줄이는 것이 바람직할 수 있다. 다만, 실리콘 웨이퍼의 두께를 줄이게 되면, 태양 전지가 흡수할 수 있는 광의 파장 대역이 좁아짐에 따라 구동 효율이 저하될 수 있다. 따라서, 본 발명에서는 실리콘 웨이퍼로 형성되는 상기 베이스 기판(10)의 두께를 줄이면서도 태양 전지의 효율의 저하를 방지하기 위해, 서로 다른 굴절율을 가지는 상기 제1 패시베이션층(200)과 상기 제1 캡핑층(300)이 이중반사방지막의 역할을 하여 입사하는 광의 반사율을 최소화할 수 있다. 이중반사방지막의 효과에 대하서는 후술한다.
상기 베이스 기판(10)의 제2 면(12) 상에 제2 패시베이션층(400)이 형성된다. 상기 제2 패시베이션층(400)은 음전하를 띄고 있어 상기 p형 반도체층(102)에 포함되는 전자를 밀어내는 특성을 갖는다. 따라서, 상기 n형 반도체층(101)의 전자(electrode)와 상기 p형 반도체층(102)의 정공(hole)의 재결합(recombination)을 방지할 수 있다. 상기 제2 패시베이션층(400)은 상기 제1 캡핑층(300)과 동일한 재료로 형성될 수 있다. 상기 제2 패시베이션층(400)은 상기 제2 알루미늄옥사이드(aluminum oxide, AlOx), 실리콘옥사이드(silicon oxide, SiOx), 실리콘나이트라이드(silicon nitride, SiNx), 알루미늄나이트라이드(aluminum nitride, AIN), 실리콘카바이드(silicon carbide, SiC), 세륨옥사이드(serum oxide, CeOx), 티탄옥사이드(titan oxide, TiOx) 및 카본(carbon)박막 중 하나로 형성될 수 있다. 상기 제1 캡핑층(400)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다.
상기 제2 패시베이션층(400)의 하부에 상기 제2 캡핑층(500)이 형성된다. 상기 제2 캡핑층(500)은 상기 태양 전지(1)의 제2 면(12)을 커버하고 있어, 상기 태양 전지(1)의 제조 공정에서 발생할 수 있는 결함을 방지할 수 있다. 상기 제2 캡핑층(400)은 실리콘나이트라이드(silicon nitride, SiNx)를 포함할 수 있다. 상기 재2 캡핑층(500)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등의 증착법을 이용하여 형성될 수 있다.
상기 제1 전극(610)은 상기 제1 캡핑층(300) 상의 일부분에 형성되어, 상기 제1 캡핑층(300) 및 상기 제1 패시베이션층(200)을 통과하여 상기 n형 반도체층(101)과 전기적으로 연결된다. 상기 제1 전극(610)은 제1 방향(D1)으로 확장되어 상기 제1 방향(D1)과 실질적으로 수직하는 제2 방향(D2)으로 형성된 다수의 버스 라인(611) 및 상기 제2 방향(D2)으로 확장되어 상기 제1 방향(D1)으로 형성된 핑거 라인(612)을 포함할 수 있다. 상기 제2 전극(620)은 상기 제2 캡핑층(500) 상에 전체적으로 형성되어, 상기 p형 반도체층(102)과 전기적으로 연결된다.
도 3은 서로 다른 굴절율을 가지는 이중 반사 방지막이 형성되는 경우, 파장에 대한 반사율을 설명하기 위한 그래프이다.
도 3을 참조하면, 점선으로 표현된 것은 반도체층 상에 형성된 단층의 반사방지층을 포함하는 경우이고, 실선으로 표현된 것을 반도체층 상에 실리콘나이트라이드(silicon nitride, SiN)로 형성되는 제1 층 및 알루미늄옥사이드(aluminum oxide, AlO)로 형성되는 제2 층이 포함되어 반사방지층의 역할을 하는 경우이다. 이중으로 반사방지막을 형성한 경우에 반사율이 더 낮은 영역이 더 넓은 경우는 실선으로 표현된 경우, 즉 제1 층 및 제2 층으로 반사방지막을 형성한 경우이다. 따라서, 이중으로 반사방지막을 형성하는 경우에 단층으로 반사방지막을 형성하는 경우보다 반사율이 다 감소되는 것을 알 수 있다.
이에 따라, 본 실시예에서 상기 제1 패시베이션층(200)과 상기 제1 캡핑층(300)은 이중반사방지의 역할을 한다. 따라서, 상기 제1 패시베이션층(200)과 상기 제1 캡핑층(300)이 서로 다른 굴절율을 갖는 재료로 형성된다면, 즉 상기 제1 패시베이션층이 알루미늄 옥사이드(AlOx)로 형성되고, 상기 제1 캡핑층(300)이 실리콘나이트라이드(silicon nitride, SiNx)로 형성된다면 상기 입사되는 광의 반사율을 감소시킬 수 있을 것이다.
도 4는 태양 전지의 양면에 캡핑층을 형성한 경우와 형성하지 않은 경우의 라이프타임(life time)을 비교하는 그래프이다. 여기서 라이프타임(life time)은 태양 전지의 전자(electrode)와 정공(hole)이 재결합(recombination) 되지 않고 유지되는 시간이다.
도 4를 참조하면, 태양 전지의 양면에 수소를 포함하는 실리콘나이트라이드(silion mitride, H:SiNx)로 형성된 패시베이션층 상에 알루미늄 옥사이드(alumina, Al2O3)로 형성되는 캡핑층을 형성한 경우의 라이프타임은 75.5μsec이다. 이와 비교하여 태양 전지의 양면에 상기 캡핑층을 형성하지 아니하고, 수소를 포함하는 실리콘나이트라이드(silion mitride, H:SiNx)로 형성된 패시베이션층만 형성된 경우에는 라이프 타임(life time)은 66.1μsec이다. 따라서, 양면에 캡핑층을 형성하는 경우에 라이프타임(life time)이 길다는 것을 알 수 있다. 즉, 상기 상면의 재결합 속도(front surface recombination velocity, FSRV)는 느려지는 것을 의미한다. 따라서, 본 실시예에서 수소를 포함하는 상기 제1 패시베이션(200) 상에 상기 제1 캡핑층(300)을 형성함으로써 라이프 타임(life time)을 증가시킬 수 있음을 알 수 있다.
도 5a 내지 도 5g는 도 2에 도시된 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
도 2 및 도 5a를 참조하면, 소정의 크기로 전단된 p형 실리콘 기판의 절단면을 부분적으로 에칭하여 베이스 기판(10)을 준비한다. 상기 베이스 기판(10)은 산 용액을 이용한 습식 식각을 통하여 절단 과정에서 발생한 손상이 제거될 수 있다. 상기 베이스 기판(10)의 제1 면(11) 및 상기 제1 면(11)과 마주보는 제2 면(12), 상기 제1 면(11)과 상기 제2 면(12)을 연결하는 제3 면(13) 및 상기 제3 면(13)과 마주보는 제4 면(14)을 포함한다. 상기 베이스 기판(10)의 상기 제1 면(11) 및 상기 제2 면(12)에 요철 패턴을 형성한다. 각 용액에 상기 베이스 기판(10)을 침지시켜 형성하는 디핑 택스처링(dipping texturing) 또는 인라인 택스처링(in-line texturing)을 이용하여 상기 제1 면(11) 및 상기 제2 면(12)에 요철 패턴을 형성한다. 상기 요철 패턴은 광 흡수면적을 넓게 하고, 광 진행 경로의 방향을 다양하게 한다. 따라서, 입사하는 광의 양이 증가하고, 광이 도달하는 영역이 증가함에 따라 형성되는 정공-전자쌍(EHP: electrode hole pair)이 증가하게 된다. 상기 요철 패턴은 예를 들어 피라미드 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
본 실시예에서는 편의상 p형 실리콘 기판을 이용하는 상기 태양 전지(1)의 제조 방법을 설명하나, 상기 베이스 기판(10)으로 p형 실리콘 기판 대신 n형 실리콘 기판이 이용될 수 있다.
도 2 및 도 5b를 참조하면, 확산 공정을 통하여 상기 p형 반도체 기판인 베이스 기판(10)의 일부를 n형 반도체층(101)으로 형성하여, 상기 n형 반도체층(101)과 상기 p형 반도체층(102)을 형성한다. 상기 베이스 기판(10)에 옥시염화인(POCl3)를 공급하고, 열을 가하면, 상기 옥시염화인(POCl3)에 포함되는 인(P)이 상기 베이스 기판(10)의 표면으로 확산된다. 따라서, 상기 베이스 기판(10)의 제1, 제2, 제3 및 제4 면들(11, 12, 13, 14)에 n형 반도체층(101)이 형성된다. 일반적으로 얇은 베이스 기판(10)의 측면인 상기 제3 및 제4 면들(13, 14)상에 형성된 상기 n형 반도체층(101)을 식각 공정 등으로 제거하는 것은 공정상 용이하지 않기 때문에, 상기 형성된 제3 및 제4 면들(13, 14)의 n형 반도체층(101)은 레이저 애브레이션(laser ablation) 공정 또는 레이저 아이솔레이션(laser isolation) 공정을 통하여 상기 제3 및 제4 면들(13, 14)의 n형 반도체층(101)을 대략 상기 제1 면(11)에 형성된 n형 반도체층(101)의 두께만큼 제거하여 상기 제1 면(11)에 형성된 n형 반도체층(101)이 상기 제1 전극(610)과 전기적으로 연결되지 않게 형성할 수 있다. 따라서, 상기 베이스 기판(10)의 상기 제1 면(11)으로부터 상기 인(P)이 확산된 상기 베이스 기판(10)의 일부 영역이 n형 반도체층(101)이 되고, 상기 베이스 기판(10)의 인(P)이 확산되지 아니한 나머지 부분이 p형 반도체층(102)이 된다. 상기 옥시염화인(POCl3)은 액체 또는 기체로 공급될 수 있다. 상기 확산공정은 약 700℃ 내지 약 1000℃ 온도에서 이루어 진다.
도시하지 않았으나, 상기 확산 공정 후에는 상기 베이스 기판의 제 1 및 제2 면들(11, 12)의 표면에는 상기 베이스 기판(10)의 실리콘(Si)과 상기 옥시염화인(POCl3)이 반응하여 포스포실리케이트글래스(PSG: phosphorous silicate glass)층이 형성되게 되는데, 상기 PSG층은 상기 태양 전지(1) 내에서 전류 흐름을 차폐시키게 된다. 따라서, 상기 PSG층을 제거하여야 한다. 상기 PSG층은 하프늄(HF), RCA SC-1 용액, RCA SC-2 용액 등을 통하여 습식 식각 방법을 이용하여 제거할 수 있다.
한편, 상기 베이스 기판(10)을 n형 반도체로 사용하는 경우, 상기 옥시염화인(POCl3) 대신 보론트리브로마이드(BBr3)를 상기 베이스 기판(10)에 공급하고 확산 공정을 통하여 p형 반도체층을 형성한다. 또한, 이 경우에는 상기 베이스 기판의 제2, 제3 및 제4 면들(12, 13, 14) 상에 보론실리케이트글라스(BSG: boron-silicate glass)층이 형성되며, 이 역시 상기 태양 전지(1) 내에서 전류 흐름을 차폐시키기 때문에, 하프늄(HF), RCA SC-1 용액, RCA SC-2 용액 등을 통하여 습식 식각 방법을 이용하여 제거할 수 있다.
도 2 및 도 5c를 참조하면, 상기 베이스 기판(10)의 제1 면(11) 상에 제1 패시베이션층(200)을 형성한다. 상기 제1 패시베이션층(200)은 상기 베이스 기판(10)의 제2 면(12)에 형성된 n형 반도체층(101)을 제거하고, 상기 제1 면(11)에 형성된 n형 반도체층(101)은 제거되지 않도록 하는 보호층으로도 사용될 수 있다. 상기 제1 패시베이션층(200)은 실리콘나이트라이드(silicon nitride, SiNx)로 형성될 수 있다. 상기 제1 패시베이션층(200)은 플라즈마 화학 증착법(PECVD: plasma enhanced chemical vapor deposition)에 의하여 제조될 수 있다. 상기 제1 패시베이션층(200)은 상기 n형 반도체층(101)과 상기 p형 반도체층(102)이 포함하고 있는 전자(electrode)와 정공(hole)의 재결합(recombination) 속도를 줄이기 위하여, 수소를 포함할 수 있다. 이때 수소를 포함하도록 상기 제1 패시베이션층(200)을 형성할 때, 소스 가스(source gas)로 암모이니아(NH3)가스와 실란(SiH4)가스가 사용될 수 있다.
도 2 및 도 5d를 참조하면, 상기 베이스 기판(10)의 상기 제2 면(12)에 형성된 요철 패턴과 상기 제2 면(12)에 형성된 n형 반도체층(101)을 습식 식각을 통하여 제거한다. 습식 식각은 상기 베이스 기판(10)을 알칼리성 용액에 노출시킴으로써 형성된다. 이 경우, 상기 제1 면(11) 상에 형성되어 있는 상기 제1 패시베이션층(200)으로 인하여 상기 제1 면(11)의 요철 패턴은 식각되지 않는다. 상기 알칼리성 용액으로는 염화칼륨(KOH), 염화나트륨(NaOH), 테트라메틸 암모늄 하이드록사이드(TMAH) 등이 사용될 수 있다. 따라서, 상기 베이스 기판(10)의 상기 제1 면(11)이 일정한 두께로 인(P)이 확산되어 형성된 n형 반도체층(101)과 상기 베이스 기판(10)의 제2 면(12) 방향에서 상기 인(P)이 확산되지 못한 영역 즉 p형 반도체층(102)이 남게 된다. 따라서, 상기 n형 반도체층(101)과 상기 p형 반도체층(102)이 접합한 상태가 된다. 즉, 상기 제1 면(11)은 n형 반도체층(101)가 형성되어 있고, 상기 제2 면(12)에는 p형 반도체층(102)가 형성되어 있다.
상기 제1 면(11)으로 입사하는 광들은 상기 제2 면(12)을 반사면으로 하여 반사하게 되는데, 상기 제2 면(12)이 평평하기 때문에 상기 광의 반사경로가 단순화되게 된다. 따라서, 서로 간섭을 일으켜 소멸되는 광들이 감소하고 상기 태양 전지(1)로 흡수되는 광을 증가시킬 수 있다.
도 2 및 도 5e를 참조하면, 상기 제1 패시베이션(200) 상에 제1 캡핑층(300)을 형성하고, 상기 p형 반도체층(102) 상에 제2 패시베이션층(400)을 형성한다. 상기 제1 캡핑층(300)은 알루미늄옥사이드(aluminum oxide, AlOx), 실리콘옥사이드(silicon oxide, SiOx), 실리콘나이트라이드(silicon nitride, SiNx), 알루미늄나이트라이드(aluminum nitride, AIN), 실리콘카바이드(silicon carbide, SiC), 세륨옥사이드(serum oxide, CeOx), 티탄옥사이드(titan oxide, TiOx) 및 카본(carbon)박막 중 하나로 형성될 수 있다. 상기 제1 캡핑층(300)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 상기 제1 캡핑층(300)은 약 10nm 내지 30nm 두께로 형성될 수 있다. 상기 제1 캡핑층(300)은 상기 제1 패시베이션층(200)에 포함된 수소가 외부로 방출되는 것을 방지한다.
상기 제2 패시베이션층(400)은 상기 제1 캡핑층(300)과 동일한 재료로 형성될 수 있다. 즉, 제2 알루미늄옥사이드(aluminum oxide, AlOx), 실리콘옥사이드(silicon oxide, SiOx), 실리콘나이트라이드(silicon nitride, SiNx), 알루미늄나이트라이드(aluminum nitride, AIN), 실리콘카바이드(silicon carbide, SiC), 세륨옥사이드(serum oxide, CeOx), 티탄옥사이드(titan oxide, TiOx) 및 카본(carbon)박막 중 하나로 형성될 수 있다. 상기 제1 캡핑층(400)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 상기 제2 패시베이션층(400)은 음전하를 띄고 있어 상기 p형 반도체층(102)에 포함되는 전자를 밀어내는 특성을 갖는다. 따라서, 상기 n형 반도체층(101)에 포함된 전자 (electrode)와 상기 p형 반도체층(102)에 포함된 정공(hole)의 재결합(recombination)을 방지할 수 있다.
상기 제1 캡핑층(300)과 상기 제2 패시베이션층(400)이 동일 재료로 형성되는 경우에, 상기 제1 캡핑층(300)과 상기 제2 패시베이션층(400)은 동시에 형성될 수 있다. 즉, 연속되는 공정을 통하여 하나의 공정으로 증착될 수 있다. 따라서, 증착 공정이 단순화될 수 있다.
도 2 및 도 5f를 참조하면, 상기 제2 패시베이션층(400) 상에 제2 캡핑층(500)을 형성한다. 상기 제2 캡핑층(400)은 실리콘나이트라이드(silicon nitride, SiNx)를 포함할 수 있다. 상기 재2 캡핑층(500)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 상기 제2 캡핑층(500)은 상기 태양 전지(1)의 제2 면(12)을 커버하고 있어, 상기 태양 전지(1)의 제조 공정에서 발생할 수 있는 결함을 방지할 수 있다.
도 2 및 도 5g를 참조하면, 상기 제1 전극(610)은 상기 제1 캡핑층(300) 상의 일부분에 형성된다. 우선, 제1 전극페이스트를 상기 제1 캡핑층(300) 상의 일부분에 형성한다. 상기 제1 전극페이스트는 제1 방향(D1)으로 확장되어 상기 제1 방향(D1)과 실질적으로 수직하는 제2 방향(D2)으로 형성된 다수의 버스 라인 및 상기 제2 방향(D2)으로 확장되어 상기 제1 방향(D1)으로 형성된 핑거 라인을 포함할 수 있다. 상기 제1 전극페이스트는 소성 공정(co-firing)을 통하면 상기 제1 패시베이션층(200) 및 상기 제1 캡핑층(300)을 뚫고 통과하여 상기 제1 전극(610)이 형성되며, 상기 n형 반도체층(102)와 전기적으로 연결된다.
상기 제2 전극(620)은 상기 제2 캡핑층(500)의 하부에 전체적으로 형성된다. 상기 제2 패시베이션층(400)과 상기 제2 캡핑층(500)의 일부를 레이저(laser) 등으로 식각하고, 상기 제2 캡핑층(500) 및 상기 제2 패시베이션층(400)과 상기 제2 캡핑층(500)이 제거되어 노출되는 상기 베이스 기판(10) 상에 제2 전극페이스트를 형성한다. 형성된 상기 제2 전극페이스트는 소성 공정(co-firing)을 통하여 상기 제2 전극(620)이 형성된다. 상기 제2 전극(620)은 상기 소성공정을 통하지 아니하고 레이저 등으로 상기 제2 전극페이스트를 녹이는 것과 동시에 상기 제2 캡핑층(500) 및 상기 제2 패시베이션층(400)을 제거하여 제2 전극(620)을 형성할 수 있다. 따라서, 상기 제2 전극(620)은 상기 p형 반도체층(102)과 전기적으로 연결된다.
도 6은 도 1의 태양 전지의 패시베이션층 및 캡핑층을 증착하기 위한 증착 장치의 사시도이다. 도 7은 도 6의 Ⅱ-Ⅱ'라인을 따라 절단한 단면도이다.
도 6 및 도 7를 참조하면, 본 실시예에 따른 인라인 증착 장치는 로드챔버(LC), 제1 버퍼챔버(BC1), 프로세스 챔버(PC1), 제2 버퍼챔버(BC2) 및 언로드챔버(ULC)를 포함한다. 상기 증착 장치는 태양 전지에 포함되는 베이스 기판의 양면에 증착되는 패시베이션층들, 캡핑층들을 증착하는 장치다.
상기 웨이퍼는 n형 실리콘 웨이퍼인 상기 베이스 기판(10)일 수 있다. 상기베이스 기판(10)은 제1 면(11) 및 상기 제1 면(11)과 마주보는 제2 면(12), 상기 제1 면(11)과 상기 제2 면(12)을 연결하는 제3 면(13) 및 상기 제3 면(13)과 마주보는 제4 면(14)을 포함한다. 상기 베이스 기판(10)은 상기 제1 면(11)에 형성된 n형 반도체층(101)과 상기 제2 면(12)에 형성된 p형 반도체층(102)를 포함한다.
본 실시예는 상기 베이스 기판(10)을 n형 실리콘 기판으로 설명하였으나, 이와 다르게 p형 실리콘 기판일 수 있다.
또한, 상기 제1 면(11) 상에 제1 패시베이션층(200)이 형성된다. 또한, 상기 제1 캡핑층(300)과 상기 제2 패시베이션층(400)은 동일한 재료로 형성되는 것을 가정하고, 상기 제1 패시베이션층(200)이 상기 제1 면(11)상에 형성된 상기 베이스 기판(10)을 모기판(W)으로 칭한다.
모기판(W)은 제3 방향(D3)으로 이동하여 상기 로드챔버(LC), 상기 제1 버퍼챔버(BC1), 상기 프로세스 챔버(PC1), 상기 제2 버퍼챔버(BC2), 상기 언로드챔버(ULC)를 거쳐 양면에 각각 상기 제1 캡핑층(300) 및 상기 제2 패시베이션층(400)이 증착되게 된다.
우선, 상기 로드챔버(LC)에 의하여 상기 인라인 증착 장치에 상기 제1 패시베이션층(200)이 형성된 웨이퍼(W) 가 진입하게 된다. 상기 로드챔버(LC)와 상기 프로세스 챔버(PC)는 상기 제1 버퍼챔버(BC1)를 통해 연결된다. 상기 제1 버퍼챔버(BC1)은 복수의 웨이퍼(W)들이 진입되는 경우, 상기 프로세스 챔버(PC1)에서의 공정 상태를 고려하여 상기 웨이퍼(W)들의 진입 시기를 조절할 수 있도록, 상기 웨이퍼(W)들을 임시로 보관한다.
상기 프로세스 챔버(PC1)는 제1 처리부(PC11) 및 제2 처리부(PC12)를 포함한다. 상기 제1 처리부(PC11)와 상기 제2 처리부(PC12)는 각각 별도의 분리된 별도의 챔버로 형성된다. 다만, 상기 제3 방향(D3)으로 서로 맞닿는 면이 열린 오픈게이트(open gate)로 형성되어 부착되어 있다. 즉, 상기 제1 처리부(PC11)의 내부와 상기 제2 처리부(PC12)의 내부는 단절되어 있지 않고, 열린 상태이다. 상기 제1 처리부(PC11) 및 상기 제2 처리부(PC12)는 동일한 재료를 공급하여 증착할 수 있다.
상기 제1 처리부(PC11)는 탑다운(top down) 방식으로 증착한다. 즉, 상기 제1 처리부(PC11) 내부의 플라즈마 소스(plasma source)는 모기판(W) 제1 면(11)과 대향하는 상기 제1 처리부(PC11)의 상부면에 형성된다. 따라서, 상기 모기판(W)이 상기 제1 처리부(PC11)를 통과하면, 상기 제1 패시베이션층(200) 상에 제1 캡핑층(300)이 증착된다.
또한, 상기 제2 처리부(PC12)는 바텀업(bottom up) 방식으로 증착한다. 즉, 상기 제2 처리부(PC12) 내부의 플라즈마 소스(plasma source)는 모기판(W) 제2 면(12)과 대향하는 상기 제2 처리부(PC12)의 하부면에 형성된다. 따라서, 상기 모기판(W)이 상기 제2 처리부(PC12)를 통과하면, 상기 제2 면(12) 상에 상기 제2 패시베이션층(400)이 증착된다.
상기 모기판(W)은 상기 제2 버퍼챔버(BC2)를 거쳐서 상기 언로드 챔버(ULC)로 이동한다. 상기 언로드 챔버(ULC)는 상기 모기판(W)을 상기 증착 장치로부터 탈착한다. 따라서, 상기 증착 장치를 통하여 상기 제1 캡핑층(300) 및 제2 패시베이션층(400)을 동시에 형성할 수 있다.
도 8은 도 1의 태양 전지의 패시베이션층 및 캡핑층을 증착하기 위한 증착 장치의 다른 예의 사시도이다. 도 9는 도 8의 Ⅲ-Ⅲ'라인을 따라 절단한 단면도이다.
본 실시예에 따른 증착 장치는 프로세스 챔버(PC2)를 제외하고, 도 6 및 도 7의 증착 장치와 실질적으로 동일하다. 따라서, 도 6 및 도 7의 증착 장치와 동일한 구성요소는 동일한 도면부호를 부여하고 반복되는 설명은 생략한다.
본 실시예에 따른 인라인 증착 장치는 로드챔버(LC), 제1 버퍼챔버(BC1), 프로세스 챔버(PC2), 제2 버퍼챔버(BC2) 및 언로드챔버(ULC)를 포함한다.
상기 모기판(W)은 제3 방향(D3)으로 이동하여 상기 로드챔버(LC), 상기 제1 버퍼챔버(BC1), 상기 프로세스 챔버(PC2), 상기 제2 버퍼챔버(BC2), 상기 언로드챔버(ULC)를 거쳐 양면에 각각 상기 제1 캡핑층(300) 및 상기 제2 패시베이션층(400)이 증착되게 된다.
상기 프로세스 챔버(PC2)는 제1 처리부(PC21) 및 제2 처리부(PC22)를 포함한다. 상기 제1 처리부(PC21)와 상기 제2 처리부(PC22)는 하나의 동일한 챔버 내에 분할된 영역으로 형성된다. 상기 제1 처리부(PC21) 및 상기 제2 처리부(PC22)는 동일한 재료를 공급하여 증착할 수 있다. 상기 제1 처리부(PC21)는 탑다운(top down) 방식으로 증착한다. 즉, 상기 제1 처리부(PC21) 내부의 플라즈마 소스(plasma source)는 모기판(W) 제1 면(11)과 대향하는 상기 제1 처리부(PC21)의 상부면에 형성된다. 따라서, 상기 모기판(W)이 상기 제1 처리부(PC21)를 통과하면, 상기 제1 패시베이션층(200) 상에 제1 캡핑층(300)이 증착된다. 또한, 상기 제2 처리부(PC22)는 바텀업(bottom up) 방식으로 증착한다. 즉, 상기 제2 처리부(PC22) 내부의 플라즈마 소스(plasma source)는 모기판(W) 제2 면(12)과 대향하는 상기 제2 처리부(PC22)의 하부면에 형성된다. 따라서, 상기 모기판(W)이 상기 제2 처리부(PC22)를 통과하면, 상기 제2 면(12) 상에 상기 제2 패시베이션층(400)이 증착된다.
도 10은 본 발명의 다른 실시예에 따른 태양 전지의 사시도이다. 도 11은 도10의 Ⅳ-Ⅳ'라인을 따라 절단한 단면도이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 태양 전지(2)는 제2 패시베이션층(400) 및 제2 캡핑층(500)에 형성된 콘택홀들(401, 501)을 제외하고 도 1 및 도 2의 태양 전지(1)와 실질적으로 동일하다. 따라서, 도 1 및 도 2의 태양 전지(1)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
본 실시예에 따른 태양 전지(2)는 베이스 기판(10), 제1 패시베이션층(200), 제1 캡핑층(300), 제1 전극(610), 제2 전극(620), 콘택홀(401)을 포함하는 제2 패시베이션층(400) 및 콘택홀(501)을 포함하는 제2 캡핑층(500)을 포함한다.
상기 제2 패시베이션층(400) 및 상기 제2 캡핑층(500)은 상기 p형 반도체층(102)와 상기 제 2전극(620) 사이에 형성되고, 다수의 콘택홀들(401, 501)을 포함한다. 상기 제2 전극(620)이 상기 p형 반도체층(102)과 직접적으로 전기적으로 접촉될 수 있다.
본 실시예에 따른 태양 전지(2)의 제조 방법은 도 2에 도시된 태양 전지(1)의 제조 방법과 실질적으로 동일하다. 다만, 상기 제2 패시베이션층(400) 및 상기 제2 캡핑층(500)에 레이저 에지 페이스트(edge paste), 포토리소그래피(photolithography) 등을 이용하여 상기 콘택홀들(401, 501)을 형성할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 태양 전지의 사시도이다. 도 13은 도12의 Ⅴ-Ⅴ'라인을 따라 절단한 단면도이다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 태양 전지(3)는 후면전계층(700)을 제외하고, 도 1 및 도 2의 태양 전지(1)와 실질적으로 동일하다. 따라서, 도 1 및 도 2의 태양 전지(1)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
본 실시예에 따른 태양 전지(3)는 베이스 기판(10), 제1 패시베이션층(200), 제1 캡핑층(300), 후면전계층(700), 제1 전극(610) 및 제2 전극(620)을 포함한다.
상기 p형 반도체층(102)의 상기 제2 면(12) 상에 후면전계층(700)이 형성된다. 예를 들어, 상기 후면전계층(700)은 알루미늄 페이스트의 확산에 의한 알루미늄-후면전계층(700)일 수 있다. 상기 후면전계층(700)은 p+영역으로 형성되며, p형 반도체층(102)의 전자가 상기 베이스 기판(10)의 제2 면(12)쪽으로 이동하여 재겹합하는 것을 방지한다. 이에 따라, 후면의 전자(electrode)-정공(hole)의 재결합(recombination) 속도를 감소 시킬 수 있다.
도 14a 내지 도 14b는 도 12에 도시된 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 태양 전지의 제조 방법은 도 5e 내지 도 5g 즉, 상기 제1 캡핑층(300), 상기 제2 패시베이션층(400), 상기 제2 캡핑층(500), 제1 전극(610) 및 제2 전극(620)을 형성하는 단계들을 제외하면 도 2에 도시된 태양 전지(1)의 5a 내지 도5d에 도시된 제조 방법 즉, 상기 베이스 기판(10)의 제1 면(11)에 요철 패턴을 형성하는 단계, 상기 n형 반도체층(101)을 형성하는 단계 및 제1 패시베이션층(200)을 형성하는 단계들과 실질적으로 동일하다. 따라서, 도 2에 도시된 태양 전지(1)의 도 5a 내지 도 5d의 제조 방법과 동일한 구성요소는 동일한 도면부호를 부여하고 반복되는 설명은 생략한다.
도 5a 내지 도 5d 및 도 14a를 참조하면, 상기 베이스 기판(10)의 상기 제1 면(11)에 요철 패턴이 형성되고, 상기 제1 면(11) 상에 상기 제1 패시베이션층(200)이 형성되며, 상기 n형 반도체층(101) 및 상기 p형 반도체층(102)이 형성된다. 상기 제1 캡핑층(300) 상에 부분적으로 제1 전극페이트스(61)를 형성하고, 상기 p형 반도체층(102)의 상기 제2 면(12) 상에 전체적으로 제2 전극페이스트(62)을 형성한다. 상기 제1 전극페이스트(61)은 상기 제1 방향(D1)으로 확장되어 상기 제1 방향(D1)과 실질적으로 수직하는 제2 방향(D2)으로 형성된 다수의 버스 라인 및 상기 제2 방향(D2)으로 확장되어 상기 제1 방향(D1)으로 과 실질적으로 수직하는 제2 방향(D2)으로 형성된 핑거 라인을 포함하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 14b를 참조하면, 상기 제1 및 제2 전극페이스트들(61, 62)을 소성공정(co-firing)을 통하여 제1 및 제2 전극들(610, 620) 및 상기 후면전계층(700)을 형성한다. 상기 소성 공정(co-firing)을 거치면, 상기 제1 캡핑층(300) 상에 형성된 상기 제1 전극페이스트(61)은 상기 제1 캡핑층(300) 및 상기 제1 패시베이션층(200)을 뚫고 통과하여 상기 제1 전극(610)이 형성된다.
상기 제2 전극페이스트(62)는 알루미늄을 포함할 수 있다, 상기 베이스 기판(10)의 제2 면(12)에 형성된 상기 제2 금속페이스트(62)에서 알루미늄이 상기 베이스 기판(10)의 제2 면(12)으로부터 확산되어 상기 후면전계층(700)이 형성된다. 즉, 상기 베이스 기판(10)의 제2 면(12)으로부터 일부 영역까지 상기 알루미늄이 확산되어 상기 일부 영역이 후면전계층(700)으로 형성된다. 또한, 제2 금속페이스트(62)는 상기 제2 전극(620)이 된다.
도 15는 본 발명의 다른 실시예에 따른 태양 전지의 사시도이다. 도 16은 도 15의 Ⅵ-Ⅵ'라인을 따라 절단한 단면도이다.
도 15 및 도 16를 참조하면, 본 실시예에 따른 태양 전지(4)는 베이스 기판(10), 제1 패시베이션층(200), 제1 캡핑층(300), 제2 패시베이션층(400), 제2 캡핑층(500), 제1 전극(610) 및 제2 전극(620)을 포함한다.
본 실시예에 따른 태양 전지(3)는 제1 패시베이션층(800), 제1 캡핑층(900) 및 제2 패시베이션층(400)을 제외하고, 도 1 및 도 2의 태양 전지(1)와 실질적으로 동일하다. 따라서, 도 1 및 도 2의 태양 전지(1)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
상기 제1 패시베이션층(800)은 상기 베이스 기판(10)의 제1 면(11) 상에 형성된다. 상기 제1 패시베이션층(800)은 음전하 산화막인 알루미늄 옥사이드(AlOx) 를 포함할 수 있다. 상기 제1 패시베이션층(800)은 음전하를 띄고 있어 상기 p형 반도체층(102)에 포함되는 전자를 밀어내는 특성을 갖는다. 따라서, 상기 n형 반도체층(101)의 전자(electrode)와 상기 p형 반도체층(102)의 정공(hole)의 재결합(recombination)을 방지할 수 있다. 상기 제1 패시베이션층(800)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition)또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다.
상기 제1 캡핑층(900)은 상기 제1 패시베이션층(800) 상에 형성된다. 상기 제1 캡핑층(900)은 상기 제1 패시베이션(800)을 제조 공정에서 발생할 수 있는 외부의 충격 등으로부터 보호하고, 외부로부터 입사 하는 태양광이 반사되지 않도록 하는 반사방지막의 역할을 한다. 상기 제1 캡핑층(900)은 실리콘나이트라이드(silicon nitride, SiNx)를 포함할 수 있다. 상기 제1 캡핑층(900)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다.
상기 베이스 기판(10)의 하부에는 제2 패시베이션층(400)이 형성된다. 음전하 산화막인 알루미늄 옥사이드(AlOx) 를 포함할 수 있다. 상기 제2 패시베이션층(402)은 음전하를 띄고 있어 상기 n형 반도체층(101)에 포함되는 전자(electrode)를 밀어내는 특성을 갖는다. 따라서, 상기 n형 반도체층(101)의 전자(electrode)와 상기 p형 반도체층(102)의 정공(hole)의 재결합(recombination)을 방지할 수 있다. 상기 제2 패시베이션층(402)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 상기 제2 패시베이션층(402)의 하부에 상기 제2 캡핑층(500)이 형성된다. 상기 제2 캡핑층(500)은 상기 태양 전지(3)의 제2 면(12)을 커버하고 있어, 상기 태양 전지(1)의 제조 공정에서 발생할 수 있는 결함을 방지할 수 있다.
상기 제1 전극(610)은 상기 제1 캡핑층(302) 상의 일부분에 형성된다. 상기 제2 전극(620)은 상기 제2 캡핑층(500) 상에 전체적으로 형성된다.
도 17a 내지 도 17e는 도 15에 도시된 태양 전지의 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 태양 전지의 제조 방법은 도 5c 내지 도 5g, 즉, 상기 제1 및 제2 패시베이션층들(200, 400) 및 상기 제1 및 제2 캡핑층들(300, 500)들 형성하는 단계들을 제외하면 도 2에 도시된 태양 전지(1)의 도 5a 내지 도 5b에 도시된 제조 방법 즉, 상기 베이스 기판(10)의 제1 면(11)에 요철 패턴을 형성하는 단계, 상기 n형 반도체층(101)을 형성하는 단계들과 실질적으로 동일하다. 따라서, 도 2에 도시된 태양 전지(1)의 도 5a 내지 도 5b의 제조 방법과 동일한 구성요소는 동일한 도면부호를 부여하고 반복되는 설명은 생략한다.
도 5a 내지 도 5b 및 도 17a를 참조하면, 상기 베이스 기판(10)의 상기 제1 면(11)에 요철 패턴이 형성되고, 상기 제1 면(11)에 상기 n형 반도체층(101)이 형성되어, 상기 베이스 기판(10)이 상기 n형 반도체층(101) 및 상기 p형 반도체층(102)을 포함한다. 상기 베이스 기판(10)의 제1 면(11) 상에 보호층(20)을 형성한다. 상기 보호층(20)은 상기 베이스 기판(10)의 제2 면(12)에 형성된 n형 반도체층(120)을 제거하는 단계에서, 상기 제1 면(11)에 형성된 n형 반도체층(101)은 습식 식각되어 제거되지 않도록 하는 식각 방지막으로 사용된다. 상기 보호층(20)은 실리콘나이트라이드(silicon nitride, SiNx)로 형성될 수 있다. 상기 제1 보호층(20)은 플라즈마 화학 증착법(PECVD: plasma enhanced chemical vapor deposition)에 의하여 증착될 수 있다.
도 17b를 참조하면, 상기 베이스 기판(10)의 제2 면(12)에 형성된 요철 패턴과 상기 제2 면(12)에 형성된 n형 반도체층(103), 상기 보호층(20)을 습식 식각을 통하여 제거한다. 상기 요철 패턴 및 상기 n형 반도체층(103)의 습식 식각은 상기 베이스 기판(10)을 알칼리성 용액에 노출시킴으로써 형성된다. 이 경우, 상기 제1 면(11) 상에 형성되어 있는 보호층(20)으로 인하여 상기 제1 면(11)의 요철 패턴은 식각되지 않는다. 상기 알칼리성 용액으로는 염화칼륨(KOH), 염화나트륨(NaOH), 테트라메틸 암모늄 하이드록사이드(TMAH)등이 사용될 수 있다.
따라서, 상기 베이스 기판(10)의 상기 제1 면(11)이 일정한 두께로 인(P)이 확산되어 형성된 n형 반도체층(101)과 상기 베이스 기판(10)의 제2 면(12) 방향에서 상기 인(P)이 확산되지 못한 영역 즉 p형 반도체층(102)이 남게 된다. 따라서, 상기 n형 반도체층(101)과 상기 p형 반도체층(102)가 접합한 상태가 된다. 상기 제1 면(11)에는 n형 반도체층(101)가 형성되어 있고, 상기 제2 면(12)에는 p형 반도체층(102)가 형성되어 있다.
상기 제2 면(12)의 요철 패턴 및 상기 제2 면(12)에 형성된 n형 반도체층(101)을 제거한 이후, 불산(HF)용액 등을 이용하여 상기 보호층(20)을 습식 식각공정을 이용하여 제거한다. 일반적인 경우, 상기 보호층(20)을 제1 패시베이션층(200)으로 형성한다. 다만, 상기 요철 패턴 및 n형 반도체층(101)을 제거하는 과정에서 상기 보호층(20)은 화학용액에 영향을 받아 일부가 식각되거나 변형되게 된다. 따라서, 상기 보호층(20)을 제거하지 아니하고, 제1 패시베이션(200)으로 형성하는 경우, 상기 제1 패시베이션(200)의 변형이나 표면의 불균형과 같은 문제가 발생할 수 있다. 따라서, 본 실시예에서는 상기 보호층(20)을 제거하는 공정을 추가하고 제1 패시베이션층(200)을 별도로 형성하여 상기와 같은 문제를 해결할 수 있다.
도 17c를 참조하면, 상기 제1 면(11) 상에 제1 패시베이션층(800)을 형성하고, 상기 제2 면(12) 상에 제2 패시베이션층(400)을 동시에 형성한다. 상기 제1 패시베이션층(800) 및 상기 제2 패시베이션층(400)은 동일한 재료로 형성될 수 있으며, 알루미늄 옥사이드(AlOx)를 포함할 수 있다. 상기 제1 및 제2 패시베이션층들(200, 400)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 상기 제1 및 제2 패시베이션층들(800, 400)은 상기 n형 반도체층(101)의 전자(electrode)와 상기 p형 반도체층(102)의 정공(hole)의 재결합(recombination)을 방지할 수 있다.
도 17d를 참조하면, 상기 제1 패시베이션층(200) 상에 제1 캡핑층(300)을 형성하고, 상기 제2 패시베이션층(400) 상에 제2 캡핑층(500)을 동시에 형성한다. 상기 제1 캡핑층(900)은 상기 제1 패시베이션(800)을 제조 공정에서 발생할 수 있는 외부의 충격 등으로부터 보호하고, 외부로부터 입사 하는 태양광이 반사되지 않도록 하는 반사방지막의 역할을 한다. 상기 제2 캡핑층(500)은 상기 태양 전지(1)의 제2 면(12)을 커버하고 있어, 상기 태양 전지(1)의 제조 공정에서 발생할 수 있는 결함을 방지할 수 있다. 상기 제1 및 제2 캡핑층들(300, 500)은 실리콘나이트라이드(silicon nitride, SiNx)를 포함할 수 있다.
실리콘나이트라이드(silicon nitride, SiNx)는 수소를 포함할 수 있다. 다만, 수소를 포함하고 있는 실리콘나이트라이드(silicon nitride, SiNx)의 경우, 열을 가하는 공정을 수행하는 때에 수소원자가 방출되어 상기 제1 및 제2 패시베이션층들(200, 400)과의 경계면에서 공기방울 등과 같은 블리스터링(blistering)이 발생할 수 있다. 따라서, 적은 양의 수소를 포함하는 실리콘나이트라이드(silicon nitride, SiNx)를 포함하는 것이 바람직하다.
상기 제1 및 제2 패시베이션층들(200, 400)은 저압 화학기상 증착법(LPCVD: low pressure plasma chemical vapor deposition) 또는 화학기상 증착법(PECVD: plasma chemical vapor deposition) 등을 이용하여 형성될 수 있다. 이 경우, 고밀도 실리콘나이트라이드(SiNx)를 증착하는 것이 바람직하다. 저밀도 실리콘나이트라이드(SiNx)를 증착하는 경우, 전극의 형성 시에 사용되는 소성공정에서 금속층이 실리콘나이트라이드(silicon nitride, SiNx)를 통과하여 형성되는 펀치-쓰루(punch through) 문제가 발생할 수 있기 때문이다. 고밀도 실리콘나이트라이드(SiNx)를 증착하는 경우, 금속층이 실리콘나이트라이드(silicon nitride, SiNx)를 통과하게 어렵게 되므로 상기와 같은 문제를 해결할 수 있다.
일반적인 경우, 제1 패시베이션층을 형성하고, 상기 베이스 기판의 하부에 동시에 제2 패시베이션층 및 제1 캡핑층을 형성하고, 그 후에 상기 제2 패시베이션층 상에 제2 캡핑층이 형성하는 단계로 상기 층들을 증착한다. 다만, 상기 제2 캡핑층을 형성하기 전에 소정의 시간 동안 대기 중에 방치된 상기 제2 패시베이션 상에 제2 캡핑층을 형성하는 경우, 상기 제 2 패시베이션 및 상기 제2 캡핑층 사이의 수분 등 불순물이 형성되는 바, 이를 제거하기 위하여 어닐링공정(annealing)이 포함되어야 한다. 그러나, 본 발명의 경우, 상기 제2 패시베이션층(400)이 대기 중에 노출되는 시간이 적기 때문에 상기 어닐링공정을 생략할 수 있다. 따라서, 어닐링공정 등의 생략으로 인하여 제조공정이 단순화되고, 제조공정 상에 발생할 수 있는 결함 펀치-쓰루(punch-through) 및 블리스터링(blistering) 등을 추가적인 공정 없이 해결할 수 있다.
도 6, 도 8, 도 17c 및 도 17d를 참조하면, 상기 도 6 및 도 8의 증착 장치에 의하여 상기 제1 및 제2 패시베이션층들(800, 400) 및 상기 제1 및 제2 캡핑층들(900, 500)을 형성할 수 있다.
즉, 상기 n형 반도체층(101) 및 상기 p형 반도체층(102)를 포함하는 상기 베이스 기판(10)을 상기 모기판(W)이라고 가정하면, 상기 모기판(W)은 상기 제3 방향(D3)를 따라 이동한다. 제2 모기판(W)은 상기 로드챔버(LC), 상기 제1 버퍼챔버(BC1)를 거쳐 상기 프로세스 챔버(PC1)에 안착한다. 상기 프로세스 챔버(PC1)의 제1 처리부(PC11)에서 탑다운(top down) 방식으로 상기 제1 면(11) 상에 상기 제1 패시베이션층(900)이 형성되고, 상기 제2 처리부(PC12)에서 바텀업(bottom up) 방식으로 상기 제2 면(12) 상에 제2 패시베이션층(400)이 형성된다. 상기 제1 및 제2 패시베이션층들(900, 400)이 형성된 상기 모기판(W)은 상기 제2 버퍼챔버(BC2)를 지나 상기 언로드챔버(ULC)를 거쳐 상기 장치에서 탈착된다.
또한, 상기 상기 제1 및 제2 패시베이션층들(900, 400)이 형성된 상기 모기판(W)은 상기와 같은 프로세스를 통하여 상기 제1 처리부(PC11)에서 상기 제1 패시베이션층(900) 상에 상기 제1 캡핑층(900)이 형성되고, 상기 제2 패시베이션층(400) 상에 상기 제2 캡핑층(500)이 연속적인 공정으로 형성될 수 있다.
또한, 상기 도 8의 증착 장치에 의하여도 상기 제1 및 제2 패시베이션층들(800, 400) 및 상기 제1 및 제2 캡핑층들(900, 500)을 증착할 수 있다. 증착하는 과정은 실질적으로 동일하다.
도 17e를 참조하면, 상기 제1 전극(610)은 상기 제1 캡핑층(900) 상의 일부분에 형성된다. 제1 금속페이스트를 상기 제1 캡핑층(900) 상에 부분적으로 형성한다. 상기 제1 금속층은 제1 방향(D1)으로 확장되어 상기 제1 방향(D1)과 실질적으로 수직하는 제2 방향(D2)으로 형성된 다수의 버스 라인 및 상기 제2 방향(D2)으로 확장되어 상기 제1 방향(D1)으로 형성된 핑거 라인을 포함할 수 있다. 상기 제1 금속층은 소성공정을 통하면 상기 제1 패시베이션층(800) 및 상기 제1 캡핑층(900)을 뚫고 통과하여 상기 제1 전극(610)이 형성되며, 상기 n형 반도체층(102)와 전기적으로 연결된다.
상기 제2 전극(620)은 상기 제2 캡핑층(500)의 하부에 형성된다. 상기 제2 패시베이션층(400)과 상기 제2 캡핑층(500)의 일부를 레이저(laser) 등으로 식각하고, 상기 제2 캡핑층 및 상기 제2 패시베이션층(400)과 상기 제2 캡핑층(500)이 제거되어 노출되는 상기 베이스 기판(10) 상에 제2 금속페이스트를 형성한다. 형성된 상기 제1 및 제2 금속페이스트들은 소성 공정(co-firing)을 통하여 상기 제1 및 제2 전극들(610, 620)이 형성된다. 상기 제1 전극(610)은 상기 제1 캡핑층(900)과 상기 제1 패시베이션층(800)을 통과하여 상기 베이스 기판(10)과 전기적으로 연결된다. 상기 제2 전극은 상기 소성공정을 통하지 아니하고 레이저 등으로 상기 제2 금속층을 녹이는 것과 동시에 제2 전극(620)을 형성 할 수 있다. 상기 제2 전극(620)은 상기 노출된 상기 베이스 기판(10)의 제2 면(12)과 상기 제2 캡핑층(500) 상에 형성된다. 따라서, 상기 제2 전극(620)은 상기 p형 반도체층(102)과 전기적으로 연결된다.
도 18은 본 발명의 또 다른 실시예에 따른 태양 전지의 사시도이다. 도 19는 도 12의 Ⅶ-Ⅶ'라인을 따라 절단한 단면도이다.
본 실시예에 따른 태양 전지(5)는 제2 패시베이션층(400) 및 제2 캡핑층(500)에 형성된 콘택홀들(401, 501)을 제외하고 도 1 및 도 2의 태양 전지(1)와 실질적으로 동일하다. 따라서, 도 15 및 도 16의 태양 전지(4)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
본 실시예에 따른 태양 전지(5)는 베이스 기판(10), 제1 패시베이션층(200), 제1 캡핑층(300), 제1 전극(610), 제2 전극(620), 콘택홀(401)을 포함하는 제2 패시베이션층(400) 및 콘택홀(501)을 포함하는 제2 캡핑층(500)을 포함한다.
상기 제2 패시베이션층(400) 및 상기 제2 캡핑층(500)은 상기 p형 반도체층(102)와 상기 제 2전극(620) 사이에 형성되고, 다수의 콘택홀들(401, 501)을 포함한다. 상기 제2 전극(620)이 상기 p형 반도체층(102)과 직접적으로 전기적으로 접촉될 수 있다.
본 실시예에 따른 태양 전지(5)의 제조 방법은 도 16에 도시된 태양 전지(4)의 제조 방법과 실질적으로 동일하다. 다만, 상기 제2 패시베이션층(400) 및 상기 제2 캡핑층(500)에 레이저 에지 페이스트(edge paste), 포토리소그래피(photolithography) 등을 이용하여 상기 콘택홀들(401, 501)을 형성할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 상세하게 설명한 바에 의하면, 수소를 포함하는 패시베이션 상에 캡핑층을 형성함으로써, 전자-정공의 재결합 방지 효과를 향상시킬 수 있으며, 이중으로 층이 형성되어 태양광의 반사를 감소시킬 수 있다.
재료가 동일한 베이스 기판의 양쪽 층을 동시에 형성하여 제조 공정을 단순화 할 수 있으며, 상기 베이스 기판을 플립(filp)하지 않고 증착할 수 있어 층이 증착되는 시간을 단축시키고, 내부에 형성되는 층이 대기 중에 노출되는 시간이 감소되어 어닐링(annealing)등의 공정이 생략될 수 있다.
100: 반도체 기판 10; 베이스 기판
200: 제1 패시베이션층 300: 제1 캡핑층
400: 제2 패시베이션층 500: 제2 캡핑층
610, 620: 제1 전극, 제2 전극 700: 후면전계층

Claims (27)

  1. 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하고, 상기 제1 면에 형성된 도핑층을 포함하는 베이스 기판;
    상기 베이스 기판의 도핑층 상에 형성되고, 수소를 포함하는 제1 패시베이션층;
    상기 제1 패시베이션층 상에 형성되고, 상기 제1 패시베이션층의 수소가 외부로 방출되는 것을 방지하는 제1 캡핑층;
    상기 제1 캡핑층 상에 형성되는 제1 전극; 및
    상기 베이스 기판의 상기 제2 면 상에 형성되는 제 2 전극을 포함하는 태양 전지.
  2. 제1항에 있어서, 상기 제1 패시베이션층은 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiO), 실리콘옥시나이트라이드(SiON) 중의 하나를 포함하는 것을 특징으로 하는 태양 전지
  3. 제1 항에 있어서, 상기 제1 캡핑층은 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON), 알루미늄나이트라이드(AlN), 알루미늄옥사이드(AlOx), 탄소박막, 세륨옥사이드(CeOx), 티탄옥사이드(TiOx) 중 하나를 포함하는 것을 특징으로 하는 태양 전지.
  4. 제1항에 있어서, 상기 제1 캡핑층은 5 nm 내지 30nm 두께로 형성되는 것을 특징으로 하는 태양 전지.
  5. 제1항에 있어서,
    상기 베이스 기판의 제2 면 상에 형성된 제2 패시베이션층; 및
    상기 제2 패시베이션층 상에 형성된 제2 캡핑층을 더 포함하며,
    상기 제2 전극은 상기 제2 캡핑층 상에 형성되는 것을 특징으로 하는 태양 전지.
  6. 제1항에 있어서,
    상기 베이스 기판의 제2 면 상에 알루미늄(Al) 페이스트(paste)에 의해 형성된 후면전계층(Al-BSF: back surface filed)을 더 포함하며, 상기 제2 전극은 후면전계층(Al-BSF: back surface filed) 상에 형성되는 것을 특징으로 하는 태양 전지.
  7. 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하고, 상기 제1 면에 형성된 도핑층을 포함하는 베이스 기판;
    상기 베이스 기판의 도핑층 및 제2 면 상에 각각 형성되고, 음전하 산화막을 포함하는 제1 및 제2 패시베이션층들;
    상기 제1 및 제2 패시베이션층들 상에 각각 형성되는 제1 및 제2 캡핑층들; 및
    상기 제1 및 제2 캡핑층들 상에 각각 형성되는 제1 및 제2 전극들을 포함하는 태양 전지.
  8. 제7항에 있어서, 상기 제1 및 제2 패시베이션층들은 알루미늄 옥사이드(AlOx)를 포함하는 것을 특징으로 하는 태양 전지.
  9. 제7항에 있어서, 상기 제1 및 제2 캡핑층은 실리콘나이트라이드(SiNx)를 포함하는 것을 특징으로 하는 태양 전지.
  10. 태양광이 입사되는 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하는 베이스 기판의 상기 제1 면에 도핑층을 형성하는 단계;
    상기 베이스 기판의 도핑층에 수소를 포함하는 제1 패시베이션층을 형성하는 단계;
    상기 제1 패시베이션층 상에 상기 제1 패시베이션층의 수소 방출을 방지하는제1 캡핑층을 형성하는 단계;
    상기 제1 캡핑층 상에 제1 전극을 형성하는 단계; 및
    상기 베이스 기판의 제2 면 상에 제2 전극을 형성하는 단계를 포함하는 태양 전지의 제조 방법
  11. 제10항에 있어서, 상기 베이스 기판의 도핑층 상에 수소를 포함하는 제1 패시베이션층을 형성하는 단계는, 플라즈마 화학 증착법(PECVD: plasma enhanced chemical vapor deposition)에 의하는 것을 특징으로 하는 태양 전지의 제조 방법.
  12. 제10항에 있어서,
    상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 형성하는 단계; 및
    상기 제2 패시베이션층 상에 제2 캡핑층을 형성하는 단계를 더 포함하는 태양 전지 제조 방법.
  13. 제10항에 있어서, 상기 제1 캡핑층 및 상기 제2 패시베이션층는 동일한 재료를 포함하며, 상기 제1 패시베이션층 상에 제1 캡핑층을 형성하는 단계 및 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 태양 전지 제조 방법.
  14. 제13항에 있어서, 상기 제1 패시베이션층 상에 제1 캡핑층을 형성하는 단계 및 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 형성하는 단계는,
    상기 제1 패시베이션층을 형성된 베이스 기판을 로드부에 안착시키는 단계;
    상기 베이스 기판을 상기 로드부에 연결된 제1 버퍼부를 통과하여 상기 제1 버퍼부에 연결된 제1 처리부에 안착시키는 단계;
    상기 제1 처리부에서 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 증착하는 단계;
    상기 제1 처리부와 인접한 제2 처리부에서 상기 베이스 기판의 상기 제1 패시베이션층 상에 제1 캡핑층을 증착하는 단계;
    상기 베이스 기판을 상기 제2 처리부에 연결된 제2 버퍼부를 통과하여 언로드부에 안착시키는 단계; 및
    상기 베이스 기판을 상기 언로드부에 의하여 탈착하는 단계를 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  15. 제14항에 있어서, 상기 제1 및 제2 처리부들은 서로 오픈게이트(open gate) 형태로 연결된 별개의 챔버 내에 각각 형성되거나, 하나의 챔버 내에 형성되는 것을 특징으로 하는 태양 전지 제조 방법.
  16. 제10항에 있어서, 상기 베이스 기판의 제2 면상에 후면전계층을 형성하는 단계를 더 포함하며,
    상기 베이스 기판의 제2 면상에 후면전계층을 형성하는 단계는.
    상기 베이스 기판의 제2 면 상에 알루미늄 페이스트를 형성하는 단계; 및
    상기 알루미늄 페이스트에 열을 가하여 알루미늄을 상기 베이스 기판의 제2면에 확산시키는 단계를 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  17. 태양광이 입사되는 제1 면 및 제1 면과 마주하는 제2 면을 포함하는 베이스기판의 상기 제1 면에 도핑층을 형성하는 단계;
    상기 베이스 기판의 도핑층 및 제2 면에 각각 음전하 산화막을 포함하는 제1 및 제2 패시베이션층들을 형성하는 단계;
    상기 제1 및 제2 패시베이션층들 상에 각각 제1 및 제2 캡핑층들을 형성하는 단계;
    상기 제1 및 제2 캡핑층들 상에 각각 제1 및 제2 전극들을 형성하는 단계를 포함하는 태양 전지의 제조 방법.
  18. 제17항에 있어서, 상기 제1 및 제2 패시베이션층들은 동시에 형성되고, 상기 제1 및 제2 캡핑층들은 동시에 형성되는 것을 특징으로 하는 태양 전지의 제조 방법.
  19. 제17항에 있어서, 제1 및 제2 캡핑층들을 형성하는 단계는 저압 화학기상 증착법(LPCVD: low pressure chemical vapor deposition)을 이용하는 것을 특징으로 하는 태양 전지 제조 방법.
  20. 제17항에 있어서, 상기 제1 및 제2 패시베이션층들을 형성하는 단계는,
    상기 베이스 기판을 로드부에 안착시키는 단계;
    상기 베이스 기판을 상기 로드부에 연결된 제1 버퍼부를 통과하여 상기 제1 버퍼부에 연결된 제1 처리부에 안착시키는 단계;
    상기 제1 처리부에서 상기 베이스 기판의 도핑층 상에 제1 패시베이션층을 증착하는 단계;
    상기 제1 처리부와 인접한 제2 처리부에서 상기 베이스 기판의 제2 면 상에 제2 패시베이션층을 증착하는 단계;
    상기 베이스 기판을 상기 제2 처리부에 연결된 제2 버퍼부를 통과하여 언로드부에 안착시키는 단계; 및
    상기 베이스 기판을 상기 언로드부에 의하여 탈착하는 단계를 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  21. 제20항에 있어서, 상기 제1 및 제2 캡핑층들을 형성하는 단계는,
    상기 베이스 기판을 로드부에 안착시키는 단계;
    상기 베이스 기판을 상기 제1 버퍼부를 통과하여 상기 제1 처리부에 안착시키는 단계;
    상기 제1 처리부에서 상기 베이스 기판의 상기 제1 패시베이션층 상에 제1 캡핑층을 증착하는 단계;
    상기 제2 처리부에서 상기 베이스 기판의 상기 제2 패시베이션층 상에 제2 캡핑층을 증착하는 단계;
    상기 베이스 기판을 상기 제2 버퍼부를 통과하여 상기 언로드부에 안착시키는 단계; 및
    상기 베이스 기판을 상기 언로드부에 의하여 탈착하는 단계를 포함하는 것을 특징으로 하는 태양 전지 제조 방법.
  22. 제21항에 있어서, 상기 제1 및 제2 처리부들은 서로 오픈게이트(open gate) 형태로 연결된 별개의 챔버 내에 각각 형성되거나, 하나의 챔버 내에 형성되는 것을 특징으로 하는 태양 전지 제조 방법.
  23. 제1 면 및 상기 제1 면과 마주하는 제2 면을 포함하고, 상기 제1 면에 도핑층이 형성된 웨이퍼를 로딩하는 로드부;
    상기 로드부에 연결되어, 상기 웨이퍼를 이동시키는 제1 버퍼부;
    상기 제1 버퍼부에 연결되어 상기 웨이퍼의 상기 제1 면 상에 재료를 증착하는 제1 처리부;
    상기 제1 처리부와 인접하며, 상기 웨이퍼의 상기 제2 면 상에 재료를 증착하는 제2 처리부;
    상기 제2 처리부에 연결되어 상기 웨이퍼를 이동시키는 제2 버퍼부; 및
    상기 제2 버퍼부에 연결되어, 상기 웨이퍼를 언로딩하는 언로드부를 포함하는 증착 장치.
  24. 상기 제1 처리부와 상기 제2 처리부는 대기 노출 없이 연속하여 재료를 증착하는 것을 특징으로 하는 증착 장치.
  25. 상기 제1 및 제2 면 상에 상기 재료를 증착하여 유전체층들이 형성되고, 상기 유전체층들은 알루미늄옥사이드(AlOx), 알루미늄나이트라이드(AlN), 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 또는 실리콘옥시나이트라이드(SiON)을 포함하는 캡핑층 및 실리콘나이트라이드(SiNx), 탄소박막, 알루미늄나이트라이드(AlN), 실리콘옥시나이트라이드(SiON), 실리콘카바이드(SiC) 또는 실리콘카보나이트라이드(SiCN)를 포함하는 패시베이션층인 것을 특징으로 하는 증착 장치.
  26. 제23항에 있어서, 상기 제1 처리부는 제1 챔버에 형성되고, 제2 처리부는 제2 챔버에 형성되며, 상기 제1 챔버의 일면과 상기 제2 챔버의 일면은 서로 오픈게이트 형태로 연결되는 것을 특징으로 하는 증착 장치.
  27. 제23항에 있어서, 상기 제1 처리부와 상기 제2 처리부는 하나의 챔버에 형성되는 것을 특징으로 하는 증착 장치.
KR1020110047426A 2011-05-19 2011-05-19 태양 전지 및 이의 제조방법 KR20120129272A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110047426A KR20120129272A (ko) 2011-05-19 2011-05-19 태양 전지 및 이의 제조방법
US13/424,674 US20120291863A1 (en) 2011-05-19 2012-03-20 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047426A KR20120129272A (ko) 2011-05-19 2011-05-19 태양 전지 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20120129272A true KR20120129272A (ko) 2012-11-28

Family

ID=47174029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047426A KR20120129272A (ko) 2011-05-19 2011-05-19 태양 전지 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20120291863A1 (ko)
KR (1) KR20120129272A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361343B1 (ko) * 2012-12-05 2014-02-13 현대중공업 주식회사 태양전지의 제조방법
KR102133174B1 (ko) * 2019-01-21 2020-07-14 한밭대학교 산학협력단 태양전지 및 이의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776874B1 (ko) * 2011-12-21 2017-09-08 엘지전자 주식회사 태양 전지
DE102013210092A1 (de) * 2013-05-29 2014-12-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
JP6648986B2 (ja) * 2014-05-28 2020-02-19 京セラ株式会社 太陽電池素子および太陽電池モジュール
US9825191B2 (en) * 2014-06-27 2017-11-21 Sunpower Corporation Passivation of light-receiving surfaces of solar cells with high energy gap (EG) materials
CN104362185A (zh) * 2014-10-09 2015-02-18 西安黄河光伏科技股份有限公司 一种晶硅太阳电池钝化膜的制备方法
KR101541252B1 (ko) * 2014-10-13 2015-08-04 한양대학교 에리카산학협력단 태양 전지 및 그 제조 방법
CN104465879B (zh) * 2014-12-15 2017-11-10 北京飞行博达电子有限公司 一种太阳能电池的双面钝化方法
CN106098811B (zh) * 2016-06-21 2017-12-12 锦州华昌光伏科技有限公司 一种高效率晶体硅太阳电池
CN110246905B (zh) * 2019-05-31 2024-05-07 苏州腾晖光伏技术有限公司 一种硅太阳能电池及其制备方法
CN110444609B (zh) * 2019-07-02 2021-03-02 天津爱旭太阳能科技有限公司 一种抗电势诱导衰减的背面膜层结构、制备方法、用途及太阳能电池

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361343B1 (ko) * 2012-12-05 2014-02-13 현대중공업 주식회사 태양전지의 제조방법
KR102133174B1 (ko) * 2019-01-21 2020-07-14 한밭대학교 산학협력단 태양전지 및 이의 제조 방법

Also Published As

Publication number Publication date
US20120291863A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
KR20120129272A (ko) 태양 전지 및 이의 제조방법
US8203072B2 (en) Solar cell and method of manufacturing the same
US9306084B2 (en) Solar cell and method of manufacturing the same
US8759140B2 (en) Solar cell and method for manufacturing the same
KR940010161B1 (ko) 태양 전지
US20110297207A1 (en) Solar battery module
US20110265866A1 (en) Solar cell and method for manufacturing the same
KR20130052627A (ko) 선택적 전면 필드를 구비한 후면 접합 태양전지
US20110126877A1 (en) Solar cell
KR20100013649A (ko) 광전소자 및 이의 제조 방법
KR102554563B1 (ko) 태양 전지 내의 상대적 도펀트 농도 레벨
JP2011009733A (ja) 太陽電池素子、太陽電池モジュールおよび太陽光発電装置
KR101254565B1 (ko) 태양 전지용 기판의 텍스처링 방법 및 태양 전지의 제조 방법
JP2014175660A (ja) 太陽電池
KR20120039361A (ko) 태양전지의 제조방법
KR101925928B1 (ko) 태양 전지 및 그의 제조 방법
TWI596788B (zh) 雙面光電轉換元件
KR101122054B1 (ko) 태양전지의 후면전극 형성방법
KR101141578B1 (ko) 태양전지 제조방법.
KR20120106259A (ko) 태양 전지 및 이의 제조방법
KR101622088B1 (ko) 태양전지
KR101237556B1 (ko) 양면 수광형 국부화 에미터 태양전지
KR101178445B1 (ko) 태양 전지 및 그 제조 방법
CN114628545A (zh) 碱抛光perc电池制作工艺
KR101082950B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application