KR20120125663A

KR20120125663A - 광 도파관 격자 커플러

Info

Publication number: KR20120125663A
Application number: KR1020127026100A
Authority: KR
Inventors: 롱 첸; 리밍 장; 크리스토퍼 도에르; 니콜라스 드푸이스
Original assignee: 알까뗄 루슨트
Priority date: 2010-04-07
Filing date: 2011-03-22
Publication date: 2012-11-16
Also published as: US20110249938A1; JP5681277B2; CN102859406A; JP2013524286A; EP2556396A1; TW201207455A; KR101412864B1; WO2011126718A1

Abstract

장치(100)는 결정질 무기 반도체 기판(110)을 포함한다. 평면 광 도파관 코어(120)는 평면 광 도파관 코어의 제 1 길이가 기판 바로 위에 있도록 기판 위에 위치된다. 광 산란 구조물들(130)의 규칙적인 어레이는 평면 광 도파관 코어의 제 2 길이 내에 위치된다. 공동(160)은 기판에서 규칙적인 어레이와 기판 사이에 위치된다.

Description

광 도파관 격자 커플러{OPTICAL WAVEGUIDE GRATING COUPLER}

본 출원은 전반적으로 광학 디바이스들에 관한 것이고, 더 구체적으로는, 광 커플러에 관한 것이다.

일부 광학 디바이스들은 실리콘-온-인슐레이터(silicon-on-insulator: SOI) 또는 InP 상의 InGaAsP와 같이, 기판 상에 형성된 평면 도파관을 이용한다. 종종, 광 신호를 평면 도파관으로 또는 평면 도파관으로부터 전달하도록 평면 도파관을 섬유 도파관에 커플링하는 것이 필수적이다.

일 양태는 결정질 무기 반도체 기판을 포함하는 장치를 제공한다. 평면 광 도파관 코어는 평면 광 도파관 코어의 제 1 길이가 기판 바로 위에 있도록 기판 위에 위치된다. 광 산란 구조물들의 규칙적인 어레이는 평면 광 도파관 코어의 제 2 길이 내에 위치된다. 공동은 기판에서 규칙적인 어레이와 기판 사이에 위치된다.

다른 양태는 방법을 제공한다. 방법은 반도체 기판을 제공하되, 반도체 기판 위에 평면 광 도파관 코어가 위치되도록 제공하는 단계를 포함한다. 광 산란 구조물들의 규칙적인 어레이는 평면 광 도파관 코어 내에 위치된다. 기판의 일부분은 규칙적인 어레이와 기판의 나머지 부분 사이에 위치되는 공동을 형성하도록 제거된다.

또 다른 양태는 방법을 제공한다. 방법은 결정질 반도체 기판을 제공하되, 결정질 반도체 기판 위에 위치되는 평면 도파관, 평면 광 도파관 코어 내에 위치되는 광 산란 구조물들의 규칙적인 어레이, 및 기판과 규칙적인 어레이 사이에 위치되는 갭을 구비한 결정질 반도체 기판을 제공하는 단계를 포함한다. 광 섬유 도파관은 규칙적인 어레이를 조명하여 광 섬유 도파관으로부터의 광이 평면 도파관에 커플링되도록 배치된다.

이제, 첨부한 도면과 함께 하기의 설명을 참조한다.
도 1a 및 도 1b는 섬유 광 도파관을 평면 광 도파관에 인터페이싱하도록 구성된 광 산란 엘리먼트들의 규칙적 어레이를 포함하는 장치의 실시형태를 나타낸다.
도 2는 광 산란 엘리먼트들의 규칙적인 어레이를 포함하는, 예컨대 도 1a의 장치에서 사용될 수도 있는 격자 커플러의 실시형태를 나타낸다.
도 3a 및 도 3b는 예를 들어, 섬유 광 도파관으로부터 평면 광 도파관(도 3a) 또는 평면 광 도파관으로부터 섬유 광 도파관(도 3b)에 광 신호를 커플링하도록 구성된 도 2의 격자 커플러와 같은 격자 커플러를 포함하는 광학 시스템들의 실시형태들을 나타낸다.
도 4는 예를 들어, 광 신호의 편광 모드들을 분리시키도록 구성된 도 5a의 격자 커플러와 같은 격자 커플러를 포함하는 광학 시스템의 실시형태를 나타낸다.
도 5a 및 도 5b는 평면 광 도파관 및 광 신호의 편광 모드들을 분리시키도록 구성된 격자 엘리먼트들의 규칙적인 어레이를 포함하는 격자 커플러의 실시형태를 나타낸다.
도 6a 및 도 6b는 도 2의 것과 일치하는 격자 커플러를 제조하는 방법의 실시형태를 나타낸다.
도 7a 내지 도 7l 은 도 6a의 방법을 구현하는 방법의 실시형태를 나타낸다.
도 8a 및 도 8b는 도 2의 것과 일치하고, 예컨대 도 7a 내지 도 7l에 의해 설명된 방법과 일치하는 방법에 의해 형성되는 격자 커플러의 실시형태의 마이크로그래프를 나타낸다.
도 9는 도 1a 및 도 1b의 장치와 일치하는 장치를 제조하는 방법의 실시형태를 나타낸다.

평면 광 도파관들은 일반적으로 도파관 코어와 도파관 클래딩 사이에 비교적 높은 비굴절률차(refractive index contrast)를 갖는다. 이러한 도파관들은 1 마이크로 이하의 모드 폭을 갖는 싱글 모드 광 신호를 전달할 수도 있으며, 따라서 더 작은 크기의 폭을 가질 수도 있다. 그러나, 광섬유 도파관은 약 10 마이크론에 달하는 모드 폭 및 유사한 크기의 섬유 직경을 갖는 싱글 모드 광 신호를 전달할 수도 있다. 모드 크기의 차이는 평면 도파관과 섬유 도파관 사이에 상당한 모드 불일치를 초래한다. 이 불일치는 평면 도파관과 광 도파관 사이에서의 광 신호의 커플링을 어렵게 하거나 실시 불가능하게 만들 수도 있다.

다양한 실시형태들은, 규칙적인 어레이와 하부 기판 사이에 공동을 형성함으로써 도파관의 코어 층에서 격자 엘리먼트들의 규칙적인 어레이를 통해 평면 도파관과 섬유 도파관 사이의 광 커플링을 실질적으로 개선한다. 공동은 격자 근처에서 평면 도파관 코어와 평면 도파관 클래딩 사이의 비굴절률차를 증가시키고, 이에 의해 규칙적인 어레이의 커플링 효율성을 증가시킨다. 커플링 효율성의 이러한 증가는, 이전에 그러한 커플러들의 사용으로부터 이득을 얻지 않은 광학 애플리케이션들에서 격자 커플러들의 사용을 실시 가능하게 만들 수도 있다.

이후, 2개의 인접하는 매체들 사이의 비굴절률차는 "비굴절률차" 또는 간단히 "콘트라스트"라고 지칭된다.

간단히 전술된 바와 같이, 일부 경우들에 있어서, 평면 도파관은 마이크론 이하의 폭을 가질 수도 있지만, 섬유 도파관은, 예컨대 ~1.5㎛의 파장에서 대략 10㎛의 직경을 가질 수도 있다. 크기의 차이는 일반적으로 전달 모드들의 큰 불일치를 초래한다. 불일치가 클 때, 신호의 대부분은 섬유 도파관과 평면 도파관 사이에서 반사 및 방사로 손실될 수도 있다.

섬유 도파관과 평면 반도체 도파관 사이의 불일치를 완화시키도록 하는 다양한 접근방안들이 가능하다. 일 접근방안에서, 평면 도파관 하부에 있는 기판의 패싯(facet) 근처의 평면 컨버터는 섬유에 버트-커플링(butt-couple)된다. 이것은, 예컨대 강한 모드 한정을 갖는 대형 코어 도파관 또는 약한 모드 한정을 갖는 소형 코어 도파관을 사용하여 때때로 이행된다. 이 접근방안은 평면 도파관 모드에 대해 섬유 모드의 크기 매칭을 돕는 데 다수의 물질 층들을 사용할 수 있어, 제조품을 더 복잡하고 비싸게 만들 수 있다.

다른 실례에서, 격자 커플러는 광학 디바이스의 표면에 거의 수직으로 정렬된 섬유 도파관을 인터페이싱하는 데 사용될 수도 있다. 격자 커플러는 평면 도파관 내에 주기적 패턴을 포함하여, 분산된 산란을 생성할 수도 있다. 격자 파라미터들의 적절한 선택으로, 산란은 섬유 도파관과 평면 도파관 사이에서의 전달을 적절하게 일치시킬 수도 있다.

그러나, 격자가 광을 산란시키기 때문에, 광 신호의 에너지 중 상당한 부분이 격자에서 손실될 수도 있다. 이 문제는 격자 커플러 아래의 클래딩의 굴절률이, 격자가 형성되는 도파관의 실효 굴절률에 가까울 때 특히 심하다. 클래딩과 코어 도파관 층 사이의 이러한 낮은 콘트라스트는 GaAs/AlGaAs 및 InP/InGaAsP에 기초한 평면 디바이스들에서 보편적이지만, 이러한 물질 시스템들은 다른 이유로 다양한 평면 광 도파관 애플리케이션들에서 바람직할 수도 있다.

평면 격자 커플러들이, 인덱스 콘트라스트가 비교적 큰 실리콘-온-인슐레이터(SOI)와 같은 물질 시스템들에 구현되고 있지만, 어떠한 구현물도 낮은 콘트라스트 물질 시스템들에 공지되어 있지 않다. 따라서, 도파관 코어 물질과 기판 물질 사이에서 인덱스 콘트라스트가 작은 물질 시스템들에 격자 커플러를 구현하도록 평면 광학 분야에서 충족되지 않은 요구가 있는 것처럼 보인다.

본 발명의 발명자들은, 평면 격자 커플러들을 사용하는 전술된 통상의 실시의 제한사항들이 격자 하부의 일부 기판을 제거함으로써 극복될 수 있음을 인식했다. 구체적으로, 피트(pit) 또는 공동은 격자 하부의 기판에 형성되어, 격자 아래의 클래딩의 굴절률을 기판 물질의 굴절률로부터 공기의 굴절률, 예컨대 약 1로 또는 낮은 유전 상수를 갖는 유전체 물질의 것으로 감소시킨다.

도 1a는 격자 커플러를 포함하는 평면 광학 장치(100)를 나타낸다. 장치(100)에서, 반도체 기판(110)은 두께 T를 갖는 평면 도파관 코어(120)를 지지한다. 평면 도파관 코어(120)는, 하기에서 설명되는 바와 같이, 예컨대 종래의 마이크로전자 제조 방법들에 의해, 기판(110) 위에 위치된 반도체 층으로부터 형성된다. 평면 도파관 코어(120)에 인접한 기판(110)은 도파관 클래딩으로서 기능할 수도 있다. 기판(110)은 다양한 반도체 물질들 중 임의의 것, 예컨대 GaAs 또는 InP일 수도 있다. 광 산란 엘리먼트들의 규칙적인 어레이는 광 격자(130)를 형성한다.

도 1b는 격자(130)의 일부를 상세히 나타낸다. 격자(130)는 평면 도파관 코어(120)의 영역 내에 위치된 광 산란 구조물들(135)의 실질적으로 규칙적인 1차원 또는 2차원 어레이이다. 격자(130)는 격자 엘리먼트 폭 W, 격자 높이 H, 및 격자 피치 P, 즉 인접한 광 산란 구조물들(135)의 중심들 간 거리를 특징으로 한다. "실질적으로 규칙적인"은 P 및 W가 격자(130) 내에서 실질적으로 일정하거나 P 및/또는 W가 격자(130)에 걸쳐서 단조롭게 변한다(예컨대, 첩프(chirp)된다)는 것을 의미한다.

도 1a로 되돌아가면, 섬유 도파관(140)은 격자(130)에 인접하게 위치되며, 격자(130)를 통해서 광 신호를 평면 도파관 코어(120)로 전달하거나 그로부터 수신하도록 구성된다. 섬유 도파관(140)의 단부(145)는 격자(130)로부터의 갭(150), 예를 들어 자유 공간 갭에 의해 이격된다. 섬유 도파관(140)은 이에 의해 광 신호를 평면 도파관 코어(120)로 전달하거나 또는 평면 도파관 코어(120)로부터 수신할 수도 있다.

기판(110)의 공동(160)은 격자(130)와 기판(110)의 인접 표면 사이에 위치된다. 공동(160)으로 인해, 도파관 코어(120)의 공동 위의 부분은 갭(165)만큼 기판(110)으로부터 분리된다. 공동(160)은 격자(130)의 근처에서 평면 도파관 코어(120)에 대한 클래딩으로서 기능한다. 공동(160)은 기판(110)의 것보다 작은 굴절률을 갖는다. 낮은 인덱스의 공동(160)의 존재는 격자(130)가 기판 바로 위에 위치되는 유사한 디바이스의 커플링에 비해 섬유 도파관(140)과 평면 도파관 코어(120) 사이에서의 커플링 효율성을 증가시킨다.

섬유 도파관(140)과 격자(130) 사이에서 전달되는 광 신호는, 예컨대 레이저 소스에 의해 생성된 코히어런트 광일 수도 있다. 이러한 광 신호들은 종종 가우시안 방사 강도 프로파일을 가지며, 이에 따라 자유 공간 갭(150)에서 현저하게 확산되는 것으로는 예상되지 않는다. 따라서, 장치(100)의 동작은 갭(150)의 크기에 상대적으로 민감하지 않은 것으로 예상된다. 갭(150)의 크기는 임의의 특정 값으로 한정되지 않는다. 다양한 실시형태들에서, 갭(150)은 섬유 도파관(140)의 직경, 예컨대 약 10-100㎛ 이하일 수도 있다. 당업자는 통상적인 광학 장치를 사용하여 이 방식으로 섬유 도파관(140)을 배치할 수 있다.

섬유 도파관(140)은 기판(110)의 표면 법선(147)에 대해 비제로 각도 α만큼 경사질 수도 있다. 하기에서 더 설명되는 바와 같이, 섬유 도파관(140)과 평면 도파관 코어(120) 사이의 커플링은 α의 값에 부분적으로 의존한다. α의 값은 임의의 특정 값으로 국한되지 않지만, 일반적으로는 P, W 및 H(도 1b)의 값들에 의해 부분적으로 결정된다. α에 대한 예시적인 값들은 약 10° 이하이며, 일부 실시형태들에서는 약 5° 이하이다.

평면 도파관 코어(120)와 기판(110) 사이의 콘트라스트가 비교적 작은 경우에 있어서, 섬유 도파관(140)과 평면 도파관 코어(120) 사이의 커플링 효율성은 기판(110)에 대한 광 에너지의 손실로 인해 감소할 수도 있다. 비제한적인 실례에서, 평면도 도파관 코어(120) 및 기판(110)은 각각 InGaAsP 및 InP로부터 형성될 수도 있다. InGaAsP 및 InP는 1.5㎛의 파장에서 각각 약 3.45 및 3.17의 굴절률을 갖는다. 따라서, InGaAsP 층 및 InP 층 사이의 콘트라스트는 약 0.28이다. 광 신호가 평면 도파관 코어(120)에 의해 가이드되는 동안, 콘트라스트는 섬유 도파관(140)과 평면 도파관 코어(120) 사이에서 전달되는 광 신호의 상당 비율의 에너지가, 예컨대 격자(130)에서의 산란에 의해 기판(110)으로 손실될 수도 있을 정도로 충분히 작다.

도 2는 격자 커플러(200)의 일 실시형태의 상면도를 나타낸다. 평면 도파관 코어(120)의 제 1 영역(210)은 공동(160) 위에 위치되는데, 다시 말해 공동(160)은 평면 도파관 코어(120)의 제 1 영역(210)과 기판(110) 사이에 위치된다. 평면 도파관 코어(120)의 제 2 영역(220)은 기판(110) 바로 위에 위치된다. 평면 도파관 코어(120)의 제 3 영역(230)은 격자(130)와 제 2 영역(220) 사이에 위치된다.

일부 실시형태들에서, 공동(160)은 유전체 물질로 충진될 수도 있다. 공동(160) 내의 유전체 물질은 기판(110)(예컨대, 예컨대 벤조사이클로부텐(BCB), SiLK™, 스핀-온-글래스)의 것보다 낮은 굴절률을 가질 수도 있으며, 일부 에폭시들은 일반 III-V 반도체들의 인덱스들보다 낮은 굴절률을 갖는다. 이러한 유전체 물질은 물리적으로 평면 도파관 코어(120)의 제 1 영역을 지지하여, 증가된 기계적 강도를 제공할 수도 있다.

본 발명의 발명자들은 섬유 도파관(140)으로부터 평면 도파관 코어(120)로 광을 전달하는 프로세스가 2개의 관련 프로세스들을 수반하는 것으로 생각한다. 제 1 프로세스는 섬유 도파관(140)으로부터 평면 도파관 코어(120)의 제 1 영역(210)으로 광을 전달하는 것을 수반한다. 제 2 프로세스는 평면 도파관 코어(120)의 제 1 영역(210)과 그의 제 2 영역(220) 사이에서 광을 전달하는 것을 수반한다. 제 2 프로세스는 제 1 영역(210)과 제 2 영역(220) 사이의 전달 모드 크기들의 불일치가 존재하는 경우에 상당한 손실을 야기할 가능성을 갖는다.

도 3a는 여기에서 설명되는 격자 커플러 (200) 의 일부 실시형태들과 일치하는 격자 커플러를 채용한 시스템(300A)의 실시형태를 나타낸다. 광원(310)은 광 도파관(330) 및 자유 공간 경로(340)를 포함하는 광 경로를 통해서 격자 커플러(320)에 전달되는 광 신호를 출력하도록 구성된다. 평면 도파관(350)은 광 신호를 추가로 프로세싱하도록 구성될 수도 있는 광학 회로(360)에 광 신호를 전달하도록 구성된다. 광 경로는 광 신호 편광 모드들을 회전시켜 TE 또는 TM (횡-자기) 모드가 격자 커플러(320)와 정렬하도록 광 신호 편광 모드들을 히전시키는 편광 로테이터(370)를 선택적으로 포함할 수도 있다. 여기서, 편광 모드는 장(field) 세기 벡터, 예컨대 E-필드 또는 H-필드가 광학 격자(130)의 것들과 같은 선형 격자 엘리먼트들의 길이 축 또는 광학 격자(430)의 것들과 같은 광 산란 구조물들의 2차원 어레이의 축에 거의 평행할 때 격자 커플러(320)와 정렬한다.

격자 커플러(320)는 정렬된 편광 모드에서 일반적으로 광 에너지를 전달하고, 그 반면에 정렬되지 않은 에너지는 수신된 광 신호로부터 일반적으로 필터링된다.

도 3b는 광원(310)이 광 신호를 평면 도파관(350)으로 출력하도록 구성된 시스템(300B)의 실시형태를 나타낸다. 이 실시형태에서, 격자 커플러는 자유 공간 경로(340)를 통해서 광 신호의 일부를 섬유 도파관(330)에 커플링하도록 구성된다. 그 후, 광 신호의 일부는 추가 프로세싱을 위해 광학 회로(360)로 전달될 수도 있다.

도 4는 광원(410)으로부터의 광 신호의 편광 다중화를 위해 구성된 시스템(400)의 실시형태를 나타낸다. 편광 다중화, 예컨대 TE 및 TM 모드들의 동시 전달은 2개의 독립적인 데이터 스트림들을 동시에 전달하는 데 이용될 수도 있다. 섬유 도파관(420)은 자유 공간 경로(440)를 통해서 광 신호를 광학 격자(430)로 전달하도록 구성된다. 편광 제어기(450)는 섬유 도파관(420)에서의 광 신호 편광을 회전시켜 광학 격자(430)가 광 신호의 편광 모드들을 분리시키도록 구성 가능하다. 하나의 모드, 예컨대 TE는 평면 도파관(460)을 통해서 광학 채널(470)로 전달될 수도 있다. 다른 모드, 예컨대 TM은 평면 도파관(480)을 통해서 광학 채널(490)로 전달될 수도 있다.

도 5a는 광 신호의 편광 모드들을 분리시키도록 구성된 격자 커플러의 실시형태(500)를 나타낸다. 도 5b의 상세도에 예시된, 광학 격자(430)의 다양한 실시형태들은 광 산란 구조물들(510)의 정사각형 어레이를 포함한다. 광 산란 구조물들(510)은 광 산란 구조물들(135)과 유사하다. 광 산란 구조물들(510)은 평면 도파관 코어, 예를 들어 도파관 코어(120)의, 예컨대 융기부 또는 함몰부(depressions)일 수도 있다. 산란 구조물들은 관련 높이 및 폭을 가지며, 피치에 따라 분포된다. 격자(130)가 근사적인 1차원 주기성만을 갖는 반면, 광학 격자(430)는 근사적인 2차원 주기성을 갖는다. 그러나, 격자들(130, 430)은 일부 실시형태들에서 첩프되어 그들의 대역폭을 증가시킬 수도 있다. 장치(100)와 유사하게, 광학 격자(430)는 공동, 예컨대 공동(160) 위에 위치된 평면 도파관 코어를 포함하는 영역(520) 내에 위치된다. 기판(110)과 같은 기판 바로 위에 위치된 영역(530)은 제 1 편광 브랜치(540) 및 제 2 편광 브랜치(550)를 포함한다.

광학 격자(430)는 관련 x 축 및 y 축을 갖는다(도 5b). 예시된 실시형태에서, x 축 및 y 축은 대칭 축(560)에 대해 약 45°로 지향될 수도 있지만, 다른 규칙적인 2차원 래티스(lattice)들에 기초한 실시형태들은 상이하게 지향된 원시 래티스 벡터들을 가질 수도 있고, 예컨대 원시 래티스 벡터들은 상대적으로 직교하지 않을 수도 있다. 수신된 광 신호가, 일 편광 성분이 x 축에 평행하고 직교 편광 성분이 y 축에 평행하도록 지향될 때, 수신된 광 신호의 편광 성분들은 광학 격자(430)에 의해 개별적으로 지향될 수도 있다. 특히, 격자는 일 편광 성분을 제 1 편광 브랜치(540)로 전송하고 다른 편광 성분을 제 2 편광 브랜치(550)로 전송한다. 바람직하게는, 광학 격자(430)는 수신된 편광 채널들의 전달 모드를 편광 채널들이 지향되는 편광 브랜치들(540, 550)의 TE 전달 모드들과 실질적으로 크기 매칭할 것이다. 선택적 편광 제어기(450)는, 광학 격자(430)의 축과 실질적으로 정렬되어 편광 모드들이, 예컨대 약 ±10도 내로 정렬된 2개의 편광 채널들의 분리를 실시하도록 광 신호를 회전시킬 수도 있다.

이제, 도 6a를 참조하면, 예시적인 방법(600)은 도 1a의 장치(100)를 제조하는 데 적합하다. 방법(600)은 장치(100)에 대한 제조 중의 중간 구조물들의 단면도들을 나타내는 도 7a 내지 도 7j를 참조하여 설명된다.

방법(600)은 결정질 반도체 기판(110)이 제공되는 단계 610로 시작한다. 기판(110)은 그 위에 평면 광 도파관 코어를 구비하며, 평면 광 도파관 코어 내에 위치된 광 산란 구조물들의 규칙적인 어레이를 구비한다.

도 11a 내지 도 11g는 편면 도파관 코어(120) 및 관련 격자(130)를 제조하는 방법의 일 실시형태를 나타낸다. 도 7a에서, 기판(110)은 단계 705에서 제공된다. 일 실시형태에서, 기판(110)은 (100) InP 웨이퍼이다. 일부 경우들에 있어서는, 웨이퍼의 [011] 방향을 따라 지향된 웨이퍼의 평면을 갖는 것이 유리할 수도 있다.

도 7b는 도파관 코어 층(711)이 기판(110) 상에 형성되는 단계(710)를 나타낸다. 도파관 코어 층(711)은 금속 유기 화학 증기 증착 프로세스를 이용하여 기판(110) 상에서 에피텍셜로 성장될 수도 있고, 또는 웨이퍼 본딩 프로세스를 통해서 다른 기판으로부터 전사될 수도 있는데, 예컨대 이들 기법들 양측 모두는 당업자에게 공지되어 있다. 다양한 실시형태들에서, 도파관 코어 층(711)의 두께는 바람직한 동작 파장, 예컨대 원격통신 C 및/또는 F 대역들에서의 파장들에 대해 선택된다. 실시형태에서, 도파관 코어 층(711)은 원격통신 C-대역에서의 동작 파장들에 대해 약 380㎚의 두께를 갖는다. 코어 층(711)의 조성은 광발광 피크 파장에 의해 특징지어질 수도 있다. 다양한 실시형태들에서, 코어 층(711)은 약 1.37㎛의 광발광 피크 파장을 갖는 InGaAsP 층이다.

도 7c에서, 단계 715를 참조하면, CVD 실리콘 산화물 층일 수도 있는 하드마스크(716)가 도파관 코어 층(711) 위에 형성된다. 당업자는, 하드마스크(716)의 두께가 특정 제조 툴 세트 및 추후의 에칭 프로세스에 적합하게 선택될 수도 있다는 것을 이해할 것이다. 일 실시형태에서, 하드마스크(716)는 약 60㎚ 두께이다. 포토레지스트 층(717)은 하드마스크(716) 상에 형성되고, 통상의 전자빔 또는 서브마이크론 광학 리소그래피를 포함할 수도 있는 패턴화 프로세스에 의해 격자 패턴(718)으로 패턴화된다. 포토레지스터 층(717)의 두께는, 예컨대 약 200㎚일 수도 있다.

도 7d에서, 단계 720을 참조하면, 격자(130)를 형성하기 위해 격자 패턴(718)이 통상적으로 하드마스크(711) 상에 전사된다. 통상적인 플라즈마 에칭 프로세스, 예컨대 반응성 이온 에칭이 전사를 실시하는 데 이용될 수도 있다. 에칭 프로세스 이후에 남겨진 포토레지스트 층(717)의 임의의 부분들은, 예컨대 플라즈마 에칭 및/또는 용매 세척에 의해 제거될 수도 있다.

도 7e는 격자(130)를 형성하기 위해 패턴(718)이 도파관 코어 층(711)으로 전사되는 단계(725)를 나타낸다. 전사 프로세스는 통상적인 플라즈마 에칭 프로세스, 예컨대 반응성 이온 에칭일 수도 있다. 격자(130)(도 1b)의 목표 깊이 D는 장치(100)의 동작의 의도된 파장에 기초하여 선택된다. 비제한적인 실시형태에서, D는 1.5㎛의 동작 파장에 대해 약 200㎚이다. 당업자는 D가 에칭 프로세스의 변형으로 인해 격자(130) 위에서 다소 변할 것이라는 것을 인지할 것이다.

도 11f 및 도 11g는 평면 도파관 코어(120)의 형성을 나타낸다. 단계 730(도 7f)에서, 패턴화된 하드마스크 층(731)이 도파관 코어 층(711) 위에 형성된다. 패턴화된 하드마스크 층(731)은 통상적으로 계속적인 CVD 실리콘 산화물 층(미도시)으로부터 형성될 수도 있다. 단계 715-725와 마찬가지로, 계속적인 산화물 층은 포토레지스트 층(미도시) 및 통상적인 플라즈마 에칭, 예컨대 RIE를 통해서 패턴화되어, 평면 도파관 코어(120)에 대한 적절한 패턴을 갖는 패턴화된 하드마스크 층(731)을 형성할 수도 있다. 단계 735(도 7g)에서, 통상적인 에칭 프로세스가 하드마스크 층(731)에 의해 규정된 패턴을 층(711)에 전사하여, 평면 도파관 코어(120)를 규정한다. 예시된 실시형태에서, 기판(110)의 일부분(736)은 또한 에칭 프로세스에 의해 제거된다. 이 제거는 평면 도파관 코어(120) 아래에 릿지(737)를 형성하는 효과를 갖는다. 이러한 릿지는 평면 도파관 코어(120)를 횡단하는 광 신호와 기판(110)의 커플링을 감소시킨다. 일부 실시형태들에서, 에칭 프로세스는 기판(110)의 약 1.5㎛를 제거하지만, 본 개시물의 실시형태들은 임의의 특정 양의 제거로 국한되지 않는다.

도 6a로 되돌아가면, 단계 620에서, 기판(110)의 일부분이 제거되어 규칙적인 어레이와 기판(110)의 잔여 부분 사이에 위치되는 공동(160)을 형성한다.

도 11h 내지 도 11j는 공동(160)의 형성의 일 예시적인 실시형태를 나타낸다. 단계 740에서, 트렌치(741)가 기판(110)에 형성된다. 예시된 실시형태에서, CVD 실리콘 산화물 층(742)은 통상적으로 기판(110) 위에 형성되었고, 포토레지스트 층(743)이 그 위에 형성되었다. 개구(744)가 포토레지스트 층(743)에 형성되었으며, 통상적인 에칭 프로세스, 예컨대 플라즈마 에칭을 통해서 산화물 층(742) 및 기판(110)으로 전사되어 트렌치(741)를 형성한다. 트렌치(741)는 기판(110) 내로, 예컨대 약 7㎛의 깊이로 에칭될 수도 있다. 포토레지스트 층(743)은 트렌치(741)를 형성한 후에 제거될 수도 있다.

단계 745(도 7I)에서, 공동(160)이, 예컨대 습식 에칭 프로세스에 의해 형성된다. 당업자가 인지하는 바와 같이, 반도체 기판을 습식 에칭하는 세부사항은, 예컨대 기판(110)의 표면에 존재하는 결정질 평면 및 기판(110) 래티스에 대한 공동(160)의 배향에 의존할 것이다. 기판에 대한 비제한적인 실례로서 InP를 사용하여, 기판(110)의 노출 표면들은, 예컨대 약 3.5 분 동안 약 3부의 염산 대 1부의 인산의 비율을 갖는 염산과 인산의 실온 혼합을 이용하여 에칭될 수도 있다. 다른 기판(110) 물질들은 일반적으로 다른 통상적으로 공지된 습식 에천트들 및/또는 사용된 에천트들의 다른 비율들에 의해 에칭될 것이다. 다른 에천트들 및 물질들은 상이한 에칭 횟수를 요구할 수도 있다.

당업자는 또한 기판(110)의 노출 표면의 에칭률이 노출 표면에 대한 기판(110) 래티스의 배향에 상당히 의존할 수도 있다는 것을 인지할 것이다. 따라서, 예를 들어, (111) 기판은 (100) 표면보다 현저히 느리게 에칭할 수도 있다. 차분 에칭률을 일반적으로 공동(160)의 패싯에 영향을 끼친다.

다양한 실시형태들에서, 기판(110)의 다양한 결정질 평면들의 예상되는 상이한 에칭률은 평면 도파관 코어(120) 및 격자(130)를 배치할 때 고려된다. 예를 들어, 일부 실시형태들에서, 평면 도파관 코어(120)의 길이 축은 기판(110) 래티스의 (001) 축에 평행하게 배향된다. (001) 축은 일반적으로, 예컨대 (111) 방향보다 큰 에칭률을 갖는다. 이 방식으로, 에칭은 평면 도파관 코어(120)를 언더컷하여, 바람직하게는 평면 도파관 코어(120)의 하부면(예컨대, 기판(110)과 이전에 접촉한 평면 도파관 코어(120)의 측면)을 노출시킬 것이다.

도 7j는 개구(744)의 실시형태의 상면도를 나타낸다. 예시된 실시형태와 같은 일부 실시형태들에서, 개구(744)는 기판(110)의 노출된 결정 면들의 차분 에칭률을 고려하는 방식으로 형성되어, 공동(160)의 바람직한 프로파일을 생성한다. 예시된 실례에서, 개구(744)는 격자(130) 주위에 "C"를 형성한다. 기판(110)은 (001) 래티스 방향들(746)에서 더 신속하게 제거되어, 도 7i에 예시된 것과 유사한 공동(160)의 프로파일을 초래한다. 대조적으로, 산화물 층(742)에서의 단순한 개구, 예컨대 정사각형에 대한 가상의 경우에 있어서, 트렌치(741)는 기판(110) 래티스의 (111) 평면들에 의해 규정된 벽들을 갖는 공동을 형성할 것으로 예상될 것이다. 이러한 공동은, 느리게 에칭되고, 일반적으로 바람직하지 못한 것으로 간주되는 피라미드형 프로파일을 갖는 것으로 예상된다. 이들 단점들에도 불구하고, 이러한 공동은 본원에서 설명되는 실시형태들의 범주 내에 있다.

도 7k는 산화물 층(742)의 제거 후의 장치(100)를 나타낸다. 제거는 통상적으로, 예컨대 기판(110)에 대해 선택적인 습식 에칭, 예컨대 HF에 의해 수행될 수도 있다. 격자(130)는 장치(100)를 형성하기 위해 이전에 설명된 바와 같이 섬유 도파관(140)과 통합될 수도 있다.

도 6b는 방법(600)과 함께 선택적으로 수행될 수도 있는 다양한 단계들을 나타낸다. 예시된 순서로 제시되었지만, 틀림없이, 이들 단계들은 상이한 순서들로 수행될 수도 있다.

선택적 단계 630에서, 유전체 물질이 공동(160) 내에 위치된다. 도 7l은 공동(160)이 유전체 물질(756)로 충진된 실시형태를 나타낸다. 전술된 바와 같이, 집적회로 프로세싱에서 사용된 다양한 스핀-온 유전체 물질들, 예컨대 BCB, SiLK™, 스핀-온-글래스, 또는 에폭시가 사용될 수도 있다. 그러나, 다른 통상적인 스핀-온 유전체 물질이 다른 실시형태들에서 사용될 수도 있다. 유전체 물질(756)은 유전체 물질(756)의 용액을 스핀 주조(spin casting)함으로써 인가될 수도 있다. 선택적으로, 과도한 스핀-온 유전체 물질은 예시된 실시형태에서와 같이 플라즈마 에칭-백을 갖는 기판(110)의 표면으로부터 제거될 수도 있다.

도 6b를 계속해서 참조하면, 선택적 단계 640에서, 섬유 도파관(140)과 같은 광 섬유 도파관은 그의 단부가 격자(130)를 통해서 평면 광 도파관 코어(120)로 전도될 수도 있도록 배치된다. 이 단계는, 예컨대 도 3a 및 도 3b의 시스템들(300A, 300B)에 의해 예시된다.

선택적 단계 650에서, 격자는 격자에 의해 수신된 광 신호의 2개의 횡편광 성분들을 분리시킬 수 있도록 구성된다. 이 단계는, 예컨대 도 4의 시스템(400)에 의해 예시된다.

선택적 단계(660)에서, 규칙적인 어레이의 축은 기판의 (001) 래티스 축에 평행하게 배열된다. 이 단계는, 예컨대 도 7j에서 (010) 축에 평행한 광 산란 구조물들(135)의 배열에 의해 예시된다.

선택적 단계 670에서, 편광 제어기는 광 섬유 도파관과 규칙적인 어레이 사이의 광 경로에 배치된다. 이 단계는, 예컨대 도 3a의 시스템(300A)에 의해 예시된다.

이제 도 8a 및 도 8b를 참조하면, 제조된 격자 커플러(800)의 하부 확대도(도 8a) 및 상부 확대도(도 8b)가 예시되어 있다. 도 8a는 공동(810) 및 공동(720)을 돌출시킨 평면 도파관(720)과 같은 이전에 설명된 다양한 특징들을 나타낸다. 도 8b는 광학 격자(830)을 포함한, 평면 도파관(820)을 더 상세히 나타낸다.

섬유 도파관(140)과 평면 도파관 코어(120) 사이의 커플링은 격자 커플러(800)에 의해 표현되는 격자 커플러에 의해 수치적으로 시뮬레이션되었다.

시뮬레이션은 평면 도파관 코어(120)에 대해 380㎚의 두께, 580㎚의 격자 피치 P 및 200㎚의 격자 높이 H로 수행되었다. 광 신호는 제한사항 없이 TE 편광 가우시안 빔으로서 모델링되었다. 광 신호의 방향은 평면 도파관(120)에 법선인 표면에 대해 5° 기울어졌다. 추정된 에너지 커플링 효율은 약 45%인 것으로 판정되었다.

평면 도파관 코어와 기판 사이에 공동이 없는 유사한 격자 커플러의 시뮬레이션은 약 10% 적은 에너지 커플링 효율을 가져 왔다. 따라서, 본원에서 설명된 실시형태들은 공동이 없는 유사한 격자 커플러보다 적어도 4의 인수가 더 큰 에너지 커플링 효율을 초래할 수도 있다. 커플링 효율은, 예컨대 디바이스 기하학적 구조의 최적화에 의해 개선될 수도 있다는 것이 예상된다.

이제, 도 9를 참조하면, 방법(900)이 예시된다. 방법(900)은, 예컨대 본원에서 설명되는 특징들을 구비한 격자 커플러를 사용하는 광학 시스템을 구성하는 데 채용될 수도 있다.

단계 910에서, 평면 도파관 코어가 바로 위에 위치되는 결정질 반도체 기판이 제공된다. 광 산란 구조물들의 규칙적인 어레이는 도파관 코어 내에 위치되고, 갭(165)(도 1a)과 같은 갭은 기판과 규칙적인 어레이 사이에 위치된다. 이러한 기판은, 예컨대 도 7k에 예시된 실시형태에 의해 설명된다.

단계 920에서, 광 섬유 도파관이 광 산란 구조물들의 규칙적인 어레이를 조명하도록 구성된다.

선택적 단계 930에서, 편광 제어기가 섬유 도파관에 의해 방출된 광의 편광 모드의 배향을 제어하도록 구성된다. 이러한 구성은, 예컨대 도 4의 시스템(400)에 의해 예시된다.

선택적 단계 940에서, 격자 커플러가 섬유 도파관(140)과 격자(130) 사이를 통과하는 광의 2개의 횡편광 성분들, 예컨대 TE 및 TM을 분리시키거나 결합하도록 구성된다. 이러한 구성은, 예컨대 도 5a의 실시형태(500)에 의해 예시된다.

당업자는 설명된 실시형태들에 대해 다른 및 추가적 부가, 삭제, 치환 및 수정이 이루어질 수도 있음을 인지할 것이다.

Claims

결정질 무기 반도체(crystalline inorganic semiconductor) 기판과,
평면 광 도파관 코어의 제 1 길이가 상기 기판 바로 위에 있도록 상기 기판 위에 위치되는 상기 평면 광 도파관 코어와,
상기 평면 광 도파관 코어의 제 2 길이 내에 위치되는 광 산란 구조물들의 규칙적인 어레이(regular array)와,
상기 기판에서 상기 규칙적인 어레이와 상기 기판 사이에 위치되는 공동을 포함하는
장치.
제 1 항에 있어서,
상기 규칙적인 어레이는 상기 평면 광 도파관 코어와 광 섬유 도파관 사이에서 광 신호를 커플링하도록 구성된
장치.
제 1 항에 있어서,
상기 규칙적인 어레이는 제 1 상대적 직교 편광 성분 및 제 2 상대적 직교 편광 성분을 상이한 방향들로 지향(direct)시키도록 구성된 2차원 규칙적 어레이를 포함하는
장치.
제 1 항에 있어서,
상기 공동 내에 위치되는 유전체 물질을 더 포함하는
장치.
제 1 항에 있어서,
상기 규칙적인 어레이는 첩프(chirp)되는
장치.
결정질 반도체 기판 바로 위에 위치되는 평면 광 도파관 코어와, 상기 평면 광 도파관 코어 내에 위치되는 광 산란 구조물들의 규칙적인 어레이를 갖는 상기 결정질 반도체 기판을 제공하는 단계와,
상기 기판의 일부분을 제거하여 상기 규칙적인 어레이와 상기 기판의 나머지 부분 사이에 위치되는 공동을 형성하는 단계를 포함하는
방법.
제 6 항에 있어서,
상기 규칙적인 어레이를 통해서 상기 평면 광 도파관 코어로 전달하도록 광 섬유 도파관의 단부를 배치하는 단계를 더 포함하는
방법.
제 7 항에 있어서,
상기 광 섬유 도파관과 상기 규칙적인 어레이 사이의 광 경로에 편광 제어기를 배치하는 단계를 더 포함하는
방법.
결정질 반도체 기판 바로 위에 위치되는 평면 광 도파관 코어와, 상기 평면 광 도파관 코어 내에 위치되는 광 산란 구조물들의 규칙적인 어레이와, 상기 기판과 상기 규칙적인 어레이 사이에 위치되는 갭을 구비하는 상기 결정질 반도체 기판을 제공하는 단계와,
상기 규칙적인 어레이를 조명하여 상기 광 섬유 도파관으로부터의 광이 상기 평면 도파관 코어에 커플링되도록 광 섬유 도파관을 배치하는 단계를 포함하는
방법.
제 9 항에 있어서,
상기 광 섬유 도파관으로부터 수신된 상기 광의 2개의 편광 성분들을 상이하게 지향시키도록 상기 규칙적인 어레이를 구성하는 단계를 더 포함하는
방법.