KR20120124368A - Driving device, driving method of gamma amplifier and liquid crystal display - Google Patents
Driving device, driving method of gamma amplifier and liquid crystal display Download PDFInfo
- Publication number
- KR20120124368A KR20120124368A KR1020120046516A KR20120046516A KR20120124368A KR 20120124368 A KR20120124368 A KR 20120124368A KR 1020120046516 A KR1020120046516 A KR 1020120046516A KR 20120046516 A KR20120046516 A KR 20120046516A KR 20120124368 A KR20120124368 A KR 20120124368A
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- voltage
- capacitor
- gamma
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
Abstract
Description
본 발명은 구동 장치, 감마 증폭기의 구동 방법 및 액정 표시 장치에 관한 것이다.The present invention relates to a driving apparatus, a method of driving a gamma amplifier, and a liquid crystal display.
박막 트랜지스터(thin film transistor, TFT)를 이용한 액정 표시 장치(liquid crystal display, LCD)의 패널(Panel)에서 비용을 절감하기 위해 배선을 줄이고 감마 증폭기(Gamma AMP)를 이른바, 소스 구동 집적 회로(source driver integrated circuit)인 데이터 구동부 내부에 내장한다. 이러한 시도는 복수의 데이터 구동부를 사용하는 액정 표시 장치의 패널에서 감마 증폭기의 상호간 오프셋(Offset)을 유발하여 데이터 구동부의 수득률(Yield)을 급격히 떨어뜨리거나 구현을 어렵게 한다. 즉 감마 증폭기의 오프셋(Offset) 전압 간의 차이로 인하여 화면이 이글거리는 디밍(dimming) 현상과 같은 화면의 표시 불량이 발생한다. In order to reduce costs in a panel of a liquid crystal display (LCD) using a thin film transistor (TFT), wiring is reduced and a gamma amplifier is called a source driving integrated circuit. It is embedded inside the data driver which is a driver integrated circuit. Such an attempt causes offsets of gamma amplifiers in a panel of a liquid crystal display using a plurality of data drivers, thereby rapidly lowering yield or difficulty in implementing the data drivers. That is, due to the difference between the offset voltages of the gamma amplifier, display defects such as dimming of the screen may occur.
이러한 문제점을 해결하기 위해 종래의 스와핑(swapping) 또는 초핑(chopping) 구조를 사용하는 경우가 있다. 그런데, 이와 같은 방법은 오프셋(offset) 전압을 보상하는 것이므로 오프셋(offset) 전압의 절대값을 제거하기 어려우며 데이터 구동부의 스와핑 주파수(Swapping frequency)와 감마 증폭기의 스와핑 주파수(Swapping frequency) 간의 주파수 특성으로 인해 고조파(harmonic) 성분의 주파수(frequency)나 상호 간섭 주파수(frequency)로 인해 화면의 이글거림이 발생할 수 있다.In order to solve this problem, a conventional swapping or chopping structure may be used. However, since this method compensates for the offset voltage, it is difficult to remove the absolute value of the offset voltage and is a frequency characteristic between the swapping frequency of the data driver and the swapping frequency of the gamma amplifier. Therefore, the screen may flicker due to the frequency of the harmonic component or the frequency of the mutual interference.
본 발명이 해결하려는 과제는 오토 제로(Auto Zero) 회로를 사용하여 데이터 구동부에 내장된 감마 증폭기의 오프셋 전압 간의 차이로 인한 문제를 해결하는 구동 장치, 감마 증폭기의 구동 방법 및 액정 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a driving device, a method of driving a gamma amplifier, and a liquid crystal display device, which solves a problem caused by a difference between offset voltages of a gamma amplifier embedded in a data driver using an auto zero circuit. will be.
또한, 피드스루(feed through)로 인한 피킹(Peaking) 문제를 해결하는 구동 장치, 감마 증폭기의 구동 방법 및 액정 표시 장치를 제공하는 것이다. Another object of the present invention is to provide a driving device, a method of driving a gamma amplifier, and a liquid crystal display, which solve a problem of picking due to feed through.
본 발명의 한 실시예에 따르면, 구동 장치가 제공된다. 상기 구동 장치는, 계조 전압을 입력받고, 상기 계조 전압을 차등 증폭한 출력 전압을 출력하는 감마 증폭 장치; 상기 감마 증폭 장치로부터 상기 출력 전압을 입력받아 아날로그 전압을 생성하는 복수의 저항들로 구성된 감마 스트링부; 상기 감마 스트링부가 출력하는 출력 전압 중에서 입력 비트에 해당하는 출력 전압을 선택하여 아날로그 형태로 변환하여 출력하는 디지털 아날로그 변환기; 및 상기 디지털 아날로그 변환기가 출력하는 출력 전압을 차등 증폭하여 액정 표시판 조립체의 복수의 데이터선으로 출력하는 버퍼 증폭기를 포함하고,According to one embodiment of the invention, a drive device is provided. The drive device, A gamma amplifier configured to receive a gray voltage and output an output voltage obtained by differentially amplifying the gray voltage; A gamma string unit including a plurality of resistors receiving the output voltage from the gamma amplifier to generate an analog voltage; A digital-to-analog converter that selects an output voltage corresponding to an input bit from the output voltage output by the gamma string unit and converts the output voltage into an analog form; And a buffer amplifier for differentially amplifying the output voltage output from the digital-to-analog converter and outputting the output voltage to a plurality of data lines of the liquid crystal panel assembly.
상기 감마 증폭 장치는,The gamma amplification device,
상기 계조 전압을 차등 증폭하는 오프셋 보상 감마 버퍼를 포함하고, 오토 제로 회로를 사용하여 상기 오프셋 보상 감마 버퍼의 오프셋 전압을 샘플링한 후, 제거한다.And an offset compensation gamma buffer for differentially amplifying the gray voltage, and sampling the offset voltage of the offset compensation gamma buffer using an auto zero circuit, and then removing the offset voltage.
이때, 상기 감마 증폭 장치는,At this time, the gamma amplifier,
상기 계조 전압을 차등 증폭한 출력 전압을 출력하고, 오토 제로 회로를 사용하여 자신의 오프셋 전압을 샘플링한 후, 제거하는 하나 이상의 오프셋 보상 감마 버퍼를 포함할 수 있다.And one or more offset compensation gamma buffers that output an output voltage obtained by differentially amplifying the gray voltages, sample their offset voltages using an autozero circuit, and then remove the offset voltages.
또한, 상기 감마 증폭 장치는,In addition, the gamma amplification device,
펄스를 생성하여 출력하는 펄스 생성부를 더 포함하고,Further comprising a pulse generator for generating and outputting a pulse,
상기 하나 이상의 오프셋 보상 감마 버퍼는, 상기 계조 전압과 상기 펄스를 혼합하여 차등 증폭한 출력 전압을 출력할 수 있다.The one or more offset compensation gamma buffers may output an output voltage which is differentially amplified by mixing the gray voltage and the pulse.
또한, 상기 하나 이상의 오프셋 보상 감마 버퍼는, In addition, the one or more offset compensation gamma buffer,
자신의 오프셋 전압을 가지는 증폭기; 상기 출력 전압을 출력하는 출력 단자와 연결된 제1 스위치; 상기 계조 전압을 입력받는 입력 단자와 연결된 제2 스위치; 상기 제1 스위치, 상기 증폭기 및 상기 제2 스위치와 연결되어 상기 오프셋 전압을 샘플링하는 제1 커패시터; 및 상기 제1 커패시터 및 상기 출력 단자와 연결된 제3 스위치를 포함할 수 있다.An amplifier having its own offset voltage; A first switch connected to an output terminal for outputting the output voltage; A second switch connected to an input terminal receiving the gray voltage; A first capacitor connected to the first switch, the amplifier, and the second switch to sample the offset voltage; And a third switch connected to the first capacitor and the output terminal.
또한, 상기 제1 커패시터의 (-) 전극은 상기 제2 스위치의 드레인 전극과 연결되고, 상기 제1 커패시터의 (+) 전극은 상기 증폭기의 (-) 전극 및 상기 제1 스위치의 소스 전극과 연결되고, 상기 제1 스위치의 드레인 전극은 상기 출력 단자와 연결되며, 상기 제3 스위치의 소스 전극은 상기 제2 스위치의 드레인 전극과 연결될 수 있다. In addition, the negative electrode of the first capacitor is connected to the drain electrode of the second switch, and the positive electrode of the first capacitor is connected to the negative electrode of the amplifier and the source electrode of the first switch. The drain electrode of the first switch may be connected to the output terminal, and the source electrode of the third switch may be connected to the drain electrode of the second switch.
또한, 상기 제1 스위치 및 상기 제2 스위치는, In addition, the first switch and the second switch,
상기 제3 스위치와 위상이 서로 반대일 수 있다.The third switch and the phase may be opposite to each other.
또한, 상기 제1 커패시터는, In addition, the first capacitor,
상기 제1 스위치 및 상기 제2 스위치의 위상이 하이 이고, 상기 제3 스위치의 위상이 로우 일 때, 상기 제1 스위치 및 상기 제2 스위치는 턴 온 되고 상기 제3 스위치는 턴 오프되어 상기 오프셋 전압을 샘플링할 수 있다.When the phases of the first switch and the second switch are high and the phases of the third switch are low, the first switch and the second switch are turned on and the third switch is turned off to the offset voltage. Can be sampled.
또한, 상기 제1 커패시터에 샘플링된 상기 오프셋 전압은 상기 출력 단자의 출력 전압으로 출력될 수 있다.In addition, the offset voltage sampled by the first capacitor may be output as an output voltage of the output terminal.
또한, 상기 제1 커패시터는,In addition, the first capacitor,
상기 제1 스위치 및 상기 제2 스위치의 위상이 로우 이고, 상기 제3 스위치의 위상이 하이 일 때, 상기 제1 스위치 및 상기 제2 스위치는 턴 오프 되고 상기 제3 스위치는 턴 온되어 상기 오프셋 전압을 제거할 수 있다.When the phases of the first switch and the second switch are low and the phase of the third switch is high, the first switch and the second switch are turned off and the third switch is turned on to provide the offset voltage. Can be removed.
또한, 상기 출력 단자의 출력 전압은 상기 입력 단자에 입력되는 입력 전압에 더해진 오프셋 전압이 상기 제1 커패시터에 의해 제거되어 상기 입력 전압과 동일할 수 있다.The output voltage of the output terminal may be equal to the input voltage by removing the offset voltage added to the input voltage input to the input terminal by the first capacitor.
또한, 상기 제3 스위치의 소스 전극 및 드레인 전극 사이에 연결되어 있는 제2 커패시터를 더 포함할 수 있다.The display device may further include a second capacitor connected between the source electrode and the drain electrode of the third switch.
또한, 상기 제2 커패시터는, 상기 제3 스위치가 턴 온 상태에서 턴 오프로 바뀔 때, 상기 제1 커패시터에 샘플링된 오프셋 전압과 상기 제3 스위치 자체의 커패시터가 가지는 전압 간의 차이 전압을 충전할 수 있다.The second capacitor may charge a difference voltage between an offset voltage sampled in the first capacitor and a voltage of the capacitor of the third switch itself when the third switch is turned from the turned on state to the turn off state. have.
본 발명의 다른 실시예에 따르면, 감마 증폭기의 구동 방법이 제공된다. 상기 구동 방법은,According to another embodiment of the present invention, a method of driving a gamma amplifier is provided. The driving method,
자신의 오프셋 전압을 가지는 증폭기, 출력 전압을 출력하는 출력 단자와 연결된 제1 스위치, 계조 전압을 입력받는 입력 단자와 연결된 제2 스위치, 상기 제1 스위치, 상기 증폭기 및 상기 제2 스위치와 연결되어 상기 오프셋 전압을 샘플링하는 제1 커패시터, 상기 제1 커패시터 및 상기 출력 단자와 연결된 제3 스위치를 포함하는 감마 증폭기의 구동 방법으로서,An amplifier having its own offset voltage, a first switch connected to an output terminal for outputting an output voltage, a second switch connected to an input terminal for receiving a gray scale voltage, and connected to the first switch, the amplifier, and the second switch A driving method of a gamma amplifier including a first capacitor sampling an offset voltage, a third switch connected to the first capacitor and the output terminal.
상기 제1 스위치 및 상기 제2 스위치가 턴 온되며, 상기 제3 스위치가 턴 오프되어 상기 제1 커패시터가 충전되는 단계, 그리고 상기 제1 스위치 및 상기 제2 스위치가 턴 오프되며, 상기 제3 스위치가 턴 온되어 상기 제1 커패시터가 방전되는 단계를 포함한다.The first switch and the second switch are turned on, the third switch is turned off to charge the first capacitor, and the first switch and the second switch are turned off, and the third switch Is turned on to discharge the first capacitor.
또한, 상기 제1 커패시터가 충전되는 단계는,In addition, the step of charging the first capacitor,
상기 제1 스위치 및 상기 제2 스위치의 위상이 하이 이고, 상기 제3 스위치의 위상이 로우 일 때, 상기 제1 스위치 및 상기 제2 스위치는 턴 온 되고, 상기 제3 스위치는 턴 오프되는 단계 그리고 상기 제1 커패시터가 상기 오프셋 전압을 샘플링하는 단계를 포함할 수 있다. When the phases of the first switch and the second switch are high and the phase of the third switch is low, the first switch and the second switch are turned on, and the third switch is turned off; and The first capacitor may include sampling the offset voltage.
또한, 상기 제1 커패시터가 상기 오프셋 전압을 샘플링하는 단계 이후, In addition, after the first capacitor samples the offset voltage,
상기 오프셋 전압을 상기 출력 단자의 출력 전압으로 출력되는 단계를 더 포함할 수 있다.The method may further include outputting the offset voltage as an output voltage of the output terminal.
또한, 상기 제1 커패시터가 방전되는 단계는, In addition, the step of discharging the first capacitor,
상기 입력 단자가 입력받은 계조 전압에 더해진 상기 오프셋 전압이 상기 제1 커패시터를 통해 방전될 수 있다.The offset voltage added to the gray voltage input by the input terminal may be discharged through the first capacitor.
또한, 상기 제1 커패시터가 방전되는 단계 이후,In addition, after the step of discharging the first capacitor,
상기 오프셋 전압이 제거된 입력 전압이 상기 출력 단자의 출력 전압으로 출력되는 단계를 더 포함할 수 있다.The method may further include outputting an input voltage from which the offset voltage is removed to an output voltage of the output terminal.
또한, 상기 감마 증폭기는, In addition, the gamma amplifier,
상기 제3 스위치의 소스 전극 및 드레인 전극 사이에 연결되어 있는 제2 커패시터를 더 포함하고,And a second capacitor connected between the source electrode and the drain electrode of the third switch.
상기 제1 커패시터가 방전되는 단계 이후,After the step of discharging the first capacitor,
상기 제2 커패시터가 상기 제3 스위치가 턴 온 상태에서 턴 오프로 바뀔 때, 상기 제1 커패시터에 샘플링된 오프셋 전압과 상기 제3 스위치 자체의 커패시터가 가지는 전압 간의 차이 전압을 충전하는 단계를 더 포함할 수 있다.Charging the difference voltage between the offset voltage sampled on the first capacitor and the voltage of the capacitor of the third switch itself when the second capacitor is turned from the turned-on state when the third switch is turned on. can do.
본 발명의 또 다른 실시예에 따르면, 액정 표시 장치가 제공된다. 상기 액정 표시 장치는 게이트 신호에 응답하여 데이터 신호에 따른 영상을 표시하는 복수의 화소, 상기 복수의 화소에 각각 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 액정 표시판 조립체; 데이터 전압을 생성하여 상기 복수의 데이터선에 전달하는 데이터 구동부; 및 상기 화소의 휘도와 관련된 계조 전압을 생성하여 상기 데이터 구동부로 출력하는 계조 전압 생성부를 포함하고,According to another embodiment of the present invention, a liquid crystal display device is provided. The liquid crystal display device includes: a liquid crystal panel assembly including a plurality of pixels displaying an image according to a data signal in response to a gate signal, a plurality of gate lines connected to the plurality of pixels, and a plurality of data lines, respectively; A data driver configured to generate a data voltage and transmit the data voltage to the plurality of data lines; And a gray voltage generator which generates a gray voltage related to the luminance of the pixel and outputs the gray voltage to the data driver.
상기 데이터 구동부는,The data driver,
아날로그 전압을 생성하는 복수의 저항들로 구성된 감마 스트링부; 상기 감마 스트링부가 출력하는 출력 전압 중에서 입력 비트에 해당하는 출력 전압을 선택하여 아날로그 형태로 변환하여 출력하는 디지털 아날로그 변환기; 상기 디지털 아날로그 변환기가 출력하는 출력 전압을 차등 증폭하여 상기 복수의 데이터선으로 출력하는버퍼 증폭기; 및 상기 계조 전압 생성부로부터 입력받은 계조 전압을 차등 증폭한 출력 전압을 상기 감마 스트링부로 출력하는 오프셋 보상 감마 버퍼를 포함하고, 오토 제로 회로를 사용하여 상기 오프셋 보상 감마 버퍼의 오프셋 전압을 샘플링한 후, 제거한다. A gamma string part composed of a plurality of resistors generating an analog voltage; A digital-to-analog converter that selects an output voltage corresponding to an input bit from the output voltage output by the gamma string unit and converts the output voltage into an analog form; A buffer amplifier for differentially amplifying an output voltage output from the digital-to-analog converter and outputting the differential voltage to the plurality of data lines; And an offset compensation gamma buffer configured to output an output voltage obtained by differentially amplifying the gray voltage input from the gray voltage generator to the gamma string unit, and after sampling the offset voltage of the offset compensation gamma buffer using an auto zero circuit. , Remove.
또한, 상기 감마 증폭 장치는, In addition, the gamma amplification device,
펄스를 생성하여 출력하는 펄스 생성부; 및 상기 계조 전압과 상기 펄스를 혼합하여 차등 증폭한 출력 전압을 출력하며, 오토 제로 회로를 사용하여 상기 오프셋 전압을 샘플링한 후, 제거하는 하나 이상의 오프셋 보상 감마 버퍼를 포함할 수 있다.A pulse generator for generating and outputting a pulse; And one or more offset compensation gamma buffers that output the differentially amplified output voltages by mixing the gray voltages and the pulses, and sampling and removing the offset voltages using an auto zero circuit.
또한, 상기 하나 이상의 오프셋 보상 감마 버퍼는,In addition, the one or more offset compensation gamma buffer,
자신의 오프셋 전압을 가지는 증폭기; 드레인 전극이 상기 출력 전압을 출력하는 출력 단자와 연결된 제1 스위치; 소스 전극이 상기 계조 전압을 입력받는 입력 단자와 연결된 제2 스위치; (-) 전극이 상기 제2 스위치의 드레인 전극과 연결되고, (+) 전극이 상기 증폭기의 (-) 전극 및 상기 제1 스위치의 소스 전극과 연결되어 상기 오프셋 전압을 샘플링하는 제1 커패시터; 및 소스 전극이 상기 제2 스위치의 드레인 전극 및 상기 제1 커패시터의 (-) 전극과 연결되고, 드레인 전극이 상기 제1 스위치의 드레인 전극 및 상기 출력 단자와 연결되는 제3 스위치를 포함할 수 있다. An amplifier having its own offset voltage; A first switch having a drain electrode connected to an output terminal for outputting the output voltage; A second switch having a source electrode connected to an input terminal receiving the gray voltage; A first capacitor connected to a drain electrode of the second switch and a positive electrode connected to a negative electrode of the amplifier and a source electrode of the first switch to sample the offset voltage; And a third switch having a source electrode connected to the drain electrode of the second switch and the negative electrode of the first capacitor, and the drain electrode being connected to the drain electrode of the first switch and the output terminal. .
또한, 상기 하나 이상의 오프셋 보상 감마 버퍼는, In addition, the one or more offset compensation gamma buffer,
상기 제3 스위치의 소스 전극 및 드레인 전극 사이에 연결되는 제2 커패시터를 더 포함할 수 있다.The display device may further include a second capacitor connected between the source electrode and the drain electrode of the third switch.
또한, 상기 제2 커패시터는, In addition, the second capacitor,
상기 제3 스위치가 턴 온 상태에서 턴 오프로 바뀔 때, 상기 제1 커패시터에 샘플링된 오프셋 전압과 상기 제3 스위치 자체의 커패시터가 가지는 전압 간의 차이 전압을 충전할 수 있다.When the third switch is turned from the turned on state, the difference voltage between the offset voltage sampled by the first capacitor and the voltage of the capacitor of the third switch itself may be charged.
본 발명의 한 실시예에 따르면, 오토 제로(Auto Zero) 회로를 사용하여 데이터 구동부에 내장된 감마 증폭기의 오프셋 전압 간의 차이로 인한 문제와, 피드스루(feed through)로 인한 피킹(Peaking) 문제를 해결할 수 있다.According to an embodiment of the present invention, the problem caused by the difference between the offset voltage of the gamma amplifier embedded in the data driver and the peaking problem due to the feed through is used by using an auto zero circuit. I can solve it.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치에서 한 표시 화소의 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 데이터 구동부의 내부 구성을 나타낸 블록도이다.
도 4, 도 5 및 도 6은 도 3의 오프셋 보상 감마 버퍼의 회로도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.
2 is an equivalent circuit diagram of one display pixel in a liquid crystal display according to an exemplary embodiment of the present invention.
3 is a block diagram illustrating an internal configuration of a data driver according to an exemplary embodiment of the present invention.
4, 5 and 6 are circuit diagrams of the offset compensation gamma buffer of FIG.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치에서 한 표시 화소의 등가 회로도이다. 1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one display pixel in a liquid crystal display according to an exemplary embodiment of the present invention.
도 1에 도시한 바와 같이, 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(100)에 연결된 게이트 구동부(200), 데이터 구동부 (300), 데이터 구동부(300)에 연결된 계조 전압 생성부(400), 이들(200, 300)을 제어하는 신호 제어부(timing controller)(500)를 포함한다.As illustrated in FIG. 1, the liquid crystal display includes a
액정 표시판 조립체(100)는 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과, 이 신호선에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 복수의 신호선(G1-Gn, D1-Dm)은 게이트 신호 (Vg1-Vgn)"주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호, 즉 데이터 전압을 전달하는 복수의 데이터선(D1-Dm)을 포함한다. The liquid
도 2를 참고하면, 각 화소(PX), 예를 들면 i번째(i=1, 2, ---, n) 게이트선(Gi)과 j번째(j=1,2,...m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(Clc) 및 유지 축전기(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.Referring to FIG. 2, each pixel PX, for example, the i-th (i = 1, 2, ---, n) gate line G i and the j-th (j = 1, 2, ... m The pixel PX connected to the data line D j includes a switching element Q connected to the signal lines G i and D j , a liquid crystal capacitor C lc , and a storage capacitor Cst connected thereto. The storage capacitor Cst can be omitted if necessary.
스위칭 소자(Q)는 하부 표시판(111)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)에 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다. The switching element Q is a three-terminal element of a thin film transistor or the like provided in the
액정 축전기(Clc)는 상부 표시판(112)의 공통 전극(CE)과 하부 표시판(111)의 화소 전극(PE)을 두 단자로 하며, 두 전극(PE, CE) 사이의 액정층(113)은 유전체로서 기능한다. The liquid crystal capacitor Clc has two terminals, the common electrode CE of the
화소 전극(PE)은 스위칭 소자(Q)와 연결되며, 공통 전극(CE)은 상부 표시판(112)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. The pixel electrode PE is connected to the switching element Q, and the common electrode CE is formed on the entire surface of the
도 2에서와 달리 공통 전극(CE)이 하부 표시판(111)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다. Unlike in FIG. 2, the common electrode CE may be provided in the
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 상부 표시판(112)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. The storage capacitor Cst, which serves as an auxiliary part of the liquid crystal capacitor Clc, is formed by overlapping a separate signal line (not shown) and the pixel electrode PE provided on the
그러나 유지 축전기(Cst)는 화소 전극(PE)이 절연체를 매개로 바로 위의 전단 주사선과 중첩되어 이루어질 수 있다. However, the storage capacitor Cst may be formed such that the pixel electrode PE overlaps the shear scan line directly above the insulator.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 어느 하나를 고유하게 표시하거나(공간 분할) 각 표시 화소(PX)가 시간에 따라 번갈아 기본색을 표시할 수 있으며(시간 분할) 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. In order to implement color display, each pixel PX may uniquely display one of the primary colors (spatial division), or each display pixel PX may alternately display the primary colors according to time. (Time division) The spatial and temporal sum of these primary colors allows the desired color to be recognized.
기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있으며, 공간 분할의 경우 적색, 녹색, 청색을 표시하는 세 개의 표시 화소가 모여 영상의 기본 단위인 도트(dot)를 이룬다. Examples of the primary colors may include three primary colors such as red, green, and blue. In the case of spatial division, three display pixels representing red, green, and blue are gathered to form a dot, which is a basic unit of an image.
도 2는 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(212)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 이와는 달리 색 필터(CF)는 하부 표시판(111)의 화소 전극(PE) 위 또는 아래에 둘 수도 있다. 2 illustrates that each pixel PX includes a color filter CF representing one of the primary colors in an area of the upper panel 212 as an example of spatial division. Alternatively, the color filter CF may be disposed above or below the pixel electrode PE of the
액정 표시판 조립체(100)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다. At least one polarizer (not shown) for polarizing light is provided on an outer surface of the liquid
다시, 도 1을 참고하면, 게이트 구동부(200)는 액정 표시판 조립체(100)와 연결되어 있는 게이트선(G1-Gn)에 인가되는 게이트 신호(Vg1-Vgn)의 전달 시점을 제어한다. Referring back to FIG. 1, the
여기서, 게이트 신호(Vg1-Vgn)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진다.Here, the gate signals V g1- V gn consist of a combination of the gate on voltage Von and the gate off voltage Voff.
데이터 구동부(300)는 액정 표시판 조립체(100)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(400)로부터 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(400)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(300)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.The
계조 전압 생성부(400)는 화소(PX)의 휘도와 관련된 전체 계조 전압 또는 한정된 수효의 계조 전압(이하, "기준 계조 전압"이라 함)을 생성한다.The
신호 제어부(500)는 게이트 구동부(200) 및 데이터 구동부(300)를 제어한다. 신호 제어부(500)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며, 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록 신호(MCLK) 등이 있다.The
신호 제어부(500)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(100)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2)를 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(200)로 내보내고, 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(300)로 내보낸다. 본 발명의 실시예에 따른 게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(Gate Start Verticle, GSV), 게이트 온 전압(Von)의 출력 주기를 제어하는 게이트 클록 신호(GSC) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(Gate Output Enable, GOE)를 포함한다.The
이러한 게이트 구동부(200) 및 데이터 구동부(300)는 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(100) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(100)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 게이트 구동부(200) 및 데이터 구동부(300)가 복수의 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(100)에 집적될 수도 있다. The
도 3은 본 발명의 한 실시예에 따른 데이터 구동부의 내부 구성을 나타낸 블록도이다. 3 is a block diagram illustrating an internal configuration of a data driver according to an exemplary embodiment of the present invention.
도 3을 참조하면, 데이터 구동부(300)는 감마 증폭 장치(310), 감마 스트링부(330), 디지털 아날로그 변환부(digital-Analog converter, DAC)(350) 및 버퍼 증폭기(370)를 포함한다. 이처럼, 데이터 구동부(300)가 감마 증폭 장치(310)를 내장함으로써, 액정 표시 장치에서 배선을 줄여 비용을 절감할 수 있다.Referring to FIG. 3, the
한편, 데이터 구동부(300)의 각 구성 요소에 대해 설명하면, 감마 스트링부(330)는 저항 비를 가지고 각 노드에 필요한 아날로그(Analog)전압을 만들기 위한 복수의 저항들로 구성된다.In the meantime, each component of the
디지털 아날로그 변환부(350)는 감마 스트링부(330)가 출력하는 전압을 디지털 코드(Digital Code)에 따라 선택한다. 즉 입력된 각 디지털 비트 데이터에 해당하는 감마 전압을 선택하여 출력한다. 감마 전압은 아날로그 전압을 만들어 내기 위한 기준 전압으로 사용된다. The digital-to-
버퍼 증폭기(370)는 디지털 아날로그 변환부(350)를 통해 아날로그 형태로 변환된 전압을 각각의 데이터 라인들에 공급하는데, 그 전압의 감쇄를 최소화하기 위한 버퍼를 포함하며, 아날로그 형태로 변환된 전압을 안정화(또는 차동 증폭)하여 출력한다. The
또한, 감마 증폭 장치(310)는 펄스 생성부(PULSE GEN)(311) 및 복수의 오프셋 보상 감마 버퍼(313)를 포함한다. In addition, the
이때, 복수의 오프셋 보상 감마 버퍼(313)는 정(+) 입력 단자 또는 부(-) 입력 단자로 입력되는 입력 전압을 출력 전압으로 출력하는 버퍼로서, 계조 전압 생성부(400)로부터 수신되는 복수의 계조 전압과, 펄스 생성부(PULSE GEN)(311)가 생성하는 펄스를 혼합하여 차등 증폭하여 감마 스트링부(330)로 출력한다. 이와 같이, 감마 스트링부(330)로 출력된 감마 전압은 복수 레벨의 전압이며, 디지털 비트 데이터(digital bit data)에 해당하는 아날로그 전압을 만들어내기 위한 기준전압으로 사용된다.In this case, the plurality of offset
오프셋 보상 감마 버퍼(313)의 개수는 복수 레벨의 전압 개수와 동일하며, 오프셋 보상 감마 버퍼(313)는 화면상의 노이즈나 화면 떨림 현상을 방지하기 위해서 복수 레벨의 전압을 상당히 안정된 전압 값으로 감마 스트링부(330)에 공급한다. The number of offset
여기서, 오프셋 보상 감마 버퍼(313)는 오토 제로(Auto Zero) 회로를 사용하여 데이터 구동부(300) 간의 오프셋의 차이로 인해 화면의 이글거림(dimming)이 발생하는 것을 방지한다. Here, the offset
이때, 오토 제로(Auto Zero) 회로는 오프셋 보상 감마 버퍼(313)의 오프셋(offset) 전압을 로드(Load) 신호를 기준으로 수 uS 이하에 커패시터에 저장(또는 샘플링)하고, 보상된 제로 오프셋(zero offset)을 유지하는 구간에서 데이터 구동부(300)의 실제 출력으로 사용하며, 이후, 제거(cancel)한다. 이러한 오토 제로(Auto Zero) 회로를 사용하는 오프셋 보상 감마 버퍼(313)의 회로를 상세히 살펴보면 다음과 같다. At this time, the auto zero circuit stores (or samples) the offset voltage of the offset
도 4 내지 도 6은 각각 도 3의 오프셋 보상 감마 버퍼의 회로도이다.4 through 6 are circuit diagrams of the offset compensation gamma buffer of FIG. 3, respectively.
먼저, 도 4를 참조하면, 감마 증폭 장치(300)의 오프셋 보상 감마 버퍼(313)는 입력 단자(313-1)를 통해 입력 전압(Vin)을 입력받은 증폭기(313-3)가 입력 전압(Vin)을 차등 증폭한 출력 전압(Vout)을 출력 단자(313-5)를 통해 출력한다. First, referring to FIG. 4, in the offset
오프셋 보상 감마 버퍼(313)는 세 개의 스위치(T1, T2, T3), 홀드 커패시터(CH), 피드스루(feed through) 커패시터(CF)를 포함한다. The offset
이때, 제1 스위치(T1)의 드레인 전극은 출력 단자(313-5)와 연결되고, 소스 전극은 홀드 커패시터(CH)의 (+) 전극과 연결된다. 그리고 홀드 커패시터(CH)의 (+) 전극은 증폭기(313-3)의 (-) 전극과 연결되며, 홀드 커패시터(CH)의 (-) 전극은 제2 스위치(T2)의 드레인 전극과 연결된다. 이때, 제2 스위치(T2)의 소스 전극은 입력 단자(313-1)와 연결된다. 그리고 제3 스위치(T3)의 소스 전극은 제2 스위치(T2)의 드레인 전극 및 홀드 커패시터(CH)의 (-) 전극과 연결되고, 제3 스위치(T3)의 드레인 전극은 제1 스위치(T1)의 드레인 전극 및 출력 단자(313-5)와 연결된다. In this case, the drain electrode of the first switch T 1 is connected to the output terminal 313-5, and the source electrode is connected to the positive electrode of the hold capacitor C H. And a hold capacitor (+) electrode of the amplifier (313-3) of (C H), a drain electrode of the electrode of the second switch (T 2) - - () of the electrode is connected with the hold capacitor (C H) () Connected with In this case, the source electrode of the second switch T 2 is connected to the input terminal 313-1. The source electrode of the third switch T 3 is connected to the drain electrode of the second switch T 2 and the negative electrode of the hold capacitor C H , and the drain electrode of the third switch T 3 is formed of a first electrode. 1 is connected to the drain electrode and the output terminal (313-5) of the switch (T 1 ).
여기서, 제1 스위치(T1) 및 제2 스위치(T2)는 위상이 θ1으로 동일하고, 제3 스위치(T3)는 위상이 θ2이다. 이때, 위상 θ1, θ2 는 서로 겹치지 않으며, 서로 상반되는 위상을 가진다. 즉 위상 θ1 이 하이(High)일 때, 위상 θ2 는 로우(Low)가 되고, 위상 θ1 이 로우(Low)일 때, 위상 θ2 는 하이(High)가 된다.Here, the first switch T 1 and the second switch T 2 have the same phase as θ 1 , and the third switch T 3 has a phase of θ 2 . At this time, the phases θ 1 and θ 2 do not overlap with each other, and have phases opposite to each other. That is, when the phase θ 1 is high, the phase θ 2 becomes low, and when the phase θ 1 is low, the phase θ 2 becomes high.
또한, 홀드 커패시터(CH)는 증폭기(313-3)의 오프셋 전압(VOS)을 충전한다. 즉 도 5과 같이, 홀드 커패시터(CH)는 θ1이 하이(High)인 동안, 제1 스위치(T1), 제2 스위치(T2)가 턴 온(turn on)되고 제3 스위치(T3)는 턴 오프(turn off)되어 오프셋 전압(VOS)을 샘플링(Sampling)한다. 이때, 홀드 커패시터(CH)를 통과하는 전압은 오프셋 전압(VOS)이고, 출력 전압(Vout)과 동일하다. In addition, the hold capacitor C H charges the offset voltage V OS of the amplifier 313-3. That is, as shown in FIG. 5, the hold capacitor C H is turned on while the first switch T 1 and the second switch T 2 are turned on while
또한, 도 6과 같이, 홀드 커패시터(CH)는 θ2이 하이(High) 동안 제1 스위치(T1), 제2 스위치(T2)가 턴 오프(turn off)되고 제3 스위치(T3)는 턴 온(turn on)된다. 이때, 출력 전압(Vout)은 입력 전압(VIN)에 더해진 오프셋 전압(VOS)이 홀드 커패시터(CH)에 의해 제거(cancel)되어 결국 입력 전압(VIN)과 동일하다. In addition, as shown in FIG. 6, the hold capacitor C H has the first switch T 1 and the second switch T 2 turned off and the third switch T while θ 2 is high. 3 ) is turned on. At this time, the output voltage (V out) is the offset voltage (V OS) added to the input voltage (V IN) is to remove (cancel) by a hold capacitor (C H) is eventually equal to the input voltage (V IN).
이처럼, 감마 증폭 장치(300)의 오프셋 보상 감마 버퍼(313)는 오토 제로(Auto Zero) 회로를 사용하고 데이터 구동부(300)의 로드(Load) 구간에서 수 uS 동안 홀드 커패시터(CH)에 오프셋 전압(VOS)을 샘플링하고, 이후, θ2이 하이(High) 동안 제거(cancel)한다. 그리고, 홀드 커패시터(CH)에 샘플링된 오프셋 전압(VOS)은 보상된 제로 오프셋(zero offset)을 유지하는 구간에서 데이터 구동부(300)의 실제 출력으로 사용된다.As such, the offset
데이터 구동부(300)의 특성상 패널(panel)의 로드(load)에 따라 세트링(settling) 시간을 수 uS를 가지는데 세트링(settling) 이전에 오프셋(offset)을 샘플링(sampling) 하기 때문에 데이터 구동부(300)의 특성에 영향을 주지 않는다.Due to the characteristics of the
도 4에 관한 설명을 다시 하면, 제3 스위치(T3)의 소스 전극 및 드레인 전극 사이에는 피드스루(feed through) 커패시터(CF)가 연결된다. Referring back to FIG. 4, a feed through capacitor C F is connected between the source electrode and the drain electrode of the third switch T 3 .
이때, 피드스루 커패시터(CF)는 세개의 스위치(T1, T2, T3)가 턴 온 또는 턴 오프됨에 따른 충전 피드스루(Charge feed through)로 인한 영향을 줄인다. 즉 보상 구간의 제3 스위치(T3)가 동작하는 동안 충전 피드스루(Charge feed through)로 인한 피킹(Peaking)을 없애기 위에 제3 스위치(T3)의 양단에 연결된다. In this case, the feed-through capacitor C F reduces the influence of charge feed through as the three switches T 1 , T 2 , and T 3 are turned on or off. That is, the third switch T 3 of the compensation period is connected to both ends of the third switch T 3 to eliminate the peaking caused by the charge feed through.
여기서, 충전 피드스루(charge feedthrough)는 제3 스위치(T3)의 게이트와 소스/드레인 사이의 커패시터(Cgd/Cgs)와 홀드 커패시터(CH) 사이에 생기는 현상으로, 제3 스위치(T3)가 턴 온에서 턴 오프로 스위칭 되면서 원하지 않는 전압이 홀드 커패시터(CH)에 더해지는 현상이다. 이때, 피드스루 커패시터(CF)는 이렇게 더해지는 전압으로 인한 피킹을 제거한다. Here, the charge feed through (charge feedthrough) is a phenomenon occurring between the third switch capacitor between (T 3) the gate and source / drain (Cgd / Cgs) and the hold capacitor (C H), the third switch (T 3 ) Is a phenomenon in which unwanted voltage is added to the holding capacitor (C H ) as it is switched from turn on to turn off. At this time, the feed-through capacitor (C F ) removes the picking due to the voltage so added.
즉 도 6과 같이, 제3 스위치(T3)가 턴 온 상태일 때, 홀드 커패시터(CH)에 샘플링된 오프셋 전압과 제3 스위치(T3)의 게이트와 소스/드레인 사이의 커패시터(Cgd/Cgs)가 가지는 전압 간의 차이 전압을 충전한다. 이후, 도 5와 같이, 제3 스위치(T3)가 턴 오프될 때, 피드스루 커패시터(CF)에 충전된 차이 전압은 방전된다. That is, as shown in FIG. 6, when the third switch T 3 is turned on, the capacitor Cgd between the offset voltage sampled by the hold capacitor C H and the gate and the source / drain of the third switch T 3 . / Cgs) charges the difference voltage between voltages. Subsequently, as shown in FIG. 5, when the third switch T 3 is turned off, the difference voltage charged in the feedthrough capacitor C F is discharged.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.
Claims (23)
상기 감마 증폭 장치로부터 상기 출력 전압을 입력받아 아날로그 전압을 생성하는 복수의 저항들로 구성된 감마 스트링부;
상기 감마 스트링부가 출력하는 출력 전압 중에서 입력 비트에 해당하는 출력 전압을 선택하여 아날로그 형태로 변환하여 출력하는 디지털 아날로그 변환기; 및
상기 디지털 아날로그 변환기가 출력하는 출력 전압을 차등 증폭하여 액정 표시판 조립체의 복수의 데이터선으로 출력하는 버퍼 증폭기를 포함하고,
상기 감마 증폭 장치는,
상기 계조 전압을 차등 증폭하는 오프셋 보상 감마 버퍼를 포함하고, 오토 제로 회로를 사용하여 상기 오프셋 보상 감마 버퍼의 오프셋 전압을 샘플링한 후, 제거하는 구동 장치.A gamma amplifier configured to receive a gray voltage and output an output voltage obtained by differentially amplifying the gray voltage;
A gamma string unit including a plurality of resistors receiving the output voltage from the gamma amplifier to generate an analog voltage;
A digital-to-analog converter that selects an output voltage corresponding to an input bit from the output voltage output by the gamma string unit and converts the output voltage into an analog form; And
And a buffer amplifier for differentially amplifying the output voltage output from the digital-to-analog converter and outputting the output voltage to a plurality of data lines of the liquid crystal panel assembly.
The gamma amplification device,
And an offset compensation gamma buffer for differentially amplifying the gray level voltage, and after sampling the offset voltage of the offset compensation gamma buffer using an auto zero circuit.
상기 감마 증폭 장치는,
상기 계조 전압을 차등 증폭한 출력 전압을 출력하고, 오토 제로 회로를 사용하여 자신의 오프셋 전압을 샘플링한 후, 제거하는 하나 이상의 오프셋 보상 감마 버퍼를 포함하는 구동 장치.The method of claim 1,
The gamma amplification device,
And at least one offset compensation gamma buffer for outputting an output voltage obtained by differentially amplifying the gray voltage, sampling the offset voltage thereof using an autozero circuit, and then removing the offset voltage.
상기 감마 증폭 장치는,
펄스를 생성하여 출력하는 펄스 생성부를 더 포함하고,
상기 하나 이상의 오프셋 보상 감마 버퍼는,
상기 계조 전압과 상기 펄스를 혼합하여 차등 증폭한 출력 전압을 출력하는 구동 장치.The method of claim 2,
The gamma amplification device,
Further comprising a pulse generator for generating and outputting a pulse,
The one or more offset compensation gamma buffers,
And an output voltage obtained by differentially amplifying the gray level voltage and the pulse.
상기 하나 이상의 오프셋 보상 감마 버퍼는,
자신의 오프셋 전압을 가지는 증폭기;
상기 출력 전압을 출력하는 출력 단자와 연결된 제1 스위치;
상기 계조 전압을 입력받는 입력 단자와 연결된 제2 스위치;
상기 제1 스위치, 상기 증폭기 및 상기 제2 스위치와 연결되어 상기 오프셋 전압을 샘플링하는 제1 커패시터; 및
상기 제1 커패시터 및 상기 출력 단자와 연결된 제3 스위치
를 포함하는 구동 장치.The method of claim 2,
The one or more offset compensation gamma buffers,
An amplifier having its own offset voltage;
A first switch connected to an output terminal for outputting the output voltage;
A second switch connected to an input terminal receiving the gray voltage;
A first capacitor connected to the first switch, the amplifier, and the second switch to sample the offset voltage; And
A third switch connected to the first capacitor and the output terminal
Driving device comprising a.
상기 제1 커패시터의 (-) 전극은 상기 제2 스위치의 드레인 전극과 연결되고, 상기 제1 커패시터의 (+) 전극은 상기 증폭기의 (-) 전극 및 상기 제1 스위치의 소스 전극과 연결되고, 상기 제1 스위치의 드레인 전극은 상기 출력 단자와 연결되며, 상기 제3 스위치의 소스 전극은 상기 제2 스위치의 드레인 전극과 연결되는 구동 장치.5. The method of claim 4,
The negative electrode of the first capacitor is connected to the drain electrode of the second switch, the positive electrode of the first capacitor is connected to the negative electrode of the amplifier and the source electrode of the first switch, The drain electrode of the first switch is connected to the output terminal, the source electrode of the third switch is connected to the drain electrode of the second switch.
상기 제1 스위치 및 상기 제2 스위치는,
상기 제3 스위치와 위상이 서로 반대인 구동 장치.The method of claim 5,
The first switch and the second switch,
And a driving device having a phase opposite to that of the third switch.
상기 제1 커패시터는,
상기 제1 스위치 및 상기 제2 스위치의 위상이 하이 이고, 상기 제3 스위치의 위상이 로우 일 때, 상기 제1 스위치 및 상기 제2 스위치는 턴 온 되고 상기 제3 스위치는 턴 오프되어 상기 오프셋 전압을 샘플링하는 구동 장치.The method according to claim 6,
Wherein the first capacitor comprises:
When the phases of the first switch and the second switch are high and the phases of the third switch are low, the first switch and the second switch are turned on and the third switch is turned off to the offset voltage. Driving device for sampling the.
상기 제1 커패시터에 샘플링된 상기 오프셋 전압은 상기 출력 단자의 출력 전압으로 출력되는 구동 장치.The method of claim 7, wherein
And the offset voltage sampled by the first capacitor is output as an output voltage of the output terminal.
상기 제1 커패시터는,
상기 제1 스위치 및 상기 제2 스위치의 위상이 로우 이고, 상기 제3 스위치의 위상이 하이 일 때, 상기 제1 스위치 및 상기 제2 스위치는 턴 오프 되고 상기 제3 스위치는 턴 온되어 상기 오프셋 전압을 제거하는 구동 장치.The method of claim 7, wherein
Wherein the first capacitor comprises:
When the phases of the first switch and the second switch are low and the phase of the third switch is high, the first switch and the second switch are turned off and the third switch is turned on to provide the offset voltage. Driving device to remove it.
상기 출력 단자의 출력 전압은 상기 입력 단자에 입력되는 입력 전압에 더해진 오프셋 전압이 상기 제1 커패시터에 의해 제거되어 상기 입력 전압과 동일한 구동 장치.10. The method of claim 9,
And an output voltage of the output terminal is equal to the input voltage by removing an offset voltage added to an input voltage input to the input terminal by the first capacitor.
상기 제3 스위치의 소스 전극 및 드레인 전극 사이에 연결되어 있는 제2 커패시터를 더 포함하는 구동 장치.The method according to claim 6,
And a second capacitor connected between the source electrode and the drain electrode of the third switch.
상기 제2 커패시터는,
상기 제3 스위치가 턴 온 상태에서 턴 오프로 바뀔 때, 상기 제1 커패시터에 샘플링된 오프셋 전압과 상기 제3 스위치 자체의 커패시터가 가지는 전압 간의 차이 전압을 충전하는 구동 장치.The method of claim 11,
Wherein the second capacitor comprises:
And a third driving device configured to charge a difference voltage between an offset voltage sampled by the first capacitor and a voltage of a capacitor of the third switch itself when the third switch is turned from a turn on state to a turn off state.
상기 제1 스위치 및 상기 제2 스위치가 턴 온되며, 상기 제3 스위치가 턴 오프되어 상기 제1 커패시터가 충전되는 단계, 그리고
상기 제1 스위치 및 상기 제2 스위치가 턴 오프되며, 상기 제3 스위치가 턴 온되어 상기 제1 커패시터가 방전되는 단계
를 포함하는 감마 증폭기의 구동 방법.An amplifier having its own offset voltage, a first switch connected to an output terminal for outputting an output voltage, a second switch connected to an input terminal for receiving a gray scale voltage, and connected to the first switch, the amplifier, and the second switch A driving method of a gamma amplifier including a first capacitor sampling an offset voltage, a third switch connected to the first capacitor and the output terminal.
The first switch and the second switch are turned on, and the third switch is turned off to charge the first capacitor, and
The first switch and the second switch are turned off, and the third switch is turned on to discharge the first capacitor.
Method of driving a gamma amplifier comprising a.
상기 제1 커패시터가 충전되는 단계는,
상기 제1 스위치 및 상기 제2 스위치의 위상이 하이 이고, 상기 제3 스위치의 위상이 로우 일 때, 상기 제1 스위치 및 상기 제2 스위치는 턴 온 되고, 상기 제3 스위치는 턴 오프되는 단계 그리고
상기 제1 커패시터가 상기 오프셋 전압을 샘플링하는 단계
를 포함하는 감마 증폭기의 구동 방법.The method of claim 13,
The step of charging the first capacitor,
When the phases of the first switch and the second switch are high and the phase of the third switch is low, the first switch and the second switch are turned on, and the third switch is turned off; and
Sampling the offset voltage by the first capacitor
Method of driving a gamma amplifier comprising a.
상기 제1 커패시터가 상기 오프셋 전압을 샘플링하는 단계 이후,
상기 오프셋 전압을 상기 출력 단자의 출력 전압으로 출력되는 단계
를 더 포함하는 감마 증폭기의 구동 방법.15. The method of claim 14,
After the first capacitor samples the offset voltage,
Outputting the offset voltage as an output voltage of the output terminal
The method of driving a gamma amplifier further comprising.
상기 제1 커패시터가 방전되는 단계는,
상기 입력 단자가 입력받은 계조 전압에 더해진 상기 오프셋 전압이 상기 제1 커패시터를 통해 방전되는 감마 증폭기의 구동 방법.15. The method of claim 14,
Discharging the first capacitor,
And the offset voltage added to the gray voltage received by the input terminal is discharged through the first capacitor.
상기 제1 커패시터가 방전되는 단계 이후,
상기 오프셋 전압이 제거된 입력 전압이 상기 출력 단자의 출력 전압으로 출력되는 단계
를 더 포함하는 감마 증폭기의 구동 방법.17. The method of claim 16,
After the step of discharging the first capacitor,
Outputting an input voltage from which the offset voltage is removed to an output voltage of the output terminal
The method of driving a gamma amplifier further comprising.
상기 감마 증폭기는,
상기 제3 스위치의 소스 전극 및 드레인 전극 사이에 연결되어 있는 제2 커패시터를 더 포함하고,
상기 제1 커패시터가 방전되는 단계 이후,
상기 제2 커패시터가 상기 제3 스위치가 턴 온 상태에서 턴 오프로 바뀔 때, 상기 제1 커패시터에 샘플링된 오프셋 전압과 상기 제3 스위치 자체의 커패시터가 가지는 전압 간의 차이 전압을 충전하는 단계
를 더 포함하는 감마 증폭기의 구동 방법.18. The method of claim 17,
The gamma amplifier,
And a second capacitor connected between the source electrode and the drain electrode of the third switch.
After the step of discharging the first capacitor,
Charging the difference voltage between the offset voltage sampled on the first capacitor and the voltage of the capacitor of the third switch itself when the second capacitor is turned from the turned-on state when the third switch is turned on.
The method of driving a gamma amplifier further comprising.
데이터 전압을 생성하여 상기 복수의 데이터선에 전달하는 데이터 구동부; 및
상기 화소의 휘도와 관련된 계조 전압을 생성하여 상기 데이터 구동부로 출력하는 계조 전압 생성부를 포함하고,
상기 데이터 구동부는,
아날로그 전압을 생성하는 복수의 저항들로 구성된 감마 스트링부;
상기 감마 스트링부가 출력하는 출력 전압 중에서 입력 비트에 해당하는 출력 전압을 선택하여 아날로그 형태로 변환하여 출력하는 디지털 아날로그 변환기;
상기 디지털 아날로그 변환기가 출력하는 출력 전압을 차등 증폭하여 상기 복수의 데이터선으로 출력하는 버퍼 증폭기; 및
상기 계조 전압 생성부로부터 입력받은 계조 전압을 차등 증폭한 출력 전압을 상기 감마 스트링부로 출력하는 오프셋 보상 감마 버퍼를 포함하고, 오토 제로 회로를 사용하여 상기 오프셋 보상 감마 버퍼의 오프셋 전압을 샘플링한 후, 제거하는 감마 증폭 장치
를 포함하는 액정 표시 장치.A liquid crystal panel assembly including a plurality of pixels displaying an image according to a data signal in response to a gate signal, a plurality of gate lines connected to the plurality of pixels, and a plurality of data lines, respectively;
A data driver configured to generate a data voltage and transmit the data voltage to the plurality of data lines; And
A gray voltage generator which generates a gray voltage related to the luminance of the pixel and outputs the gray voltage to the data driver;
The data driver may include:
A gamma string part composed of a plurality of resistors generating an analog voltage;
A digital-to-analog converter that selects an output voltage corresponding to an input bit from the output voltage output by the gamma string unit and converts the output voltage into an analog form;
A buffer amplifier for differentially amplifying an output voltage output from the digital-to-analog converter and outputting the differential voltage to the plurality of data lines; And
An offset compensation gamma buffer configured to output an output voltage obtained by differentially amplifying the gray voltage input from the gray voltage generator to the gamma string unit, and after sampling the offset voltage of the offset compensation gamma buffer using an auto zero circuit, Removing gamma amplification device
Liquid crystal display comprising a.
상기 감마 증폭 장치는,
펄스를 생성하여 출력하는 펄스 생성부; 및
상기 계조 전압과 상기 펄스를 혼합하여 차등 증폭한 출력 전압을 출력하며, 오토 제로 회로를 사용하여 상기 오프셋 전압을 샘플링한 후, 제거하는 하나 이상의 오프셋 보상 감마 버퍼
를 포함하는 액정 표시 장치.20. The method of claim 19,
The gamma amplification device,
A pulse generator for generating and outputting a pulse; And
One or more offset compensation gamma buffers that output the differentially amplified output voltages by mixing the gray voltages and the pulses, and sampling and removing the offset voltages using an autozero circuit.
Liquid crystal display comprising a.
상기 하나 이상의 오프셋 보상 감마 버퍼는,
자신의 오프셋 전압을 가지는 증폭기;
드레인 전극이 상기 출력 전압을 출력하는 출력 단자와 연결된 제1 스위치;
소스 전극이 상기 계조 전압을 입력받는 입력 단자와 연결된 제2 스위치;
(-) 전극이 상기 제2 스위치의 드레인 전극과 연결되고, (+) 전극이 상기 증폭기의 (-) 전극 및 상기 제1 스위치의 소스 전극과 연결되어 상기 오프셋 전압을 샘플링하는 제1 커패시터; 및
소스 전극이 상기 제2 스위치의 드레인 전극 및 상기 제1 커패시터의 (-) 전극과 연결되고, 드레인 전극이 상기 제1 스위치의 드레인 전극 및 상기 출력 단자와 연결되는 제3 스위치
를 포함하는 액정 표시 장치.21. The method of claim 20,
The one or more offset compensation gamma buffers,
An amplifier having its own offset voltage;
A first switch having a drain electrode connected to an output terminal for outputting the output voltage;
A second switch having a source electrode connected to an input terminal receiving the gray voltage;
A first capacitor connected to a drain electrode of the second switch and a positive electrode connected to a negative electrode of the amplifier and a source electrode of the first switch to sample the offset voltage; And
A third switch having a source electrode connected to a drain electrode of the second switch and a negative electrode of the first capacitor, and a drain electrode connected to a drain electrode of the first switch and the output terminal;
Liquid crystal display comprising a.
상기 하나 이상의 오프셋 보상 감마 버퍼는,
상기 제3 스위치의 소스 전극 및 드레인 전극 사이에 연결되는 제2 커패시터를 더 포함하는 액정 표시 장치.The method of claim 21,
The one or more offset compensation gamma buffers,
And a second capacitor connected between the source electrode and the drain electrode of the third switch.
상기 제2 커패시터는,
상기 제3 스위치가 턴 온 상태에서 턴 오프로 바뀔 때, 상기 제1 커패시터에 샘플링된 오프셋 전압과 상기 제3 스위치 자체의 커패시터가 가지는 전압 간의 차이 전압을 충전하는 액정 표시 장치.The method of claim 22,
Wherein the second capacitor comprises:
And a second voltage charged between the offset voltage sampled in the first capacitor and the voltage of the capacitor of the third switch itself when the third switch is turned from the turned on state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120046516A KR20120124368A (en) | 2011-05-03 | 2012-05-02 | Driving device, driving method of gamma amplifier and liquid crystal display |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110042127 | 2011-05-03 | ||
KR1020120046516A KR20120124368A (en) | 2011-05-03 | 2012-05-02 | Driving device, driving method of gamma amplifier and liquid crystal display |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120124368A true KR20120124368A (en) | 2012-11-13 |
Family
ID=47509812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120046516A KR20120124368A (en) | 2011-05-03 | 2012-05-02 | Driving device, driving method of gamma amplifier and liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120124368A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9577619B2 (en) | 2014-02-05 | 2017-02-21 | Samsung Electronics Co., Ltd. | Buffer circuit having amplifier offset compensation and source driving circuit including the same |
US10891904B2 (en) | 2018-07-06 | 2021-01-12 | Lg Display Co., Ltd. | Organic light-emitting diode-based display device and method for driving the device |
US11804185B2 (en) | 2021-12-17 | 2023-10-31 | Lg Display Co., Ltd. | Display device and driving method of the same |
-
2012
- 2012-05-02 KR KR1020120046516A patent/KR20120124368A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9577619B2 (en) | 2014-02-05 | 2017-02-21 | Samsung Electronics Co., Ltd. | Buffer circuit having amplifier offset compensation and source driving circuit including the same |
US10891904B2 (en) | 2018-07-06 | 2021-01-12 | Lg Display Co., Ltd. | Organic light-emitting diode-based display device and method for driving the device |
US11804185B2 (en) | 2021-12-17 | 2023-10-31 | Lg Display Co., Ltd. | Display device and driving method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101200966B1 (en) | Common voltage generation circuit and liquid crystal display comprising the same | |
KR101209039B1 (en) | Driving apparatus for liquid crystal display and liquid crystal display including the same | |
US9035937B2 (en) | Liquid crystal display and method of operating the same | |
KR20070015257A (en) | Display device and method of the driving and apparatus for the driving | |
KR20160130028A (en) | Display Device | |
US10417980B2 (en) | Liquid crystal display device and driving method thereof | |
US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
KR20070115371A (en) | Display device and driving apparatus and method driving thereof | |
US9978326B2 (en) | Liquid crystal display device and driving method thereof | |
EP1246160A2 (en) | Method for driving active matrix type liquid crystal display | |
KR20180056948A (en) | Circuit for driving data of the flat panel display device | |
US20120249507A1 (en) | Driving apparatus and driving method of display device | |
KR20120124368A (en) | Driving device, driving method of gamma amplifier and liquid crystal display | |
KR20120128904A (en) | Driving apparatus and driving method of liquid crsytal display | |
KR20090090128A (en) | Display device and driving method thereof | |
US8159439B2 (en) | Data driving circuit including a first operator that generates a flag signal based on a load signal and a reset signal and a second operator that generates a horizontal scanning identical signal, display apparatus comprising the same and control method thereof | |
KR100717193B1 (en) | Liquid Crystal Display | |
US20090046112A1 (en) | Liquid Crystal Panel Driving Device, Liquid Crystal Panel driving Method, Liquid Crystal Display Device | |
US10089951B2 (en) | Display apparatus and a method of driving the same | |
KR102396374B1 (en) | Display Device | |
KR20180060644A (en) | Circuit for driving data of flat display device | |
KR20120111643A (en) | Driving apparatus for liquid crystal display device and method for driving the same | |
KR102501906B1 (en) | Liquid crystal display device and driving method thereof | |
KR20060125223A (en) | Display device, driving apparatus of display device, and integrated circuit | |
KR101326582B1 (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |