KR20120122607A

KR20120122607A - 영상표시장치 및 그의 구동방법

Info

Publication number: KR20120122607A
Application number: KR1020110040861A
Authority: KR
Inventors: 신홍재
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-04-29
Filing date: 2011-04-29
Publication date: 2012-11-07
Also published as: KR101803566B1

Abstract

본 발명에 따른 영상표시장치는 메인 게이트라인과 데이터라인 사이에 배치된 메인 표시부와 보조 게이트라인과 상기 데이터라인 사이에 배치된 보조 표시부를 각각 갖는 다수의 서브픽셀을 포함하여 2D 영상과 3D 영상을 표시하는 표시패널; 화상 표시를 위한 데이터전압을 발생하여 1 수평기간 내의 제1 출력기간 동안 상기 데이터라인에 공급하고, 블랙 표시를 위한 차지 쉐어링 전압을 발생하여 1 수평기간 내에서 상기 제1 출력기간을 제외한 제2 출력기간 동안 상기 데이터라인에 공급하는 데이터 드라이버; 메인 게이트펄스를 발생하여 상기 메인 게이트라인에 공급하고, 보조 게이트펄스를 발생하여 상기 보조 게이트라인에 공급하는 게이트 드라이버; 및 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더를 구비하고; 상기 2D 영상 표시를 위한 2D 모드에서, 상기 메인 게이트펄스와 보조 게이트펄스는 서로 동일 위상을 가지며 상기 제1 출력기간에 중첩되도록 발생되고; 상기 3D 영상 표시를 위한 3D 모드에서, 상기 메인 게이트펄스는 상기 제1 출력기간에 중첩되고, 상기 보조 게이트펄스는 상기 메인 게이트펄스와 다른 위상을 가지며 상기 제2 출력기간에 중첩되도록 발생된다.

Description

영상표시장치 및 그의 구동방법{IMAGE DISPLAY DEVICE AND DRIVING METHOD THEREOF}

본 발명은 2차원 평면 영상(이하, '2D 영상')과 3차원 입체 영상(이하, '3D 영상')을 선택적으로 구현할 수 있는 영상표시장치 및 그의 구동방법에 관한 것이다.

다양한 콘텐츠 개발 및 회로 기술 발전에 힘입어 최근 영상표시장치는 2D 영상과 3D 영상을 선택적으로 구현할 수 있다. 영상표시장치는 양안시차방식(stereoscopic technique) 또는 복합시차지각방식(autostereoscopic technique)을 이용하여 3D 영상을 구현한다.

양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식이 있고 두 방식 모두 실용화되고 있다. 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어 등의 광학판을 표시 화면의 앞에 또는 뒤에 설치하는 방식이다. 안경방식은 표시패널에 편광 방향이 서로 다른 좌우 시차 영상을 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다.

액정셔터 안경방식은 표시소자에 좌안 이미지와 우안 이미지를 프레임 단위로 교대로 표시하고 이 표시 타이밍에 동기하여 액정셔터 안경의 좌우안 셔터를 개폐함으로써 3D 영상을 구현한다. 액정셔터 안경은 좌안 이미지가 표시되는 기수 프레임 기간 동안 그의 좌안 셔터만을 개방하고, 우안 이미지가 표시되는 우수 프레임 기간 동안 그의 우안 셔터만을 개방함으로써 시분할 방식으로 양안 시차를 만들어낸다. 이러한 액정셔터 안경방식은 액정셔터 안경의 데이터 온 타임이 짧아 3D 영상의 휘도가 낮으며, 표시소자와 액정셔터 안경의 동기, 및 온/오프 전환 응답 특성에 따라 3D 크로스토크의 발생이 심하다.

편광 안경방식은 도 1과 같이 표시패널(1) 위에 부착된 패턴드 리타더(Patterned Retarder)(2)를 포함한다. 편광 안경방식은 표시패널(1)에 좌안 영상 데이터(L)와 우안 영상 데이터(R)를 수평라인 단위로 교대로 표시하고 패턴드 리타더(1)를 통해 편광 안경(3)에 입사되는 편광특성을 절환한다. 이를 통해, 편광 안경방식은 좌안 이미지와 우안 이미지를 공간적으로 분할하여 3D 영상을 구현할 수 있다.

이러한 편광 안경방식에서는 좌안 이미지와 우안 이미지가 라인 단위로 이웃하여 표시되기 때문에 크로스토크(Crosstalk)가 발생되지 않는 상하 시야각(vertical viewing angle)이 좁은 편이다. 크로스토크는 상하 시야각 위치에서 좌안 및 우안 이미지가 중첩적으로 보여질 때 발생된다. 이에, 도 2과 같이 패턴드 리타더(2)에 블랙 스트라이프(BS)를 형성하여 3D 영상의 상하 시야각을 넓히는 방안이 일본 공개특허공보 제2002-185983호를 통해 제안된 바 있다. 하지만, 시야각 개선을 위해 사용되는 블랙 스트라이프(BS)는 2D 영상의 휘도를 크게 떨어뜨리는 사이드 이펙트(side effect)를 초래한다.

따라서, 본 발명의 목적은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓힐 수 있도록 한 편광 안경방식의 영상표시장치 및 그의 구동방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 영상표시장치는 메인 게이트라인과 데이터라인 사이에 배치된 메인 표시부와 보조 게이트라인과 상기 데이터라인 사이에 배치된 보조 표시부를 각각 갖는 다수의 서브픽셀을 포함하여 2D 영상과 3D 영상을 표시하는 표시패널; 화상 표시를 위한 데이터전압을 발생하여 1 수평기간 내의 제1 출력기간 동안 상기 데이터라인에 공급하고, 블랙 표시를 위한 차지 쉐어링 전압을 발생하여 1 수평기간 내에서 상기 제1 출력기간을 제외한 제2 출력기간 동안 상기 데이터라인에 공급하는 데이터 드라이버; 메인 게이트펄스를 발생하여 상기 메인 게이트라인에 공급하고, 보조 게이트펄스를 발생하여 상기 보조 게이트라인에 공급하는 게이트 드라이버; 및 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더를 구비하고; 상기 2D 영상 표시를 위한 2D 모드에서, 상기 메인 게이트펄스와 보조 게이트펄스는 서로 동일 위상을 가지며 상기 제1 출력기간에 중첩되도록 발생되고; 상기 3D 영상 표시를 위한 3D 모드에서, 상기 메인 게이트펄스는 상기 제1 출력기간에 중첩되고, 상기 보조 게이트펄스는 상기 메인 게이트펄스와 다른 위상을 가지며 상기 제2 출력기간에 중첩되도록 발생된다.

본 발명에 따른 영상표시장치 및 그의 구동방법은 서브픽셀을 메인 표시부와 서브 표시부로 분할 구동시키고, 2D 모드에서는 메인 표시부와 서브 표시부에 동일한 2D 이미지를 표시하는 반면, 3D 모드에서는 메인 표시부에 3D 이미지를 표시하고 보조 표시부에 블랙 이미지를 표시한다. 이를 통해 본 발명은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓게 확보할 수 있다.

특히, 본 발명은 데이터 드라이버 내에서 생성되는 차지 쉐어링 전압을 이용하기 때문에, 데이터 드라이버의 구동 주파수를 증가시키지 않으면서도 보조 표시부에 표시될 블랙 이미지를 용이하게 구현할 수 있다. 본 발명에 따르면, 120Hz로 구동하면서도 240Hz 수준으로 3D 크로스토크를 경감시킬 수 있다.

도 1은 종래 편광 안경방식을 보여주는 도면.
도 2는 편광 안경방식에서 시야각 개선을 위해 사용되는 블랙 스트라이프로 인해 2D 영상의 휘도가 저하되는 것을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 실시예에 따른 편광 안경방식의 영상표시장치를 보여주는 도면.
도 5는 화소 어레이에 배치된 하나의 서브 픽셀을 개략적으로 보여주는 도면.
도 6 및 도 7은 데이터 드라이버를 구성하는 소스 IC들 중 어느 하나를 보여주는 도면들.
도 8은 데이터 드라이버 내에서의 차지 쉐어링 동작을 보여주는 도면.
도 9는 게이트 드라이버를 보여주는 도면.
도 10a는 2D 모드에서 게이트 드라이버에 인가되는 클럭신호들과 게이트 드라이버로부터 출력되는 게이트펄스들을 보여주는 도면.
도 10b는 3D 모드에서 게이트 드라이버에 인가되는 클럭신호들과 게이트 드라이버로부터 출력되는 게이트펄스들을 보여주는 도면.
도 11은 3D 모드에서 게이트 드라이버에 인가되는 게이트 스타트 신호와 클럭신호들의 다른 예를 보여주는 도면.
도 12a 및 도 12b는 각각 2D 모드 및 3D 모드 하에서의 서브 픽셀의 표시 상태를 보여주는 도면들.
도 13은 3D 모드 하에서 상하 시야각이 넓어지는 원리를 보여주는 도면.

이하, 도 3 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.

도 3 및 도 4는 본 발명의 실시예에 따른 편광 안경방식의 영상표시장치를 보여준다.

도 3 및 도 4를 참조하면, 이 영상표시장치는 표시소자(10), 패턴드 리타더(20), 제어부(30), 패널 구동부(40) 및 편광 안경(50)을 구비한다.

표시소자(10)는 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시소자로 구현될 수 있다. 이하에서, 표시소자(10)를 액정표시소자를 중심으로 설명한다.

표시소자(10)는 표시패널(11)과, 상부 편광필름(Polarizer)(11a)과, 하부 편광필름(11b)을 포함한다.

표시패널(11)은 두 장의 유리기판들과 이들 사이에 형성된 액정층을 포함한다. 표시패널(11)의 하부 유리기판에는 다수의 데이터라인들(DL), 이 데이터라인들(DL)과 각각 교차되는 다수의 게이트라인쌍들(PGL)이 배치된다. 게이트라인쌍들(PGL) 각각은 메인 게이트라인(GLa)과 보조 게이트라인(GLb)으로 이루어진다. 이러한, 신호라인들(DL,PGL)의 교차 구조에 의해 표시패널(11)의 유효 표시영역(AA)에는 액정셀을 각각 포함하는 다수의 단위 픽셀들(P)이 매트릭스 형태로 배치되어 화소 어레이를 구성한다. 단위 픽셀들(P) 각각은 적색 서브 픽셀, 녹색 서브 픽셀, 및 청색 서브 픽셀을 포함한다. 표시패널(11)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극이 형성된다.

표시패널(11)의 상부 유리기판과 하부 유리기판 각각에는 상부 및 하부 편광필름(11a, 11b)이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전압(Vcom)이 공급되는 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성된다. 유리기판들 사이에는 액정셀의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.

이러한 본 발명의 표시소자(10)는 투과형 표시소자, 반투과형 표시소자, 반사형 표시소자 등 어떠한 형태로도 구현될 수 있다. 투과형 표시소자와 반투과형 표시소자에서는 백라이트 유닛(12)이 필요하다. 백라이트 유닛(12)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

패턴드 리타더(20)는 표시패널(11)의 상부 편광필름(11a)에 부착된다. 패턴드 리타더(20)의 기수 라인들에는 제1 리타더(RT1)가 형성되고, 패턴드 리터더(20)의 우수 라인들에는 제2 리타더(RT2)가 형성된다. 제1 리타더(RT1)의 광흡수축과 제2 리타더(RT2)의 광흡수축은 서로 직교한다. 패턴드 리타더(20)의 제1 리타더(RT1)는 화소 어레이로부터 입사되는 빛의 제1 편광(예컨대, 좌원편광)을 투과시킨다. 패턴드 리타더(20)의 제2 리타더(RT2)는 화소 어레이로부터 입사되는 빛의 제2 편광(예컨대, 우원편광)을 투과시킨다. 패턴드 리타더(20)의 제1 리타더(RT1)는 좌원편광을 투과하는 편광필터로 구현될 수 있고, 패턴드 리타더(20)의 제2 리타더(RT2)는 우원편광을 투과하는 편광필터로 구현될 수 있다.

제어부(30)는 모드 선택신호에 따라 2D 모드 또는 3D 모드로 패널 구동부(40)의 동작을 제어한다. 제어부(30)는 터치 스크린, 온 스크린 디스플레이(On screen display, OSD), 키보드, 마우스, 리모트 콘트롤러(Remote controller)와 같은 유저 인터페이스를 통해 모드 선택신호를 입력 받고 그에 따라 2D 모드 동작과 3D 모드 동작을 전환할 수 있다. 한편, 제어부(30)는 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드 예를 들면, 디지털 방송 규격의 EPG(Electronic Program Guide) 또는 ESG(Electronic Service Guide)에 코딩될 수 있는 2D/3D 식별코드를 검출하여 2D 모드와 3D 모드를 구분할 수도 있다.

제어부(30)는 3D 모드 하에서 비디오 소스로부터 입력되는 3D 영상의 RGB 데이터를 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터로 분리한 후, 좌안 영상의 RGB 데이터와 우안 영상의 RGB 데이터를 1 수평라인분씩 교대로 패널 구동부(40)의 데이터 드라이버(40A)에 공급한다. 제어부(30)는 2D 모드 하에서 비디오 소스로부터 입력되는 2D 영상의 RGB 데이터를 패널 구동부(40)의 데이터 드라이버(40A)에 공급한다.

제어부(30)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(DCLK) 등의 타이밍신호들을 이용하여 패널 구동부(40)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다.

데이터 드라이버(40A)의 동작 타이밍을 제어하기 위한 데이터 제어신호는 1 수평라인분의 데이터가 표시되는 1 수평기간 중에서 데이터의 시작점을 지시하는 소스 스타트 펄스(Source Start Pulse : SSP), 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터의 래치동작을 제어하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 드라이버(40A)의 출력을 제어하는 소스 출력 인에이블신호(SOE), 및 표시패널(11)의 액정셀들에 공급될 데이터전압의 극성을 제어하는 극성제어신호(POL) 등을 포함한다.

게이트 드라이버(40B)의 동작 타이밍을 제어하기 위한 게이트 제어신호는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 드라이버(40B) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 드라이버(40B)의 출력을 제어하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 제1 게이트 스타트 신호(VSTA)와 제2 게이트 스타트 신호(VSTB)를 포함한다. 게이트 쉬프트 클럭신호(GSC)는 제1 그룹의 클럭 신호들(CLKA)과 제2 그룹의 클럭 신호들(CLKB)을 포함한다.

제어부(30)는 입력 프레임 주파수에 동기되는 타이밍신호들(Vsync,Hsync,DE,DCLK)을 체배하여 N×f(N은 2이상의 양의 정수, f는 입력 프레임 주파수)Hz의 프레임 주파수로 패널 구동부(40)의 동작을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.

패널 구동부(40)는 표시패널(11)의 데이터라인들(DL)을 구동시키기 위한 데이터 드라이버(40A)와, 표시패널(11)의 게이트라인쌍들(PGL)을 구동시키기 위한 게이트 드라이버(40B)를 포함한다.

데이터 드라이버(40A)는 데이터 제어신호(SSP,SSC,SOE)에 따라 2D/3D 영상의 RGB 데이터를 래치한다. 데이터 드라이버(40A)는 극성제어신호(POL)에 응답하여 2D/3D 영상의 RGB 데이터를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 그리고, 데이터 드라이버(40A)는 정극성 데이터전압이 출력되는 채널들과 부극성 데이터전압이 출력되는 채널들을 서로 쇼트시켜 블랙 계조 레벨의 차지 쉐어링 전압을 발생한다. 데이터 드라이버(40A)는 2D/3D 영상 표시를 위한 상기 데이터전압을 1 수평기간 내의 제1 출력기간 동안 데이터라인(DL)에 공급하고, 블랙 표시를 위한 상기 차지 쉐어링 전압을 1 수평기간 내에서 상기 제1 출력기간을 제외한 제2 출력기간 동안 데이터라인(DL)에 공급한다. 데이터 드라이버(40A)의 소스 드라이브 IC들은 TAB(Tape Automated Bonding) 공정에 의해 표시패널(11)의 하부 유리기판에 접합될 수 있다.

게이트 드라이버(40B)는 쉬프트 레지스터 어레이(Shift register array)등을 포함한다. 게이트 드라이버(40B)의 쉬프트 레지스터 어레이는 표시패널(11)에서 화소 어레이가 형성된 유효 표시영역(AA) 바깥의 비 표시영역(NA)에 GIP(Gate In Panel) 방식으로 형성될 수 있다. GIP 방식에 의해, 게이트 쉬프트 레지스터들은 화소 어레이의 TFT 공정에서 화소 어레이와 함께 형성된다.

게이트 드라이버(40B)는 게이트 제어신호에 따라 게이트라인쌍들(PGL)을 구동한다. 게이트 드라이버(40B)는 제1 그룹의 클럭신호(CLKA)를 기반으로 메인 게이트펄스를 발생하여 메인 게이트라인(GLa)에 공급하고, 제2 그룹의 클럭신호(CLKB)를 기반으로 보조 게이트펄스를 발생하여 보조 게이트라인(GLb)에 공급한다. 2D 모드에서, 메인 게이트펄스와 보조 게이트펄스는 서로 동일 위상을 갖도록 발생되되, 데이터전압이 출력되는 제1 출력기간에 중첩되도록 발생된다. 3D 모드에서, 메인 게이트펄스와 보조 게이트펄스는 서로 다른 위상을 갖도록 발생되되, 메인 게이트펄스는 데이터전압이 출력되는 제1 출력기간에 중첩되도록 발생되고, 보조 게이트펄스는 차지 쉐어링 전압이 출력되는 제2 출력기간에 중첩되도록 발생된다.

편광 안경(50)은 좌안 편광필터(또는 제1 편광필터)를 갖는 좌안(50L)과 우안 편광필터(또는 제2 편광필터)를 갖는 우안(50R)을 구비한다. 좌안 편광필터는 패턴드 리타더(20)의 제1 리타더(RT1)와 동일한 광흡수축을 가지며, 우안 편광필터는 패턴드 리타더(20)의 제2 리타더(RT2)와 동일한 광흡수축을 가진다. 예들 들면, 편광 안경(50)의 좌안 편광필터는 좌원편광 필터로 선택될 수 있고, 편광 안경(50)의 우안 편광필터는 우원편광 필터로 선택될 수 있다. 사용자는 편광 안경(50)을 통해 표시소자(10)에 공간분할 방식으로 표시된 3D 영상 데이터를 감상할 수 있다.

도 5는 화소 어레이에서 데이터라인(DL)과 게이트라인쌍(PGL)의 교차 영역(1,1)에 배치된 적색, 녹색 및 청색 서브 픽셀(SP) 중 어느 하나를 개략적으로 보여준다.

이 서브 픽셀(SP)은 게이트라인쌍(PGL)을 사이에 두고 양쪽에 배치된 메인 표시부(SP1)와 보조 표시부(SP2)를 포함한다.

메인 표시부(SP1)는 메인 게이트라인(GLa)과 데이터라인(DL) 사이에 배치되며, 제1 스위치(TFT1)를 통해 메인 게이트라인(GLa)과 데이터라인(DL)에 접속된다. 제1 스위치(TFT1)는 메인 게이트펄스(VOUTA)에 의해 메인 게이트라인(GLa)이 활성화될 때 턴 온 됨으로써, 메인 표시부(SP1)를 데이터라인(DL)에 전기적으로 접속시킨다.

보조 표시부(SP2)는 보조 게이트라인(GLb)과 데이터라인(DL) 사이에 배치되며, 제2 스위치(TFT2)를 통해 보조 게이트라인(GLb)과 데이터라인(DL)에 접속된다. 제2 스위치(TFT2)는 보조 게이트펄스(VOUTB)에 의해 보조 게이트라인(GLb)이 활성화될 때 턴 온 됨으로써, 보조 표시부(SP2)를 데이터라인(DL)에 전기적으로 접속시킨다.

도 6 및 도 7은 데이터 드라이버(40A)를 구성하는 소스 IC들 중 어느 하나를 상세히 보여준다. 도 8은 데이터 드라이버(40A)내에서의 차지 쉐어링 동작을 보여준다.

도 6 및 도 7을 참조하면, 데이터 드라이버(40A)의 소스 IC는 쉬프트부(121), 제1 래치 어레이(122), 제2 래치 어레이(123), 감마보상전압 발생부(124), 디지털/아날로그 변환기(이하, "DAC"라 한다)(125), 출력회로(126) 및 차지쉐어회로(Charge Share Circuit)(127)를 포함한다.

쉬프트부(121)는 소스 샘플링 클럭(SSC)에 따라 샘플링신호를 쉬프트시킨다. 또한, 쉬프트부(121)는 제1 래치 어레이(122)의 래치수를 초과하는 데이터가 공급될 때 캐리신호(CAR)를 발생한다.

제1 래치 어레이(122)는 쉬프트부(121)로부터 순차적으로 입력되는 샘플링신호에 응답하여 타이밍 콘트롤러(11)로부터의 디지털 비디오 데이터들(RGB)을 샘플링하고, 그 데이터들(RGB)을 1 수평라인 분씩 래치한 다음, 1 수평라인 분의 데이터를 동시에 출력한다.

제2 래치 어레이(123)는 제1 래치 어레이(122)로부터 입력되는 1 수평라인분의 데이터를 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 소스 IC들의 제2 래치 어레이와 동시에 래치된 디지털 비디오 데이터들(RGB)을 출력한다.

감마보상전압 발생부(124)는 다수의 감마기준전압들을 디지털 비디오 데이터들(RGB)의 비트수로 표현 가능한 계조 수만큼 더욱 세분화하여 각 계조에 해당하는 정극성 감마보상전압들(VGH)과 부극성 감마보상전압들(VGL)을 발생한다.

DAC(125)는 정극성 감마보상전압(VGH)이 공급되는 P-디코더, 부극성 감마보상전압(VGL)이 공급되는 N-디코더, 극성제어신호들(POL)에 응답하여 P-디코더의 출력과 N-디코더의 출력을 선택하는 멀티플렉서를 포함한다. P-디코더는 제2 래치 어레이(123)로부터 입력되는 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압(VGH)을 출력하고, N-디코더는 제2 래치 어레이(123)로부터 입력되는 디지털 비디오 데이터들(RGB)을 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압(VGL)을 출력한다. 멀티플렉서는 극성제어신호(POL)에 응답하여 정극성의 감마보상전압(VGH)과 부극성의 감마보상전압(VGL)을 선택한다.

출력회로(126)는 도 6과 같은 출력 채널들(CH1~CHn)에 일대일로 접속되는 다수의 버퍼(BUF)들을 포함하여 DAC(125)로부터 공급되는 아날로그 데이터전압의 신호감쇠를 최소화한다.

차지쉐어회로(127)는 인접하는 출력 채널들(CH1~CHn) 사이마다 접속된 다수의 제1 스위치들(SW1), 버퍼(BUF)의 출력단과 출력 채널 사이마다 접속된 다수의 제2 스위치들(SW2), 및 소스 출력 인에이블신호(SOE)를 반전시키는 다수의 인버터들(INV)을 구비한다.

도 7과 같이 1 수평기간(1H) 내에서 소스 출력 인에이블신호(SOE)가 로우논리(L)로 유지되는 제1 출력기간(T1) 동안, 제1 스위치들(SW1)은 턴 오프되고 제2 스위치들(SW2)은 턴 온 된다. 이 제1 출력기간(T1) 동안, 차지쉐어회로(127)는 출력회로(126)로부터 입력되는 데이터전압(Vdata)을 출력 채널들(CH1~CHn)로 바이패스 시킨다.

한편, 1 수평기간(1H) 내에서 소스 출력 인에이블신호(SOE)가 하이논리(H)로 유지되는 제2 출력기간(T2) 동안, 제1 스위치들(SW1)은 턴 온되고 제2 스위치들(SW2)은 턴 오프 된다. 이 제2 출력기간(T2) 동안, 차지쉐어회로(127)는 정극성(+) 데이터전압(Vdata)이 출력되는 채널들과 부극성(-) 데이터전압(Vdata)이 출력되는 채널들을 서로 쇼트시켜 차지 쉐어링 전압을 발생하고, 이 차지 쉐어링 전압을 모든 데이터라인들에 공통으로 인가한다. 차지 쉐어링 전압은 블랙 계조를 구현할 수 있는 공통전압(Vcom)과 실질적으로 동일한 레벨을 갖는다.

도 9는 본 발명의 실시예에 따른 게이트 드라이버(40B)를 보여준다. 도 9의 게이트 드라이버(40B)는 '1080'의 수직 해상도를 구현하기 위한 예이다.

도 9를 참조하면, 게이트 드라이버(13)는 표시패널(11)의 메인 게이트라인들(GLa)을 구동하기 위한 다수의 메인 드라이버들(GDA[1]~GDA[1080])과, 표시패널(11)의 보조 게이트라인들(GLb)을 구동하기 위한 다수의 보조 드라이버들(GDB[1]~GDB[1080])을 포함한다.

메인 드라이버들(GDA[1]~GDA[1080])은 제1 게이트 스타트 신호(VSTA)와 제1 그룹의 클럭신호들(CLKA)에 응답하여 메인 게이트펄스들(VOUTA[1]~VOUTA[1080])을 발생한다. 제1 그룹의 클럭신호들(CLKA)은 제1 내지 제4 클럭신호(CLK[1]~CLK[4])로 구성된다. 메인 게이트펄스들(VOUTA[1]~VOUTA[1080])은 라인 순차 방식으로 표시패널(11)의 메인 게이트라인들(GLa)에 공급된다. 이를 위해, 제1 내지 제4 클럭신호(CLK[1]~CLK[4])은 2 수평기간(2H)의 펄스폭을 가지며, 이웃한 클럭신호들 간에는 1 수평기간(1H)씩 위상이 순차적으로 쉬프트된다.

보조 드라이버들(GDB[1]~GDB[1080])은 제2 게이트 스타트 신호(VSTB)와 제2 그룹의 클럭신호들(CLKB)에 응답하여 보조 게이트펄스들(VOUTB[1]~VOUTB[1080])을 발생한다. 제2 그룹의 클럭신호들(CLKB)은 제5 내지 제8 클럭신호(CLK[5]~CLK[8])로 구성된다. 보조 게이트펄스들(VOUTB[1]~VOUTB[1080])은 라인 순차 방식으로 표시패널(11)의 보조 게이트라인들(GLb)에 공급된다. 이를 위해, 제5 내지 제8 클럭신호(CLK[5]~CLK[8])은 2 수평기간(2H)의 펄스폭을 가지며, 이웃한 클럭신호들 간에는 1 수평기간(1H)씩 위상이 순차적으로 쉬프트된다.

도 10a 및 도 10b는 각각 2D 모드 및 3D 모드에서 게이트 드라이버에 인가되는 클럭신호들과 게이트 드라이버로부터 출력되는 게이트펄스들을 보여준다. 그리고, 도 11은 3D 모드에서 게이트 드라이버에 인가되는 게이트 스타트 신호와 클럭신호들의 다른 예를 보여준다.

도 10a를 참조하면, 2D 모드에서, 메인 게이트펄스들(VOUTA[1]~VOUTA[1080])과 보조 게이트펄스들(VOUTB[1]~VOUTB[1080])은 서로 동일 위상으로 발생되되, 데이터전압(D1,D2,D3,...)이 출력되는 제1 출력기간(T1, 도 7 참조)에 중첩되도록 발생된다. 이를 위해, 제1 및 제2 게이트 스타트 신호(VSTA,VSTB)는 서로 동 위상으로 게이트 드라이버(14B)에 입력된다. 또한 제1 그룹의 클럭신호들(CLKA)은 제2 그룹의 클럭신호들(CLKB) 각각과 동 위상으로 게이트 드라이버(14B)에 입력된다. 제1 클력신호(CLK1)은 제5 클럭신호(CLK5)와, 제2 클력신호(CLK2)은 제6 클럭신호(CLK6)와, 제3 클력신호(CLK3)은 제7 클럭신호(CLK7)와, 제4 클력신호(CLK4)은 제8 클럭신호(CLK8)와 각각 동일 위상을 갖는다.

도 10b를 참조하면, 3D 모드에서, 메인 게이트펄스들(VOUTA[1]~VOUTA[1080])과 보조 게이트펄스들(VOUTB[1]~VOUTB[1080])은 서로 다른 위상으로 발생되되, 메인 게이트펄스들(VOUTA[1]~VOUTA[1080])은 데이터전압(D1,D2,D3,...)이 출력되는 제1 출력기간(T1, 도 7 참조)에 중첩되도록 발생되고, 보조 게이트펄스들(VOUTB[1]~VOUTB[1080])은 차지 쉐어링 전압(B1,B2,...)이 출력되는 제2 출력기간(T2, 도 7 참조)에 중첩되도록 발생된다. 이를 위해, 제2 게이트 스타트 신호(VSTB)는 제1 게이트 스타트 신호(VSTA)에 비해 1/2 수평기간(H/2)만큼 빠른 위상으로 게이트 드라이버(14B)에 입력된다. 또한 제2 그룹의 클럭신호들(CLKB) 각각은 제1 그룹의 클럭신호들(CLKA)에 비해 1/2 수평기간(H/2)만큼 빠른 위상으로 게이트 드라이버(14B)에 입력된다. 제5 클럭신호(CLK5)의 위상은 제1 클력신호(CLK1)에 비해 1/2 수평기간(H/2)만큼 빠르고, 제6 클럭신호(CLK6)는 제2 클력신호(CLK2)에 비해 1/2 수평기간(H/2)만큼 빠르고, 제7 클럭신호(CLK7)는 제3 클력신호(CLK3)에 비해 1/2 수평기간(H/2)만큼 빠르며, 제8 클럭신호(CLK8)는 제4 클력신호(CLK4)에 비해 1/2 수평기간(H/2)만큼 빠르다.

한편, 도 11과 같이 3D 모드에서, 제2 게이트 스타트 신호(VSTB)는 제1 게이트 스타트 신호(VSTA)에 비해 1/2 수평기간(H/2)만큼 늦은 위상으로 게이트 드라이버(14B)에 입력될 수도 있다. 또한, 제2 그룹의 클럭신호들(CLKB) 각각은 제1 그룹의 클럭신호들(CLKA)에 비해 1/2 수평기간(H/2)만큼 늦은 위상으로 게이트 드라이버(14B)에 입력될 수도 있다.

도 12a 및 도 12b는 각각 2D 모드 및 3D 모드 하에서의 서브 픽셀의 표시 상태를 보여준다. 그리고, 도 13은 3D 모드 하에서 상하 시야각이 넓어지는 원리를 보여준다.

도 5 내지 도 11을 결부하여 2D 모드 및 3D 모드 하에서의 서브 픽셀(SP)의 표시 상태를 설명하면 다음과 같다.

2D 모드 하에서, 서브 픽셀(SP)의 제1 및 제2 스위치(TFT1,TFT2)는 동 위상의 메인 게이트펄스(VOUTA)와 보조 게이트펄스(VOUTB)에 의해 각각 턴 온 됨으로써, 메인 표시부(SP1)와 보조 표시부(SP2)를 동시에 데이터라인(DL)에 접속시킨다. 제1 및 제2 스위치(TFT1,TFT2)가 턴 온 되는 기간은 2D 데이터전압이 데이터라인(DL)으로 출력되는 제1 출력기간(T1)과 중첩되므로, 메인 표시부(SP1)와 보조 표시부(SP2)는 데이터라인(DL)으로부터 동일한 2D 데이터전압을 공급받는다. 따라서, 메인 표시부(SP1)와 보조 표시부(SP2)에는 도 12a와 같이 동일한 2D 영상이 구현되게 된다. 보조 표시부(SP2)는 메인 표시부(SP1)와 같은 2D 이미지를 표시하여 2D 영상의 표시 휘도를 높인다.

3D 모드 하에서, 서브 픽셀(SP)의 제1 및 제2 스위치(TFT1,TFT2)는 1/2 수평기간(H/2)만큼의 위상차를 갖는 메인 게이트펄스(VOUTA)와 보조 게이트펄스(VOUTB)에 의해 각각 턴 온 됨으로써, 메인 표시부(SP1)가 데이터라인(DL)에 접속되는 타이밍과 보조 표시부(SP2)가 데이터라인(DL)에 접속되는 타이밍을 서로 다르게 한다. 제2 스위치(TFT2)가 턴 온 되는 타이밍은 제1 스위치(TFT1)가 턴 온 되는 타이밍에 비해 도 10b와 같이 1/2 수평기간(H/2)만큼 빠르거나 또는, 도 11과 같이 1/2 수평기간(H/2)만큼 늦을 수 있다. 제1 스위치(TFT1)가 턴 온 되는 기간은 3D 데이터전압이 데이터라인(DL)으로 출력되는 제1 출력기간(T1)과 중첩되므로, 메인 표시부(SP1)는 데이터라인(DL)으로부터 3D 데이터전압을 공급받는다. 제2 스위치(TFT2)가 턴 온 되는 기간은 차지 쉐어링 전압이 데이터라인(DL)으로 출력되는 제2 출력기간(T2)과 중첩되므로, 보조 표시부(SP2)는 데이터라인(DL)으로부터 차지 쉐어링 전압을 공급받는다. 따라서, 도 12b와 같이 메인 표시부(SP1)에는 3D 영상이 구현되게 되고, 보조 표시부(SP2)에는 블랙 영상이 구현되게 된다. 보조 표시부(SP2)는 블랙 이미지를 표시하여 수직으로 이웃한 3D 이미지들 사이의 표시간격을 넓힌다.

다시 말해, 도 13와 같이 화소 어레이에서 좌안 이미지(L)와 우안 이미지(R)가 라인 단위로 교대로 표시될 때, 보조 표시부(SP2)에 표시되는 블랙 이미지는 수직으로 이웃한 3D 이미지들(L,R) 사이의 표시 간격(D)을 넓히는 역할을 한다. 이에 따라, 별도의 블랙 스트라이프 패턴 없이도 크로스토크(Crosstalk)가 발생되지 않는 3D 상하 시야각이 상기 블랙 이미지를 통해 넓게 확보될 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 영상표시장치 및 그의 구동방법은 서브픽셀을 메인 표시부와 서브 표시부로 분할 구동시키고, 2D 모드에서는 메인 표시부와 서브 표시부에 동일한 2D 이미지를 표시하는 반면, 3D 모드에서는 메인 표시부에 3D 이미지를 표시하고 보조 표시부에 블랙 이미지를 표시한다. 이를 통해 본 발명은 2D 영상의 휘도를 저하시키지 않으면서 3D 영상의 상하 시야각을 넓게 확보할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시소자 11 : 표시패널
20 : 패턴드 리타더 30 : 제어부
40 : 패널 구동부 40A : 데이터 드라이버
40B : 게이트 드라이버 50 : 편광 안경

Claims

메인 게이트라인과 데이터라인 사이에 배치된 메인 표시부와 보조 게이트라인과 상기 데이터라인 사이에 배치된 보조 표시부를 각각 갖는 다수의 서브픽셀을 포함하여 2D 영상과 3D 영상을 표시하는 표시패널;
화상 표시를 위한 데이터전압을 발생하여 1 수평기간 내의 제1 출력기간 동안 상기 데이터라인에 공급하고, 블랙 표시를 위한 차지 쉐어링 전압을 발생하여 1 수평기간 내에서 상기 제1 출력기간을 제외한 제2 출력기간 동안 상기 데이터라인에 공급하는 데이터 드라이버;
메인 게이트펄스를 발생하여 상기 메인 게이트라인에 공급하고, 보조 게이트펄스를 발생하여 상기 보조 게이트라인에 공급하는 게이트 드라이버; 및
상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더를 구비하고;
상기 2D 영상 표시를 위한 2D 모드에서, 상기 메인 게이트펄스와 보조 게이트펄스는 서로 동일 위상을 가지며 상기 제1 출력기간에 중첩되도록 발생되고;
상기 3D 영상 표시를 위한 3D 모드에서, 상기 메인 게이트펄스는 상기 제1 출력기간에 중첩되고, 상기 보조 게이트펄스는 상기 메인 게이트펄스와 다른 위상을 가지며 상기 제2 출력기간에 중첩되도록 발생되는 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,
상기 2D 모드에서, 상기 메인 표시부와 보조 표시부에는 상기 2D 영상 표시를 위한 동일한 2D 데이터전압이 인가되고;
상기 3D 모드에서, 상기 메인 표시부에는 상기 3D 영상 표시를 위한 3D 데이터전압이 인가되고, 상기 보조 표시부에는 상기 블랙 표시를 위한 상기 차지 쉐어링 전압이 인가되는 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,
상기 게이트 드라이버는,
제1 그룹의 클럭신호를 기반으로 상기 메인 게이트펄스를 발생하는 메인 드라이버; 및
제2 그룹의 클럭신호를 기반으로 상기 보조 게이트펄스를 발생하는 보조 드라이버를 포함하는 것을 특징으로 하는 영상표시장치.
제 3 항에 있어서,
상기 2D 모드에서 상기 제1 그룹의 클럭신호와 제2 그룹의 클럭신호를 동일한 위상으로 상기 게이트 드라이버에 공급하고, 상기 3D 모드에서 상기 제1 그룹의 클럭신호와 제2 그룹의 클럭신호를 서로 다른 위상으로 상기 게이트 드라이버에 공급하는 제어부를 더 구비하는 것을 특징으로 하는 영상표시장치.
제 3 항에 있어서,
상기 3D 모드에서, 상기 제1 그룹의 클럭신호와 제2 그룹의 클럭신호는 1/2 수평기간 만큼의 위상차를 갖는 것을 특징으로 하는 영상표시장치.
제 1 항에 있어서,
상기 제1 출력기간은 소스 출력 인에이블신호가 제1 논리로 유지되는 기간을 지시하고;
상기 제2 출력기간은 상기 소스 출력 인에이블신호가 제2 논리로 유지되는 기간을 지시하는 것을 특징으로 하는 영상표시장치.
제 6 항에 있어서,
상기 데이터 드라이버는,
상기 소스 출력 인에이블신호에 응답하여 상기 데이터전압의 출력을 스위칭하는 제1 스위치와, 상기 소스 출력 인에이블신호에 응답하여 상기 차지 쉐어링 전압의 출력을 스위칭하는 제2 스위치를 갖는 차지쉐어회로를 구비하고;
상기 제2 스위치는 출력 채널들 사이마다 접속되며 상기 제1 스위치와 반대로 동작되는 것을 특징으로 하는 영상표시장치.
2D 영상과 3D 영상을 표시하는 표시패널과, 상기 표시패널로부터의 빛을 제1 편광과 제2 편광의 빛들로 분할하는 패턴드 리타더를 갖는 영상표시장치의 구동방법에 있어서,
메인 게이트라인과 데이터라인 사이에 배치된 메인 표시부와 보조 게이트라인과 상기 데이터라인 사이에 배치된 보조 표시부를 각각 갖는 다수의 서브픽셀을 상기 표시패널 내에 구비시키는 단계;
화상 표시를 위한 데이터전압을 발생하여 1 수평기간 내의 제1 출력기간 동안 상기 데이터라인에 공급하고, 블랙 표시를 위한 차지 쉐어링 전압을 발생하여 1 수평기간 내에서 상기 제1 출력기간을 제외한 제2 출력기간 동안 상기 데이터라인에 공급하는 단계; 및
제1 그룹의 클럭신호를 기반으로 메인 게이트펄스를 발생하여 상기 메인 게이트라인에 공급하고, 제2 그룹의 클럭신호를 기반으로 보조 게이트펄스를 발생하여 상기 보조 게이트라인에 공급하는 단계를 포함하고;
상기 2D 영상 표시를 위한 2D 모드에서, 상기 메인 게이트펄스와 보조 게이트펄스는 서로 동일 위상을 가지며 상기 제1 출력기간에 중첩되도록 발생되고,
상기 3D 영상 표시를 위한 3D 모드에서, 상기 메인 게이트펄스는 상기 제1 출력기간에 중첩되고, 상기 보조 게이트펄스는 상기 메인 게이트펄스와 다른 위상을 가지며 상기 제2 출력기간에 중첩되도록 발생되는 것을 특징으로 하는 영상표시장치의 구동방법.
제 8 항에 있어서,
상기 2D 모드에서, 상기 메인 표시부와 보조 표시부에는 상기 2D 영상 표시를 위한 동일한 2D 데이터전압이 인가되고;
상기 3D 모드에서, 상기 메인 표시부에는 상기 3D 영상 표시를 위한 3D 데이터전압이 인가되고, 상기 보조 표시부에는 상기 블랙 표시를 위한 상기 차지 쉐어링 전압이 인가되는 것을 특징으로 하는 영상표시장치의 구동방법.
제 8 항에 있어서,
상기 2D 모드에서 상기 제1 그룹의 클럭신호와 제2 그룹의 클럭신호를 동일한 위상으로 입력되고;
상기 3D 모드에서 상기 제1 그룹의 클럭신호와 제2 그룹의 클럭신호를 서로 다른 위상으로 입력되는 것을 특징으로 하는 영상표시장치의 구동방법.
제 10 항에 있어서,
상기 3D 모드에서, 상기 제1 그룹의 클럭신호와 제2 그룹의 클럭신호는 1/2 수평기간 만큼의 위상차를 갖는 것을 특징으로 하는 영상표시장치의 구동방법.
제 8 항에 있어서,
상기 제1 출력기간은 소스 출력 인에이블신호가 제1 논리로 유지되는 기간을 지시하고;
상기 제2 출력기간은 상기 소스 출력 인에이블신호가 제2 논리로 유지되는 기간을 지시하는 것을 특징으로 하는 영상표시장치의 구동방법.
제 12 항에 있어서,
상기 차지 쉐어링 전압은 상기 소스 출력 인에이블신호가 제2 논리로 유지될 때 정극성 데이터전압이 출력되는 채널과 부극성 데이터전압이 출력되는 채널 간의 쇼트를 통해 생성되는 것을 특징으로 하는 영상표시장치의 구동방법.