KR20120122547A - 다성분계 유전막을 구비한 반도체 장치 제조방법 - Google Patents

다성분계 유전막을 구비한 반도체 장치 제조방법 Download PDF

Info

Publication number
KR20120122547A
KR20120122547A KR1020110040774A KR20110040774A KR20120122547A KR 20120122547 A KR20120122547 A KR 20120122547A KR 1020110040774 A KR1020110040774 A KR 1020110040774A KR 20110040774 A KR20110040774 A KR 20110040774A KR 20120122547 A KR20120122547 A KR 20120122547A
Authority
KR
South Korea
Prior art keywords
dielectric film
film
component
component dielectric
semiconductor device
Prior art date
Application number
KR1020110040774A
Other languages
English (en)
Inventor
박경웅
이기정
도관우
백건훈
안지훈
박우영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110040774A priority Critical patent/KR20120122547A/ko
Publication of KR20120122547A publication Critical patent/KR20120122547A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 양질의 다성분계 유전막을 형성할 수 있는 반도체 장치 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 전극막을 형성하는 단계; 상기 전극막 상에 다성분계 유전막을 형성하는 단계; 및 상기 다성분계 유전막에 대한 결정화열처리를 실시하되, 상기 결정화열처리는 선택적어닐(selective annealing)로 실시하는 단계를 포함하는 반도체 장치 제조방법을 제공하며, 상술한 본 발명에 따르면, 다성분계 유전막에 대한 결정화열처리시 선택적어닐을 사용함으로써, 유전특성 및 누설전류 특성이 개선된 양질의 다성분계 유전막을 형성할 수 있는 효과가 있다.

Description

다성분계 유전막을 구비한 반도체 장치 제조방법{METHOD FOR PREPARATION SEMICONDUCTOR DEVICE WITH MULTI-COMPONENT DIELECTRIC LAYER}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 다성분계 유전막(Multi component dielectric layer)을 구비한 반도체 장치의 제조방법에 관한 것이다.
반도체 메모리 장치인 디램(DRAM)의 집적도가 증가함에 따라 단위셀면적이 감소가 심화되고 있다. 이에 따라, 반도체 메모리 장치의 동작에 요구되는 캐패시터의 정전용량을 확보하기 매우 힘들어지고 있다. 특히, 기가급 세대의 디램을 동작하는데 필요한 정전용량을 구현하는 캐패시터를 기판상에 형성하기가 매우 어려워지고 있다. 따라서, 캐패시터의 정전용량을 확보하기 위한 여러가지 방법들이 제안되고 있다. 일례로, 높은 유전상수를 갖는 다성분계 유전막을 적용하는 방법이 제안된 바 있다.
하지만, 종래기술에 따른 다성분계 유전막은 높은 유전상수를 구현하기 위한 결정화과정을 필요로하기 때문에 결정화를 위한 결정화열처리시 계면 특성이 열화되고, 다성분계 유전막의 부피 감소에 따른 국부적 두께 감소가 큰 누설전류를 야기함에 따라 실제 반도체 장치에 적용하는데 많은 어려움을 겪고 있는 상황이다.
이를 개선하기 위해 저온 결정화 촉진층을 사용하거나, 이종원소를 도핑하여 상전이를 통한 유전율 상승과 같은 유전특성을 개선하기 위한 연구가 활발하게 진행되고 있으나, 열처리를 통한 다성분계 유전막의 결정화는 각 구성 원소간 결합이 국부적으로만 형성될 뿐만 아니라 부분적으로 큰 결정립(partially large grain)을 갖는 형태로 결정화되어 매우 짧은 결정립계를 갖게 되는 문제점이 발생한다.
또한, 필연적으로 유전막과 전극 사이에 계면반응을 유도하기 때문에 반도체 장치의 특성을 열화시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 양질의 다성분계 유전막을 형성할 수 있는 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 전극막을 형성하는 단계; 상기 전극막 상에 다성분계 유전막을 형성하는 단계; 및 상기 다성분계 유전막에 대한 결정화열처리를 실시하되, 상기 결정화열처리는 선택적어닐(selective annealing)로 실시하는 단계를 포함하는 반도체 장치 제조방법을 제공한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 다성분계 유전막에 대한 결정화열처리시 선택적어닐을 사용함으로써, 유전특성 및 누설전류 특성이 개선된 양질의 다성분계 유전막을 형성할 수 있는 효과가 있다.
도 1a 내지 도 1f는 본 발명의 일실시예에 따른 반도체 장치의 제조방법을 도시한 공정단면도.
도 2는 선택적어닐의 수행여부에 따른 XRD 및 TEM을 비교한 도면.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술하는 본 발명은 별도의 결정화열처리를 필요로하는 다성분계 유전막을 반도체 장치에 적용함에 있어, 결정화열처리시 특정 주파수에만 분자운동을 유발하는 선택적어닐(selective annealing)을 적용하여 다성분계 유전막내 조성비를 균일하게 하고, 각 구성원소간 결합을 촉진시키며, 전체적으로 작은 결정립 크기를 갖도록 유도하고, 다성분계 유전막과 전극 사이의 열에 의한 계면 반을을 최소화하여 양질의 다성분계 유전막을 제공한다.
도 1a 내지 도 1g는 본 발명의 일실시예에 따른 다성분계 유전막을 구비한 반도체 장치의 제조방법을 도시한 공정단면도이다. 본 발명의 일실시예에서는 실린더형(cylinder type) 스토리지노드를 구비하는 반도체 장치를 예시하여 설명하나, 반도체 장치의 구조에 따라 스토리지노드는 실린더형 이외에 콘케이브형(concave type), 필라형(pillar type)등으로 형성할 수도 있다.
도 1a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(11) 상에 층간절연막(12)을 형성한 후에 층간절연막(12)을 관통하는 스토리지노드콘택플러그(13)를 형성한다.
다음으로, 스토리지노드콘택플러그(13)가 형성된 층간절연막(12) 상에 식각정지막(14) 및 몰드막(15)을 순차적으로 형성한 후에 몰드막(15) 및 식각정지막(14)을 선택적으로 식각하여 스토리지노드콘택플러그(13)를 노출시키는 스토리지노드홀(16)을 형성한다.
도 1b에 도시된 바와 같이, 스토리지노드홀(16)을 포함한 구조물 표면을 따라 스토리지노드용 도전막을 형성한다. 스토리지노드용 도전막은 금속질화막으로 형성할 수 있다. 구체적으로, 스토리지노드용 도전막은 높은 일함수를 갖는 전이금속질화막 예컨대, 티타늄질화막(TiN)으로 형성할 수 있다. 이처럼, 스토리지노드용 도전막(17)을 높은 일함수를 갖는 전이금속질화막으로 형성하면, 후속 공정을 통해 형성될 다성분계 유전막과 스토리지노드 사이의 전위장벽(potential barrier)을 형성할 수 있기 때문에 누설전류 특성을 개선할 수 있다.
다음으로, 스토리지노드 분리공정을 실시하여 스토리지노드(17)를 형성한 후에 몰드막(15)을 제거하여 스토리지노드(17)의 외측벽을 노출시킨다. 이로써, 실린더형 스토리지노드(17)를 형성할 수 있다.
도 1c에 도시된 바와 같이, 후속 공정을 통해 형성될 다성분계 유전막과 스토리지노드(17) 사이의 계면 반응을 억제하기 위하여 스토리지노드(17) 표면상에 확산방지막(20)을 형성한다. 이때, 확산방지막(20)은 계면 반응을 억제함에 동시에 다성분계 유전막과 스토리지노드(17) 사이에서 버퍼막으로 작용하도록 산화막으로 형성할 수 있다.
확산방지막(20)은 산소 플라즈마 처리(O2 plasma treatment) 또는 오존 플라즈마 처리(O2 plasma treatment)를 통해 노출된 스토리지노드(17) 표면을 산화시키는 방법으로 형성할 수 있다. 이때, 스토리지노드(17)가 3차원 구조를 갖는 경우에는 오존 플라즈마 처리를 통해 확산방지막(20)을 형성하는 것이 바람직하다. 또한, 확산방지막(20)은 단치피복성이 우수한 원자층증착법(ALD)을 사용하여 산화막을 증착하는 방법으로 형성할 수도 있다. 일례로, 스토리지노드(17)을 티타늄질화막(TiN)으로 형성한 경우에는 원자층증착법을 사용하여 스토리지노드(17) 표면을 따라 티타늄산화막(TiO2)을 증착하는 방법으로 확산방지막(20)을 형성할 수 있다. 도 1c에서는 원자층증착법을 사용하여 확산방지막(20)을 형성한 경우를 도시하였다.
도 1d에 도시된 바와 같이, 스토리지노드(17)를 포함한 구조물 표면을 따라 다성분계 유전막(18)을 형성한다. 이때, 다성분계 유전막(18)은 복합 소스 주입 방식의 원자층증착법을 사용하여 형성한다. 다성분계 유전막(18)은 산화막으로 형성할 수 있다.
이하, 일반적인 원자층증착법을 이용항 다성분계 유전막(18) 형성방법과 복합 소스 주입 방식의 원자층증착법을 이용한 다성분계 유전막(18) 형성방법을 비교하여 설명하기로 한다.
먼저, 일반적인(conventional) 원자층증착법을 사용한 다성분계 산화물(ABO) 증착방법은 다음과 같다.
[{(A소스/퍼지/반응물질/퍼지)n cycle} + {(B소스/퍼지/반응물질/퍼지)m cycle}]N cycle
여기서, 'A소스' 및 'B소스'는 챔버에 각각의 소스가스를 주입하여 대상층에 소스가스를 흡착시키는 단계를 의미한다. '반응물질'은 챔버에 소스가스와 반응하여 산화물을 형성할 반응제(예컨대, 오존)를 주입하는 단계를 의미한다. 퍼지는 미반응 소스가스, 반응물질를 챔버내에서 제거하는 단계를 의미한다. 이때, 다성분계 산화물(ABO)의 조성을 결정하는 인자는 n/m의 사이클(cycle) 횟수이며, 박막내 각각 AO와 BO의 연속층 형태로 존재하게 된다. 이와 같은 방식을 사용할 경우에 AO/BO의 유전막이 독립된 형태로 존재함으로써 그 본래의 특성을 유지하기 때문에 ABO와 같은 다성분계 산화물 형태로 변화시키거나, 유전율이 높은 결정상을 형성하기 위해서는 매우 높은 후속 열처리가 필수적으로 요구된다. 그러나, 이와 같은 후속 결정화열처리는 스토리지노드(17)와 다성분계 유전막(18) 사이의 상호 확산반응층을 형성시키거나, 다성분계 유전막(18) 내 성분간 확산 속도차이로 인해 조성이 불균일해지는 문제점을 야기하게 된다.
본 발명의 일실시예에서는 상기와 같은 일반적인 원자층증착법을 이용한 다성분계 유전막(18) 형성공정시 발생하는 문제점을 해결하기 위하여 복합 소스 주입 방식의 나노믹스 원자층증착법(Nano-mixed multi component ALD method)을 사용하여 다성분계 유전막(18)을 형성한다.
구체적으로, 나노믹스 원자층증착법을 이용한 다성분계 산화물(ABO) 증착방법을 다음과 같다. 참고로, 나노믹스 원자층증착법은 유전막내 이종의 금속이온을 주입하여 박막내 격자왜곡(lattice distortion)을 통한 상전이 유도 혹은 산소공공(oxygen vacancy) 조절과 같은 방법을 통해 유전 특성을 향상시키는데 있어, 유전막내 주입된 소량의 이종 금속 이온의 조성 균일성을 향상시키고, 성분간 반응을 촉진시키기 위해 고안된 것이다. 더불어, 고유전율을 갖는 AO와 높은 밴드갭을 갖는 BO의 산화물을 혼합함으로써, 유전율과 누설전류를 동시에 개선시키기 위한 목적으로 시행한다.
<방법1>
[{(A소스/퍼지)n cycle} + {(B소스/퍼지/반응물질/퍼지)m cycle}]N cycle
<방법1>에 따른 복합 소스 주입 방식에 의하면, A소스를 주입하여 표면 흡착이 된 후 퍼지를 통해 잔류 A소스를 제거한 다음, 반응물질을 주입하는 대신 A소스가 흡착된 표면에 직접 B소스를 주입하여 표면 흡착시킴으로써, A소스와 B소스가 동시에 표면에 흡착 사이트(site)를 공유함으로써, A와 B의 이종 원소간 반응을 촉진시키는 것이 가능해 진다.
<방법2>
[{(A소스/퍼지/반응물질/퍼지)n cycle + (A소스/퍼지)m cycle} + {(B소스/퍼지/반응물질/퍼지)l cycle}]N cycle
<방법2>는 다성분계 산화물에서 요구되는 A/B의 조성비에 따라 A(혹은 B)의 조성이 높게 요구될 경우 AO 층을 일정 n cycle 이상 형성시킨 다음에 후속으로 <방법1>과 같은 방법을 적용할 수 있다.
<방법3>
{AB소스/퍼지/반응물질/퍼지}N cycle
<방법3>은 A소스와 B소스가 동일한 배위자(ligand)를 갖고 이종의 금속이온으로 이루어진 소스인 경우에 사전에 미리 원하는 조성으로 조합된 혼합소스를 사용하는 것이 가능하다. 예를들어, TBTEMATa, TBTEMANa와 같이 Ta소스와 Nb 소스가 동일한 TBTEMA 배위자를 갖는 경우와, TEMAZr, TEMAHf 과 같이 Zr 소스와 Nb 소스가 동일한 TEMA 배위자를 갖는 경우가 적합하다.
한편, 삼성분계 이상의 혼합 산화물(ABCO)인 경우에는 <방법1> 내지 <방법3>을 응용하여 A소스 대신 (A+C)소스, 혹은 B소스 대신 (B+C)소스를 동시 주입하는 것도 가능하다. 예를들어, TaNbZrO와 같은 다성분계 유전막을 형성하고자 할때, [{(Ta+Nb)/퍼지/O3/퍼지}n + {(Ta+Nb)/퍼지/Zr/퍼지/O3/퍼지}m]*N과 같은 방법을 적용할 수 있다.
뿐만 아니라, 유전막이 유구되는 유전율과 누설전류 특성이 후속 공정의 온도 및 분위기 혹은 열처리 공정에 큰 영향을 받게 되는 경우에, 위 제시된 <방법1> 내지 <방법3>을 혼합한 다층 구조를 적용하여 다층 다성분계 유전막을 형성하는 것도 가능하다.
이와 같이, 나노믹스 원자층증착법을 사용하는데 있어, 헥사고날(Hexagonal) 결정상에서 높은 유전율을 갖는 탄탈륨산화막(Ta2O5)과 동일한 결정상을 갖는 니오븀산화막(Nb2O5)의 혼합소스를 사용하는 것이 바람직하며, 테트라고날(Tetragonal) 결정상을 갖는 지르코늄산화막(ZrO2)의 격자상수 매치(lattice parameter match)에 의한 추가적인 결정화 온도 감소효과를 확보하는 것이 가능해진다. 즉, 유전율 70이상을 확보하기 위해서는 헥사고날 구조의 탄탈륨산화막이 필요하며, 이때 요구되는 결정화 온도는 약 750℃이고, 격자상수는 3.62Å를 갖는다. 하지만, 여기에 결정 격자 상수가 3.61Å으로 격자 미스매치(lattice mismatch)가 0.3%에 불과한 헥사고날 구조의 니오븀산화막을 첨가하게 되면 상대적으로 결정화 온도가 500℃로 매우 낮은 니오븀산화막의 결정화 촉진 효과로 인해 낮은 열처리 온도로도 헥사고날 결정상을 갖는 TaxNbyOz(x,y,z는 0을 제외한 자연수) 혼합 유전막을 형성할 수가 있게 된다.
나아가, 300℃에서도 쉽게 테트라고날 결정상을 갖는 지르코늄산화막의 경우에도 결정 격자 상수가 3.64Å으로 탄탈륨산화막 대비 격자 미스매치가 0.5%를 넘지 않기 때문에 추가적인 결정화 촉진 효과를 갖을 뿐만 아니라, 탄탈륨산화막 및 니오븀산화막 대비 밴드갭이 크기 때문에 샤키배리어(schottky barrier) 증가효과를 가지므로 누설 전류 특성까지 개선시키는 장점을 갖게 된다.
상술한 다성분계 유전막은 증착방법 및 성분의 함량에 따라 특성 제어가 매우 용이하다는 특징을 갖는다. 또한, 적층형태 및 두께별 성분 함량에 차등을 두는 방법 또한 적용할 수 있게 된다. 예를들어, TaxNbyOz(x,y,z는 0을 제외한 자연수) 다성분계 유전막이 높은 유전율을 갖는 결정질 형태의 TaxNbyOz와 높은 밴드갭 에너지를 갖는 지르코늄산화막의 혼합물로 구성한 경우에, <방법2>에서와 같이 TaxNbyOz산화물의 성분비를 높게 하기 위해 n cycle을 증가시키는 방법으로 제1유전막을 스토리지노드(17) 상에 먼저 형성한 다음, 제1유전막 위에 지르코늄산화막의 성분비를 높게 하기 위해 l cycle을 증가시키는 방법으로 제2유전막 층을 형성할 수 있다. 이와 같은 방법을 적용할 경우 제1유전막 정전용량을 높이는 역할을 하게 되며, 제2유전막은 누설전류를 억제하는 이중 효과를 확보하는 것이 가능하게 되며, 산소공공과 같은 결함(defect)은 제2유전막 증착시 반응물질로 사용되는 O3, O2, N2O와 같은 산화제가 제거해주는 것이 가능해진다. 이때 제거된 산소공공에 의해 제2유전막은 제1유전막보다 우수한 화학양론적 조성(stoiciometric composition)을 갖기 때문에 추가적인 유전 특성 개선이 가능하다.
도 1e에 도시된 바와 같이, 다성분계 유전막(18) 내 산소공공과 같은 결함을 제거하기 위한 표면처리를 실시한다. 이때, 표면처리는 산소공공과 같은 결함이 많은 다성성분 유전막(18)의 화학양론적 조성을 맞추기 위해 박막내 부족한 산소를 보충해주는 공정의 의미한다. 표면처리를 산소 플라즈마 처리 또는 오존 플라즈마 처리를 사용하여 실시할 수 있다.
다음으로, 다성분계 유전막(18)에 대한 결정화열처리를 실시한다. 이때, 결정화열처리는 특정 주파수에만 분자운동을 유발하는 선택적어닐(selective annealing)을 사용하여 실시한다.
결정화열처리는 다성분계 유전막(18)이 높은 유전율을 갖는 물질로 상전이를 하기 위해 필요한 구동력을 확보하거나, 박막내 부족한 산소를 공급하고자 할 경우 또는, 이종 성분간 반응을 촉진하기 위한 방법으로 적용될 수 있다. 이때, 비정질 상태의 다성분계 유전막(18)이 결정성을 갖기 위해서는 분자 간격이 규칙적으로 재배열시키는데 많은 열 에너지를 필요로한다. 이러한 열 에너지는 일반적으로 써멀어닐(thermal annealing)공정을 통해 수행되기 때문에 다성분계 유전막(18) 표면에서부터 반응하여 국부적인 수축(shrinkage)을 유발함으로써, 다성분계 유전막(18)의 국부적인 두께 감소를 유발하게 된다. 이 경우 반도체 장치 동작시 상대적으로 얇은 부분에 전계가 집중되기 때문에 브레이크다운(breakdown)과 같은 특성 열화의 원인으로 작용하게 된다. 또한, 비정질 상태의 다성분계 유전막(18)이 재배열되는 동안 핵 생성이 균일하지 않아 국부적으로 큰 크기를 갖는 결정립이 형성되고, 이때 추가적인 핵 생성보다는 결정립 성장에 필요한 에너지가 적기 때문에 다성분계 유전막(18)의 단면 두께에 버금가는 큰 결정립 형태로 결정화가 이루어진다. 이는 결정립계(grain boundary)를 따라 누설전류가 흐르는 원리를 적용할 경우 매우 짧은 거리의 누설전류경로가 다성분계 유전막(18)의 단면 방향을 따라 형성되는 것을 의미하기 때문에 작은 전계를 가하더라도 쉽게 누설전류가 발생하는 문제점을 갖게 된다. 또한, 결정화열처리시 높은 열 에너지로 인해 다성분계 유전막(18) 자체의 결정화뿐만 아니라 다성분계 유전막(18)과 스토리지노드(17) 사이의 계면에서 이종 원소간 상호 확산을 야기키시는 구동력으로 작용하여 저유전 및 누설전류 제어능력이 취약한 계면층을 형성하여 반도체 장치 특성을 열화시키게 된다.
이와 같이, 고유전율을 갖는 다성분계 유전막(18)을 형성하기 위하여 필수적인 결정화열처리시 발생하는 근본적인 문제점을 해결하기 위하여 본 발명의 일실시예와 같이 선택적어닐을 실시할 수 있다. 선택적어닐은 박막내 불순물로 함유된 탄소결합 또는 다성분계 유전막(18)에 포함된 금속이온-산소 결합이 특정 주파수에 반응하여 분자운동이 활발해지고 분극(polarization)이 잘 일어난다는 특성을 이용한 것으로, 해당 주파수의 마이크로웨이브를 주입하여 다성분계 유전막(18)에 인가하거나, 또는 해당 주파수에서 생성된 플라즈마를 다성분계 유전막(18)에 주입하는 방법으로 그 분자간 결합의 운동에너지가 활성화되어 격자 재배열에 필요한 에너지를 확보하는 것이 가능해진다. 이 경우 주로 표면에서부터 전달되는 열 에너지에 비해 다성분계 유전막(18) 전체에서 반응을 활성화시키기 때문에 매우 균일한 형태의 핵 형성이 가능해지면서 전체적으로 작은 사이즈를 갖는 결정립형태로 결정화가 이루어지게 되고, 자연스럽게 결정립계의 길이가 길어지는 효과로 인해 누설전류를 억제하는 것이 가능해진다.
이는 선택적어닐의 수행여부에 따른 XRD 및 TEM을 비교한 도면인 도 2에 나타낸 바와 같이, 선택적어닐을 실시한 경우에 큰 FWHM을 가짐에 따라 상대적으로 작은 결정립이 형성되며, 다결정상의 결정립 성장이 이루어진 것을 확인할 수 있다. 또한, 전극에 포함되는 전이금속-질소 결합과 같이 특정 주파수 범위를 벗어나는 결합을 갖는 경우에는 분자운동이 활성화되지 않기 때문에 계면 반응이 억제되면서 열처리에 따른 계면특성 열화를 억제할 수 있다는 장점이 있다.
나아가 산소분위기에서 선택적어닐을 실시한 경우에는 표면처리를 수행하지 않고도 표면처리와 동일한 효과를 얻을 수 있기 때문에 공정단순화가 가능하다.
도 1f에 도시된 바와 같이, 다성분계 유전막(18) 상에 플레이트 전극(19)을 형성한다. 이때, 플레이트 전극(19)은 금속질화막으로 형성할 수 있다. 금속질화막으로는 전이금속질화막을 사용할 수 있다.
다음으로, 플레이트 전극(19) 상에 캡핑막(미도시)을 형성한다. 캡핑막은 B doped Si, SiGe, SiO2, Al2O3, TiO2, ZrO2, HfO2, Ta2O5, Nb2O5등과 같이 저온에서 비정질상을 갖는 실리콘막 또는 바이너리산화막으로 형성할 수 있다. 이때, 바이너리산화막은 우수한 수소장벽(hydrogen barrier) 역할을 수행함과 동시에 플레이트 전극 패터닝공정시 하드마스크의 역할을 병행하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
11 : 기판 12 : 층간절연막
13 : 스토리지노드콘택플러그 14 : 식각정지막
15 : 몰드막 16 : 스토리지노드홀
17 : 스토리지노드 18 : 다성분계 유전막
19 : 플레이트 전극

Claims (5)

  1. 전극막을 형성하는 단계;
    상기 전극막 상에 다성분계 유전막을 형성하는 단계; 및
    상기 다성분계 유전막에 대한 결정화열처리를 실시하되, 상기 결정화열처리는 선택적어닐(selective annealing)로 실시하는 단계
    를 포함하는 반도체 장치 제조방법.
  2. 제1항에 있어서,
    상기 다성분계 유전막을 형성하는 단계는,
    복합 소스 주입방식의 원자층증착법을 사용하여 실시하는 반도체 장치 제조방법.
  3. 제1항에 있어서,
    상기 선택적어닐은 특정 주파수를 상기 다성분계 유전막에 인가하여 실시하는 반도체 장치 제조방법.
  4. 제1항에 있어서,
    상기 선택적어닐은 특정 주파수에서 생성된 플라즈마를 상기 다성분계 유전막 상에 주입하여 실시하는 반도체 장치 제조방법.
  5. 제1항에 있어서,
    상기 다성분계 유전막을 형성하기 이전에 상기 전극막 표면에 확산방지막을 형성하는 단계; 및
    상기 결정화열처리를 실시하기 이전에 상기 다성분계 유전막에 대한 표면처리를 실시하는 단계
    를 더 포함하는 반도체 장치 제조방법.
KR1020110040774A 2011-04-29 2011-04-29 다성분계 유전막을 구비한 반도체 장치 제조방법 KR20120122547A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110040774A KR20120122547A (ko) 2011-04-29 2011-04-29 다성분계 유전막을 구비한 반도체 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110040774A KR20120122547A (ko) 2011-04-29 2011-04-29 다성분계 유전막을 구비한 반도체 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20120122547A true KR20120122547A (ko) 2012-11-07

Family

ID=47508794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040774A KR20120122547A (ko) 2011-04-29 2011-04-29 다성분계 유전막을 구비한 반도체 장치 제조방법

Country Status (1)

Country Link
KR (1) KR20120122547A (ko)

Similar Documents

Publication Publication Date Title
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100705926B1 (ko) 반도체 소자의 캐패시터 제조방법
TWI411096B (zh) 包含氧化鉭層之方法、結構與裝置
KR100849854B1 (ko) 반도체 소자 및 그 제조 방법
KR100718839B1 (ko) 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
US20090057738A1 (en) Capacitor for semiconductor device
KR20070050163A (ko) 캐패시터 및 그 제조 방법
US10861862B1 (en) Ferroelectric memory devices
JP2008174842A (ja) 原子層蒸着法を用いた薄膜形成方法
JP2001527282A (ja) ビスマスベースの強誘電体膜を選択的に堆積させる方法
US8649154B2 (en) Method for producing a metal-insulator-metal capacitor for use in semiconductor devices
WO2004049441A2 (en) Low thermal budget fabrication of ferroelectric memory using rtp
US8193098B2 (en) Method for manufacturing semiconductor device
Lee et al. Crystallographic structure and ferroelectricity of epitaxial hafnium oxide thin films
KR100845377B1 (ko) 절연막 및 반도체 장치
KR101060740B1 (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR101116166B1 (ko) 반도체 소자의 커패시터 및 그 제조 방법
Song et al. Improvement of the electrical and interfacial propertie of TiN/ZrO2 by a modulated atomic layer deposition process with controlled O3 dosing
KR20110060749A (ko) 캐패시터 및 그의 제조 방법
US20070264770A1 (en) Capacitor forming method
KR20120122547A (ko) 다성분계 유전막을 구비한 반도체 장치 제조방법
KR100780650B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100866305B1 (ko) 고유전율 금속산화막, 그의 제조방법 및 이를 포함하는소자
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid