KR20120118286A - Image sensor module, imaging apparatus including the module and method for manufacturing the module - Google Patents

Image sensor module, imaging apparatus including the module and method for manufacturing the module Download PDF

Info

Publication number
KR20120118286A
KR20120118286A KR1020110035766A KR20110035766A KR20120118286A KR 20120118286 A KR20120118286 A KR 20120118286A KR 1020110035766 A KR1020110035766 A KR 1020110035766A KR 20110035766 A KR20110035766 A KR 20110035766A KR 20120118286 A KR20120118286 A KR 20120118286A
Authority
KR
South Korea
Prior art keywords
layer
chip
module
porous
base layer
Prior art date
Application number
KR1020110035766A
Other languages
Korean (ko)
Other versions
KR101234340B1 (en
Inventor
이병수
Original Assignee
주식회사 지멤스
이병수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 지멤스, 이병수 filed Critical 주식회사 지멤스
Priority to KR1020110035766A priority Critical patent/KR101234340B1/en
Publication of KR20120118286A publication Critical patent/KR20120118286A/en
Application granted granted Critical
Publication of KR101234340B1 publication Critical patent/KR101234340B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE: An image sensor module, a video apparatus including the same, and a method for manufacturing an image sensor are provided to improve durability by improving bonding between a sensor chip and a carrier module. CONSTITUTION: A sensor chip(1) comprises a base layer and a porous layer. The base layer comprises a sensor array(11). The sensor array creates data from incident light. A pad is electrically connected to the sensor array. The porous layer is arranged on a second side of the base layer. A carrier module(2) is combined with the sensor chip at a first side of the base layer. The carrier module is electrically connected to the sensor chip through a through via electrode(25).

Description

이미지센서 모듈, 이를 포함하는 영상장치 및 이미지센서 모듈 제조방법{Image sensor module, imaging apparatus including the module and method for manufacturing the module}Image sensor module, an imaging apparatus including the same, and a method for manufacturing the image sensor module

본 발명은 이미지센서 모듈 및 영상장치에 관한 것으로서, 더 상세하게는 구조가 단순화되고 제조가 용이하면서도 제조비용이 낮아진 이미지센서 모듈, 이를 이용한 영상장치 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor module and an image device, and more particularly, to an image sensor module having a simplified structure, easy to manufacture, and low manufacturing cost, an image device using the same, and a method of manufacturing the same.

일반적으로 이미지센서 모듈은 센서어레이에 입사한 광으로부터 데이터를 생성하여 사용자가 이미지에 대한 데이터를 획득할 수 있도록 한다. 그러나 종래의 이미지센서 모듈은 제조공정이 복잡하고 효율적이지 못하며, 제조비용이 높다는 문제점이 있었다.In general, the image sensor module generates data from light incident on the sensor array so that a user can acquire data about an image. However, the conventional image sensor module has a problem that the manufacturing process is complicated and inefficient, and the manufacturing cost is high.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 구조가 단순화되고 제조가 용이하면서도 제조비용이 낮아진 이미지센서 모듈 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention has been made to solve various problems including the above problems, and an object of the present invention is to provide an image sensor module and a method of manufacturing the same, which have a simplified structure, are easy to manufacture, and have a low manufacturing cost. However, these problems are exemplary and do not limit the scope of the present invention.

본 발명의 일 관점에 따르면, 상호 대향된 제1면 및 제2면을 가지며 센서어레이를 포함한 베이스층과 상기 베이스층의 제2면에 배치된 다공성층을 포함하는 센서칩과, 상기 베이스층의 제1면 쪽에서 상기 센서칩과 결합되고 내부를 관통하는 관통비아전극을 통해서 상기 센서칩과 전기적으로 연결된 캐리어모듈을 구비하는, 이미지센서 모듈이 제공된다.According to an aspect of the present invention, a sensor chip having a first surface and a second surface opposed to each other, including a base layer including a sensor array and a porous layer disposed on a second surface of the base layer, An image sensor module is provided having a carrier module coupled to the sensor chip on the first side and electrically connected to the sensor chip through a through via electrode penetrating therein.

상기 베이스층은 에피실리콘층을 포함하고, 상기 다공성층은 다공성 폴리실리콘층을 포함할 수 있다.The base layer may include an episilicon layer, and the porous layer may include a porous polysilicon layer.

이러한 본 발명의 다른 관점에 따르면, (i) 상호 대향된 제1면 및 제2면을 가지며 센서어레이를 포함한 베이스층과, 상기 베이스층의 제2면에 배치된 다공성층과, 상기 다공성층의 상기 베이스층 반대쪽에 배치되어 상기 다공성층이 개재되도록 하는 지지층을 포함하는, 프리센서칩을 제공하는 단계와, (ii) 상기 지지층을 상기 다공성층으로부터 분리하는 단계를 포함하는, 이미지센서 모듈 제조방법이 제공된다.According to another aspect of the present invention, (i) a base layer having a first surface and a second surface opposed to each other, including a sensor array, a porous layer disposed on the second surface of the base layer, and Providing a presensor chip comprising a support layer disposed opposite the base layer to allow the porous layer to intervene, and (ii) separating the support layer from the porous layer. This is provided.

내부를 관통하는 관통비아전극을 갖는 캐리어모듈을 상기 베이스층의 제1면 쪽에서 상기 프리센서칩과 결합하는 단계를 더 포함할 수 있다.The method may further include coupling a carrier module having a through-via electrode penetrating therein to the presensor chip at the first surface of the base layer.

상기 결합하는 단계 이후 상기 분리하는 단계를 수행할 수 있다.The separating may be performed after the combining.

내부를 관통하는 관통비아홀을 갖는 캐리어모듈을 상기 베이스층의 제1면 쪽에서 상기 프리센서칩과 결합하는 단계와, 상기 관통비아홀을 통해서 상기 프리센서칩과 전기적으로 연결된 관통비아전극을 형성하는 단계를 더 포함할 수 있다.Coupling a carrier module having a through via hole penetrating therein to the presensor chip at the first surface of the base layer, and forming a through via electrode electrically connected to the presensor chip through the through via hole; It may further include.

상기 결합하는 단계 및 상기 관통비아전극을 형성하는 단계 이후 상기 분리하는 단계를 수행할 수 있다.The separating may be performed after the combining and forming the through via electrode.

상기 지지층을 상기 다공성층으로부터 분리하는 단계는, 상기 지지층의 열팽창계수와 상기 다공성층의 열팽창계수가 상이함을 이용하여 열적으로 분리함으로써 수행하는 것일 수 있다.The separating of the support layer from the porous layer may be performed by thermally separating using the thermal expansion coefficient of the support layer and the thermal expansion coefficient of the porous layer.

상기 지지층이 분리됨에 따라 상기 다공성층의 노출된 면을 레이저어닐링하는 단계를 더 포함할 수 있다.The method may further include laser annealing the exposed surface of the porous layer as the support layer is separated.

상기 베이스층은 에피실리콘층을 포함하고, 상기 다공성층은 다공성 폴리실리콘층을 포함할 수 있다.The base layer may include an episilicon layer, and the porous layer may include a porous polysilicon layer.

본 발명의 또 다른 관점에 따르면, 상기와 같은 이미지센서 모듈을 포함하는 영상장치가 제공된다.According to another aspect of the invention, there is provided an imaging device comprising the image sensor module as described above.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 구조가 단순화되고 제조가 용이하면서도 제조비용이 낮아진 이미지센서 모듈, 이를 이용한 영상장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to one embodiment of the present invention made as described above, an image sensor module, a imaging device using the same, and a method of manufacturing the same can be implemented. Of course, the scope of the present invention is not limited by these effects.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 이미지센서 모듈 제조방법을 개략적으로 도시하는 단면도들이다.
도 8은 센서어레이에 포함된 일 센서를 도시하는 회로도이다.
1 to 7 are cross-sectional views schematically illustrating a method of manufacturing an image sensor module according to an embodiment of the present invention.
8 is a circuit diagram illustrating one sensor included in a sensor array.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, Is provided to fully inform the user. Also, for convenience of explanation, the components may be exaggerated or reduced in size.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 이미지센서 모듈 제조방법을 개략적으로 도시하는 단면도들이다.1 to 7 are cross-sectional views schematically illustrating a method of manufacturing an image sensor module according to an embodiment of the present invention.

먼저 도 1에 도시된 것과 같이 프리센서칩(1')을 준비한다. 프리센서칩(1')은 향후 센서칩(1)이 될 구성요소이다. 프리센서칩(1')은 베이스층(10), 다공성층(17) 및 지지층(19)을 구비한다.First, as shown in FIG. 1, a presensor chip 1 'is prepared. The presensor chip 1 'is a component that will be the sensor chip 1 in the future. The presensor chip 1 'includes a base layer 10, a porous layer 17, and a support layer 19.

베이스층(10)은 에피실리콘층을 포함할 수 있다. 이 경우 베이스층(10)은 IV족 반도체 웨이퍼 또는 III-V족 화합물 반도체를 포함할 수 있다. 베이스층(10)은 상호 대향된 제1면과 제2면을 가지며, 또한 입사광으로부터 데이터를 생성할 수 있는 센서어레이(11)를 포함한다.The base layer 10 may include an episilicon layer. In this case, the base layer 10 may include a group IV semiconductor wafer or a group III-V compound semiconductor. The base layer 10 has a first and second surfaces opposed to each other and includes a sensor array 11 capable of generating data from incident light.

도면에서는 베이스층(10)의 향후 캐리어모듈(2, 도 2 참조)을 향할 면인 제1면에 센서어레이(11)가 형성된 것으로 도시하고 있으나 본 발명이 이에 한정되는 것은 아니며, 베이스층(10) 내에 센서어레이(11)가 위치할 수도 있고 베이스층(10)의 다공성층(17)을 향한 면인 제2면에 센서어레이(11)가 형성될 수도 있는 등 다양한 변형이 가능함은 물론이다. 또한 베이스층(10) 역시 단층 또는 다층구조를 가질 수도 있다.In the drawing, the sensor array 11 is formed on the first surface of the base layer 10 toward the future carrier module 2 (see FIG. 2), but the present invention is not limited thereto. Various modifications are possible such that the sensor array 11 may be located in the sensor array 11 and the sensor array 11 may be formed on the second surface of the base layer 10 facing the porous layer 17. In addition, the base layer 10 may also have a single layer or a multilayer structure.

센서어레이(11)와 전기적으로 연결될 수 있는 패드(13) 역시 베이스층(10)에 형성될 수 있는데, 도면에서는 나아가 베이스층(10)의 캐리어모듈(2)을 향할 면인 제1면에 제1절연층(15)이 형성되고 이 제1절연층(15)의 캐리어모듈(2)을 향할 면에 형성된 그루브 내에 패드(13)가 위치한 것으로 도시하고 있다. 패드(13)는 센서어레이(11)에 전기적으로 연결될 수도 있는데, 이 경우 패드(13)는 센서어레이(11)와 외부 장치 사이의 데이터 입출력 경로가 될 수 있다. 패드(13)의 수는 센서칩(1)의 용량 및 용도에 따라서 적절하게 선택될 수 있다. 제1절연층(15)은 하나 또는 다수의 절연층의 적층 구조를 포함할 수 있다. 예컨대 제1절연층(15)은 층간절연층 및 패시베이션층을 포함하는 넓은 의미로 이해될 수 있다.The pad 13, which may be electrically connected to the sensor array 11, may also be formed in the base layer 10. In the drawing, the pad 13 may further include a first surface on a first surface that faces the carrier module 2 of the base layer 10. It is shown that the pad 13 is located in a groove formed on the surface of the insulating layer 15 formed and facing the carrier module 2 of the first insulating layer 15. The pad 13 may be electrically connected to the sensor array 11, in which case the pad 13 may be a data input / output path between the sensor array 11 and an external device. The number of pads 13 may be appropriately selected depending on the capacity and use of the sensor chip 1. The first insulating layer 15 may include a stack structure of one or more insulating layers. For example, the first insulating layer 15 may be understood in a broad sense including an interlayer insulating layer and a passivation layer.

다공성층(17)은 베이스층(10)의 캐리어모듈(2)을 향할 면인 제1면이 아닌 그 반대면인 제2면에 배치된다. 이러한 다공성층(17)은 예컨대 다공성 폴리실리콘층을 포함할 수 있다.The porous layer 17 is disposed on a second surface opposite to the first surface, which is the surface facing the carrier module 2 of the base layer 10. Such porous layer 17 may comprise, for example, a porous polysilicon layer.

지지층(19)은 다공성층(17)의 베이스층(10) 반대쪽에 배치되어, 다공성층(17)이 베이스층(10)과 지지층(19) 사이에 개재되도록 한다. 지지층(19)은 벌크웨이퍼일 수 있다. 지지층(19)은 이미지센서 모듈의 제조공정 중의 핸들링을 용이하게 하기 위한 것이다. 즉, 이미지센서 모듈의 소형화 및 박형화됨에 따라 제조 공정 중 이를 핸들링하는 것이 용이하지 않은바, 충분한 크기의 지지층(19)을 이용함으로써 제조 공정 중 프리센서칩(1')의 핸들링 용이성을 높일 수 있다.The support layer 19 is disposed opposite the base layer 10 of the porous layer 17 such that the porous layer 17 is interposed between the base layer 10 and the support layer 19. The support layer 19 may be a bulk wafer. The support layer 19 is intended to facilitate handling during the manufacturing process of the image sensor module. That is, as the image sensor module is miniaturized and thinned, it is not easy to handle it during the manufacturing process. By using the support layer 19 of sufficient size, the ease of handling of the presensor chip 1 'during the manufacturing process can be improved. .

이러한 프리센서칩(1')은 지지층(19)이 될 벌크웨이퍼 상에 화학기상증착(CVD; chemical vapor deposition)으로 다공성층(17)이 될 다공성 폴리실리콘층을 형성하고, 폴리실리콘층 상에 저온화학기상증착(LPCVD; low temperature CVD)으로 베이스층(10)이 될 에피실리콘층을 형성하여 준비될 수 있다. 그리고 이 베이스층(10) 내에 센서어레이(11)를 형성하거나, 베이스층(10) 표면에 센서어레이(11)를 형성하거나, 베이스층(10) 상에 추가적인 층을 형성하면서 센서어레이(11)를 형성할 수도 있다.The presensor chip 1 'forms a porous polysilicon layer to be the porous layer 17 by chemical vapor deposition (CVD) on the bulk wafer to be the support layer 19, and on the polysilicon layer It may be prepared by forming an episilicon layer to be the base layer 10 by low temperature chemical vapor deposition (LPCVD). The sensor array 11 is formed in the base layer 10, the sensor array 11 is formed on the surface of the base layer 10, or an additional layer is formed on the base layer 10. May be formed.

그 후, 도 2에 도시된 것과 같이 캐리어모듈(2)을 프리센서칩(1')과 정렬하여 도 3에 도시된 것과 같이 캐리어모듈(2)과 프리센서칩(1')을 결합한다. 구체적으로, 베이스층(10)의 제1면 쪽에서 캐리어모듈(2)이 프리센서칩(1')과 결합되도록 한다. 물론 도면에 도시된 것과 같이 프리센서칩(1')이 베이스층(10)의 제1면 상에 제1절연층(15)을 갖는다면, 제1절연층(15) 상에서 캐리어모듈(2)이 프리센서칩(1')과 결합되도록 하는 등 다양한 변형이 가능함은 물론이다.Thereafter, the carrier module 2 is aligned with the presensor chip 1 'as shown in FIG. 2 to couple the carrier module 2 and the presensor chip 1' as shown in FIG. Specifically, the carrier module 2 is coupled to the presensor chip 1 'at the first surface side of the base layer 10. Of course, if the presensor chip 1 'has the first insulating layer 15 on the first surface of the base layer 10 as shown in the figure, the carrier module 2 on the first insulating layer 15 Various modifications are possible, such as to be coupled to the pre-sensor chip (1 ').

캐리어모듈(2)은 내부를 관통하는 관통비아홀(21)을 갖는다. 관통비아홀(21)은 패드(13)에 부분적으로 또는 전체적으로 대응할 수 있다. 도면에서는 두 개의 패드(13)들과 두 개의 관통비아홀(21)들을 도시하고 있으나, 패드(13)와 관통비아홀(21)의 개수는 가변할 수 있는 등 다양한 변형이 가능함은 물론이다. 캐리어모듈(2)은 내부에 메모리소자, 로직소자 등과 같은 능동회로를 구성하는 회로소자(circuit device)를 포함하지 않는다. 따라서 캐리어모듈(2)은 회로소자를 포함하는 반도체칩(semiconductor chip) 등과 구분된다.The carrier module 2 has a through via hole 21 penetrating therein. The through via hole 21 may partially or entirely correspond to the pad 13. In the drawing, two pads 13 and two through via holes 21 are illustrated, but the number of pads 13 and through via holes 21 may be varied. The carrier module 2 does not include a circuit device constituting an active circuit such as a memory device, a logic device, and the like. Therefore, the carrier module 2 is distinguished from a semiconductor chip including a circuit element.

이와 같이 프리센서칩(1')과 캐리어모듈(2)을 결합하기에 앞서 캐리어모듈(2)을 준비하는 과정을 거칠 수도 있다. 여기서 캐리어모듈(2)이라 함은 기초가 되는 캐리어베이스(20)만을 의미할 수도 있고, 캐리어베이스(20)와 후술하는 제1절연층(23)을 포함하는 것을 의미하는 것일 수도 있다. 즉, 캐리어모듈(2)은 제2절연층(23)을 구비하지 않고 캐리어베이스(20)를 구비할 수도 있고, 캐리어베이스(20)와 제2절연층(23)을 모두 구비할 수도 있다. 물론 캐리어모듈(2)은 그 외의 추가적인 구성요소들을 구비할 수도 있다.As described above, the carrier module 2 may be prepared before the presensor chip 1 ′ and the carrier module 2 are coupled to each other. Herein, the carrier module 2 may mean only the carrier base 20 as a base, or may include a carrier base 20 and a first insulating layer 23 to be described later. That is, the carrier module 2 may include the carrier base 20 without the second insulating layer 23, or may include both the carrier base 20 and the second insulating layer 23. Of course, the carrier module 2 may also have other additional components.

캐리어베이스(20)는 절연기판, 반도체 기판, 플렉서블 기판 등과 같은 다양한 물질로 된 것을 이용할 수 있는데, 예컨대 웨이퍼를 이용할 수도 있다. 이 경우 캐리어모듈(2)을 프리센서칩(1') 제조장치 및 제조공정을 이용하여 제조할 수 있으며, 그 결과 캐리어모듈(2) 제조비용을 획기적으로 저감할 수 있다. The carrier base 20 may be made of various materials such as an insulating substrate, a semiconductor substrate, a flexible substrate, and the like, and for example, a wafer may be used. In this case, the carrier module 2 may be manufactured using a pre-sensor chip 1 'manufacturing apparatus and a manufacturing process, and as a result, the manufacturing cost of the carrier module 2 may be significantly reduced.

캐리어모듈(2)은 캐리어베이스(20)에 관통비아홀(21)을 형성한 후 제2절연층(23)을 형성한 것일 수 있다. 제2절연층(23)은 캐리어모듈(2)의 프리센서칩(1')을 향할 면, 캐리어모듈(2)의 프리센서칩(1') 반대 방향을 향할 면 및 캐리어모듈(2)의 관통비아홀(21) 내면 상에 형성될 수 있다. 제2절연층(23)은 예컨대 열산화 공정 등을 통해 형성될 수 있다. 물론 그 외에도 화학기상증착을 이용하여 형성할 수도 있다. 제2절연층(23)은 산화층, 질화층 또는 그 적층구조를 포함할 수 있다. 예컨대 캐리어베이스(20)로 웨이퍼를 이용한다면 열산화 공정을 통해 형성된 제2절연층(23)은 실리콘옥사이드층이 될 수 있다. 물론 필요에 따라서는 캐리어모듈(2)의 프리센서칩(1')을 향할 면 외에는 제2절연층을 형성하지 않을 수도 있다.The carrier module 2 may be formed by forming a through via hole 21 in the carrier base 20 and then forming a second insulating layer 23. The second insulating layer 23 faces the presensor chip 1 ′ of the carrier module 2, the side facing the presensor chip 1 ′ of the carrier module 2, and the side of the carrier module 2. The through via hole 21 may be formed on an inner surface thereof. The second insulating layer 23 may be formed through, for example, a thermal oxidation process. Of course, in addition to that it can also be formed using chemical vapor deposition. The second insulating layer 23 may include an oxide layer, a nitride layer, or a stacked structure thereof. For example, if the wafer is used as the carrier base 20, the second insulating layer 23 formed through the thermal oxidation process may be a silicon oxide layer. Of course, if necessary, the second insulating layer may not be formed except the surface facing the presensor chip 1 ′ of the carrier module 2.

이와 같은 캐리어모듈(2)을 전술한 바와 같이 프리센서칩(1')과 정렬하여 도 3에 도시된 것과 같이 캐리어모듈(2)과 프리센서칩(1')을 결합할 시, 열적 접합 공정을 이용하여 결합시킬 수 있다. 구체적으로, 프리센서칩(1')과 캐리어모듈(2)은 제1절연층(15)과 제2절연층(23)을 열적으로 접합하여 서로 결합될 수 있다.As described above, when the carrier module 2 is aligned with the presensor chip 1 ′ as described above, when the carrier module 2 and the presensor chip 1 ′ are combined, the thermal bonding process is performed. Can be combined using. In detail, the presensor chip 1 ′ and the carrier module 2 may be coupled to each other by thermally bonding the first insulating layer 15 and the second insulating layer 23.

프리센서칩(1')과 캐리어모듈(2)의 결합에 따라, 도시된 것과 달리 제1절연층(15)과 제2절연층(23)이 일체(一體)가 될 수도 있다. 전술한 바와 같이 프리센서칩(1')과 캐리어모듈(2)을 열적 접합할 수 있는데, 이 경우 제1절연층(15)과 제2절연층(23)이 일체가 되도록 할 수 있다. 특히 제1절연층(15)과 제2절연층(23)이 실리콘옥사이드 등과 같이 동일 성분으로 이루어진 경우에는, 제1절연층(15)과 제2절연층(23) 사이에 경계가 존재하지 않도록 함으로써, 센서칩과 캐리어모듈 사이의 접합 정도를 더욱 높여 이미지센서 모듈의 내구성을 획기적으로 높일 수 있다.According to the combination of the presensor chip 1 ′ and the carrier module 2, the first insulating layer 15 and the second insulating layer 23 may be integrated as shown in the drawing. As described above, the presensor chip 1 ′ and the carrier module 2 may be thermally bonded. In this case, the first insulating layer 15 and the second insulating layer 23 may be integrated. In particular, when the first insulating layer 15 and the second insulating layer 23 are made of the same component, such as silicon oxide, a boundary does not exist between the first insulating layer 15 and the second insulating layer 23. As a result, the degree of bonding between the sensor chip and the carrier module can be further increased, thereby significantly increasing the durability of the image sensor module.

한편, 제1절연층(15)과 제2절연층(23)이 상호 상이한 물질로 형성되거나, 동일한 물질로 형성되더라도 밀도 등이 상이하거나 한 경우에는 프리센서칩(1')과 캐리어모듈(2)을 열적 접합하더라도 제1절연층(15)과 제2절연층(23) 사이에 경계가 존재할 수도 있음은 물론이다. 예컨대 제1절연층(15)을 증착을 통해 형성하고 제2절연층(23)을 열산화 공정을 통해 형성할 경우에는 동일물질이라 하더라도 그 밀도 등이 상이할 수 있다.On the other hand, when the first insulating layer 15 and the second insulating layer 23 are formed of different materials or have the same material or have different densities, etc., the presensor chip 1 'and the carrier module 2 ) May have a boundary between the first insulating layer 15 and the second insulating layer 23 even if the thermal bonding. For example, when the first insulating layer 15 is formed by evaporation and the second insulating layer 23 is formed by a thermal oxidation process, the density may be different even if the same material is used.

프리센서칩(1')과 캐리어모듈(2)을 접합한 후, 도 4에 도시된 것과 같이 관통비아홀(21)에 관통비아전극(25)을 형성하여, 관통비아홀(21)을 통해 관통비아전극(25)이 패드(13)와 전기적으로 연결되도록 할 수 있다. 관통비아전극(25)은 도전성 물질로 형성할 수 있는데, 관통비아전극(25)은 알루미늄 또는 구리 등을 포함할 수 있다. 필요에 따라 도 4에 도시된 것과 같이 관통비아전극(25)에 전기적으로 연결되는 범프(27)를 형성할 수도 있다. 센서어레이(11)에서 생성된 데이터는 관통비아전극(25) 및/또는 범프(27)를 통해 외부로 전달될 수 있다. 경우에 따라서는 관통비아전극(25)도 캐리어모듈(2)의 구성요소라고 할 수도 있다. 범프(27)는 예컨대 솔더(solder) 물질을 포함할 수 있고, 솔더 범프 또는 솔더 볼로 불릴 수도 있다.After bonding the presensor chip 1 ′ and the carrier module 2, the through via electrode 25 is formed in the through via hole 21 as shown in FIG. 4, and the through via is formed through the through via hole 21. The electrode 25 may be electrically connected to the pad 13. The through via electrode 25 may be formed of a conductive material, and the through via electrode 25 may include aluminum or copper. If necessary, as shown in FIG. 4, a bump 27 electrically connected to the through via electrode 25 may be formed. The data generated by the sensor array 11 may be transmitted to the outside through the through via electrode 25 and / or the bump 27. In some cases, the through via electrode 25 may also be referred to as a component of the carrier module 2. The bumps 27 may comprise, for example, solder materials and may also be called solder bumps or solder balls.

도면에서는 관통비아전극(25)이 일체(一體)로 되어 있는 것으로 도시하고 있으나 이는 도시의 편의를 위해 그와 같이 도시한 것일 뿐, 실제로는 복수개의 구성요소들을 포함하는 것일 수도 있다. 관통비아전극(25)은, 관통비아홀(21)을 채우되 캐리어베이스(20) 외측으로 돌출되지 않은 부분에만 존재하는 관통비아전극본체와, 캐리어베이스(20) 외측으로 돌출된 관통비아전극범프를 포함하는 것일 수도 있다. 이 경우, 관통비아전극본체와 관통비아전극범프는 동시에 형성될 수도 있고 이와 달리 순차로 형성될 수도 있다. 나아가, 관통비아전극본체와 관통비아전극범프 사이에는 예컨대 티타늄(Ti), 코발트(Co), 탄탈륨(Ta), TiN 및 TaN에서 선택된 하나 또는 둘 이상의 적층 구조를 갖는 배리어층 등과 같은 별도의 도전층이 개재될 수도 있는 다양한 변형이 가능함은 물론이다. 경우에 따라서는 관통비아전극범프가 존재하지 않고 관통비아전극본체만을 갖는 관통비아전극을 상정할 수도 있다.In the drawing, the through via electrode 25 is illustrated as being integrated, but this is merely illustrated as such for convenience of illustration and may actually include a plurality of components. The through via electrode 25 fills the through via hole 21 and has a through via electrode body existing only in a portion that does not protrude out of the carrier base 20, and a through via electrode bump protruding out of the carrier base 20. It may be included. In this case, the through via electrode body and the through via electrode bumps may be formed at the same time or may be sequentially formed. Furthermore, a separate conductive layer is formed between the through via electrode body and the through via electrode bump, for example, a barrier layer having one or more stacked structures selected from titanium (Ti), cobalt (Co), tantalum (Ta), TiN, and TaN. Of course, various modifications which may be intervened are possible. In some cases, a through via electrode having only a through via electrode body without a through via electrode bump may be assumed.

나아가 관통비아전극(25)과 제1절연층(23) 사이에는 관통비아전극(25)이 포함하는 금속물질이 캐리어베이스(20)로 확산되는 것을 방지하기 위한 배리어층(미도시)이 존재할 수도 있다. 이러한 배리어층은 티타늄(Ti), 코발트(Co), 탄탈륨(Ta), TiN 또는 TaN을 포함할 수 있으며, 스퍼터(sputter)법 또는 화학기상증착(CVD)법을 이용하여 형성할 수 있다. 관통비아전극(25)은 스퍼터법 및/또는 도금(plating)법을 이용하여 형성할 수 있다. 예컨대 구리를 포함하는 관통비아전극(25)은 전형적으로 도금법을 이용하여 형성할 수 있다.Furthermore, a barrier layer (not shown) may be present between the through via electrode 25 and the first insulating layer 23 to prevent the metal material included in the through via electrode 25 from being diffused into the carrier base 20. have. The barrier layer may include titanium (Ti), cobalt (Co), tantalum (Ta), TiN or TaN, and may be formed using a sputtering method or chemical vapor deposition (CVD) method. The through via electrode 25 may be formed using a sputtering method and / or a plating method. For example, the through via electrode 25 including copper may be formed using a plating method.

관통비아전극(25)을 형성한 후, 도 5에 도시된 것과 같이 지지층(19)을 다공성층(17)으로부터 분리한다. 이 분리는, 지지층(19)의 열팽창계수와 다공성층(17)의 열팽창계수가 상이함을 이용하여, 적절한 열을 인가함으로써 양자가 상호 분리되도록 할 수 있다. 물론 이와 달리 기계적으로 지지층(19)을 다공성층(17)으로부터 분리할 수도 있다. 지지층(19)이 제거된 베이스층(10)과 다공성층(17)을 센서칩(1)이라 할 수 있다. 물론 도시된 것과 같이 센서칩(1)은 제1절연층(15)까지 포함하는 것일 수 있다.After the through via electrode 25 is formed, the support layer 19 is separated from the porous layer 17 as shown in FIG. 5. This separation can be made to separate from each other by applying appropriate heat by utilizing the difference in the thermal expansion coefficient of the support layer 19 and the thermal expansion coefficient of the porous layer 17. Of course, alternatively, the support layer 19 may be separated from the porous layer 17. The base layer 10 and the porous layer 17 from which the supporting layer 19 is removed may be referred to as a sensor chip 1. Of course, as shown, the sensor chip 1 may also include the first insulating layer 15.

지지층(19)은 프리센서칩(1')의 핸들링 용이성을 위해 이용해 왔으나, 캐리어모듈(2)과 프리센서칩(1')이 결합된 상태에서는 지지층(19)이 없어도 그 핸들링이 용이하기에 지지층(19)을 분리시킨다. 물론 상술한 것과 달리 프리센서칩(1')과 캐리어모듈(2)을 결합하고 지지층(19)을 다공성층(17)으로 분리한 후 관통비아전극(25)을 형성할 수도 있는 등 다양한 변형이 가능하다.The support layer 19 has been used for ease of handling of the presensor chip 1 ', but the carrier layer 2 and the presensor chip 1' are easily coupled even when the support layer 19 is not provided. The support layer 19 is separated. Of course, unlike the above, various modifications may be made, such as combining the presensor chip 1 ′ with the carrier module 2, separating the support layer 19 into the porous layer 17, and forming the through via electrode 25. It is possible.

지지층(19)을 분리한 후 도 6에 도시된 것과 같이, 지지층(19)이 분리됨에 따라 다공성층(17)의 노출된 면을 레이저어닐링한다. 이 레이저어닐링을 실시함에 따라 다공성층(17)의 베이스층(10)에 인접한 부분은 베이스층(10)과 같은 구조가 되어, 도 6과 도 7에서 도시된 것과 같이 베이스층(10)의 두께가 두꺼워지고 다공성층(17)의 두께가 얇아지는 결과가 된다. 즉, 베이스층(10)이 에피실리콘층이고 다공성층(17)이 다공성 폴리실리콘층인바, 레이저어닐링에 따라 다공성 폴리실리콘층의 에피실리콘층에 인접한 부분은 재결정화되어 에피실리콘화된다.After separating the support layer 19, as shown in FIG. 6, the exposed surface of the porous layer 17 is laser annealed as the support layer 19 is separated. As a result of this laser annealing, the portion adjacent to the base layer 10 of the porous layer 17 has the same structure as the base layer 10, and the thickness of the base layer 10 as shown in Figs. As a result, the thickness of the porous layer 17 becomes thinner. That is, since the base layer 10 is an episilicon layer and the porous layer 17 is a porous polysilicon layer, a portion adjacent to the episilicon layer of the porous polysilicon layer is recrystallized and episilized by laser annealing.

이미지센서 모듈이 완성되면 다공성층(17)의 외측면(17a)을 통해 광이 입사하여 센서어레이(11)로 진입하게 된다. 이때 광경로상에 다공성 폴리실리콘층과 같은 다공성층(17)이 위치할 경우 광손실이 발생할 수 있다. 따라서 도 6 및 도 7에 도시된 것과 같이 레이저어닐링을 실시하여 다공성 폴리실리콘층의 에피실리콘층을 향한 부분의 상당부분이 재결정화를 통해 에피실리콘화되도록 함으로써, 광경로상의 다공성 폴리실리콘층 통과 거리를 줄여 이미지센서 모듈의 성능을 획기적으로 높일 수 있다.When the image sensor module is completed, light enters through the outer surface 17a of the porous layer 17 and enters the sensor array 11. In this case, when the porous layer 17 such as the porous polysilicon layer is positioned on the optical path, light loss may occur. Therefore, as shown in FIGS. 6 and 7, laser annealing is performed so that a substantial portion of the portion of the porous polysilicon layer facing the episilicon layer is episilized through recrystallization, thereby passing the porous polysilicon layer passing distance on the optical path. The performance of the image sensor module can be dramatically improved by reducing.

한편, 다공성층(17)은 다공성이라는 특성 때문에 그 외측면(17a)의 거칠기가 큰바, 레이저어닐링을 실시함에 따라 그 거칠기가 줄어들게 된다. 그러나 그 거칠기가 과도하게 줄어들게 되면 반사방지층(AR layer; anti-reflection layer)으로서 기능할 수 없게 된다. 따라서 다공성 폴리실리콘층인 다공성층(17)이 모두 에피실리콘화되지 않고, 레이저어닐링을 마친 후에도 도 7에 도시된 것과 같이 최종적으로 다공성층(17)이 남아 그 외측면(17a)이 반사방지층으로 기능할 수 있도록 할 수 있다. 이 경우 다공성층(17)의 외측면(17a)은 센서어레이(11)가 감지하는 광의 파장보다 작은 피치, 예컨대 400um 이내의 피치를 갖도록 할 수 있다.On the other hand, the porous layer 17 has a large roughness of the outer surface (17a) because of the property of porosity, the roughness is reduced by performing the laser annealing. However, if the roughness is excessively reduced, it cannot function as an anti-reflection layer (AR layer). Therefore, the porous layer 17, which is the porous polysilicon layer, is not all episilicated, and even after the laser annealing, the porous layer 17 is finally left as shown in FIG. 7, and the outer surface 17a is the anti-reflection layer. Can function. In this case, the outer surface 17a of the porous layer 17 may have a pitch smaller than the wavelength of light detected by the sensor array 11, for example, within 400 μm.

이와 같은 본 실시예에 따른 이미지센서 모듈 제조방법에 따르면, 소형이면서도 박형인 이미지센서 모듈을 제조함에 있어서 지지층(19)을 이용하기에 그 핸들링 용이성을 획기적으로 높일 수 있다.According to the method of manufacturing an image sensor module according to the present embodiment, the handling layer 19 can be greatly improved since the support layer 19 is used in manufacturing a small and thin image sensor module.

물론 두툼한 벌크실리콘층 상에 에피실리콘층을 형성하고 센서어레이를 형성하며 캐리어모듈을 결합한 후, 벌크실리콘층을 화학기계적연마(CMP; chemical mechanical polishing)를 이용한 식각(씨닝, thinning)을 통해 박형인 이미지센서 모듈을 제조하는 것을 고려할 수도 있다. 그러나 이 경우 벌크실리콘층을 식각할 시 식각 이후의 벌크실리콘층의 두께가 이미지센서 모듈 전면(全面)에 걸쳐 매우 일정하도록 제어하는 것이 용이하지 않다는 문제점이 있다.Of course, after forming an episilicon layer on the thick bulk silicon layer, forming a sensor array, and bonding the carrier module, the bulk silicon layer is thinned by etching (thinning) using chemical mechanical polishing (CMP). It may be considered to manufacture a sensor module. However, in this case, when the bulk silicon layer is etched, there is a problem that it is not easy to control the thickness of the bulk silicon layer after the etching to be very constant over the entire surface of the image sensor module.

반면 본 실시예에 따른 제조방법의 경우 지지층(19) 상에 다공성층(17)을 화학기상증착으로 형성하며 추후 지지층(19)을 단순히 분리시키기만 하는바, 화학기상증착으로 형성되는 다공성층(17)은 그 두께를 매우 정밀하게 제어하여 형성되도록 할 수 있으므로 그와 같은 문제점이 발생하지 않게 된다.On the other hand, in the manufacturing method according to the present embodiment, the porous layer 17 is formed on the support layer 19 by chemical vapor deposition, and the support layer 19 is simply separated afterwards, and the porous layer formed by chemical vapor deposition ( 17) can be formed by controlling the thickness very precisely, such a problem does not occur.

한편 본 실시예에 따른 제조방법과 달리 벌크실리콘층-실리콘옥사이드층-에피실리콘층의 구조인 SOI(silicon on insulator)를 이용하여 추후 벌크실리콘층을 분리하는 것을 고려할 수도 있으나, SOI 자체가 매우 고가라는 문제점이 있다. 그러나 본 실시예에 따른 이미지센서 모듈 제조방법의 경우 이러한 고가의 SOI를 이용하지 않기에, 저렴하면서도 고품질의 이미지센서 모듈을 제조할 수 있다.On the other hand, unlike the manufacturing method according to the present embodiment, it may be considered to separate the bulk silicon layer later using a silicon on insulator (SOI) structure of the bulk silicon layer-silicon oxide layer-episilicon layer, but the SOI itself is very expensive. There is a problem. However, the manufacturing method of the image sensor module according to the present embodiment does not use such an expensive SOI, thereby making it possible to manufacture a cheap and high quality image sensor module.

한편, 상술한 실시예에서는 관통비아홀(21)을 갖는 캐리어모듈(2)과 프리센서칩(1')을 결합한 후 관통비아홀(21)에 관통비아전극(25)을 형성하였는바, 물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 내부를 관통하는 관통비아홀(21)과 관통비아전극(25)을 갖는 캐리어모듈(2)을 준비한 후, 캐리어모듈(2)과 프리센서칩(1')을 결합할 수도 있다.Meanwhile, in the above-described embodiment, the through via electrode 25 is formed in the through via hole 21 after the carrier module 2 having the through via hole 21 and the presensor chip 1 'are combined. This is not limited to this. For example, after preparing the carrier module 2 having the through via hole 21 and the through via electrode 25 penetrating therein, the carrier module 2 and the presensor chip 1 'may be combined.

이와 같이 제조된 이미지센서 모듈은 본 발명의 다른 일 실시예에 따른 이미지센서 모듈이라 할 수 있는 도 7에 도시된 것과 같은 구조를 가질 수 있다. 도 7을 참조하면, 본 실시예에 따른 이미지센서 모듈은 센서칩(1)과 캐리어모듈(2)을 구비한다.The manufactured image sensor module may have a structure as shown in FIG. 7, which may be referred to as an image sensor module according to another embodiment of the present invention. Referring to FIG. 7, the image sensor module according to the present embodiment includes a sensor chip 1 and a carrier module 2.

센서칩(1)은 상호 대향된 제1면 및 제2면을 가지며 센서어레이(11)를 포함한 베이스층(10)과, 이 베이스층(10)의 제2면에 배치된 다공성층(17)을 포함한다. 캐리어모듈(2)은 베이스층(10)의 제1면 쪽에서 센서칩(1)과 결합되고, 내부를 관통하는 관통비아전극(25)을 통해서 센서칩(1)과 전기적으로 연결된다. 여기서 베이스층(10)은 에피실리콘층을 포함하고, 다공성층(17)은 다공성 폴리실리콘층을 포함할 수 있다. 이와 같은 본 실시예에 따른 이미지센서 모듈의 각부의 구성요소들은 전술한 실시예에 따른 이미지센서 모듈 제조방법의 설명을 참조할 수 있다.The sensor chip 1 has a base layer 10 including a sensor array 11 having a first surface and a second surface facing each other, and a porous layer 17 disposed on a second surface of the base layer 10. It includes. The carrier module 2 is coupled to the sensor chip 1 on the first surface side of the base layer 10 and is electrically connected to the sensor chip 1 through a through via electrode 25 penetrating therein. Here, the base layer 10 may include an episilicon layer, and the porous layer 17 may include a porous polysilicon layer. Such components of the image sensor module according to the present embodiment may refer to the description of the method of manufacturing the image sensor module according to the above-described embodiment.

구체적으로 설명하면, 센서칩(1)은 센서어레이(11)와 패드(13)를 포함하고, 캐리어모듈(2)은 패드(13)에 부분적으로 또는 전체적으로 대응하는 관통비아홀(21)을 가지며, 센서칩(1) 상부에 배치된다. 관통비아전극(25)은 관통비아홀(21)을 통해 패드(13)와 전기적으로 연결된다. 패드(13)는 센서어레이(11)에 전기적으로 연결되어, 센서어레이(11)에서 생성된 데이터의 전송 경로가 될 수 있다. 관통비아전극(25)은 캐리어모듈(2)의 일부이거나 또는 캐리어모듈(2)과 분리된 독립적인 구성이 될 수도 있다.In detail, the sensor chip 1 includes a sensor array 11 and a pad 13, and the carrier module 2 has a through-via hole 21 corresponding to the pad 13 at least partially. It is disposed above the sensor chip 1. The through via electrode 25 is electrically connected to the pad 13 through the through via hole 21. The pad 13 may be electrically connected to the sensor array 11 to become a transmission path of data generated by the sensor array 11. The through via electrode 25 may be part of the carrier module 2 or may be an independent configuration separated from the carrier module 2.

이와 같은 본 실시예에 따른 이미지센서 모듈은 종래의 이미지센서 모듈에 비해 구성이 단순하기에 제조과정에서의 수율을 획기적으로 높여 제조비용을 절감할 수 있으며, 아울러 이미지센서 모듈의 불량률이나 오작동 가능성을 획기적으로 낮출 수 있다.Such an image sensor module according to the present embodiment has a simpler configuration than a conventional image sensor module, thereby dramatically increasing the yield in the manufacturing process, thereby reducing manufacturing costs, and reducing the possibility of malfunction or malfunction of the image sensor module. It can be lowered significantly.

한편, 도시된 것과 같이 캐리어모듈(2)의 센서칩(1) 방향의 면 상에 배치된 제2절연층(23)을 더 구비하되, 이 제2절연층(23)은 관통비아홀(21)에 대응하는 개구를 갖도록 할 수도 있다.Meanwhile, as shown in the drawing, a second insulating layer 23 is further provided on the surface of the carrier module 2 in the direction of the sensor chip 1, and the second insulating layer 23 is a through via hole 21. It may be made to have an opening corresponding to.

센서칩(1)과 캐리어모듈(2)은 상호 접합된 구성이기에, 센서칩(1)과 캐리어모듈(2) 사이에는 접착층(미도시)이 존재할 수도 있다. 그러나 이와 달리, 센서칩(1)과 캐리어모듈(2)을 열적 접합시킬 수도 있는데, 특히 센서칩(1)의 캐리어모듈(2) 방향의 면에 제1절연층(15)이 존재하고 캐리어모듈(2)의 센서칩(1) 방향의 면에 제2절연층(23)이 존재할 경우 열적 접합을 통해 제2절연층(23)과 제1절연층(15)이 상호 접합되도록 함으로써 접착제 없이도 센서칩(1)과 캐리어모듈(2)을 접합할 수 있다. 이 경우 별도의 접착제 등을 필요로 하지 않으면서, 통상의 가열수단을 이용하여 센서칩(1)과 캐리어모듈(2)을 접합할 수 있으므로, 이미지센서 모듈 제조비용을 절감할 수 있다.Since the sensor chip 1 and the carrier module 2 are bonded to each other, an adhesive layer (not shown) may exist between the sensor chip 1 and the carrier module 2. Alternatively, however, the sensor chip 1 and the carrier module 2 may be thermally bonded. In particular, the first insulating layer 15 is present on the surface of the sensor chip 1 in the direction of the carrier module 2 and the carrier module is present. When the second insulating layer 23 is present on the surface in the direction of the sensor chip 1 in (2), the second insulating layer 23 and the first insulating layer 15 are bonded to each other through thermal bonding so that the sensor can be bonded without an adhesive. The chip 1 and the carrier module 2 may be bonded to each other. In this case, since the sensor chip 1 and the carrier module 2 can be bonded using ordinary heating means without requiring an adhesive or the like, the manufacturing cost of the image sensor module can be reduced.

도 8은 지금까지 설명한 실시예들 및 그 변형예들에서의 센서어레이(11)에 포함될 수 있는 일 센서를 도시하는 회로도이다. 도 8은 구체적으로 CMOS 센서를 도시하는 회로도로서, 포토다이오드(185), 트랜스퍼 트랜지스터(transfer transistor, 188), 리셋 트랜지스터(reset transistor, 158), 드라이브 트랜지스터(drive transistor, 168) 및 선택 트랜지스터(selection transistor, 178)를 포함한다.FIG. 8 is a circuit diagram illustrating one sensor that may be included in the sensor array 11 in the embodiments and modifications thereof described so far. FIG. 8 is a circuit diagram specifically illustrating a CMOS sensor, which includes a photodiode 185, a transfer transistor 188, a reset transistor 158, a drive transistor 168, and a selection transistor. transistor 178).

포토다이오드(185)는 광 에너지를 제공받고 그에 따라 전하를 생성한다. 트랜스퍼 트랜지스터(188)는 생성된 전하의 플로팅 노드(floating node, 190)로의 운송을 트랜스퍼 게이트 라인(TG)에 의해 제어할 수 있다. 리셋 트랜지스터(158)는 입력 전원(Vdd)을 리셋 게이트 라인(RS)에 의해 제어하여 플로팅 노드(190)의 전위를 리셋시킬 수 있다. 드라이브 트랜지스터(168)는 소스 팔로우어(source follower) 증폭기 역할을 수행할 수 있다. 선택 트랜지스터(178)는 선택 게이트 라인(SEL)에 의해 단위 화소를 선택할 수 있는 스위칭 소자이다.Photodiode 185 is provided with light energy and thus generates a charge. The transfer transistor 188 may control the transfer of the generated charges to the floating node 190 by the transfer gate line TG. The reset transistor 158 may control the input power supply V dd by the reset gate line RS to reset the potential of the floating node 190. The drive transistor 168 may serve as a source follower amplifier. The selection transistor 178 is a switching element capable of selecting a unit pixel by the selection gate line SEL.

리셋 트랜지스터(158)가 턴-온 되면 플로팅 노드(190)의 전위를 리셋시키며, 이후 트랜스퍼 게이트 라인(TG)이 턴-온 되면 포토다이오드(185)에서 생성된 전하량에 따라 플로팅 노드(190)의 전위가 달라진다. 플로팅 노드(190)의 전위가 달라지면 드라이브 트랜지스터(168)의 게이트전극과 소스전극 사이의 전위차가 발생하게 되며, 해당 전위차의 크기는 플로팅 노드(190)의 전위가 달라지는 정도, 즉 포토다이오드(185)에서 생성된 전하량에 따라 변하게 된다. 결국 포토다이오드(185)에서 생성된 전하량에 따라 드라이브 트랜지스터(168)의 소스전극과 드레인전극 사이의 전류량이 달라지며, 이에 따라 선택 트랜지스터(178)가 턴-온 되면 달라지는 해당 전류량이 출력이 되어 결국 포토다이오드(185)에서 생성된 전하량에 따른 출력이 이루어지게 된다.When the reset transistor 158 is turned on, the potential of the floating node 190 is reset, and when the transfer gate line TG is turned on, the potential of the floating node 190 is changed according to the amount of charge generated by the photodiode 185. The potential is different. When the potential of the floating node 190 is changed, a potential difference is generated between the gate electrode and the source electrode of the drive transistor 168, and the magnitude of the potential difference is such that the potential of the floating node 190 is changed, that is, the photodiode 185. It will vary depending on the amount of charge generated in. As a result, the amount of current between the source electrode and the drain electrode of the drive transistor 168 is changed according to the amount of charge generated by the photodiode 185. Accordingly, when the selection transistor 178 is turned on, the corresponding amount of current that is changed becomes an output. The output is made according to the amount of charge generated by the photodiode 185.

물론 도 8에서는 센서어레이(11)의 일 구성요소로서 CMOS 센서가 이용된 경우를 도시하고 있으나 본 발명이 이에 한정되는 것은 아니며, CCD 센서 등 다양한 센서를 이용할 수도 있음은 물론이다.Of course, FIG. 8 illustrates a case where a CMOS sensor is used as one component of the sensor array 11, but the present invention is not limited thereto, and various sensors such as a CCD sensor may be used.

전술한 본 발명의 실시예들에 따른 이미지센서 모듈은 다양한 분야의 영상 장치에 이용될 수 있다. 예를 들어, 영상 장치는 휴대폰 등과 같은 이동통신 제품의 카메라 모듈로 이용될 수 있다. 다른 예로, 영상 장치는 컴퓨터 등과 같은 가전제품의 카메라 모듈로 이용될 수 있다. 또 다른 예로, 영상 장치는 적외선을 이용한 야간 촬영용 카메라 모듈로 이용될 수 있고, 예컨대 이러한 영상 장치는 자동차 등에 탑재될 수 있다.The image sensor module according to the embodiments of the present invention described above may be used in an imaging apparatus of various fields. For example, the imaging device may be used as a camera module of a mobile communication product such as a mobile phone. As another example, the imaging device may be used as a camera module of a home appliance such as a computer. As another example, the imaging apparatus may be used as a camera module for night photographing using infrared rays, for example, the imaging apparatus may be mounted on a vehicle or the like.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

1: 센서칩 2: 캐리어모듈
10: 베이스기판 11: 센서어레이
13: 패드 15: 제1절연층
20: 캐리어베이스 21: 관통비아홀
23: 제2절연층 25: 관통비아전극
27: 범프
1: sensor chip 2: carrier module
10: base substrate 11: sensor array
13: pad 15: first insulating layer
20: carrier base 21: through via hole
23: second insulating layer 25: through via electrode
27: bump

Claims (11)

상호 대향된 제1면 및 제2면을 가지며 센서어레이를 포함한 베이스층과, 상기 베이스층의 제2면에 배치된 다공성층을 포함하는, 센서칩; 및
상기 베이스층의 제1면 쪽에서 상기 센서칩과 결합되고, 내부를 관통하는 관통비아전극을 통해서 상기 센서칩과 전기적으로 연결된 캐리어모듈;
을 구비하는, 이미지센서 모듈.
A sensor chip having a first surface and a second surface opposed to each other, the base layer including a sensor array and a porous layer disposed on the second surface of the base layer; And
A carrier module coupled to the sensor chip on the first surface side of the base layer and electrically connected to the sensor chip through a through via electrode penetrating therein;
With, the image sensor module.
제1항에 있어서,
상기 베이스층은 에피실리콘층을 포함하고, 상기 다공성층은 다공성 폴리실리콘층을 포함하는, 이미지센서 모듈.
The method of claim 1,
The base layer comprises an episilicon layer, the porous layer comprises a porous polysilicon layer, image sensor module.
상호 대향된 제1면 및 제2면을 가지며 센서어레이를 포함한 베이스층과, 상기 베이스층의 제2면에 배치된 다공성층과, 상기 다공성층의 상기 베이스층 반대쪽에 배치되어 상기 다공성층이 개재되도록 하는 지지층을 포함하는, 프리센서칩을 제공하는 단계; 및
상기 지지층을 상기 다공성층으로부터 분리하는 단계;
를 포함하는, 이미지센서 모듈 제조방법.
A base layer having a first surface and a second surface opposed to each other, the base layer including a sensor array, a porous layer disposed on the second surface of the base layer, and a porous layer disposed opposite to the base layer of the porous layer; Providing a presensor chip comprising a support layer; And
Separating the support layer from the porous layer;
Including, the image sensor module manufacturing method.
제3항에 있어서,
내부를 관통하는 관통비아전극을 갖는 캐리어모듈을 상기 베이스층의 제1면 쪽에서 상기 프리센서칩과 결합하는 단계를 더 포함하는, 이미지센서 모듈 제조방법.
The method of claim 3,
And coupling a carrier module having a through-via electrode penetrating therein with the presensor chip at a side of the first surface of the base layer.
제4항에 있어서,
상기 결합하는 단계 이후 상기 분리하는 단계를 수행하는, 이미지센서 모듈 제조방법.
The method of claim 4, wherein
And performing the separating step after the combining step.
제3항에 있어서,
내부를 관통하는 관통비아홀을 갖는 캐리어모듈을 상기 베이스층의 제1면 쪽에서 상기 프리센서칩과 결합하는 단계; 및
상기 관통비아홀을 통해서 상기 프리센서칩과 전기적으로 연결된 관통비아전극을 형성하는 단계;를 더 포함하는, 이미지센서 모듈 제조방법.
The method of claim 3,
Coupling a carrier module having a through via hole penetrating therein to the presensor chip at a first surface of the base layer; And
And forming a through via electrode electrically connected to the presensor chip through the through via hole.
제6항에 있어서,
상기 결합하는 단계 및 상기 관통비아전극을 형성하는 단계 이후 상기 분리하는 단계를 수행하는, 이미지센서 모듈 제조방법.
The method of claim 6,
And performing the separating after the combining and forming the through via electrode.
제3항에 있어서,
상기 지지층을 상기 다공성층으로부터 분리하는 단계는, 상기 지지층의 열팽창계수와 상기 다공성층의 열팽창계수가 상이함을 이용하여 열적으로 분리함으로써 수행하는, 이미지센서 모듈 제조방법.
The method of claim 3,
The separating of the support layer from the porous layer is performed by thermally separating using the thermal expansion coefficient of the support layer and the thermal expansion coefficient of the porous layer, image sensor module manufacturing method.
제3항에 있어서,
상기 지지층이 분리됨에 따라 상기 다공성층의 노출된 면을 레이저어닐링하는 단계를 더 포함하는, 이미지센서 모듈 제조방법.
The method of claim 3,
And laser annealing the exposed surface of the porous layer as the support layer is separated.
제3항에 있어서,
상기 베이스층은 에피실리콘층을 포함하고, 상기 다공성층은 다공성 폴리실리콘층을 포함하는, 이미지센서 모듈 제조방법.
The method of claim 3,
The base layer comprises an episilicon layer, the porous layer comprises a porous polysilicon layer, image sensor module manufacturing method.
제1항 또는 제2항에 따른 이미지센서 모듈을 포함하는 영상장치.An imaging device comprising the image sensor module according to claim 1.
KR1020110035766A 2011-04-18 2011-04-18 Image sensor module, imaging apparatus including the module and method for manufacturing the module KR101234340B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110035766A KR101234340B1 (en) 2011-04-18 2011-04-18 Image sensor module, imaging apparatus including the module and method for manufacturing the module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110035766A KR101234340B1 (en) 2011-04-18 2011-04-18 Image sensor module, imaging apparatus including the module and method for manufacturing the module

Publications (2)

Publication Number Publication Date
KR20120118286A true KR20120118286A (en) 2012-10-26
KR101234340B1 KR101234340B1 (en) 2013-02-18

Family

ID=47285807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035766A KR101234340B1 (en) 2011-04-18 2011-04-18 Image sensor module, imaging apparatus including the module and method for manufacturing the module

Country Status (1)

Country Link
KR (1) KR101234340B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108225576A (en) * 2017-12-14 2018-06-29 上海集成电路研发中心有限公司 A kind of infrared detector and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134672A (en) * 2002-10-11 2004-04-30 Sony Corp Method and apparatus for manufacturing super-thin semiconductor device and super-thin backlighting type solid-state imaging device
KR100572487B1 (en) * 2004-07-07 2006-04-24 박태석 Image sensor package and method for fabricating the same
KR101143938B1 (en) * 2010-04-22 2012-05-15 주식회사 지멤스 Image sensor module, imaging apparatus including the module and method for manufacturing the same
KR20100123673A (en) * 2010-11-15 2010-11-24 주식회사 하이닉스반도체 Image sensor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108225576A (en) * 2017-12-14 2018-06-29 上海集成电路研发中心有限公司 A kind of infrared detector and its manufacturing method
CN108225576B (en) * 2017-12-14 2021-03-02 上海集成电路研发中心有限公司 Infrared detector and manufacturing method thereof

Also Published As

Publication number Publication date
KR101234340B1 (en) 2013-02-18

Similar Documents

Publication Publication Date Title
US11764243B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
TWI566338B (en) Imaging apparatus, imaging system and method of fabricating dual-facing camera assembly
CN108695349B (en) Semiconductor device and apparatus having laminated layers
US20200227463A1 (en) Semiconductor device, solid-state imaging device with tantalum oxide layer formed by diffusing a material of an electrode of necessity or a counter electrode
KR101679864B1 (en) Solid-state imaging device, manufacturing method therefor, and electronic device
CN105593995B (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2018101699A (en) Solid-state imaging device, method of manufacturing the same, and electronic equipment
US20230411426A1 (en) Semiconductor device
TW202114192A (en) Image sensor
JP2020057813A (en) Method of manufacturing device and device
TWI594406B (en) Three dimensional system-on-chip image sensor package
JP2017204510A (en) Method of manufacturing photoelectric conversion device
KR20130105150A (en) Image sensor
KR101234340B1 (en) Image sensor module, imaging apparatus including the module and method for manufacturing the module
KR101143938B1 (en) Image sensor module, imaging apparatus including the module and method for manufacturing the same
US10490588B2 (en) Methods and apparatus for a thermal equalizer in an image sensor
US20240021631A1 (en) Solid-state imaging device and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee