KR20120106891A - 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법 - Google Patents

워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법 Download PDF

Info

Publication number
KR20120106891A
KR20120106891A KR1020127020985A KR20127020985A KR20120106891A KR 20120106891 A KR20120106891 A KR 20120106891A KR 1020127020985 A KR1020127020985 A KR 1020127020985A KR 20127020985 A KR20127020985 A KR 20127020985A KR 20120106891 A KR20120106891 A KR 20120106891A
Authority
KR
South Korea
Prior art keywords
workload
responsiveness
response
current
registered
Prior art date
Application number
KR1020127020985A
Other languages
English (en)
Other versions
KR101421361B1 (ko
Inventor
노먼 에스 가르가쉬
브라이언 제이 샐스베리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120106891A publication Critical patent/KR20120106891A/ko
Application granted granted Critical
Publication of KR101421361B1 publication Critical patent/KR101421361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법이 개시되고, 디폴트 응답도를 설정하는 단계, 워크로드가 부가된 이후, 워크로드가 등록되어 있는지를 판정하는 단계, 워크로드가 등록되어 있으면, 고유의 식별자를 워크로드에 할당하는 단계, 및 요구된 응답도를 워크로드로부터 수신하는 단계를 포함할 수도 있다.

Description

워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법{SYSTEM AND METHOD OF TUNING A DYNAMIC CLOCK AND VOLTAGE SWITCHING ALGORITHM BASED ON WORKLOAD REQUESTS}
관련 출원
본 출원은 "SYSTEM AND METHOD OF TUNING A DYNAMIC CLOCK AND VOLTAGE SWITCHING ALGORITHM BASED ON WORKLOAD REQUESTS" 의 명칭으로 2010년 1월 11일자로 출원되어 그 내용들이 참조로 충분히 통합되는 미국 가특허출원번호 제61/294,026호를 우선권 주장한다.
휴대용 컴퓨팅 디바이스(PD)들은 유비쿼터스식이다. 이들 디바이스들은 셀룰러 전화기들, 휴대용 디지털 보조기(PDA)들, 휴대용 게임 콘솔들, 팜탑 컴퓨터들, 및 다른 휴대용 전자 디바이스들을 포함할 수도 있다. 이들 디바이스들의 1차 기능에 부가하여, 다수가 주변 기능들을 포함한다. 예를 들어, 셀룰러 전화기는 셀룰러 전화 호출을 행하는 1차 기능, 및 스틸 카메라, 비디오 카메라, 글로벌 포지셔닝 시스템 (GPS) 네비게이션, 웹 브라우징, 이메일의 송수신, 텍스트 메시지들의 송수신, 푸시-투-토크 능력들 등의 주변 기능들을 포함할 수도 있다. 그러한 디바이스의 기능이 증가함에 따라, 그러한 기능을 지원하는데 요구되는 컴퓨팅 또는 프로세싱 전력이 또한 증가한다. 또한, 컴퓨팅 전력이 증가함에 따라, 그 컴퓨팅 전력을 제공하는 프로세서 또는 프로세서들을 효율적으로 관리하기 위한 더 큰 필요성이 존재한다.
따라서, 동적 클록 및 전압 스위칭 알고리즘을 조정 (tune) 하는 개선된 방법이 요구된다.
도면들에서, 달리 표시되지 않는다면, 동일한 참조부호들은 다양한 도면들 전반에 걸쳐 동일한 부분들을 지칭한다.
도 1 은 닫힌 위치에서의 휴대용 컴퓨팅 디바이스 (PCD) 의 제 1 양태의 정면도이다.
도 2 는 열린 위치에서의 PCD 의 제 1 양태의 정면도이다.
도 3 은 PCD 의 제 2 양태의 블록 다이어그램이다.
도 4 는 프로세싱 시스템의 블록 다이어그램이다.
도 5 는 워크로드들을 등록하는 방법을 도시한 플로우차트이다.
도 6 은 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법의 제 1 부분을 도시한 플로우차트이다.
도 7 은 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법의 제 2 부분을 도시한 플로우차트이다.
도 8 은 시간에 대해 도시된 중앙 프로세싱 유닛에 대한 워크로드 그리고 동적 클록 및 전압 스케일링 알고리즘 응답도를 도시한 그래프이다.
단어 "예시적인" 은 "예, 예증, 또는 예시로서 기능하는" 을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에서 설명되는 임의의 양태는 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석될 필요는 없다.
본 설명에 있어서, 용어 "애플리케이션" 은 또한, 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치들과 같은 실행가능한 컨텐츠를 갖는 파일들을 포함할 수도 있다. 부가적으로, 본 명세서에서 언급되는 "애플리케이션" 은 또한, 공개되는 것이 필요할 수도 있는 문헌들 또는 액세스되는 것이 필요한 다른 데이터 파일들과 같은 본질적으로 실행가능하지 않는 파일들을 포함할 수도 있다.
용어 "컨텐츠" 는 또한, 오브젝트 코드, 스크립트들, 바이트 코드, 마크업 언어 파일들, 및 패치들과 같은 실행가능한 컨텐츠를 갖는 파일들을 포함할 수도 있다. 부가적으로, 본 명세서에서 언급되는 "컨텐츠" 는 또한, 공개되는 것이 필요할 수도 있는 문헌들 또는 액세스되는 것이 필요한 다른 데이터 파일들과 같은 본질적으로 실행가능하지 않는 파일들을 포함할 수도 있다.
본 설명에서 사용되는 바와 같이, 용어들 "컴포넌트", "데이터베이스", "모듈", "시스템" 등은 하드웨어, 펌웨어, 하드웨어와 소프트웨어의 조합, 소프트웨어, 또는 실행 중인 소프트웨어 중 어느 하나인 컴퓨터 관련 엔티티를 지칭하도록 의도된다. 예를 들어, 컴포넌트는 프로세서 상에서 구동하는 프로세스, 프로세서, 오브젝트, 실행 가능물 (executable), 실행 스레드 (thread of execution), 프로그램, 및/또는 컴퓨터일 수도 있지만, 이에 한정되지 않는다. 예시로서, 컴퓨팅 디바이스 상에서 구동하는 애플리케이션 및 컴퓨팅 디바이스 양자는 컴포넌트일 수도 있다. 하나 이상의 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수도 있고, 컴포넌트는 하나의 컴퓨터에 국부화되고/되거나 2 이상의 컴퓨터들 사이에서 분산될 수도 있다. 부가적으로, 이들 컴포넌트들은 다양한 데이터 구조들이 저장된 다양한 컴퓨터 판독가능 매체로부터 실행할 수도 있다. 컴포넌트들은 하나 이상의 데이터 패킷들을 갖는 신호 (예를 들어, 로컬 시스템에서, 분산 시스템에서 및/또는 신호에 의한 다른 시스템들과의 인터넷과 같은 네트워크 상으로 다른 컴포넌트와 상호작용하는 하나의 컴포넌트로부터의 데이터) 에 따라서와 같은 로컬 및/또는 원격 프로세스들에 의해 통신할 수도 있다.
먼저, 도 1 및 도 2 를 참조하면, 예시적인 휴대용 컴퓨팅 디바이스 (PCD) 가 도시되고, 일반적으로 100 으로 지정된다. 도시된 바와 같이, PCD (100) 는 하우징 (102) 을 포함할 수도 있다. 하우징 (102) 은 상위 하우징부 (104) 및 하위 하우징부 (106) 를 포함할 수도 있다. 도 1 은, 상위 하우징부 (104) 가 디스플레이 (108) 를 포함할 수도 있음을 나타낸다. 특정 양태에 있어서, 디스플레이 (108) 는 터치 스크린 디스플레이일 수도 있다. 상위 하우징부 (104) 는 또한, 트랙볼 입력 디바이스 (110) 를 포함할 수도 있다. 또한, 도 1 에 도시된 바와 같이, 상위 하우징부 (104) 는 파워 온 버튼 (112) 및 파워 오프 버튼 (114) 을 포함할 수도 있다. 도 1 에 도시된 바와 같이, PCD (100) 의 상위 하우징부 (104) 는 복수의 표시등 (116) 및 스피커 (118) 를 포함할 수도 있다. 각각의 표시등 (116) 은 발광 다이오드 (LED) 일 수도 있다.
특정 양태에 있어서, 도 2 에 도시된 바와 같이, 상위 하우징부 (104) 는 하위 하우징부 (106) 에 대해 이동가능하다. 구체적으로, 상위 하우징부 (104) 는 하위 하우징부 (106) 에 대해 슬라이드가능할 수도 있다. 도 2 에 도시된 바와 같이, 하위 하우징부 (106) 는 멀티-버튼 키보드 (120) 를 포함할 수도 있다. 특정 양태에 있어서, 멀티-버튼 키보드 (120) 는 표준 QWERTY 키보드일 수도 있다. 멀티-버튼 키보드 (120) 는 상위 하우징부 (104) 가 하위 하우징부 (106) 에 대해 이동될 경우에 드러날 수도 있다. 도 2 는 또한, PCD (100) 가 하위 하우징부 (106) 상에 리셋 버튼 (122) 을 포함할 수도 있음을 나타낸다.
도 3 을 참조하면, 휴대용 컴퓨팅 디바이스 (PCD) 의 예시적인 비 한정적인 양태가 도시되고, 일반적으로 320 으로 지정된다. 도시된 바와 같이, PCD (320) 는, 멀티코어 CPU (324) 를 포함하는 온-칩 시스템 (322) 을 포함한다. 멀티코어 CPU (324) 는 제 0 코어 (325), 제 1 코어 (326), 및 제 N 코어 (327) 를 포함할 수도 있다.
도 3 에 도시된 바와 같이, 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 가 멀티코어 CPU (324) 에 커플링된다. 차례로, 온-칩 시스템 (322) 외부의 터치 스크린 디스플레이 (332) 가 디스플레이 제어기 (328) 및 터치 스크린 제어기 (330) 에 커플링된다.
도 3 은 또한, 비디오 인코더 (334), 예를 들어, PAL (phase alternating line) 인코더, SECAM (sequential couleur a memoire) 인코더, 또는 NTSC (national television system(s) committee) 인코더가 멀티코어 CPU (324) 에 커플링됨을 나타낸다. 또한, 비디오 증폭기 (336) 가 비디오 인코더 (334) 및 터치 스크린 디스플레이 (332) 에 커플링된다. 또한, 비디오 포트 (338) 가 비디오 증폭기 (336) 에 커플링된다. 도 3 에 도시된 바와 같이, 유니버셜 직렬 버스 (USB) 제어기 (340) 가 멀티코어 CPU (324) 에 커플링된다. 또한, USB 포트 (342) 가 USB 제어기 (340) 에 커플링된다. 메모리 (344) 및 가입자 아이덴터티 모듈 (SIM) 카드 (346) 가 또한 멀티코어 CPU (324) 에 커플링될 수도 있다. 또한, 도 3 에 도시된 바와 같이, 디지털 카메라 (348) 가 멀티코어 CPU (324) 에 커플링될 수도 있다. 예시적인 양태에 있어서, 디지털 카메라 (348) 는 전하 커플링형 디바이스 (CCD) 카메라 또는 상보적 금속 산화물 반도체 (CMOS) 카메라이다.
도 3 에 추가로 도시된 바와 같이, 스테레오 오디오 CODEC (350) 이 멀티코어 CPU (324) 에 커플링될 수도 있다. 더욱이, 오디오 증폭기 (352) 가 스테레오 오디오 CODEC (350) 에 커플링될 수도 있다. 예시적인 양태에 있어서, 제 1 스테레오 스피커 (354) 및 제 2 스테레오 스피커 (356) 가 오디오 증폭기 (352) 에 커플링된다. 도 3 은, 마이크로폰 증폭기 (358) 가 또한 스테레오 오디오 CODEC (350) 에 커플링될 수도 있음을 나타낸다. 부가적으로, 마이크로폰 (360) 이 마이크로폰 증폭기 (358) 에 커플링될 수도 있다. 특정 양태에 있어서, 주파수 변조 (FM) 라디오 튜너 (362) 가 스테레오 오디오 CODEC (350) 에 커플링될 수도 있다. 또한, FM 안테나 (364) 가 FM 라디오 튜너 (362) 에 커플링된다. 또한, 스테레오 헤드폰들 (366) 이 스테레오 오디오 CODEC (350) 에 커플링될 수도 있다.
도 3 은 또한, 라디오 주파수 (RF) 트랜시버 (368) 가 멀티코어 CPU (324) 에 커플링될 수도 있음을 나타낸다. RF 스위치 (370) 가 RF 트랜시버 (368) 및 RF 안테나 (372) 에 커플링될 수도 있다. 도 3 에 도시된 바와 같이, 키패드 (374) 가 멀티코어 CPU (324) 에 커플링될 수도 있다. 또한, 마이크로폰을 갖는 모노 헤드셋 (376) 이 멀티코어 CPU (324) 에 커플링될 수도 있다. 또한, 바이브레이터 디바이스 (378) 가 멀티코어 CPU (324) 에 커플링될 수도 있다. 도 3 은 또한, 전원 (380) 이 온-칩 시스템 (322) 에 커플링될 수도 있음을 나타낸다. 특정 양태에 있어서, 전원 (380) 은, 전력을 요구하는 PCD (320) 의 다양한 컴포넌트들에 전력을 제공하는 직류 (DC) 전원이다. 또한, 특정 양태에 있어서, 전원은, AC 전력원에 접속된 교류 (AC)-DC 변압기로부터 도출되는 DC 전원 또는 재충전식 DC 배터리이다.
도 3 은 추가로, PCD (320) 가 또한 데이터 네트워크 예를 들어 로컬 영역 네트워크, 개인 영역 네트워크, 또는 임의의 다른 네트워크에 액세스하는데 이용될 수도 있는 네트워크 카드 (388) 를 포함할 수도 있음을 나타낸다. 네트워크 카드 (388) 는 블루투스 네트워크 카드, WiFi 네트워크 카드, 개인 영역 네트워크 (PAN) 카드, 개인 영역 네트워크 초저 전력 기술 (PeANUT) 네트워크 카드, 또는 당업계에 널리 공지된 임의의 다른 네트워크 카드일 수도 있다. 또한, 네트워크 카드 (388) 는 칩에 통합될 수도 있으며, 즉, 네트워크 카드 (388) 는 칩 내의 풀 솔루션일 수도 있고, 별개의 네트워크 카드 (388) 가 아닐 수도 있다.
도 3 에 도시된 바와 같이, 터치 스크린 디스플레이 (332), 비디오 포트 (338), USB 포트 (342), 카메라 (348), 제 1 스테레오 스피커 (354), 제 2 스테레오 스피커 (356), 마이크로폰 (360), FM 안테나 (364), 스테레오 헤드폰들 (366), RF 스위치 (370), RF 안테나 (372), 키패드 (374), 모노 헤드셋 (376), 바이브레이터 (378), 및 전원 (380) 은 온-칩 시스템 (322) 외부에 있다.
특정 양태에 있어서, 본 명세서에서 설명된 방법 단계들 중 하나 이상은 컴퓨터 프로그램 명령들로서 메모리 (344) 에 저장될 수도 있다. 이들 명령들은 본 명세서에서 설명된 방법들을 수행하기 위해 멀티코어 CPU (324) 에 의해 실행될 수도 있다. 또한, 멀티코어 CPU (324), 메모리 (344), 또는 이들의 조합은, 하나 이상의 워크로드 요건들에 기초하여 동적 클록 및 전압 스위칭 (DCVS) 알고리즘을 조정하기 위해 본 명세서에서 설명된 방법 단계들 중 하나 이상을 실행하는 수단으로서 기능할 수도 있다.
도 4 를 참조하면, 프로세싱 시스템이 도시되고, 일반적으로 400 으로 지정된다. 특정 양태에 있어서, 프로세싱 시스템 (400) 은 도 3 과 함께 상기 설명된 PCD (320) 에 통합될 수도 있다. 도시된 바와 같이, 프로세싱 시스템 (400) 은 멀티코어 중앙 프로세싱 유닛 (CPU) (402), 및 멀티코어 CPU (402) 에 접속된 메모리 (404) 를 포함할 수도 있다. 멀티코어 CPU (402) 는 제 0 코어 (410), 제 1 코어 (412) 및 제 N 코어 (414) 를 포함할 수도 있다. 제 0 코어 (410) 는 그 위에서 실행하는 제 0 동적 클록 및 전압 스케일링 (DCVS) 알고리즘 (416) 을 포함할 수도 있다. 제 1 코어 (412) 는 그 위에서 실행하는 제 1 DCVS 알고리즘 (417) 을 포함할 수도 있다. 또한, 제 N 코어 (414) 는 그 위에서 실행하는 제 N DCVS 알고리즘 (418) 을 포함할 수도 있다. 특정 양태에 있어서, 각각의 DCVS 알고리즘 (416, 417, 418) 은 각각의 코어 (412, 414, 416) 상에서 독립적으로 실행될 수도 있다.
더욱이, 도시된 바와 같이, 메모리 (404) 는 그 위에 저장된 오퍼레이팅 시스템 (420) 을 포함할 수도 있다. 오퍼레이팅 시스템 (420) 은 스케줄러 (422) 를 포함할 수도 있고, 스케줄러 (422) 는 제 1 런 큐 (run queue) (424), 제 2 런 큐 (426) 및 제 N 런 큐 (428) 를 포함할 수도 있다. 메모리 (404) 는 또한, 그 위에 저장된 제 1 애플리케이션 (430), 제 2 애플리케이션 (432), 및 제 N 애플리케이션 (434) 을 포함할 수도 있다.
특정 양태에 있어서, 애플리케이션들 (430, 432, 434) 은 멀티코어 CPU (402) 내의 코어들 (410, 412, 414) 에서 프로세싱될 하나 이상의 태스크들 (436) 을 오퍼레이팅 시스템 (420) 에 전송할 수도 있다. 태스크들 (436) 은 단일 태스크들, 스레드들, 또는 이들의 조합으로서 프로세싱 또는 실행될 수도 있다. 또한, 스케줄러 (422) 는 멀티코어 CPU (402) 내에서의 실행을 위해 태스크들, 스레드들, 또는 이들의 조합을 스케줄링할 수도 있다. 부가적으로, 스케줄러 (422) 는 태스크들, 스레드들, 또는 이들의 조합을 런 큐들 (424, 426, 428) 에 위치시킬 수도 있다. 코어들 (410, 412, 414) 은, 그 코어들 (410, 412, 414) 에서의 그 태스크 및 스레드들의 프로세싱 또는 실행을 위해 예를 들어 오퍼레이팅 시스템 (420) 에 의해 지시될 때 그 태스크들, 스레드들, 또는 이들의 조합을 런 큐들 (424, 426, 428) 로부터 취출할 수도 있다.
도 4 는 또한, 메모리 (404) 가 그 위에 저장된 제어기 (440) 를 포함할 수도 있음을 나타낸다. 제어기 (440) 는 오퍼레이팅 시스템 (420) 및 멀티코어 CPU (402) 에 접속될 수도 있다. 구체적으로, 제어기 (440) 는 오퍼레이팅 시스템 (420) 내의 스케줄러 (422) 에 접속될 수도 있다. 본 명세서에서 설명되는 바와 같이, 제어기 (440) 는, 예를 들어, 스케줄러 (420) 및 런 큐들 (424, 426, 428) 를 모니터링함으로써, 코어들 (410, 412, 414) 에 대한 워크로드를 모니터링할 수도 있다. 제어기 (440) 는, 이하 상세히 설명되는 바와 같이 각각의 애플리케이션 (430, 432, 434) 으로부터의 워크로드에 기초하여 각각의 코어 (410, 412, 414) 에 대해 동작하는 DCVS 알고리즘 (416, 417, 418) 을 조정할 수도 있다.
특정 양태에 있어서, 제어기 (440) 는 소프트웨어 프로그램일 수도 있다. 하지만, 대안적인 양태에 있어서, 제어기 (440) 는 메모리 (404) 외부에 있는 하드웨어 제어기일 수도 있다. 어떤 경우든, 제어기 (440), 메모리 (404), 코어들 (410, 412, 414), 또는 이들의 임의의 조합은 하나 이상의 워크로드 요건들에 기초하여 동적 클록 및 전압 스위칭 (DCVS) 알고리즘을 조정하기 위해 본 명세서에 기술된 방법 단계들 중 하나 이상의 실행하는 수단으로서 기능할 수도 있다.
도 5 를 참조하면, 워크로드들을 등록하는 방법이 도시되고, 일반적으로 500 으로 지정된다. 방법 (500) 은, 디바이스가 파워 온될 경우에 다음의 단계들이 수행될 수도 있는 실행 루프 (do loop) 로 블록 502 에서 개시한다. 블록 504 에서, 지연이 제어기에 의해 구현될 수도 있다. 지연은 고정의 미리결정된 시간 주기, 예를 들어, 60초 (60s) 일 수도 있다. 대안적으로, 지연은 명시적인 이벤트, 예를 들어, 부팅 완료 이후에 종결될 수도 있다. 블록 506 으로 이동하면, 제어기는 CPU 활성도를 모니터링할 수도 있다. 이러한 활성도는 싱글 코어 CPU, 멀티코어 CPU, 다중의 싱글 코어 CPU들, 다중의 멀티코어 CPU들, 또는 이들의 조합의 활성도일 수도 있다. 또한, 제어기는 소프트웨어 제어기, 하드웨어 제어기, 또는 이들의 조합일 수도 있다.
판정 508 에서, 제어기는 워크로드가 부가되는지를 판정할 수도 있다. 워크로드는 비디오 애플리케이션, 오디오 애플리케이션, 이메일 애플리케이션, 무선 네트워크 애플리케이션, 셀룰러 네트워크 애플리케이션, 단문 메시지 서비스 (SMS) 애플리케이션, 통신 애플리케이션, 보안 애플리케이션, 캘린더 애플리케이션, 인스턴트 메시징 애플리케이션, 스틸 카메라 애플리케이션, 글로벌 포지셔닝 시스템 (GPS) 애플리케이션, 브라우저 애플리케이션, 메모 패드 애플리케이션, 클록 애플리케이션, 게임 애플리케이션, 계산기 애플리케이션, 뱅킹 애플리케이션, 패스워드 키퍼 애플리케이션, 헬프 애플리케이션, 전자상거래 애플리케이션, 소프트웨어 전달 애플리케이션, 검색 애플리케이션, 옵션 애플리케이션, 셋업 애플리케이션, 전화 애플리케이션, 접속 관리 애플리케이션, 보안 애플리케이션, 임의의 다른 애플리케이션, 또는 이들의 조합일 수도 있다.
특정 양태에 있어서, 판정 508 에서 워크로드가 부가되지 않으면, 방법 (500) 은 블록 506 으로 리턴할 수도 있고, 방법 (500) 은 본 명세서에서 기술된 바와 같이 계속할 수도 있다. 그렇지 않고 판정 508 에서 워크로드가 부가되면, 방법 (500) 은 판정 510 을 계속할 수도 있고, 제어기는 워크로드가 제어기에 등록되어 있는지를 판정할 수도 있다. 워크로드가 등록되어 있지 않으면, 방법 (500) 은 판정 511 로 진행할 수도 있다. 판정 511 에서, 제어기는 디바이스가 파워 오프되는지를 판정할 수도 있다. 디바이스 파워 오프되면, 방법 (500) 은 종료할 수도 있다. 그렇지 않고 디바이스가 파워 온 상태로 남아있으면, 방법 (500) 은 블록 506 으로 리턴할 수도 있고, 제어기는, 판정 508 에서 다른 워크로드가 부가된다고 판정할 때까지 CPU 활성도를 계속 모니터링할 수도 있다.
판정 510 으로 리턴하여, 워크로드가 제어기에 등록되어 있으면, 방법 (500) 은 블록 512 로 진행할 수도 있고, 제어기는 워크로드 등록을 수신할 수도 있다. 블록 514 에서, 제어기는 워크로드에 대한 고유의 식별자를 결정할 수도 있다. 그 다음, 블록 516 에서, 제어기는 고유의 식별자를 워크로드에 할당할 수도 있다.
블록 518 로 진행하면, 제어기는 워크로드 요건들을 수신할 수도 있다. 워크로드 요건들은 예를 들어, 요구된 응답도를 포함할 수도 있다. 응답도는 시스템 설정의 변화율일 수도 있다. 예를 들어, 응답도는 CPU 주파수의 변화율, 전압의 변화율, 또는 이들의 조합일 수도 있다. 또한, 응답도는 밀리초 단위로 표현되는 최대 지연, 밀리초 당 주파수 (MHz/ms) 로서 표현되는 CPU 슬루 레이트 한계, 또는 이들의 조합일 수도 있다.
블록 520 으로 이동하면, 워크로드 요건 또는 요건들이 제어기에 의해 제공될 수도 있으며, 즉, 제어기는 동적 클록 및 전압 스케일링 (DCVS) 알고리즘으로 하여금 워크로드에 표시된 응답도를 제공하도록 명령할 수도 있다. 그 후, 방법 (500) 은 판정 522 로 진행할 수도 있다. 판정 522 에서, 제어기는, 워크로드가 완료되는지, 즉, 더 이상 구동하지 않는지를 판정할 수도 있다. 워크로드가 완료되지 않으면, 즉, 여전히 구동하고 있으면, 방법 (500) 은 판정 524 로 진행할 수도 있고, 제어기는 새로운 워크로드 요건이 수신되는지를 판정할 수도 있다. 새로운 워크로드 요건이 수신된다면, 방법 (500) 은 블록 526 으로 이동할 수도 있고, 제어기는 이전 워크로드 요건을 취소할 수도 있다. 그 후, 방법 (500) 은 블록 520 으로 리턴할 수도 있고, 방법 (500) 은 기술된 바와 같이 계속할 수도 있다.
판정 524 로 리턴하여, 새로운 워크로드 요건이 수신되지 않는다면, 방법 (500) 은 블록 520 으로 리턴하여, 기술된 바와 같이 계속할 수도 있다. 판정 522 로 리턴하여 워크로드가 완료된다면, 방법 (500) 은 판정 511 로 이동할 수도 있고, 방법 (500) 은 본 명세서에서 기술된 바와 같이 계속할 수도 있다.
도 6 을 참조하면, 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법이 도시되고, 일반적으로 600 으로 지정된다. 방법 (600) 은, 디바이스가 파워 온될 경우에 다음의 단계들이 수행될 수도 있는 실행 루프로 블록 602 에서 개시한다. 블록 603 에서, 지연이 제어기에 의해 구현될 수도 있다. 지연은 고정의 미리결정된 시간 주기, 예를 들어, 60초 (60s) 일 수도 있다. 대안적으로, 지연은 명시적인 이벤트, 예를 들어, 부팅 완료 이후에 종결될 수도 있다.
블록 604 에서, 제어기는 디폴트 응답도, 예를 들어, 디폴트 주파수, 디폴트 전압, 또는 이들의 조합을 설정할 수도 있다. 블록 606 으로 이동하면, 제어기는 CPU 활성도를 모니터링할 수도 있다. 이러한 활성도는 싱글 코어 CPU, 멀티코어 CPU, 다중의 싱글 코어 CPU들, 다중의 멀티코어 CPU들, 또는 이들의 조합의 활성도일 수도 있다. 또한, 제어기는 소프트웨어 제어기, 하드웨어 제어기, 또는 이들의 조합일 수도 있다.
판정 608 에서, 제어기는 워크로드가 부가되는지를 판정할 수도 있다. 워크로드는 비디오 애플리케이션, 오디오 애플리케이션, 이메일 애플리케이션, 무선 네트워크 애플리케이션, 셀룰러 네트워크 애플리케이션, 단문 메시지 서비스 (SMS) 애플리케이션, 통신 애플리케이션, 보안 애플리케이션, 캘린더 애플리케이션, 인스턴트 메시징 애플리케이션, 스틸 카메라 애플리케이션, 글로벌 포지셔닝 시스템 (GPS) 애플리케이션, 브라우저 애플리케이션, 메모 패드 애플리케이션, 클록 애플리케이션, 게임 애플리케이션, 계산기 애플리케이션, 뱅킹 애플리케이션, 패스워드 키퍼 애플리케이션, 헬프 애플리케이션, 전자상거래 애플리케이션, 소프트웨어 전달 애플리케이션, 검색 애플리케이션, 옵션 애플리케이션, 셋업 애플리케이션, 전화 애플리케이션, 접속 관리 애플리케이션, 보안 애플리케이션, 임의의 다른 애플리케이션, 또는 이들의 조합일 수도 있다.
판정 608 에서 워크로드가 부가되지 않으면, 방법 (600) 은 블록 606 으로 리턴할 수도 있고, 방법 (600) 은 본 명세서에서 기술된 바와 같이 계속할 수도 있다. 역으로, 판정 608 에서 워크로드가 부가되면, 방법 (600) 은 판정 610 으로 진행할 수도 있고, 제어기는 워크로드가 등록되었는지를 판정할 수도 있다. 판정 610 에서, 워크로드가 등록되지 않으면, 방법 (600) 은 블록 612 로 진행할 수도 있고, 제어기는 현재 응답도를 워크로드에 제공할 수도 있다. 방법 (600) 의 제 1 반복 시, 현재 응답도는 디폴트 응답도일 수도 있다. 후속 반복 시, 현재 응답도는, 다른 등록된 워크로드와 연관되는 요구된 응답도가 디폴트 응답도보다 더 크다면, 그 다른 등록된 워크로드와 연관되는 요구된 응답도일 수도 있다.
판정 610 으로 리턴하여, 워크로드가 제어기에 등록되었으면, 방법 (600) 은 블록 614 로 진행할 수도 있고, 제어기는 고유의 식별자를 워크로드에 할당할 수도 있다. 그 후, 블록 616 에서, 제어기는 워크로드에 대한 응답도 요건들을 그 워크로드로부터 직접 수신할 수도 있다.
대안적으로, 워크로드가 제어기에 접촉할 경우, 워크로드는 고유의 식별자를 제어기에 제출할 수도 있다. 그 후, 제어기는 그 고유의 식별자를 이용하여, 워크로드가 제어기 또는 일부 관련 제어 시스템에 등록되는지를 판정할 수도 있다. 예를 들어, 제어기는 고유의 식별자로 테이블 또는 데이터베이스를 검색할 수도 있고, 제어기가 그 테이블 또는 데이터베이스 상에서 매칭하는 고유의 식별자를 위치결정한다면, 워크로드는 등록된 것으로 고려될 수도 있다. 워크로드가 등록되면, 제어기는 그 테이블 또는 데이터베이스로부터 응답도 요건들을 결정할 수도 있으며, 즉, 응답도 요건들은 고유의 식별자와 관련하여 그 테이블 또는 데이터베이스에 저장될 수도 있다.
판정 618 로 진행하면, 제어기는 요구된 응답도가 현재 응답도보다 더 큰지를 판정할 수도 있다. 요구된 응답도가 현재 응답도보다 더 크지 않다면, 방법 (600) 은 블록 614 로 리턴할 수도 있고, 제어기는 등록된 워크로드에 현재 응답도를 제공할 수도 있다. 그렇지 않고 요구된 응답도가 현재 응답도보다 더 크다면, 방법 (600) 은 블록 620 으로 계속할 수도 있고, 제어기는 동적 클록 및 전압 스케일링 (DCVS) 알고리즘을, 요구된, 즉, 더 높은 응답도로 조정할 수도 있다. 그 후, 블록 622 에서, 제어기는 그 더 높은 응답도를 워크로드에 제공할 수도 있다. 블록 622 로부터, 방법 (600) 은 도 7 의 판정 702 로 진행할 수도 있다.
판정 702 에서, 제어기는, 워크로드가 제거되는지, 즉, 워크로드가 완료되었거나 아니면 종결되었는지를 판정할 수도 있다. 워크로드가 제거되면, 방법 (600) 은 블록 704 로 진행할 수도 있고, 제어기는 잔류하는 최고의 요구된 응답도를 결정할 수도 있다. 임의의 워크로드들로부터 어떠한 요구 응답도들이 더 이상 존재하지 않는 경우, 그 잔류하는 최고의 응답도가 디폴트 응답도일 것이다.
블록 706 에서, 제어기는 DCVS 를, 디폴트 응답도 아래로 가지 않고 잔류하는 최고의 요구된 응답도로 조정할 수도 있다. 그 후, 블록 708 에서, 제어기는 그 잔류하는 최고의 응답도를 워크로드 또는 워크로드들에게 제공할 수도 있다.
판정 710 으로 이동하면, 제어기는 디바이스가 파워 오프되는지를 판정할 수도 있다. 디바이스가 파워 오프되지 않으면, 방법 (600) 은 도 6 의 블록 606 으로 리턴할 수도 있고, 방법 (600) 은 본 명세서에서 기술된 바와 같이 계속할 수도 있다. 대안적으로, 판정 710 에서, 디바이스가 파워 오프되면, 방법 (600) 은 종료할 수도 있다.
판정 702 로 리턴하여, 워크로드가 제거되지 않으면, 방법 (600) 은 판정 712 로 진행할 수도 있고, 제어기는, 현재 응답도와 연관된 워크로드로부터 응답도 감소 요청이 수신되는지를 판정할 수도 있다. 응답도 감소 요청이 수신되면, 방법 (600) 은 블록 704 로 이동할 수도 있고, 방법 (600) 은 기술된 바와 같이 계속할 수도 있다. 응답도 감소 요청이 수신되지 않으면, 방법은 블록 714 로 이동할 수도 있고, 제어기는 현재 응답도를 유지할 수도 있다. 그 후, 방법 (600) 은 도 6 의 블록 606 으로 리턴하여 본 명세서에 기술된 바와 같이 계속할 수도 있다.
도 8 을 참조하면, 워크로드/DCVS 응답 그래프가 도시되고, 일반적으로 800 으로 지정된다. 도시된 바와 같이, 워크로드/DCVS 응답 그래프 (800) 는 워크로드 표시자 (802) 및 DCVS 응답 표시자 (804) 를 포함한다. 워크로드 표시자 (802) 는 제 1 비지 사이클 (busy cycle) (810), 제 2 비지 사이클 (812), 제 3 비지 사이클 (814), 제 4 비지 사이클 (816), 및 제 5 비지 사이클 (818) 을 포함할 수도 있다. 또한, DCV 응답 표시자 (804) 는 제 1 DCVS 응답 (820), 제 2 DCVS 응답 (822), 제 3 DCVS 응답 (824), 제 4 DCVS 응답 (826), 및 제 5 DCVS 응답 (828) 을 포함할 수도 있다.
특정 양태에 있어서, 제 1 DCVS 응답 (820) 은 제 1 비지 사이클 (810) 에 대응하고, 제 2 DCVS 응답 (822) 은 제 2 비지 사이클 (822) 에 대응하고, 제 3 DCVS 응답 (824) 은 제 3 비지 사이클 (814) 에 대응하고, 제 4 DCVS 응답 (826) 은 제 4 비지 사이클 (816) 에 대응하며, 제 5 DCVS 응답 (828) 은 제 5 비지 사이클 (818) 에 대응한다.
제 1 비지 사이클 (810) 과 제 2 비지 사이클 (812) 동안에, 워크로드 또는 워크로드들은 등록되지 않을 수도 있다. 그에 따라, 제 1 DCVS 응답 (820) 및 제 2 DCVS 응답 (822) 은 디폴트 응답, 예를 들어, CPU 주파수의 디폴트 변화율, 전압의 디폴트 변화율, 또는 이들의 조합일 수도 있다. 제 3 비지 사이클 (814) 동안, 등록되지 않은 워크로드 및 제 1 등록된 워크로드가 수행될 수도 있다. 제 1 등록된 워크로드의 요건들은 디폴트 레이트보다 더 클 수도 있다. 이에 따라, 제 3 비지 사이클 (814) 의 시작에서, 제 1 등록된 워크로드의 요건이 적용될 수도 있고, 제 3 DCVS 응답 (824) 은 제 1 등록된 워크로드의 요건을 제공할 수도 있다. 따라서, 제 3 DCVS 응답 (824) 은 등록되지 않은 워크로드 및 제 1 등록된 워크로드에 대한 요건을 제공한다.
제 4 비지 사이클 (816) 동안, 등록되지 않은 워크로드, 제 1 등록된 워크로드, 및 제 2 등록된 워크로드가 수행될 수도 있다. 제 2 등록된 워크로드의 요건들은 디폴트 레이트 및 제 1 등록된 워크로드의 요건보다 더 클 수도 있다. 이에 따라, 제 4 비지 사이클 (816) 의 시작에서, 제 2 등록된 워크로드의 요건이 적용될 수도 있고, 제 4 DCVS 응답 (826) 은 제 2 등록된 워크로드의 요건을 제공할 수도 있다. 따라서, 제 4 DCVS 응답 (826) 은 또한, 등록되지 않은 워크로드 및 제 1 등록된 워크로드에 대한 요건을 제공한다.
제 5 비지 사이클 (818) 동안, 제 2 등록된 워크로드는 제 5 비지 사이클 (818) 로부터 제거될 수도 있고, 등록되지 않은 워크로드 및 제 1 등록된 워크로드가 존재할 수도 있다. 이에 따라, 제 5 비지 사이클 (818) 의 시작에서, 제 2 등록된 워크로드의 요건은 제 5 DCVS 응답 (828) 으로부터 제거될 수도 있고, 제 5 DCVS 응답은, 제 5 비지 사이클 (818) 로부터 제거되지 않았던 제 1 등록된 워크로드의 요건을 제공할 수도 있다. 이에 따라, 제 5 비지 사이클 (818) 의 시작에서, 제 1 등록된 워크로드의 요건이 적용될 수도 있고, 제 5 DCVS 응답 (818) 은 제 1 등록된 워크로드의 요건을 제공할 수도 있다. 따라서, 제 5 DCVS 응답 (828) 은 등록되지 않은 워크로드 및 제 1 등록된 워크로드에 대한 요건을 제공할 수도 있다.
응답도에 있어서의 임의의 변경들이 또한, 워크로드들의 트레일링 에지에서, 예를 들어, 워크로드들이 중지할 때에 DCVS 응답에 영향을 줄 수도 있음이 인식될 수도 있다.
본 명세서에서 설명된 방법 단계들은 기술된 바와 같은 순서로 반드시 수행될 필요는 없음을 이해해야 한다. 또한, "이후", "그 후", "그 다음" 등과 같은 단어들은 단계들의 순서를 한정하도록 의도되지 않는다. 이들 단어들은 방법 단계들의 설명을 통해 독자들을 가이드하기 위해 단순히 사용된다. 더욱이, 본 명세서에서 설명된 방법들은 휴대용 컴퓨팅 디바이스 (PCD) 상에서 실행가능한 것으로서 설명된다. PCD 는 모바일 전화 디바이스, 휴대용 디지털 보조기 디바이스, 스마트북 컴퓨팅 디바이스, 넷북 컴퓨팅 디바이스, 랩탑 컴퓨팅 디바이스, 데스크탑 컴퓨팅 디바이스, 또는 이들의 조합일 수도 있다. 또한, 본 명세서에서 설명된 방법 단계들은 싱글 코어 프로세서, 멀티코어 프로세서, 다중의 싱글 코어 프로세서들, 다중의 멀티코어 프로세서들, 또는 이들의 임의의 조합 상에서 실행될 수도 있다.
하나 이상의 예시적인 양태들에 있어서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수 있다. 소프트웨어에서 구현된다면, 그 기능들은 머신 판독가능 매체, 즉, 컴퓨터 판독가능 매체와 같은 컴퓨터 프로그램 제품 상으로 하나 이상의 명령들 또는 코드로서 저장 또는 전송될 수도 있다. 컴퓨터 판독가능 매체는, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 양자를 포함한다. 저장 매체는, 컴퓨터에 의해 액세스될 수도 있는 임의의 가용 매체일 수도 있다. 한정이 아닌 예로서, 그러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장부 또는 다른 자기 저장 디바이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 반송 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수도 있다. 또한, 임의의 접속체가 컴퓨터 판독가능 매체로 적절히 명명된다. 예를 들어, 동축 케이블, 광섬유 케이블, 꼬임쌍선, 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 소프트웨어가 송신된다면, 동축 케이블, 광섬유 케이블, 꼬임쌍선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의에 포함된다. 본 명세서에서 사용되는 바와 같은 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루레이 디스크를 포함하며, 여기서, 디스크 (disk) 는 통상적으로 데이터를 자기적으로 재생하지만 디스크 (disc) 는 데이터를 레이저로 광학적으로 재생한다. 상기의 조합들이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
선택된 양태들이 상세히 예시 및 설명되었지만, 다양한 치환들 및 변경들이 다음의 청구항들에 의해 정의된 바와 같은 본 발명의 사상 및 범위로부터 일탈함없이 그 양태들 내에서 실시될 수도 있음이 이해될 것이다.

Claims (40)

  1. 동적 클록 및 전압 스위칭 (DCVS) 알고리즘을 조정하는 방법으로서,
    디폴트 응답도를 설정하는 단계;
    워크로드가 부가된 이후, 상기 워크로드가 등록되어 있는지를 판정하는 단계;
    상기 워크로드가 등록되어 있으면, 고유의 식별자를 상기 워크로드에 할당하는 단계; 및
    요구된 응답도를 상기 워크로드로부터 수신하는 단계를 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  2. 제 1 항에 있어서,
    상기 응답도는 주파수 설정의 변화율, 전압 설정의 변화율, 또는 이들의 조합인, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  3. 제 1 항에 있어서,
    상기 워크로드가 등록되지 않으면, 현재 응답도를 상기 워크로드에 제공하는 단계를 더 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  4. 제 3 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도를 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  5. 제 1 항에 있어서,
    상기 요구된 응답도가 현재 응답도보다 더 큰지를 판정하는 단계를 더 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  6. 제 5 항에 있어서,
    상기 요구된 응답도가 현재 응답도보다 더 크지 않을 경우, 상기 현재 응답도를 모든 워크로드들에 제공하는 단계를 더 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  7. 제 6 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도인, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  8. 제 7 항에 있어서,
    상기 현재 응답도는, 다른 등록된 워크로드와 연관된 응답도인, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  9. 제 5 항에 있어서,
    상기 요구된 응답도가 상기 현재 응답도보다 더 클 경우, 상기 DCVS 알고리즘을 상기 요구된 응답도로 조정하는 단계를 더 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  10. 제 9 항에 있어서,
    상기 요구된 응답도를 모든 워크로드들에 제공하는 단계를 더 포함하는, 동적 클록 및 전압 스위칭 알고리즘을 조정하는 방법.
  11. 디폴트 응답도를 설정하는 수단;
    워크로드가 부가된 이후, 상기 워크로드가 등록되어 있는지를 판정하는 수단;
    상기 워크로드가 등록되어 있으면, 고유의 식별자를 상기 워크로드에 할당하는 수단; 및
    요구된 응답도를 상기 워크로드로부터 수신하는 수단을 포함하는, 디바이스.
  12. 제 11 항에 있어서,
    상기 응답도는 주파수 설정의 변화율, 전압 설정의 변화율, 또는 이들의 조합인, 디바이스.
  13. 제 11 항에 있어서,
    상기 워크로드가 등록되지 않으면, 현재 응답도를 상기 워크로드에 제공하는 수단을 더 포함하는, 디바이스.
  14. 제 13 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도를 포함하는, 디바이스.
  15. 제 11 항에 있어서,
    상기 요구된 응답도가 현재 응답도보다 더 큰지를 판정하는 수단을 더 포함하는, 디바이스.
  16. 제 15 항에 있어서,
    상기 요구된 응답도가 현재 응답도보다 더 크지 않을 경우, 상기 현재 응답도를 모든 워크로드들에 제공하는 수단을 더 포함하는, 디바이스.
  17. 제 16 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도인, 디바이스.
  18. 제 17 항에 있어서,
    상기 현재 응답도는, 다른 등록된 워크로드와 연관된 응답도인, 디바이스.
  19. 제 15 항에 있어서,
    상기 요구된 응답도가 상기 현재 응답도보다 더 클 경우, 동적 클록 및 전압 스위칭 (DCVS) 알고리즘을 상기 요구된 응답도로 조정하는 수단을 더 포함하는, 디바이스.
  20. 제 19 항에 있어서,
    상기 요구된 응답도를 모든 워크로드들에 제공하는 수단을 더 포함하는, 디바이스.
  21. 프로세서를 포함하고,
    상기 프로세서는,
    디폴트 응답도를 설정하고;
    워크로드가 부가된 이후, 상기 워크로드가 등록되어 있는지를 판정하고;
    상기 워크로드가 등록되어 있으면, 고유의 식별자를 상기 워크로드에 할당하며; 그리고
    요구된 응답도를 상기 워크로드로부터 수신하도록
    구성되는, 디바이스.
  22. 제 21 항에 있어서,
    상기 응답도는 주파수 설정의 변화율, 전압 설정의 변화율, 또는 이들의 조합인, 디바이스.
  23. 제 21 항에 있어서,
    상기 프로세서는 또한,
    상기 워크로드가 등록되지 않으면, 현재 응답도를 상기 워크로드에 제공하도록 구성되는, 디바이스.
  24. 제 23 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도를 포함하는, 디바이스.
  25. 제 21 항에 있어서,
    상기 프로세서는 또한,
    상기 요구된 응답도가 현재 응답도보다 더 큰지를 판정하도록 구성되는, 디바이스.
  26. 제 25 항에 있어서,
    상기 프로세서는 또한,
    상기 요구된 응답도가 현재 응답도보다 더 크지 않을 경우, 상기 현재 응답도를 모든 워크로드들에 제공하도록 구성되는, 디바이스.
  27. 제 26 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도인, 디바이스.
  28. 제 27 항에 있어서,
    상기 현재 응답도는, 다른 등록된 워크로드와 연관된 응답도인, 디바이스.
  29. 제 25 항에 있어서,
    상기 프로세서는 또한,
    상기 요구된 응답도가 상기 현재 응답도보다 더 클 경우, 동적 클록 및 전압 스위칭 (DCVS) 알고리즘을 상기 요구된 응답도로 조정하도록 구성되는, 디바이스.
  30. 제 29 항에 있어서,
    상기 프로세서는 또한,
    상기 요구된 응답도를 모든 워크로드들에 제공하도록 구성되는, 디바이스.
  31. 디폴트 응답도를 설정하기 위한 적어도 하나의 명령;
    워크로드가 부가된 이후, 상기 워크로드가 등록되어 있는지를 판정하기 위한 적어도 하나의 명령;
    상기 워크로드가 등록되어 있으면, 고유의 식별자를 상기 워크로드에 할당하기 위한 적어도 하나의 명령; 및
    요구된 응답도를 상기 워크로드로부터 수신하기 위한 적어도 하나의 명령을 포함하는, 메모리 매체.
  32. 제 31 항에 있어서,
    상기 응답도는 주파수 설정의 변화율, 전압 설정의 변화율, 또는 이들의 조합인, 메모리 매체.
  33. 제 31 항에 있어서,
    상기 워크로드가 등록되지 않으면, 현재 응답도를 상기 워크로드에 제공하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  34. 제 33 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도를 포함하는, 메모리 매체.
  35. 제 31 항에 있어서,
    상기 요구된 응답도가 현재 응답도보다 더 큰지를 판정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  36. 제 35 항에 있어서,
    상기 요구된 응답도가 현재 응답도보다 더 크지 않을 경우, 상기 현재 응답도를 모든 워크로드들에 제공하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  37. 제 36 항에 있어서,
    상기 현재 응답도는 상기 디폴트 응답도인, 메모리 매체.
  38. 제 37 항에 있어서,
    상기 현재 응답도는, 다른 등록된 워크로드와 연관된 응답도인, 메모리 매체.
  39. 제 35 항에 있어서,
    상기 요구된 응답도가 상기 현재 응답도보다 더 클 경우, 동적 클록 및 전압 스위칭 (DCVS) 알고리즘을 상기 요구된 응답도로 조정하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
  40. 제 39 항에 있어서,
    상기 요구된 응답도를 모든 워크로드들에 제공하기 위한 적어도 하나의 명령을 더 포함하는, 메모리 매체.
KR1020127020985A 2010-01-11 2011-01-10 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법 KR101421361B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US29402610P 2010-01-11 2010-01-11
US61/294,026 2010-01-11
US12/846,331 2010-07-29
US12/846,331 US8700926B2 (en) 2010-01-11 2010-07-29 System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests
PCT/US2011/020709 WO2011085329A1 (en) 2010-01-11 2011-01-10 System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests

Publications (2)

Publication Number Publication Date
KR20120106891A true KR20120106891A (ko) 2012-09-26
KR101421361B1 KR101421361B1 (ko) 2014-07-18

Family

ID=44259440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020985A KR101421361B1 (ko) 2010-01-11 2011-01-10 워크로드 요청들에 기초하여 동적 클록 및 전압 스위칭 알고리즘을 조정하는 시스템 및 방법

Country Status (6)

Country Link
US (1) US8700926B2 (ko)
EP (1) EP2524275B1 (ko)
JP (1) JP5460883B2 (ko)
KR (1) KR101421361B1 (ko)
CN (1) CN102754045B (ko)
WO (1) WO2011085329A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8671413B2 (en) * 2010-01-11 2014-03-11 Qualcomm Incorporated System and method of dynamic clock and voltage scaling for workload based power management of a wireless mobile device
US8370665B2 (en) * 2010-01-11 2013-02-05 Qualcomm Incorporated System and method of sampling data within a central processing unit
CN102819313B (zh) * 2012-07-17 2015-05-06 腾讯科技（深圳）有限公司 终端设备的运行方法和终端设备
US9411403B2 (en) * 2013-11-19 2016-08-09 Qualcomm Incorporated System and method for dynamic DCVS adjustment and workload scheduling in a system on a chip

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670837A (en) * 1984-06-25 1987-06-02 American Telephone And Telegraph Company Electrical system having variable-frequency clock
JP3212187B2 (ja) 1993-06-23 2001-09-25 東京瓦斯株式会社 燃料電池発電装置とその制御方法
EP0727728A1 (en) 1995-02-15 1996-08-21 International Business Machines Corporation Computer system power management
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JP3961619B2 (ja) * 1997-06-03 2007-08-22 株式会社東芝 コンピュータシステムおよびその処理速度制御方法
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
JP3669169B2 (ja) 1998-08-19 2005-07-06 日産自動車株式会社 制動力制御装置
FI117523B (fi) * 1998-10-07 2006-11-15 Nokia Corp Menetelmä tehonkulutuksen säätämiseksi
US6298448B1 (en) 1998-12-21 2001-10-02 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic CPU speed control based on application-specific criteria
US7137017B2 (en) * 2001-04-27 2006-11-14 International Business Machines Corporation Method and apparatus for controlling processor operation speed
US7065659B2 (en) * 2002-06-28 2006-06-20 Microsoft Corporation Power management architecture for defining component power states under a global power state and maintaining a power state floor for a specified component if a power state for the specified component under a new global power state is below the power state floor
US7539994B2 (en) * 2003-01-03 2009-05-26 Intel Corporation Dynamic performance and resource management in a processing system
US20040205757A1 (en) * 2003-04-09 2004-10-14 Pering Trevor A. Performance scheduling using multiple constraints
TWI237793B (en) * 2004-03-12 2005-08-11 Abit Comp Corp Method for automatically changing configured values of hardware in computer system in accordance with executing application program
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7797083B1 (en) * 2004-12-15 2010-09-14 Silego Technology, Inc. Communicating a power control feedback signal
US7788508B1 (en) * 2005-05-26 2010-08-31 National Semiconductor Corporation System and method for rapidly increasing a rising slew rate of an adjustable supply voltage in adaptive voltage scaling
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US20070136615A1 (en) * 2005-12-08 2007-06-14 Electronics And Telecommunications Research Institute System and method for reducing power used to execute application program
TW200805047A (en) * 2005-12-23 2008-01-16 Koninkl Philips Electronics Nv Performance analysis based system level power management
US7484110B2 (en) * 2006-03-16 2009-01-27 Microsoft Corporation Adaptive power management
CN100590583C (zh) * 2006-08-09 2010-02-17 国际商业机器公司 写入和读取应用数据的方法和系统
US7840825B2 (en) * 2006-10-24 2010-11-23 International Business Machines Corporation Method for autonomous dynamic voltage and frequency scaling of microprocessors
US20080155092A1 (en) * 2006-12-22 2008-06-26 Arvind Kumar Method, apparatus and system for securely metering resource usage on a computing platform
JP4359786B2 (ja) * 2007-03-22 2009-11-04 日本電気株式会社 データ伝送装置及びクロック切替回路
US7904287B2 (en) * 2007-11-13 2011-03-08 International Business Machines Corporation Method and system for real-time prediction of power usage for a change to another performance state
US8140830B2 (en) * 2008-05-22 2012-03-20 International Business Machines Corporation Structural power reduction in multithreaded processor

Also Published As

Publication number Publication date
JP5460883B2 (ja) 2014-04-02
US20110173463A1 (en) 2011-07-14
JP2013516714A (ja) 2013-05-13
CN102754045A (zh) 2012-10-24
CN102754045B (zh) 2016-04-06
WO2011085329A1 (en) 2011-07-14
US8700926B2 (en) 2014-04-15
EP2524275A1 (en) 2012-11-21
KR101421361B1 (ko) 2014-07-18
EP2524275B1 (en) 2015-09-30

Similar Documents

Publication Publication Date Title
EP2513750B1 (en) System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
JP5601731B2 (ja) プロセッサを動的に制御するシステムおよび方法
KR101409141B1 (ko) 멀티코어 중앙 프로세싱 유닛에서의 복수의 코어들을 온도에 기초하여 동적으로 제어하는 시스템 및 방법
EP2513746B1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
KR101516859B1 (ko) 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법
KR101411729B1 (ko) 감소된 주파수 발진들을 갖는 중앙 처리 장치 전력을 제어하기 위한 시스템 및 방법
EP2524272B1 (en) System and method of sampling data within a central processing unit
EP2524275B1 (en) System and method of tuning a dynamic clock and voltage switching algorithm based on workload requests

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5