KR20120106461A - Hvdc시스템의 전류 실패 방지 장치 - Google Patents

Hvdc시스템의 전류 실패 방지 장치 Download PDF

Info

Publication number
KR20120106461A
KR20120106461A KR1020110024578A KR20110024578A KR20120106461A KR 20120106461 A KR20120106461 A KR 20120106461A KR 1020110024578 A KR1020110024578 A KR 1020110024578A KR 20110024578 A KR20110024578 A KR 20110024578A KR 20120106461 A KR20120106461 A KR 20120106461A
Authority
KR
South Korea
Prior art keywords
angle
thyristors
phase
current
reactive power
Prior art date
Application number
KR1020110024578A
Other languages
English (en)
Inventor
배채봉
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020110024578A priority Critical patent/KR20120106461A/ko
Publication of KR20120106461A publication Critical patent/KR20120106461A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18Arrangements for adjusting, eliminating or compensating reactive power in networks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

복수의 사이리스터에 입력되는 3상 전압을 검출하기 위한 상 전압 검출기; 상기 복수의 사이리스터를 통과하는 3상 전류를 검출하여, 상기 3상 전류의 변화를 감지하는 상 전류 검출기; 상기 검출된 3상 전압 및 상기 감지된 3상 전류의 변화로부터 상기 복수의 사이리스터의 지연각, 중첩각 및 소호각을 계산하기 위한 연산기; 및 상기 계산된 지연각, 중첩각 및 소호각에 기반하여 복수의 사이리스터의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 제어하는 제어기를 포함하는, 복수의 사이리스터로 구성된 인버터 단에서 상기 복수의 사이리스터들의 전류 실패를 제어하기 위한 장치가 개시된다.

Description

HVDC시스템의 전류 실패 방지 장치{APPARATUS FOR PREVENTING COMMUTATION FAILURE OF HVDC SYSTEM}
본 발명은 전류형 HVDC(High Voltage Direct Current) 시스템의 인버터 단에서 사용하는 일반적인 제어 기법인 최소 소호각(γ) 제어시 필요한 사이리스터(thyristor)의 소호각(extinction angle) 및 중첩각(overlap angle)을 실시간으로 측정하고, 이를 기초로 소호각을 제어하여 전류(轉流) 실패(commutation failure)를 방지하기 위한 방법이다.
전류형 HVDC 시스템의 사이리스터로 구성된 컨버터에 인가되는 3상 교류 전압 중 기준이 되는 한 상의 영점으로부터 사이리스터가 턴온(turn on)되는 시점까지의 지연각(α), 사이리스터가 순간적으로 턴오프(turn off)하지 않아 발생하는 중첩각(μ), 중첩각 이후 사이리스터에 역방향 전압이 걸리는 시점까지의 소호각(γ)이 존재한다.
중첩각(μ)은 변압기의 누설 리액턴스 성분에 의해 결정이 되고 사이리스터로 구성된 컨버터 중 정류기단(rectifier)에서는 지연각이 최소가 되어야 무효전력을 최소화하고, 용량 활용을 최대화할 수 있다. 또한, 인버터(inverter)단에서는 소호각이 최소가 되어야 운전의 안전성 향상, 인버터의 용량 활용의 최대화, 무효전력을 최소화할 수 있다. 그러나 사이리스터라는 전력 소자의 특성상 소호각이 최소 소호각이하로 작아지면 전류 실패가 발생하게 된다. 그러므로 인버터단에서 소호각을 최소화 하면서 전류 실패가 발생하지 않도록 실시간으로 소호각을 측정하여 제어해 줄 필요성이 있다.
본 발명은 전류형 HVDC 시스템의 전류 실패 방지, 운전의 안전성 향상, 인버터의 용량 활용 최대화, 무효 전력 최소화를 위해 인버터 단에서 사용하는 일반적인 제어기법인 최소 소호각(γ) 제어시 필요한 사이리스터의 소호각 및 중첩각을 실시간으로 측정하고, 이를 통해 전류 실패를 방지하고 무효 전력을 최소화하기 위한 방법이다.
본 발명의 일 실시예에 따라 복수의 사이리스터로 구성된 인버터 단에서 상기 복수의 사이리스터들의 전류 실패를 제어하기 위한 장치가 개시되며, 상기 장치는 상기 복수의 사이리스터에 입력되는 3상 전압을 검출하기 위한 상 전압 검출기; 상기 복수의 사이리스터를 통과하는 3상 전류를 검출하기 위한 상 전류 검출기; 상기 검출된 3상 전압 및 상기 검출된 3상 전류로부터, 상기 3상 전압 및 3상 전류의 변화를 감지하여 상기 복수의 사이리스터의 지연각, 중첩각 및 소호각을 계산하기 위한 연산기; 및 상기 계산된 지연각, 중첩각 및 소호각에 기반하여 복수의 사이리스터의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 제어하는 제어기를 포함할 수 있다.
또한 상기 장치는 상기 인버터 출력단의 무효 전력량을 측정하기 위한 무효 전력량 측정기를 더 포함할 수 있다.
본 발명은 중첩각 및 소호각 측정을 위해 별도의 추가 회로가 필요하지 않아 시스템 구성을 간소화하고 저렴한 비용으로 신뢰성 높은 중첩각, 소호각 측정, 무효 전력 제어 및 전류 실패 방지가 가능하다.
도 1은 본 발명의 일 실시예에 따른 사이리스터로 구성된 인버터 단을 도시하고, 사이리스터의 소호각 및 중첩각을 측정하기 위한 장치를 도시한다.
도 2는 본 발명의 일 실시예에 따른 소호각 및 중첩각 측정을 위한 장치를 도시한다.
도 3은 본 발명의 일 실시예에 따른 중첩각 측정을 위한 그래프를 도시한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예가 적용될 수 있는 전류형 HVDC 시스템의 간단한 블록도 및 인버터 단의 사이리스터의 중첩각 및 소호각을 측정하여 전류 실패를 제어하기 위한 장치를 도시한다. 인버터 단은 6개의 사이리스터를 포함하고 있고, 3상 연결에 2개의 사이리스터들이 각각 연결되어 있다. 인버터 단의 출력 상 전압 및 출력 상 전류를 측정하여, 측정된 상 전압 및 상 전류 값을 이용하여 사이리스터의 중첩각 및 소호각을 계산할 수 있다. 계산된 소호각이 최소 소호각 이하로 내려가거나 다른 문제로 인해 중첩각이 증가하게 되면 전류 실패가 발생하고, 소호각이 커지면 인버터단의 무효 전력이 증가하므로, 소호각의 제어가 필요하다.
또한, 사용자는 지연각을 제어하여 소호각을 제어할 수 있고, 지연각을 제어하는 것은 사이리스터의 게이트 전압의 타이밍으로 조절할 수 있다. 따라서, 본 발명은 도 1과 같이 인버터 단의 출력을 검출하여 일련의 연산과정을 거쳐 중첩각 및 소호각을 측정하고, 측정된 소호각을 증가 또는 감소시키기 위해 지연각을 제어하여 전류 실패를 회피하면서 무효 전력을 줄이도록 소호각을 제어할 수 있다.
도 2는 본 발명의 일 실시예에 따른 사이리스터의 지연각, 중첩각 및 소호각을 연산하는 과정을 도시한 것이다. 도 2의 상단의 정현파는 a상 전압(또는 제 1 사이리스터를 통과하는 전압)을 도시한 것이고, 도 2의 상단의 실선은 측정된 a상 전류를 도시한다. 위에서 언급한 것처럼, 중첩각(μ)은 사이리스터가 순간적으로 턴오프하지 않은 구간이다. 즉, 중첩각(μ)은 2개의 사이리스터가 사이리스터의 소자 특성상 어쩔 수 없이 동시에 턴온 되어있는 구간이다.
도 2의 상단의 그래프를 참조한다. 맨 왼쪽의 점선-수직선(t1)이 제 1 사이리스터의 게이트 신호가 입력되는 시점일 수 있다. 게이트 신호는 펄스 신호이지만, 사이리스터는 소자 특성상 게이트 신호가 제거된다고 해서 턴오프되지 않는다. 따라서 사이리스터의 양단에 역방향 전압이 걸리거나, 강제로 전류의 방향을 반대로 하여야 턴오프된다. 도 2의 상단의 그래프에서는 a상 전류가 감소하는 구간(왼쪽으로부터 두 번째 점선-수직선, t2)에서 제 1 사이리스터의 턴오프가 이루어진다.
또한, 제 3 사이리스터는 t3에서 게이트 신호에 의해 턴온되고, t2로부터 제 1 사이리스터가 턴오프되는 시점까지 제 1 및 제 3 사이리스터는 동시에 턴온되어있고, 이 구간이 중첩각(μ)이 된다. 또한, 제 1 사이리스터의 양단에 역방향 전압이 걸리거나 반대 방향의 전류가 흐르는 시점은 제 4 사이리스터가 턴온되는 시점인 t3이다. 따라서 t2 내지 t3의 구간이 중첩각과 소호각의 합이 될 수 있다. 본 발명의 실시예에 따르면, 이러한 중첩각(μ)을 a상 전류의 변화를 통해 측정할 수 있다. 즉, a상 전류의 그래프를 미분하여 a상의 전류가 변화하는 구간을 검출하면 중첩각을 얻을 수 있고, 이를 t2 내지 t3의 구간에서 빼면, 소호각을 얻을 수 있다.
위에서 설명했듯이 소호각이 최소 소호각 이하로 내려가거나 다른 문제로 인해 중첩각이 증가하게 되면 전류 실패가 발생 하므로 중첩각 및 소호각이 실시간으로 측정되어 제어기의 입력으로 사용되어야 한다. 아래에서는 중첩각 및 소호각을 측정하는 구체적인 방법을 서술한다.
전류형 HVDC시스템의 a,b,c 각 상의 전류는 구형파 모양이다. 하지만 스위칭 전력 소자인 사이리스터 소자의 특성상 턴온, 턴오프시간이 존재하며 이러한 특성 때문에 도 1의 인버터측 제 1 사이리스터에 턴온 신호와 제 3 사이리스터에 턴오프 신호가 동시에 입력된다 하더라도 완벽하지 않은 턴온, 완벽하지 않은 턴오프 상태가 발생한다. 이러한 경우에 대해 위에서 상술하였다. 이러한 상태에서 중첩각이 발생하게 되고 이 시간은 상 전류가 0으로 감소하는 시간과 같다. 그러므로 전류를 미분하여 상 전류가 0으로 감소하는 시간을 얻음으로써 중첩각(μ)을 측정하게 되고 등식 (1)의 관계식 및 등식 (2)를 이용하여 소호각(γ)을 측정한다.
α+μ+γ=180˚ 등식(1)
γ=180˚- α-μ 등식(2)
이와 같이 중첩각과 소호각을 측정하여 중첩각이 증가하거나 소호각이 최소 소호각 이하로 떨어져 발생하는 전류 실패가 발생하지 않도록 제어할 수 있다. 또한 기존의 방식에 비해 연산 단계가 줄어들게 되므로 실시간 중첩각 및 소호각이 측정 시간이 줄어들게 된다.
도 2를 참조하여 설명한 동작을 반복하여, 다른 사이리스터들의 지연각, 중첩각 및 소호각을 계산할 수 있다.
도 3은 본 발명의 실시예에 따른 전류 실패를 제어하기 위한 장치(300)를 도시한다. 상기 장치(300)는 상기 복수의 사이리스터를 통과하는 3상 전압을 검출하기 위한 상 전압 검출기(310); 상기 복수의 사이리스터를 통과하는 3상 전류를 검출하기 위한 상 전류 검출기(320); 상기 검출된 3상 전압 및 상기 검출된 3상 전류로부터, 상기 3상 전압 및 3상 전류의 변화를 감지하여 상기 복수의 사이리스터의 지연각, 중첩각 및 소호각을 계산하기 위한 연산기(330); 및 상기 계산된 지연각, 중첩각 및 소호각에 기반하여 복수의 사이리스터들의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 제어하는 제어기(340)를 포함할 수 있고, 선택사항으로 인버터 출력단의 무효 전력량을 측정하기 위한 무효 전력 측정기(350)를 더 포함할 수 있다.
연산기(330)는 상기 검출된 3상 전압의 제로-크로싱 포인트와 상기 복수의 사이리스터의 게이트 단자에 입력되는 펄스가 온(ON)되는 시점을 비교하여 지연각을 계산할 수 있다. 연산기(330)는 상 전류 검출기(320)에 의해 검출된 3상 전류의 값을 미분할 수 있다. 상 전류 검출기(320)에 의해 검출된 3상 전류를 미분하기 위한 회로는 사용자 선택에 의해 구성될 수 있다.
제어기(340)는 무효 전력 측정기(350)에 의해 측정된 무효 전력량의 크기 및 상기 계산된 소호각의 크기 중 적어도 하나에 기반하여, 상기 복수의 사이리스터들의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 조절할 수 있다. 제어기(340)는 복수의 사이리스터들의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 조절하여 상기 복수의 사이리스터들의 지연각 및 상기 무효 전력량을 제어할 수 있다.
위에서 본 발명의 실시예들이 설명되었으며, 당해 기술 분야에 속한 통상의 지식을 가진 자는 이러한 실시예들은 발명을 한정하기 위한 것이 아니라 단지 예시적인 것임을 인식할 수 있고, 본 발명의 범위 또는 사상을 벗어나지 않고 변형, 수정 등이 가능함을 인식할 것이다.

Claims (6)

  1. 복수의 사이리스터로 구성된 인버터 단에서 상기 복수의 사이리스터들의 전류 실패(commutation failure)를 제어하기 위한 장치로서,
    상기 복수의 사이리스터에 입력되는 3상 전압을 검출하기 위한 상 전압 검출기;
    상기 복수의 사이리스터를 통과하는 3상 전류를 검출하기 위한 상 전류 검출기;
    상기 검출된 3상 전압 및 상기 검출된 3상 전류로부터, 상기 3상 전압 및 3상 전류의 변화를 감지하여 상기 복수의 사이리스터의 지연각, 중첩각 및 소호각을 계산하기 위한 연산기; 및
    상기 계산된 지연각, 중첩각 및 소호각에 기반하여 복수의 사이리스터의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 제어하는 제어기를 포함하는, 전류 실패 제어 장치.
  2. 제1항에 있어서, 상기 연산기는
    상기 검출된 3상 전압의 제로-크로싱 포인트와 상기 복수의 사이리스터의 게이트 단자에 입력되는 펄스가 온(ON)되는 시점을 비교하여 지연각을 계산하는, 전류 실패 제어 장치.
  3. 제1항에 있어서, 상기 연산기는
    상기 검출된 3상 전류의 값을 미분하여 상기 중첩각을 계산하는, 전류 실패 제어 장치.
  4. 제1항에 있어서,
    상기 인버터 출력단의 무효 전력량을 측정하기 위한 무효 전력량 측정기를 더 포함하는, 전류 실패 제어 장치.
  5. 제4항에 있어서, 상기 제어기는,
    상기 측정된 무효 전력량의 크기 및 상기 계산된 소호각의 크기 중 적어도 하나에 기반하여, 상기 복수의 사이리스터의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 조절하는, 전류 실패 제어 장치.
  6. 제5항에 있어서, 상기 제어기는,
    상기 복수의 사이리스터의 게이트 단자에 입력되는 펄스의 온/오프(ON/OFF) 타이밍을 조절하여 상기 복수의 사이리스터의 소호각 및 상기 무효 전력량을 제어하는, 전류 실패 제어 장치.
KR1020110024578A 2011-03-18 2011-03-18 Hvdc시스템의 전류 실패 방지 장치 KR20120106461A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110024578A KR20120106461A (ko) 2011-03-18 2011-03-18 Hvdc시스템의 전류 실패 방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110024578A KR20120106461A (ko) 2011-03-18 2011-03-18 Hvdc시스템의 전류 실패 방지 장치

Publications (1)

Publication Number Publication Date
KR20120106461A true KR20120106461A (ko) 2012-09-26

Family

ID=47113167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024578A KR20120106461A (ko) 2011-03-18 2011-03-18 Hvdc시스템의 전류 실패 방지 장치

Country Status (1)

Country Link
KR (1) KR20120106461A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103323790A (zh) * 2013-06-07 2013-09-25 华北电力大学 基于直流输电逆变侧两相短路故障的换相失败分析方法
KR20160017537A (ko) * 2014-08-06 2016-02-16 엘에스산전 주식회사 Hvdc 시스템
KR20160033362A (ko) * 2014-09-17 2016-03-28 한국전력공사 Hⅴdc 시스템의 정류실패 제어 장치
CN105717846A (zh) * 2016-04-13 2016-06-29 上海电器科学研究院 电子式智能精准角度选择控制装置
CN110212565A (zh) * 2019-06-19 2019-09-06 东南大学 一种抑制连续换相失败的直流功率控制策略
US10498142B2 (en) 2016-10-28 2019-12-03 Korea Electric Power Corporation Device and method for extinction angle control of HVDC system
CN113517712A (zh) * 2021-05-17 2021-10-19 国网甘肃省电力公司电力科学研究院 基于预测环节自适应阈值提高成功率的直流系统换相方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103323790A (zh) * 2013-06-07 2013-09-25 华北电力大学 基于直流输电逆变侧两相短路故障的换相失败分析方法
CN103323790B (zh) * 2013-06-07 2015-09-23 华北电力大学 基于直流输电逆变侧两相短路故障的换相失败分析方法
KR20160017537A (ko) * 2014-08-06 2016-02-16 엘에스산전 주식회사 Hvdc 시스템
KR20160033362A (ko) * 2014-09-17 2016-03-28 한국전력공사 Hⅴdc 시스템의 정류실패 제어 장치
CN105717846A (zh) * 2016-04-13 2016-06-29 上海电器科学研究院 电子式智能精准角度选择控制装置
CN105717846B (zh) * 2016-04-13 2018-08-17 上海电器科学研究院 电子式智能精准角度选择控制装置
US10498142B2 (en) 2016-10-28 2019-12-03 Korea Electric Power Corporation Device and method for extinction angle control of HVDC system
CN110212565A (zh) * 2019-06-19 2019-09-06 东南大学 一种抑制连续换相失败的直流功率控制策略
CN110212565B (zh) * 2019-06-19 2022-04-22 东南大学溧阳研究院 一种抑制连续换相失败的直流功率控制策略
CN113517712A (zh) * 2021-05-17 2021-10-19 国网甘肃省电力公司电力科学研究院 基于预测环节自适应阈值提高成功率的直流系统换相方法

Similar Documents

Publication Publication Date Title
KR20120106461A (ko) Hvdc시스템의 전류 실패 방지 장치
EP2845282B1 (en) System and method for ground fault detection and protection in adjustable speed drives
JP5932126B2 (ja) 三相電力変換装置
JP4825648B2 (ja) 開閉器制御装置
US10756567B2 (en) Uninterruptible power supply device
KR101973676B1 (ko) 3 레벨 유닛 인버터
JP4549436B1 (ja) 突入電流抑制装置および突入電流抑制方法
KR101553765B1 (ko) Hvdc 시스템의 전류 실패 방지를 위한 방법 및 시스템
CN104362651A (zh) 三相不平衡下级联型h桥静止同步无功补偿器及补偿方法
EP3609069B1 (en) Converter system
EP3230753B1 (en) Systems and methods for detecting non-operating thyristors in welding systems
RU84173U1 (ru) Мостовой инвертор с защитой выходного трансформатора от одностороннего насыщения
EP3054576B1 (en) Rectification device
KR101172603B1 (ko) 다수의 단상 인버터를 이용한 아크로용 고압 무효전력 보상장치
JPH0468866B2 (ko)
US9094009B2 (en) Method of opening a bypass switch of a high voltage direct current network
KR20110001747A (ko) 3상 불평형시 svc의 불평형 전류를 개선하기 위한 svc 제어장치
JP3927787B2 (ja) 線路整流変換器においてゼロ電流レベルを検出する方法及びシステム
KR101472439B1 (ko) 영상고조파 저감 장치
US9490627B2 (en) Magnetizing inrush current suppressing device
JPH09135535A (ja) 静止型無効電力補償装置
KR101374504B1 (ko) 직류 송전 장치의 구동방법
JP6459678B2 (ja) 分散型電源の系統連系装置
KR20060098392A (ko) Pwm 사이클로 컨버터의 입력 전압 검출 방법 및 장치
JP3009069B2 (ja) 地絡事故検出装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination