KR20120106030A - 선택적 박막 결정화 방법 - Google Patents
선택적 박막 결정화 방법 Download PDFInfo
- Publication number
- KR20120106030A KR20120106030A KR1020110023851A KR20110023851A KR20120106030A KR 20120106030 A KR20120106030 A KR 20120106030A KR 1020110023851 A KR1020110023851 A KR 1020110023851A KR 20110023851 A KR20110023851 A KR 20110023851A KR 20120106030 A KR20120106030 A KR 20120106030A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- electron beam
- substrate
- crystallization
- beam generator
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000002425 crystallisation Methods 0.000 claims abstract description 42
- 230000008025 crystallization Effects 0.000 claims abstract description 27
- 238000010894 electron beam technology Methods 0.000 claims description 54
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000010956 selective crystallization Methods 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 20
- 238000000151 deposition Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000007715 excimer laser crystallization Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명에 따른 선택적 박막 결정화 방법은 기판 스테이지에 기판을 준비하는 단계; 상기 기판에 박막을 형성하는 단계; 상기 박막의 결정화 영역이 전자빔에 의해 조사되도록 상기 기판 스테이지 또는 전자빔 발생장치를 이동시키는 단계; 및 상기 전자빔 발생장치로부터 전자빔을 상기 박막의 결정화 영역에 선택적으로 조사하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 선택적 박막 결정화 방법에 관한 것으로, 보다 상세하게는 전자빔의 세기를 조절하면서 전자빔 또는 기판 스테이지를 원하는 위치로 이동시킴으로써 선택된 박막의 영역을 결정화시키는 선택적 박막 결정화 방법에 관한 것이다.
액정표시장치는 무겁고 부피가 큰 음극선관(Cathode Ray Tube, CRT)을 대신하여 최근 각광 받고 있는 평면표시 장치로서, 이 중에서도 매트릭스 형태로 배열된 화소전극의 스위칭 소자에 박막트랜지스터(Thin Film Transistor, TFT)를 이용한 것이 흔히 알려진 TFT-LCD이다. TFT-LCD는 TFT 어레이 및 화소전극을 구비하는 하부기판, 컬러필터를 구비하는 상부기판, 상기 상부 기판 및 하부기판의 사이에 충진되는 액정층을 포함하며, 이러한 TFT-LCD는 구동 드라이브 IC 및 회로기판과 연결되어 하나의 모듈로서 완성된다.
액정 디스플레이의 경우에 있어서, 석영 등의 값비싼 기판 대신에 상대적으로 저가인 유리를 기판으로 사용하고 있다. 그런데, 유리 기판은 570℃ 이상의 고온에서는 연화가 일어나 표면의 강도가 떨어지면서 공정중에 표면평활도가 저하되고 뒤틀림이나 수축 현상이 발생하게 된다. 따라서, 액정 디스플레이의 TFT는 400℃ 이하의 저온 공정에서 증착이 가능한 비정질 실리콘 박막(a-Si)으로 트랜지스터를 만들어 사용하고 있다. 하지만, 비정질 실리콘의 경우 전자 이동도가 낮아 고해상도와 고집적화를 실현하는데 어려움이 있으며, 제조공정이 복잡하고 비경제적이다.
따라서, 이러한 단점들을 극복하는 방안으로서, 박막 트랜지스터를 폴리 실리콘으로 형성하는 방법이 시도되고있다. 폴리 실리콘은 비정질 실리콘에 비하여 전자이동도가 수백 배 이상 크기 때문에 고해상도, 대화면 TFT-LCD의 제조에 적합할 뿐만 아니라 Memory, CPU, Controller와 Interface를 유리위에 직접 집적화 시킬 수 있는 차세대 SOG(System On Glass)가 가능해지기 때문에 제조공정의 단순화는 물론 집적도 면에서 크게 유리한 장점이 있다.
그런데, 종래에 주로 사용되는 폴리 실리콘 박막의 형성방법은 기판에 먼저 비정질 실리콘을 증착한 후에 이를 폴리 실리콘으로 결정화하는 방법이다. 이 방법은 기판에 손상을 주지 않는 400도 내외의 저온으로 유지한 상태에서 기판에 비정질 실리콘을 증착한 후 후속적인 급속 열처리나 레이저 스캐닝 등과 같은 방법을 통해 재결정화 단계를 거쳐 다결정질화하는 과정을 거치게 된다.
따라서, 이러한 방법을 이용하여 형성되는 폴리 실리콘을 통상 저온 폴리 실리콘(Low Temperature Polycrystalline Silicon, 'LTPS')이라 칭한다. 이러한 poly-Si TFT는 높은 전자이동도로 인해 구동IC를 유리 기판내에 집적화할 수 있어서 슬림한 장치 구현이 가능하므로, 소형 디스플레이에서는 필수적인 기술 중의 하나이다. 또한 빠른 응답속도로 인해 대면적, 고밀도 디스플레이에 사용가능하다는 장점을 가진다. 그 밖에 미세한 금속 배선 공정이 가능하므로 비정질 Si TFT보다 상대적으로 화소 개구율이 높고 광이나 온도 등의 외부 환경에 대해서도 안정적인 편이다.
비정질 실리콘층을 폴리 실리콘으로 결정화하는 방법에는, 반응로(furnace) 속에서 로(爐)가열법을 이용하여 비정질 실리콘을 결정화하는 고상결정화법(Solid Phase Crystallization, SPC법), 빛을 이용하여 급속히 가열하는 방법으로 결정화시키는 고속열처리(Rapid Thermal Annealing, RTA)법, 엑시머 레이저를 순간 조사하여 비정질 실리콘층을 1400℃ 정도까지 순간적으로 가열하여 결정화하는 엑시머 레이저 어닐링(Eximer Laser Annealing, ELA)법, 비정질 실리콘층 상에 선택적으로 증착된 금속을 씨드로 하여 결정화를 유도하는 금속유도결정화(Metal Induced Crystallization, MIC)법 등이 있다.
고상 결정화법(Solid Phase Crystallization, SPC)이나 고속열처리법(Rapid Thermal Annealing, RTA)은 저압화학증착방법(Low Pressure Chemical Vapor Deposition, LPCVD)이나 플라즈마 화학증착방법(Plasma Enhanced CVD, PECVD), 스퍼터링 방법 등으로 비교적 저온인 200℃ ~ 400℃에서 유리기판상에 비정질 실리콘을 형성한 다음, 약 600℃ 이상의 열을 가하는 방법이다. 하지만, 이 방법은 후속 열처리 온도가 유리 기판에 사용하기에는 지나치게 온도가 높고 결정립 성장방향 및 그들간의 균일성이 좋지 않아 높은 수율을 기대하기 어려운 문제점이 있다.
또 다른 방법인 금속유기 결정화법(Metal Induced Crystallization)은 실리콘의 핵생성을 유도하는 금속을 박막성장시에 첨가하는 방법으로서, 일반적으로 실리콘과 공정계를 이루는 금, 알루미늄 등이나 실리사이드를 형성하는 니켈, 티타늄을 함께 첨가하는 방법이다. 하지만 이 방법은, 첨가된 금속들이 실리콘에 도판트로 작용하여 박막의 전기적 성질을 변화시키고, 실리사이드 반응이 발생할 경우에는 박막 상당 부분이 전기적으로 통전되어 누설전류(leakage current)가 발생한다는 단점을 안고 있다.
1980년대 중반에 소니 연구진에 의해서 개발된 액시머 레이저 결정화법(Excimer Laser Crystallization, ELC) 방법은, 비정질 실리콘 위에 높은 에너지를 갖는 레이저 펄스를 조사하여 비정질을 결정화시키는 방법으로서, 실리콘의 공정온도만 올라가고 그 하부의 기판온도는 크게 올라가지 않는다는 장점을 가진다.
그러나, ELC방법은 기판에 LTPS층을 형성하기 위해서 비정질 실리콘 증착, 탈수소 처리, 결정화를 위한 레이저 어닐링 등을 순차적으로 거쳐야 하고, 각 공정마다 기판을 해당 장치로 이송하여야 하므로 시간당 생산성 면에서 크게 불리하다.
또한, ELC 방법은 레이저를 조사하기 위한 공정범위가 고정되어 있으며 결정립 구조를 제어하기가 어려워 원하지 않는 방향으로 결정립 경계가 배열될 수 있다는 단점을 갖는다. 특히 채널 영역에서 이처럼 원하지 않는 방향으로 결정립계가 형성되면 이는 동작 전압 및 속도에 심각한 영향을 끼치게 된다.
ELC법이 가진 이러한 문제점을 해결하기 위한 방법으로서 1998년 James S. Im 등이 발표한 논문(MRS, vol. 166. pp. 613-617, April, 1998)에서는, 인공적으로 제어된 초횡방향 성장(Artificially Controlled Super Lateral Growth, ACSLG)을 제시하고 있다. 이는 패턴된 마스크 사이로 조사된 레이저에 의해서 실리콘 표면을 완전히 용융시킨 다음, 마스크를 약간씩 이동시키면서 수평방향으로 확장된 결정립을 얻는 방법이다. 이 ACSLG는 벌크재료에서 순도 상승을 위해 사용되는 영역용융법(zone melting)과 유사한 방법이라 볼 수 있는데, 상기 논문에서는 이러한 방법을 통하여 원하는 방향으로 성장하는 결정립을 얻었다고 보고하고 있다.
하지만, 전술한 ELC 및 ACSLG법은 모두 고출력 레이저빔으로 기판 표면 전체를 스캐닝해야 한다는 단점을 갖는다. 따라서 우선 고가의 레이저 장비를 사용해야 한다는 점과 레이저 공정 자체도 결정 성장 방향 등이 잘 제어되지 않아서 대량생산에 적용하기에는 아직 공정적으로 안정화되지 못했다는 단점을 안고 있다.
한편, 한국공개특허 제10-2002-0012983호에는, 기판상에 시드층(seed layer)를 형성하고 그 상부에 비정질 실리콘막을 증착한 다음, 레이저빔이나 전자빔을 조사하여 이를 결정화시키는 방법에 대해서 설명되고 있다. 이 기술은 조사되는 레이저의 강도를 정밀하게 조절하지 않더라도 결정성장에 필요한 시드층이 녹지 않고 일부가 남도록 하여 이를 결정성장의 방향과 크기를 조절할 수 있는 성장 핵으로 사용하고자 하는 것이다. 하지만, 이 기술도 비정질층이 먼저 형성된 후 후속공정으로 비정질층을 거의 녹일 정도의 레이저빔이나 전자빔을 조사해야 하므로, 전술한 스캐닝 방식의 문제점을 여전히 안고 있을 뿐만 아니라, 용융 과정을 거쳐야 하므로 빔 파워가 매우 커야 하며 그에 따라 스캐닝 공정의 효율성이 더욱 떨어질 수 있다는 단점을 안고 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, 전자빔의 세기를 조절하면서 전자빔 또는 기판 스테이지를 원하는 위치로 이동시킴으로써 선택된 박막의 영역을 결정화시키는 선택적 박막 결정화 방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 선택적으로 박막의 영역을 결정화시키므로써 박막의 크기나 다양한 표면 형태와 상관없이 결정화를 구현할 수 있는 선택적 박막 결정화 방법을 제공하는 것을 그 목적으로 한다.
상기한 바와 같은 기술적 과제를 달성하기 위하여, 본 발명의 일 측면에 따른 선택적 박막 결정화 방법은, 기판 스테이지에 기판을 준비하는 단계; 상기 기판에 박막을 형성하는 단계; 상기 박막의 결정화되는 영역을 설정하는 단계; 상기 설정된 박막의 결정화 영역이 전자빔에 의해 조사되도록 상기 기판 스테이지 또는 전자빔 발생장치를 이동시키는 단계; 및 상기 전자빔 발생장치로부터 전자빔을 상기 설정된 박막의 결정화 영역에 선택적으로 조사하는 단계를 포함한다.
본 발명에서는 기판 스테이지 또는 전자빔 발생장치를 원하는 결정화 영역으로 이동시키므로써 기판의 모양과 종류, 굴곡 등 표면형태에 상관없이 박막을 원하는 모양으로 선택적으로 결정화할 수 있다.
또한, 박막에 전자빔이 조사되는 시간이 길어질수록 박막의 전기 전도도의 특성이 향상된다.
또한, 본 발명의 선택적 박막 결정화 방법을 이용하여 고해상도와 집적화를 향상시킬 수 있는 나노 결정성 실리콘 박막 트랜지스터(nano-crystalline Si thin film transistor)를 실현시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 선택적 박막 결정화 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 기판 스테이지 또는 전자빔 발생장치의 이동을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전자빔의 세기에 따른 결정화 깊이를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 기판 스테이지 또는 전자빔 발생장치의 이동을 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전자빔의 세기에 따른 결정화 깊이를 나타내는 도면이다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 선택적 박막 결정화 방법을 설명하는데, 도 1은 본 발명의 일 실시예에 따른 선택적 박막 결정화 방법을 나타내는 흐름도이고, 도 2는 본 발명의 일 실시예에 따른 기판 스테이지 또는 전자빔 발생장치의 이동을 나타내는 도면이며, 도 3은 본 발명의 일 실시예에 따른 전자빔의 세기에 따른 결정화 깊이를 나타내는 도면이다.
도 1에 도시된 본 발명의 일 실시예에 따른 선택적 박막 결정화 방법은, 기판 준비 단계(S110), 박막 형성 단계(S120), 결정화 영역 설정 단계(S130), 기판 스테이지 또는 전자빔 발생장치의 이동 단계(S140) 및 전자빔 조사 단계(S150)를 포함한다.
기판 준비 단계(S110)는 진공 챔버에 구비된 기판 스테이지(10)상에 기판(20)을 준비하는 하는 단계이다. 이때, 기판의 크기 또는 기판의 표면 형태와 상관없이 전자빔을 이용하여 박막을 선택적으로 조사하는 것이 가능하므로 모든 종류의 기판을 이용할 수 있다.
박막 형성 단계(S120)에서는 상기 기판(20)에 비정질 실리콘 박막(a-Si, 22)을 증착하여 형성한다. 이와 같이, 기판에 박막을 형성하는 방법은 이미 널리 알려진 공지 기술이므로 이에 대한 구체적인 설명은 생략한다.
결정화 영역 설정 단계(S130)에서는, 상기 기판(20)에 형성된 박막의 결정화되는 영역을 설정한다. 즉, 기판에 형성된 박막중에서 사용자가 원하는 하는 영역을 미리 설정한다.
이때, 상기 박막(20)의 결정화 영역의 설정은 상기 기판 스테이지(10)가 위치하는 진공 챔버(미도시)의 중심을 기준으로 X축 좌표 및 Y축 좌표의 설정을 통해 이루어진다.
기판 스테이지 또는 전자빔 발생장치의 이동 단계(S140)에서는, 상기 설정된 박막의 결정화 영역이 전자빔에 의해 조사되도록 상기 기판 스테이지(10) 또는 전자빔 발생장치(30)를 기 설정된 좌표에 따라 이동시킨다.
예를 들면, 기판 스테이지(10) 또는 전자빔 발생장치(30)가 진공 챔버의 중심으로부터 우측 상단으로 이동해야 하는 경우에는 X축의 값이 '+'로 설정되고, Y축의 값이 '+'로 설정된다. 만약, 기판 스테이지(10) 또는 전자빔 발생장치(30)가 진공 챔버의 중심으로부터 우측 하단으로 이동해야 하는 경우에는 X축의 값이 '+'로 설정되고, Y축의 값이 '-'로 설정된다. 만약, 기판 스테이지(10) 또는 전자빔 발생장치(30)가 진공 챔버의 중심으로부터 좌측 상단으로 이동해야 하는 경우에는 X축의 값이 '-'로 설정되고, Y축의 값이 '+'로 설정된다. 만약, 기판 스테이지(10) 또는 전자빔 발생장치(30)가 진공 챔버의 중심으로부터 좌측 하단으로 이동해야 하는 경우에는 X축의 값이 '-'로 설정되고, Y축의 값이 '-'로 설정된다.
전자빔 조사 단계(S150)에서는, 상기 전자빔 발생장치(30)로부터 전자빔을 상기 설정된 박막의 결정화 영역에 선택적으로 조사한다.
이때, 상기 전자빔의 세기 또는 전자빔이 조사되는 시간을 조절하여 결정화되는 박막의 깊이를 조절하며, 박막에 전자빔이 조사되어지는 시간이 길어질수록 박막의 전기 전도도의 특성이 향상되고, 이를 통해 박막의 결정화도가 증가된다.
예를 들면, 도 3에 도시된 바와 같이, ①번 영역에 조사되는 전자빔의 에너지가 ②번 영역에 조사된 에너지보다 적기 때문에 박막의 표면에 얇게 결정화가 이루어진다.
또한, 상기 전자빔 발생장치에 제공되는 전류 또는 전압의 세기를 조절하여 상기 전자빔의 세기를 조절할 수 있다.
예를 들면, 1000 V, 약 180 mA 의 전류를 갖는 전자빔을 5,000 Å 두께의 비정질 실리콘 박막에 10분간 결정화 시키면, 약 50 ~ 60 나노미터(nm) 크기의 그레인을 관찰할 수 있다. 또한 위와 같은 전자빔의 조건으로 다양한 두께의 비정질 실리콘 박막에서도 결정화 시킬 수 있다.
또한, 다른 실시예에서는, 전자빔 발생장치(30)에 포커싱 전극(focusing electrode)를 추가 설치하여 전자빔 발생장치(30)에서 발생되는 전자빔이 보다 좁은 영역의 결정화에도 이용될 수 있다.
한편, 다른 실시예에서는 상기 결정화 영역 설정 단계(S130)를 생략하므로써 미리 설정된 좌표에 따라 기판 스테이지(10) 또는 전자빔 발생장치(30)를 이동시키는 것이 아니라 사용자가 수동적으로 기판 스테이지(10) 또는 전자빔 발생장치(30)를 이동시킬 수도 있다.
또한, 다른 실시예에서는 박막이 이미 형성된 기판을 기판 스테이지에 준비할 수도 있다.
10 : 기판 스테이지
20 : 기판
22 : 박막
30: 전자빔 발생장치
S110 : 기판 준비 단계
S120 : 박막 형성 단계
S130 : 결정화 영역 설정 단계
S140 : 기판 스테이지 또는 전자빔 발생장치의 이동 단계
S150 : 전자빔 조사 단계
20 : 기판
22 : 박막
30: 전자빔 발생장치
S110 : 기판 준비 단계
S120 : 박막 형성 단계
S130 : 결정화 영역 설정 단계
S140 : 기판 스테이지 또는 전자빔 발생장치의 이동 단계
S150 : 전자빔 조사 단계
Claims (7)
- 기판 스테이지에 기판을 준비하는 단계;
상기 기판에 박막을 형성하는 단계;
상기 박막의 결정화 영역이 전자빔에 의해 조사되도록 상기 기판 스테이지 또는 전자빔 발생장치를 이동시키는 단계; 및
상기 전자빔 발생장치로부터 전자빔을 상기 박막의 결정화 영역에 선택적으로 조사하는 단계를 포함하는 것을 특징으로 하는 선택적 박막 결정화 방법. - 제1항에 있어서,
상기 박막의 결정화되는 영역을 미리 설정하는 단계를 더 포함하는 것을 특징으로 하는 선택적 박막 결정화 방법. - 제1항 또는 제2항에 있어서,
상기 전자빔의 세기 또는 전자빔이 조사되는 시간을 조절하여 결정화되는 박막의 깊이를 조절하는 것을 특징으로 하는 선택적 박막 결정화 방법. - 제3항에 있어서,
상기 전자빔의 세기는 상기 전자빔 발생장치에 제공되는 전류 또는 전압의 세기를 조절하여 이루어지는 것을 특징으로 하는 선택적 박막 결정화 방법. - 제1항 또는 제2항에 있어서,
상기 기판의 크기 또는 기판의 표면 형태와 상관없이 전자빔을 이용하여 박막을 선택적으로 조사하는 것을 특징으로 하는 선택적 박막 결정화 방법. - 제1항 또는 제2항에 있어서,
상기 박막의 결정화 영역의 설정은 상기 기판 스테이지가 위치하는 진공 챔버의 중심을 기준으로 X축 좌표 및 Y축 좌표의 설정을 통해 이루어지는 것을 특징으로 하는 선택적 박막 결정화 방법. - 제1항 또는 제2항에 있어서,
상기 박막의 결정화 영역의 설정은 상기 전자빔 발생장치가 위치하는 진공 챔버의 중심을 기준으로 X축 좌표 및 Y축 좌표의 설정을 통해 이루어지는 것을 특징으로 하는 선택적 박막 결정화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110023851A KR20120106030A (ko) | 2011-03-17 | 2011-03-17 | 선택적 박막 결정화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110023851A KR20120106030A (ko) | 2011-03-17 | 2011-03-17 | 선택적 박막 결정화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120106030A true KR20120106030A (ko) | 2012-09-26 |
Family
ID=47112804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110023851A KR20120106030A (ko) | 2011-03-17 | 2011-03-17 | 선택적 박막 결정화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120106030A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190051632A (ko) * | 2017-11-07 | 2019-05-15 | 순천대학교 산학협력단 | 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터 |
| US11352698B2 (en) | 2019-04-25 | 2022-06-07 | Samsung Electronics Co., Ltd. | Atomic layer deposition apparatus and methods of fabricating semiconductor devices using the same |
-
2011
- 2011-03-17 KR KR1020110023851A patent/KR20120106030A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190051632A (ko) * | 2017-11-07 | 2019-05-15 | 순천대학교 산학협력단 | 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터 |
| US11352698B2 (en) | 2019-04-25 | 2022-06-07 | Samsung Electronics Co., Ltd. | Atomic layer deposition apparatus and methods of fabricating semiconductor devices using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420230B1 (ko) | 반도체 장치 | |
| US8734584B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
| US6495405B2 (en) | Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films | |
| KR100437296B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP5068171B2 (ja) | 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法 | |
| KR100543717B1 (ko) | 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막 | |
| JP2003332346A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6686978B2 (en) | Method of forming an LCD with predominantly <100> polycrystalline silicon regions | |
| CN100356509C (zh) | 多晶硅膜的形成方法 | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| JP5647985B2 (ja) | エネルギービームの照射を利用したシリコーン薄膜の製造方法 | |
| KR20120106030A (ko) | 선택적 박막 결정화 방법 | |
| JP2005197658A (ja) | 多結晶シリコン膜の形成方法 | |
| TW200428660A (en) | Method for manufacturing polysilicon film | |
| JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
| KR20040061795A (ko) | 다결정 실리콘 박막 제조 방법 | |
| KR100366960B1 (ko) | 실리콘 결정화 방법 | |
| CN100388423C (zh) | 多晶硅薄膜的制造方法以及由此获得的薄膜晶体管 | |
| KR20170034496A (ko) | 비정질 실리콘 박막의 다결정 결정화 방법 | |
| JPH1197692A (ja) | 多結晶および液晶表示装置 | |
| CN114068307A (zh) | 低温多晶硅薄膜及其制备方法、阵列基板、显示装置 | |
| KR101095368B1 (ko) | 다결정 박막 형성방법 | |
| JP2002025906A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW201100565A (en) | Fabricating method of polycrystalline silicon thin film | |
| CN107799398A (zh) | 多晶硅薄膜的制作方法、薄膜、晶体管、基板及激光设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application |