KR20120104996A

KR20120104996A - Electronic circuit

Info

Publication number: KR20120104996A
Application number: KR1020127015185A
Authority: KR
Inventors: 타카시 오히라; 코타 야마다
Original assignee: 고꾸리쯔 다이가꾸 호우징 도요하시 기쥬쯔 가가꾸 다이가꾸; 마스프로 뎅꼬 가부시끼가이샤
Priority date: 2009-11-19
Filing date: 2010-11-19
Publication date: 2012-09-24
Also published as: JP2011130430A; WO2011062278A1; CN102668371A

Abstract

전자 회로는 제1 하이브리드 회로(10)와 제2 하이브리드 회로(20)를 구비한다. 상기 제1 하이브리드 회로의 제1 분배 단자(T1) 및 제2 분배 단자(T2)에는, 제1 다이오드(D1) 및 제2 다이오드(D2)가 각각 접속되고, 상기 제2 하이브리드 회로의 제1 분배 단자(T1) 및 제2 분배 단자(T2)에는, 제3 다이오드(D3) 및 제4 다이오드(D4)가, 각각 상기 제1 다이오드 및 제2 다이오드와는 상이한 극성으로 접속된다. 전자 회로는, 상기 제1 다이오드 및 제2 다이오드의 상기 각 분배 단자와는 반대측 단자로부터의 출력과, 상기 제3 다이오드 및 제4 다이오드의 상기 각 분배 단자와는 반대측 단자로부터의 출력을 역상 전력 합성하여 출력하도록 구성되어 있다. The electronic circuit includes a first hybrid circuit 10 and a second hybrid circuit 20. A first diode D1 and a second diode D2 are respectively connected to the first distribution terminal T1 and the second distribution terminal T2 of the first hybrid circuit, and the first distribution of the second hybrid circuit is connected. The third diode D3 and the fourth diode D4 are connected to the terminal T1 and the second distribution terminal T2 with different polarities from the first diode and the second diode, respectively. The electronic circuit combines the output from the terminals opposite to the respective distribution terminals of the first and second diodes and the output from the terminals opposite to the distribution terminals of the third and fourth diodes. Is configured to output.

Description

Electronic circuitry {ELECTRONIC CIRCUIT}

본 국제 출원은, 2009년 11월 19일에 일본국 특허청에 출원된 일본국 특허 출원 제2009-264230호에 기초하는 우선권을 주장하는 것이며, 일본국 특허 출원 제2009-264230호의 모든 내용을 참조에 의해 본 국제 출원에 원용한다.This international application claims the priority based on Japanese Patent Application No. 2009-264230 for which it applied to Japan Patent Office on November 19, 2009, and refer the all the content of Japanese Patent Application No. 2009-264230 to a reference. Incorporated herein by this international application.

본 발명은 고주파 신호를 검파 또는 정류하기에 적합한 전자 회로에 관한 것이다.The present invention relates to an electronic circuit suitable for detecting or rectifying high frequency signals.

고주파 신호를 검파 또는 정류하는 데 이용되는 검파/정류 회로는, 통상, 검파/정류용 다이오드와, 이 다이오드의 전단에 설치되어 검파/정류 회로의 입력 임피던스와 고주파 신호의 전송 경로의 출력 임피던스를 정합시키는 정합 회로로 구성되어 있다(예컨대 특허문헌 1~3 등 참조). A detection / rectification circuit used to detect or rectify a high frequency signal is usually provided in front of the detection / rectification diode and the diode to match the input impedance of the detection / rectification circuit with the output impedance of the transmission path of the high frequency signal. It consists of a matching circuit to make (refer patent document 1-3 etc.).

특허문헌 1 : 일본 특허 출원 공개 제2009-94739호 공보Patent Document 1: Japanese Patent Application Publication No. 2009-94739 특허문헌 2 : 일본 특허 출원 공개 제2007-300262호 공보Patent Document 2: Japanese Patent Application Publication No. 2007-300262 특허문헌 3 : 일본 특허 출원 공개 평11-122042호 공보Patent Document 3: Japanese Patent Application Laid-open No. Hei 11-122042

그런데, 일반적으로 정합 회로는, 스터브나 마이크로스트립 선로 등으로 구성되어 있고, 그 특성(선로의 길이 등)은, 검파 또는 정류 대상이 되는 고주파 신호의 중심 주파수에 대응하여 설정되어 있다. By the way, generally, a matching circuit consists of a stub, a microstrip line, etc., The characteristic (length of a line, etc.) is set corresponding to the center frequency of the high frequency signal used as a detection or rectification object.

이 때문에, 종래의 검파/정류 회로에서는, 검파 또는 정류 대상이 되는 고주파 신호의 주파수 대역이 넓어지면, 고주파 신호의 전주파수 대역에서 입력 임피던스를 정합시킬 수 없어, 고주파 신호를 전송 경로 상에 반사시켜 버린다고 하는 문제가 있었다. For this reason, in the conventional detection / rectification circuit, when the frequency band of the high frequency signal to be detected or rectified becomes wider, the input impedance cannot be matched in all frequency bands of the high frequency signal, and the high frequency signal is reflected on the transmission path. There was problem to throw away.

또한, 검파/정류용 다이오드는, 고주파 신호의 신호 레벨에 의해 입력 임피던스가 변화하기 때문에, 이 입력 임피던스의 변화에 의해서도, 정합 회로의 입력 임피던스를 정합시킬 수 없어져, 고주파 신호를 전송 경로 상에 반사시켜 버린다고 하는 문제가 있었다. In addition, since the input impedance of the detection / rectification diode changes with the signal level of the high frequency signal, the input impedance of the matching circuit cannot be matched even by the change of the input impedance, and the high frequency signal is reflected on the transmission path. There was a problem of letting it go.

특히, 밀리파대와 같은 높은 주파수에 있어서는, 다이오드의 임피던스를 측정하는 것 자체도 고가이며 정밀한 측정 환경이 필요하여, 종래의 회로 형식에서는 정밀도가 높지 않은 임피던스를 갖는 다이오드와의 정합을 취하기가 어렵다고 하는 문제도 있다.In particular, at high frequencies such as millimeters, measuring the impedance of the diode itself is expensive and requires a precise measurement environment, and it is difficult to match with a diode having a low impedance in a conventional circuit format. There is a problem.

또한, 동일한 다이오드라 하더라도, 주위 온도가 변화되는 경우나 경년 변화가 있는 경우에는, 다이오드의 임피던스가 미묘하게 변동해 버리는 경우가 있고, 이 경우에도 정합 조건이 깨어져, 반사에 의한 손실이 증가한다고 하는 문제가 있다. Even in the case of the same diode, the impedance of the diode may fluctuate slightly when the ambient temperature changes or when there is a secular variation. In this case, the matching condition is broken and the loss due to reflection increases. there is a problem.

그리고, 다이오드로부터 전송 선로 상에 반사가 생기면, 전력 효율이 열화할 뿐만 아니라, 고주파 신호의 주파수 특성에 리플이 생긴다고 하는 문제도 있다.When reflection occurs on the transmission line from the diode, not only the power efficiency is deteriorated, but also there is a problem that ripple occurs in the frequency characteristic of the high frequency signal.

본 발명은, 이러한 문제를 감안하여 이루어진 것으로, 고주파 신호를, 그 전송 경로 상에 반사시키지 않고, 효율적으로 검파 및 정류 중의 한쪽을 행할 수 있는 전자 회로를 제공하는 것을 목적으로 한다.This invention is made | formed in view of such a problem, and an object of this invention is to provide the electronic circuit which can efficiently perform either detection and rectification, without reflecting a high frequency signal on the transmission path.

이러한 목적을 달성하기 위해 이루어진 본 발명의 제1 국면은, The first aspect of the present invention made to achieve this object,

전자 회로로서, As an electronic circuit,

제1 하이브리드 회로와, The first hybrid circuit,

제2 하이브리드 회로Second hybrid circuit

를 구비하고, And,

상기 제1 하이브리드 회로 및 상기 제2 하이브리드 회로는 각각, 입력 단자, 제1 분배 단자, 제2 분배 단자 및 통과 단자로 이루어진 4개의 단자와, 검파 및 정류 중의 한쪽이 행해지는 대상이 되는 고주파 신호의 기준 주파수에 있어서 대략 1/4 파장이 되는 길이를 갖는 4개의 전송 선로를 구비하고, 상기 4개의 전송 선로 중, 전송 임피던스가 기준치로 설정된 한쌍의 제1 전송 선로에서, 상기 입력 단자와 상기 통과 단자 사이 및 상기 제1 분배 단자와 상기 제2 분배 단자 사이를 각각 접속하고, 전송 임피던스가 기준치의 1/√2로 설정된 한쌍의 제2 전송 선로에서, 상기 입력 단자와 상기 제1 분배 단자 사이 및 상기 통과 단자와 상기 제2 분배 단자 사이를 각각 접속함으로써, 고리형으로 형성되고, Each of the first hybrid circuit and the second hybrid circuit includes four terminals including an input terminal, a first distribution terminal, a second distribution terminal, and a pass terminal, and a high frequency signal to which one of detection and rectification is performed. The input terminal and the pass-through terminal in a pair of first transmission lines having four transmission lines having a length of approximately one-quarter wavelength at a reference frequency, and of which the transmission impedance is set to a reference value among the four transmission lines. Between the input terminal and the first distribution terminal and in the pair of second transmission lines each having a transmission impedance set to 1 / √2 of a reference value, respectively, between the first distribution terminal and the second distribution terminal. By connecting between a passing terminal and said 2nd distribution terminal, respectively, it is formed in ring shape,

상기 제1 하이브리드 회로의 입력 단자는, 상기 고주파 신호의 입력 경로에 접속되고,An input terminal of the first hybrid circuit is connected to an input path of the high frequency signal,

상기 제2 하이브리드 회로의 입력 단자는, 상기 제1 하이브리드 회로의 통과 단자에 접속되고,An input terminal of the second hybrid circuit is connected to a pass terminal of the first hybrid circuit,

상기 제2 하이브리드 회로의 통과 단자는, 상기 전송 임피던스의 기준치를 갖는 종단 회로에서 종단되고, The pass terminal of the second hybrid circuit is terminated in a termination circuit having a reference value of the transmission impedance,

상기 제1 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에는, 제1 다이오드 및 제2 다이오드가 각각 접속되고, A first diode and a second diode are connected to the first distribution terminal and the second distribution terminal of the first hybrid circuit, respectively,

상기 제2 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에는, 제3 다이오드 및 제4 다이오드가 각각, 상기 제1 다이오드 및 제2 다이오드와는 상이한 극성으로 접속되고, A third diode and a fourth diode are connected to the first distribution terminal and the second distribution terminal of the second hybrid circuit in polarities different from the first diode and the second diode, respectively,

해당 전자 회로는, The electronic circuit,

상기 제1 다이오드 및 제2 다이오드의 상기 각 분배 단자와는 반대측 단자로부터의 출력과, 상기 제3 다이오드 및 제4 다이오드의 상기 각 분배 단자와는 반대측 단자로부터의 출력을 역상 전력 합성하여 출력하도록 구성되어 있는 것을 특징으로 한다. Configured to combine the output from the terminals opposite to the respective distribution terminals of the first and second diodes and the output from the terminals opposite to the distribution terminals of the third and fourth diodes to output reverse phase power; It is characterized by that.

또한, 본 발명의 제2 국면은, 제1 국면의 전자 회로에 있어서, In addition, the second aspect of the present invention, in the electronic circuit of the first aspect,

상기 제1 다이오드 및 제2 다이오드는, 상기 제1 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에 극성을 일치시켜 접속되고, The first diode and the second diode are connected to the first distribution terminal and the second distribution terminal of the first hybrid circuit with the same polarity,

상기 제3 다이오드 및 제4 다이오드는, 상기 제2 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에, 상기 제1 다이오드 및 제2 다이오드와는 상이한 극성으로 접속되어 있고, The third diode and the fourth diode are connected to the first distribution terminal and the second distribution terminal of the second hybrid circuit in polarities different from the first diode and the second diode,

상기 제1 다이오드 및 제2 다이오드의 상기 각 분배 단자와는 반대측 단자가 제1 입력 단자에 접속되고, 상기 제3 다이오드 및 제4 다이오드의 상기 각 분배 단자와는 반대측 단자가 제2 입력 단자에 접속되고, 각 입력 단자간의 전위차를 차동 증폭시키는 차동 증폭 회로Terminals opposite to the respective distribution terminals of the first and second diodes are connected to a first input terminal, and terminals opposite to the distribution terminals of the third and fourth diodes are connected to a second input terminal. Differential amplification circuit for differentially amplifying the potential difference between each input terminal

를 구비한 것을 특징으로 한다. Characterized in having a.

또한, 본 발명의 제3 국면은, 제1 국면의 전자 회로에 있어서, In addition, the third aspect of the present invention, in the electronic circuit of the first aspect,

상기 제1 다이오드 및 제2 다이오드는, 상기 제1 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에 역극성으로 접속되고, The first diode and the second diode are connected in reverse polarity to the first distribution terminal and the second distribution terminal of the first hybrid circuit,

상기 제1 다이오드 및 제4 다이오드의 상기 각 분배 단자와는 반대측 단자가 제1 입력 단자에 접속되고, 상기 제2 다이오드 및 제3 다이오드의 상기 각 분배 단자와는 반대측 단자가 제2 입력 단자에 접속되고, 각 입력 단자간의 전위차를 차동 증폭시키는 차동 증폭 회로Terminals opposite to each of the distribution terminals of the first and fourth diodes are connected to a first input terminal, and terminals opposite to the distribution terminals of the second and third diodes are connected to a second input terminal. Differential amplification circuit for differentially amplifying the potential difference between each input terminal

를 구비한 것을 특징으로 한다. Characterized in having a.

또한, 본 발명의 제4 국면은, 제2 국면 또는 제3 국면의 전자 회로에 있어서, 상기 차동 증폭 회로는 연산 증폭기로 이루어지고, 해당 연산 증폭기의 비반전 입력 단자에 접속되는 다이오드에는, 상기 비반전 입력 단자에 접속되는 증폭률 설정용 저항을 통해 바이어스 전압을 인가하도록 구성된 것을 특징으로 한다. In a fourth aspect of the present invention, in the electronic circuit of the second or third aspect, the differential amplifier circuit comprises an operational amplifier, and the diode is connected to the non-inverting input terminal of the operational amplifier. And a bias voltage is applied through an amplification factor setting resistor connected to the inverting input terminal.

또한, 본 발명의 제5 국면은, 제1 국면 내지 제4 국면 중 어느 하나의 국면의 전자 회로에 있어서, 제1~제4 다이오드의 상기 각 분배 단자와는 반대측 단자에는, 각 다이오드를 통과한 고주파 신호 성분을 제거하기 위한 반원형 또는 부채형의 레이디얼 스터브가 설치되어 있는 것을 특징으로 한다. The fifth aspect of the present invention is the electronic circuit according to any one of the first to fourth aspects, wherein each diode passes through a terminal opposite to the distribution terminals of the first to fourth diodes. A semi-circular or fan-shaped radial stub for removing high frequency signal components is provided.

한편, 본 발명의 제6 국면의 전자 회로는, 상기 종단 회로를 해제하고 종속 접속된 복수단의 제1 국면에 있어서의 전자 회로를 구비하고, 상기 복수단의 전자 회로 중의 최종단의 전자 회로를 구성하는 제2 하이브리드 회로의 통과 단자는, 상기 전송 임피던스의 기준치를 갖는 종단 회로에서 종단되어 있는 것을 특징으로 한다.On the other hand, the electronic circuit of the 6th aspect of this invention is equipped with the electronic circuit in the 1st phase of the multiple stage which carried out the termination circuit, and was cascade-connected, and comprised the electronic circuit of the last stage in the said multiple stage electronic circuit. The pass terminal of the second hybrid circuit to be configured is terminated in a termination circuit having a reference value of the transmission impedance.

제1 국면의 전자 회로에 있어서는, 종래의 정합 회로를 이용하는 대신, 제1 하이브리드 회로와 제2 하이브리드 회로로 구성되는 한쌍의 하이브리드 회로를 이용한다. In the electronic circuit of the first aspect, instead of using a conventional matching circuit, a pair of hybrid circuits composed of a first hybrid circuit and a second hybrid circuit are used.

각 하이브리드 회로는 상기와 같이 구성되어 있기 때문에, 입력 단자에 입력된 고주파 신호를 2분배하여 제1 분배 단자 및 제2 분배 단자로부터 출력하는 분배 회로(소위 하이브리드 링)로서 기능한다. Since each hybrid circuit is comprised as mentioned above, it functions as a distribution circuit (so-called hybrid ring) which divides the high frequency signal input into the input terminal, and outputs it from a 1st distribution terminal and a 2nd distribution terminal.

또한, 각 하이브리드 회로의 제1, 제2 분배 단자에는, 하이브리드 회로마다 제1, 제2 다이오드 또는 제3, 제4 다이오드가 접속되지만, 상기와 같이 구성된 하이브리드 회로(하이브리드 링)에서는, 분배 단자의 출력 임피던스와 분배 단자에 접속되는 다이오드의 입력 임피던스가 상이하여, 분배 단자에서 출력 신호의 일부가 반사되었다 하더라도, 그 반사 신호는, 통과 단자측에 출력되고, 입력 단자측으로 되돌아가지는 않는다.In addition, although the 1st, 2nd diode, or 3rd, 4th diode is connected to the 1st, 2nd distribution terminal of each hybrid circuit for every hybrid circuit, in the hybrid circuit (hybrid ring) comprised as mentioned above, Even if a part of the output signal is reflected at the distribution terminal because the output impedance is different from the input impedance of the diode connected to the distribution terminal, the reflection signal is output to the pass terminal side and does not return to the input terminal side.

따라서, 제1 국면의 전자 회로에 의하면, 정합 회로를 이용하지 않고, 고주파 신호가 그 입력 경로에 반사되어 버리는 것을 방지할 수 있다. 또한, 고주파 신호가 입력 경로에 반사되면, 전력 효율이 열화할 뿐만 아니라, 고주파 신호의 주파수 특성에 리플이 생기지만, 본 발명에 의하면 이러한 문제도 방지할 수 있다. Therefore, according to the electronic circuit of a 1st aspect, it can prevent that a high frequency signal is reflected in the input path, without using a matching circuit. In addition, when the high frequency signal is reflected in the input path, not only the power efficiency is deteriorated, but also the ripple occurs in the frequency characteristic of the high frequency signal, but according to the present invention, such a problem can be prevented.

또한, 제1 국면의 전자 회로에 의하면, 정합 회로를 이용할 필요가 없기 때문에, 검파/정류 가능한 고주파 신호의 주파수 대역이 정합 회로의 주파수 특성으로 제한되는 것을 방지하여, 검파/정류 가능한 고주파 신호의 주파수 대역을 넓게 할 수 있다. Further, according to the electronic circuit of the first aspect, since it is not necessary to use a matching circuit, the frequency band of the high frequency signal that can be detected and rectified is prevented from being limited to the frequency characteristic of the matching circuit, and thus the frequency of the high frequency signal that can be detected and rectified. The band can be widened.

한편, 제1, 제2 다이오드 및 제3, 제4 다이오드는 각각, 제1 하이브리드 회로 및 제2 하이브리드 회로의 2개의 분배 단자에 접속되지만, 제1, 제2 다이오드 및 제3, 제4 다이오드는 각 하이브리드 회로 사이에서 극성이 상이하도록 분배 단자에 접속되고, 게다가, 제1, 제2 다이오드로부터의 출력 및 제3, 제4 다이오드로부터의 출력은 역상 전력 합성되기 때문에, 제1 하이브리드 회로의 입력 단자로부터 입력된 고주파 신호는, 제1 하이브리드 회로에 접속된 제1, 제2 다이오드와, 제2 하이브리드 회로에 접속된 제3, 제4 다이오드에 의해 전파(全波) 정류되게 된다. On the other hand, the first, second diodes and third and fourth diodes are connected to two distribution terminals of the first hybrid circuit and the second hybrid circuit, respectively, but the first, second diodes and the third and fourth diodes are The input terminal of the first hybrid circuit is connected to the distribution terminal so that the polarities are different between the respective hybrid circuits, and furthermore, the output from the first and second diodes and the output from the third and fourth diodes are reverse phase power synthesized. The high frequency signal inputted from the wave is full-wave rectified by the first and second diodes connected to the first hybrid circuit and the third and fourth diodes connected to the second hybrid circuit.

이 때문에, 제1 국면의 전자 회로에 의하면, 고주파 신호가 각 다이오드의 접속점(즉, 각 하이브리드 회로의 제1, 제2 분배 단자)에서 반사함으로써 생기는 출력 저하를, 상기 역상 전력 합성(환언하면 전파 정류)에 의해 저감할 수 있어, 전자 회로의 전력 효율이 저하되는 것을 방지할 수 있다. For this reason, according to the electronic circuit of the 1st phase, the output fall caused by the high frequency signal reflecting at the connection point of each diode (namely, the 1st, 2nd distribution terminal of each hybrid circuit) is said reverse phase power synthesis (in other words, propagation). Rectification), and it is possible to prevent the power efficiency of the electronic circuit from being lowered.

또한, 상기 하이브리드 회로는 각각 배선 패턴으로서 기판 상에 형성할 수 있고, 상기 다이오드는 각각 회로 기판에 실장할 수 있고, 게다가, 역상 전력 합성 등을 위한 회로도 기판에 형성된 배선 패턴과 기판에 대한 실장 부품으로 구성할 수 있다. In addition, the hybrid circuits may be formed on the substrate as wiring patterns, respectively, and the diodes may be mounted on the circuit board, respectively, and in addition, circuit patterns formed on circuit boards for reverse phase power synthesis and the like, and mounting parts for the substrates. It can be configured as.

따라서, 제1 국면의 전자 회로는, 양면 기판의 한면에 소정의 배선 패턴을 형성하여 전자 부품을 실장함으로써 구성할 수 있다. 그리고, 전자 회로를 이와 같이 구성하면, 기판에 관통 구멍을 형성할 필요가 없기 때문에 회로 패턴을 작게 할 수 있고, 게다가, 양면 기판의 이면을 베타그라운드로 함으로써 안정된 특성을 얻을 수 있게 된다. Therefore, the electronic circuit of a 1st aspect can be comprised by forming a predetermined wiring pattern in one surface of a double-sided board | substrate, and mounting an electronic component. If the electronic circuit is constituted in this way, since the through-hole is not required to be formed in the substrate, the circuit pattern can be made small, and stable characteristics can be obtained by setting the back surface of the double-sided substrate to beta ground.

여기서, 제1, 제2 다이오드로부터의 출력과 제3, 제4 다이오드로부터의 출력을 역상 전력 합성함으로써, 제1 하이브리드 회로의 입력 단자로부터 입력된 고주파 신호를 전파 정류하는 회로로는, 차동 증폭 회로를 이용할 수 있다. Here, as a circuit for full-wave rectifying the high frequency signal input from the input terminal of the first hybrid circuit by combining the output from the first and second diodes with the output from the third and fourth diodes, a differential amplifier circuit Can be used.

구체적으로는, 제1 다이오드 및 제2 다이오드가, 제1 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에 극성을 일치시켜 접속되고, 제3 다이오드 및 제4 다이오드가, 제2 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에, 제1 다이오드 및 제2 다이오드와는 상이한 극성으로, 서로 극성을 일치시켜 접속되어 있는 경우에는, 제2 국면에 있어서의 전자 회로와 같이, 차동 증폭 회로의 한쪽의 입력 단자(제1 입력 단자)에, 제1 다이오드 및 제2 다이오드의 각 분배 단자와는 반대측 단자를 접속하고, 차동 증폭 회로의 다른쪽의 입력 단자(제2 입력 단자)에, 제3 다이오드 및 제4 다이오드의 각 분배 단자와는 반대측 단자를 접속하도록 하면, 제1 하이브리드 회로의 입력 단자로부터 입력된 고주파 신호를 전파 정류할 수 있다. Specifically, the first diode and the second diode are connected to the first distribution terminal and the second distribution terminal of the first hybrid circuit with the same polarity, and the third diode and the fourth diode are formed of the second hybrid circuit. When the first distribution terminal and the second distribution terminal are connected to each other at the same polarity as the first diode and the second diode with the same polarity, one of the differential amplifier circuits is similar to the electronic circuit in the second phase. A terminal opposite to each of the distribution terminals of the first diode and the second diode is connected to an input terminal (first input terminal) of the third diode, and a third diode is connected to the other input terminal (second input terminal) of the differential amplifier circuit. And if it connects the terminal opposite to each distribution terminal of a 4th diode, the high frequency signal input from the input terminal of a 1st hybrid circuit can be full-wave rectified.

또한, 제1 다이오드 및 제2 다이오드가, 제1 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에 역극성으로 접속되고, 제3 다이오드 및 제4 다이오드가, 제2 하이브리드 회로의 제1 분배 단자 및 제2 분배 단자에, 제1 다이오드 및 제2 다이오드와는 상이한 극성으로, 상호 역극성으로 접속되어 있는 경우에는, 제3 국면에 있어서의 전자 회로와 같이, 차동 증폭 회로의 한쪽의 입력 단자(제1 입력 단자)에, 제1 다이오드 및 제4 다이오드의 각 분배 단자와는 반대측 단자를 접속하고, 차동 증폭 회로의 다른쪽의 입력 단자(제2 입력 단자)에, 제2 다이오드 및 제3 다이오드의 각 분배 단자와는 반대측 단자를 접속하도록 하면, 제1 하이브리드 회로의 입력 단자로부터 입력된 고주파 신호를 전파 정류할 수 있다. The first diode and the second diode are connected in reverse polarity to the first distribution terminal and the second distribution terminal of the first hybrid circuit, and the third diode and the fourth diode are the first distribution terminal of the second hybrid circuit. And an input terminal of one of the differential amplifier circuits, like the electronic circuit in the third aspect, when the second distribution terminal is connected to the second distribution terminal with different polarities from the first diode and the second diode in reverse polarity. A terminal opposite to each of the distribution terminals of the first diode and the fourth diode is connected to the first input terminal), and the second and third diodes are connected to the other input terminal (second input terminal) of the differential amplifier circuit. When the terminals opposite to the respective distribution terminals of are connected, the high frequency signal input from the input terminal of the first hybrid circuit can be full-wave rectified.

또한, 이와 같이 전자 회로에 차동 증폭 회로를 설치한 경우, 차동 증폭 회로의 제1, 제2 입력 단자에는 통상 입력 저항이 설치되기 때문에, 그 입력 저항의 저항치에 의해, 각 다이오드로부터 각 입력 단자에 대한 고주파 신호의 입력 특성을 변화시킬 수 있다. In the case where the differential amplifier circuit is provided in the electronic circuit in this way, since the input resistors are normally provided at the first and second input terminals of the differential amplifier circuit, the resistance values of the input resistors are used for each input terminal. The input characteristics of the high frequency signal can be changed.

이 때문에, 제2 국면 또는 제3 국면의 전자 회로에 의하면, 각 다이오드나 하이브리드 회로에 특성의 변동이 있더라도, 차동 증폭 회로의 각 입력 단자에 접속된 입력 저항의 저항치를 조정함으로써, 각 다이오드나 하이브리드 회로의 특성의 변동을 흡수하여, 출력 특성을 개선할 수 있다. Therefore, according to the electronic circuit of the second or third aspect, even if there is a variation in characteristics in each diode or hybrid circuit, by adjusting the resistance value of the input resistance connected to each input terminal of the differential amplifier circuit, each diode or hybrid is adjusted. The variations in the characteristics of the circuit can be absorbed to improve the output characteristics.

다음으로, 제4 국면의 전자 회로에 있어서는, 차동 증폭 회로가 연산 증폭기로 구성되어 있고, 이 연산 증폭기의 비반전 입력 단자에 접속되는 다이오드에는, 비반전 입력 단자에 접속되는 증폭률 설정용 저항을 통해 바이어스 전압이 인가된다. Next, in the electronic circuit of the fourth aspect, the differential amplifier circuit is composed of an operational amplifier, and the diode connected to the non-inverting input terminal of the operational amplifier is provided through an amplification factor setting resistor connected to the non-inverting input terminal. A bias voltage is applied.

이 때문에, 제4 국면의 전자 회로에 의하면, 연산 증폭기의 비반전 입력 단자에 접속되는 다이오드로부터, 각 하이브리드 회로 및 다른쪽의 다이오드를 통과하여, 연산 증폭기의 반전 입력 단자에 이르는 경로로 전류가 흐르게 되어, 제1~제4 다이오드 전부에 바이어스 전류를 흘려, 이들 각 다이오드의 감도(나아가서는 검파/정류 효율)를 높일 수 있다. Therefore, according to the electronic circuit of the fourth aspect, the current flows from the diode connected to the non-inverting input terminal of the operational amplifier, through each hybrid circuit and the other diode, to the path from the opposing input terminal of the operational amplifier. As a result, a bias current flows through all of the first to fourth diodes, thereby improving the sensitivity (towards the detection / rectification efficiency) of each of these diodes.

또한, 제5 국면의 전자 회로에 있어서는, 제1~제4 다이오드의 각 분배 단자와는 반대측 단자에, 각 다이오드를 통과한 고주파 신호 성분을 제거하기 위한 반원형 또는 부채형의 레이디얼 스터브가 설치되어 있다. In the electronic circuit of the fifth aspect, a semicircular or fan-shaped radial stub for removing high frequency signal components passing through each diode is provided at a terminal opposite to each of the distribution terminals of the first to fourth diodes. have.

이 때문에, 제5 국면의 전자 회로에 의하면, 각 하이브리드의 분배 단자로부터 제1~제4 다이오드를 통과하여 고주파 신호 성분이 누설되었다 하더라도, 그 고주파 신호 성분을 레이디얼 스터브에 의해 제거할 수 있어, 각 다이오드로부터의 출력을 역상 전력 합성함으로써 얻어지는 검파/정류 신호에 고주파 신호 성분이 중첩되는 것을 방지할 수 있다. For this reason, according to the electronic circuit of the fifth aspect, even if a high frequency signal component leaks through the first to fourth diodes from each of the hybrid distribution terminals, the high frequency signal component can be removed by a radial stub. It is possible to prevent the high frequency signal component from overlapping the detected / rectified signal obtained by inverse power combining the output from each diode.

또 다음으로, 제6 국면의 전자 회로는, 제1 국면의 전자 회로를, 종단 회로를 해제하여 복수단 종속 접속하고, 최종단의 전자 회로를 구성하는 제2 하이브리드 회로의 통과 단자를 종단 회로에서 종단함으로써 구성된다. Next, the electronic circuit of the sixth aspect is connected to the electronic circuit of the first aspect by releasing the termination circuit and cascade-connecting the plurality of stages. It is comprised by terminating.

즉, 제6 국면의 전자 회로에서는, 제1 국면의 전자 회로를 복수단 종속 접속함으로써, 전단의 전자 회로에 있어서의 제2 하이브리드 회로의 통과 단자에 생기는 반사 신호 성분을 다음 단의 전자 회로에 입력하고, 다시 검파/정류시킴으로써, 최종단의 전자 회로에 접속되는 종단 회로에서 소비되는 반사 신호의 소비 전력량(환언하면 전력 손실)을 억제하고 있다. That is, in the electronic circuit of the sixth aspect, the plurality of cascade-dependent connection of the electronic circuit of the first aspect is inputted into the electronic circuit of the next stage the reflection signal component generated at the pass terminal of the second hybrid circuit in the electronic circuit of the preceding stage. By detecting and rectifying again, the amount of power consumed (in other words, power loss) of the reflected signal consumed by the termination circuit connected to the electronic circuit of the final stage is suppressed.

이 때문에, 제6 국면의 전자 회로에 의하면, 제1 국면의 전자 회로가 복수단 필요해지지만, 그 접속단수에 따라서, 고주파 신호의 검파/정류 효율을 높일 수 있게 되어, 전력 효율이 좋은 전자 회로를 실현할 수 있게 된다.Therefore, according to the electronic circuit of the sixth aspect, a plurality of stages of the electronic circuit of the first aspect are required, but the detection / rectification efficiency of the high frequency signal can be increased according to the number of the connected stages, thereby providing an electronic circuit with good power efficiency. It can be realized.

도 1은 제1 실시형태의 검파/정류 회로의 구성을 나타내는 회로도이다.
도 2는 제1 실시형태의 검파/정류 회로 각 부의 특성을 해석한 결과를 나타내는 설명도이다.
도 3은 제2 실시형태의 검파/정류 회로의 구성을 나타내는 회로도이다.
도 4는 제3 실시형태의 검파/정류 회로의 구성을 나타내는 회로도이다.
도 5는 제1 실시형태의 변형예를 나타내는 회로도이다.
도 6은 검파/정류 회로를 전력 변환기로서 이용하는 변형예를 나타내는 설명도이다. 1 is a circuit diagram showing a configuration of a detection / rectification circuit according to the first embodiment.
It is explanatory drawing which shows the result of having analyzed the characteristic of each part of the detection / rectification circuit of 1st Embodiment.
3 is a circuit diagram showing a configuration of a detection / rectification circuit according to the second embodiment.
4 is a circuit diagram showing the configuration of a detection / rectification circuit according to the third embodiment.
5 is a circuit diagram showing a modification of the first embodiment.
6 is an explanatory diagram showing a modification using the detection / rectification circuit as a power converter.

이하에 본 발명의 실시형태를 도면과 함께 설명한다. EMBODIMENT OF THE INVENTION Below, embodiment of this invention is described with drawing.

[제1 실시형태][First Embodiment]

도 1에 나타낸 바와 같이, 본 실시형태의 검파/정류 회로에는, 검파 또는 정류 대상이 되는 고주파 신호가 커플링 콘덴서(C1)를 통해 입력되는 제1 하이브리드 회로(10)와, 제1 하이브리드 회로(10)를 통과한 고주파 신호가 입력되는 제2 하이브리드 회로(20)의 2개의 하이브리드 회로가 설치되어 있다. As shown in Fig. 1, the detection / rectification circuit of the present embodiment includes a first hybrid circuit 10 and a first hybrid circuit 10 through which a high frequency signal to be detected or rectified is input through a coupling capacitor C1. Two hybrid circuits of the second hybrid circuit 20 to which the high frequency signal passing through 10 are input are provided.

이들 각 하이브리드(10, 20)는, 입력 단자(Ti), 제1 분배 단자(T1), 제2 분배 단자(T2) 및 통과 단자(To)로 이루어진 4개의 단자부와, 검파 또는 정류 대상이 되는 고주파 신호의 기준 주파수에 있어서 대략 1/4 파장이 되는 길이를 갖는 4개의 전송 선로로 이루어진다. Each of these hybrids 10 and 20 includes four terminal portions including an input terminal Ti, a first distribution terminal T1, a second distribution terminal T2, and a passing terminal To, and are to be detected or rectified. It consists of four transmission lines having a length that is approximately 1/4 wavelength in the reference frequency of the high frequency signal.

그리고, 입력 단자(Ti)와 통과 단자(To) 사이 및 제1 분배 단자(T1)와 제2 분배 단자(T2) 사이는, 전송 임피던스가 고주파 신호의 입력 경로와 동일한 기준치(본 실시형태에서는 50 Ω)로 설정된 한쌍의 제1 전송 선로(L1)에서 각각 접속되고, 입력 단자(Ti)와 제1 분배 단자(T1) 사이 및 통과 단자(To)와 제2 분배 단자(T2) 사이는, 전송 임피던스가 기준치의 대략 1/√2의 값(본 실시형태에서는 35 Ω)으로 설정된 한쌍의 제2 전송 선로(L2)에서 각각 접속되어 있다. The reference value between the input terminal Ti and the pass terminal To and between the first distribution terminal T1 and the second distribution terminal T2 is the same as the input path of the high frequency signal (50 in the present embodiment). Are connected in a pair of first transmission lines L1 set to Ω, respectively, and are transmitted between the input terminal Ti and the first distribution terminal T1 and between the passing terminal To and the second distribution terminal T2. Impedances are respectively connected in a pair of second transmission lines L2 set to a value of approximately 1 /? 2 of the reference value (35? In this embodiment).

즉, 본 실시형태에서, 각 하이브리드 회로(10, 20)는, 한쌍의 제1 전송 선로(L1)와 한쌍의 제2 전송 선로(L2)를 교대로 연결함으로써, 직사각형의 링형으로 형성되어 있다. 그리고, 제1 전송 선로(L1)의 전송 임피던스와 제2 전송 선로(L2)의 전송 임피던스는 1:1/√2로 설정되어 있기 때문에, 각 하이브리드 회로(10, 20)는, 입력 단자(Ti)에 입력된 고주파 신호를 2분배하여 제1 분배 단자(T1) 및 제2 분배 단자(T2)로부터 출력하는 분배 회로(소위 하이브리드 링)로서 기능한다. That is, in this embodiment, each hybrid circuit 10 and 20 is formed in the rectangular ring shape by connecting a pair of 1st transmission line L1 and a pair of 2nd transmission line L2 alternately. Since the transmission impedance of the first transmission line L1 and the transmission impedance of the second transmission line L2 are set to 1: 1 / √2, each hybrid circuit 10 and 20 has an input terminal Ti. It functions as a distribution circuit (a so-called hybrid ring) for dividing the high frequency signal inputted into the 2) and outputting from the first distribution terminal T1 and the second distribution terminal T2.

또한, 제2 하이브리드 회로(20)의 입력 단자(Ti)는, 제1 하이브리드 회로(10)의 통과 단자(To)에 접속되어 있고, 제2 하이브리드 회로(20)의 통과 단자(To)는, 전송 임피던스의 기준치(본 실시형태에서는 50Ω)를 갖는 종단 저항(R0)을 통해, 고주파 신호 제거용 레이디얼 스터브(RS0)에 접속되어 있다. In addition, the input terminal Ti of the second hybrid circuit 20 is connected to the pass terminal To of the first hybrid circuit 10, and the pass terminal To of the second hybrid circuit 20 is It is connected to the high frequency signal removal radial stub RS0 via the termination resistor R0 having a reference value of transmission impedance (50? In this embodiment).

한편, 제1 하이브리드 회로(10)의 제1 분배 단자(T1) 및 제2 분배 단자(T2)에는, 각각 검파/정류용 다이오드(D1, D2)의 애노드가 접속되어 있고, 이들 각 다이오드(D1, D2)의 캐소드에는, 고주파 신호 제거용 레이디얼 스터브(RS1, RS2)가 접속되어 있다. On the other hand, anodes of the detection / rectification diodes D1 and D2 are connected to the first distribution terminal T1 and the second distribution terminal T2 of the first hybrid circuit 10, respectively. , The high frequency signal removal radial stubs RS1 and RS2 are connected to the cathode of D2).

또한, 제2 하이브리드 회로(20)의 제1 분배 단자(T1) 및 제2 분배 단자(T2)에는, 각각 검파/정류용 다이오드(D3, D4)의 캐소드가 접속되어 있고, 이들 각 다이오드(D3, D4)의 애노드에는, 고주파 신호 제거용 레이디얼 스터브(RS3, RS4)가 접속되어 있다. The cathodes of the detection / rectification diodes D3 and D4 are connected to the first distribution terminal T1 and the second distribution terminal T2 of the second hybrid circuit 20, respectively. , The high frequency signal removal radial stubs RS3 and RS4 are connected to the anode of D4).

또한, 고주파 신호의 입력 경로, 제1 하이브리드 회로(10), 제2 하이브리드 회로(20) 및 레이디얼 스터브(RS0~RS4)는, 양면 기판의 한면에 형성된 도전체 패턴으로 구성되어 있고, 각 하이브리드 회로(10, 20)는, 고주파 신호의 입력 경로로부터 곧게 연장된 연장선 상에, 각 하이브리드 회로(10, 20)의 한쪽의 제1 전송 선로(L1)를 순차적으로 배치하고, 그 제1 전송 선로(L1)의 양단으로부터, 연장선을 사이에 두고 상이한 방향으로 한쌍의 제2 전송 선로(L2)를 연장 설치하고, 그 연장 설치된 제2 전송 선로(L2)의 단부끼리를 다른 한쪽의 제1 전송 선로(L1)에서 접속한 것으로 하여 형성되어 있다. In addition, the input path of the high frequency signal, the first hybrid circuit 10, the second hybrid circuit 20, and the radial stubs RS0 to RS4 are formed of a conductor pattern formed on one surface of a double-sided board, and each hybrid The circuits 10 and 20 sequentially arrange one first transmission line L1 of each hybrid circuit 10 and 20 on an extension line extending straight from the input path of the high frequency signal, and the first transmission line From both ends of L1, a pair of 2nd transmission line L2 is extended and provided in a different direction across an extension line, and the edge part of the extended 2nd transmission line L2 was extended to the other 1st transmission line. It is formed as connected in (L1).

다음으로, 제1 하이브리드 회로(10)의 각 분배 단자(T1, T2)에 애노드가 접속된 다이오드(D1, D2)의 캐소드는, 각각 저항(R1, R2)을 통해 연산 증폭기(OP1)의 반전 입력 단자(-)에 접속되어 있고, 제2 하이브리드 회로(20)의 각 분배 단자(T1, T2)에 캐소드가 접속된 다이오드(D3, D4)의 애노드는, 각각 저항(R3, R4)을 통해 연산 증폭기(OP1)의 비반전 입력 단자(+)에 접속되어 있다. Next, the cathodes of the diodes D1 and D2 whose anodes are connected to the distribution terminals T1 and T2 of the first hybrid circuit 10 are inverted of the operational amplifier OP1 through the resistors R1 and R2, respectively. The anodes of the diodes D3 and D4, which are connected to the input terminal (-) and whose cathodes are connected to the distribution terminals T1 and T2 of the second hybrid circuit 20, respectively, are connected via the resistors R3 and R4. It is connected to the non-inverting input terminal (+) of the operational amplifier OP1.

연산 증폭기(OP1)는 차동 증폭 회로(30)를 구성하는 것이며, 반전 입력 단자(-)와 출력 단자가 저항(R6)을 통해 접속되어 있고, 비반전 입력 단자(+)에는 저항(R8)을 통해 소정의 바이어스 전압이 인가되어 있다. The operational amplifier OP1 constitutes a differential amplifier circuit 30. An inverting input terminal (-) and an output terminal are connected through a resistor R6, and a non-inverting input terminal (+) has a resistor R8. Predetermined bias voltage is applied through.

이와 같이 구성된 본 실시형태의 검파/정류 회로에 있어서는, 하이브리드 회로(10, 20)의 분배 단자(T1, T2)에 각각 다이오드(D1~D4)가 접속되어 있기 때문에, 각 하이브리드 회로(10, 20)에서 2분배된 고주파 신호는, 각각 다이오드(D1, D2 또는 D3, D4)에서 검파/정류된다. In the detection / rectification circuit of the present embodiment configured as described above, since the diodes D1 to D4 are connected to the distribution terminals T1 and T2 of the hybrid circuits 10 and 20, respectively, each hybrid circuit 10 and 20. The high frequency signal divided by 2 is detected / rectified by the diodes D1, D2 or D3, D4, respectively.

그리고, 하이브리드 회로(10, 20)에 있어서, 각 분배 단자(T1, T2)의 출력 임피던스와 다이오드(D1, D2 또는 D3, D4)의 입력 임피던스가 상이하여, 각 분배 단자(T1, T2)에서 고주파 신호의 일부가 반사되었다 하더라도, 그 반사 신호는 통과 단자(To)측에 출력되고, 입력 단자(Ti)측으로 되돌아가지는 않는다.In the hybrid circuits 10 and 20, the output impedances of the distribution terminals T1 and T2 and the input impedances of the diodes D1, D2 or D3 and D4 are different from each other. Even if part of the high frequency signal is reflected, the reflected signal is output to the pass terminal To side and does not return to the input terminal Ti side.

따라서, 본 실시형태의 검파/정류 회로에 의하면, 종래와 같이 정합 회로를 이용하지 않고, 고주파 신호가 그 입력 경로에 반사되어 버리는 것을 방지할 수 있다. 또한, 고주파 신호가 입력 경로에 반사되면, 전력 효율이 열화할 뿐만 아니라, 고주파 신호의 주파수 특성에 리플이 생기지만, 본 실시형태에 의하면 이러한 문제도 방지할 수 있다. Therefore, according to the detection / rectification circuit of this embodiment, it can prevent that a high frequency signal is reflected in the input path, without using a matching circuit like conventionally. In addition, when the high frequency signal is reflected in the input path, not only the power efficiency deteriorates, but also a ripple occurs in the frequency characteristic of the high frequency signal. According to the present embodiment, such a problem can be prevented.

또한, 본 실시형태의 검파/정류 회로에 의하면, 정합 회로를 이용할 필요가 없기 때문에, 검파/정류 가능한 고주파 신호의 주파수 대역이, 정합 회로의 주파수 특성으로 제한되는 것을 방지하여, 검파/정류 가능한 고주파 신호의 주파수 대역을 넓게 할 수 있다. Moreover, according to the detection / rectification circuit of this embodiment, since it is not necessary to use a matching circuit, the frequency band of the high frequency signal which can be detected / rectified is prevented from being restricted by the frequency characteristic of a matching circuit, and can detect / rectify it. The frequency band of the signal can be widened.

또한, 다이오드(D1과 D2) 및 다이오드 (D3과 D4)는, 각 하이브리드 회로(10, 20)의 분배 단자(T1, T2)에 상이한 극성으로 접속되지만, 다이오드(D1, D2)로부터의 출력과 다이오드(D3, D4)로부터의 출력은 각각, 차동 증폭 회로(30)를 구성하는 연산 증폭기(OP1)의 반전 입력 단자 및 비반전 입력 단자에 입력되어, 차동 증폭 회로(30)에서 역상 전력 합성되기 때문에, 제1 하이브리드 회로(10)의 입력 단자(Ti)에 입력된 고주파 신호는, 각 하이브리드 회로(10, 20)에 접속된 다이오드(D1~D4)에 의해 전파 정류되게 된다. Further, the diodes D1 and D2 and the diodes D3 and D4 are connected to the distribution terminals T1 and T2 of the respective hybrid circuits 10 and 20 with different polarities, but are different from the outputs from the diodes D1 and D2. The outputs from the diodes D3 and D4 are respectively input to the inverting input terminal and the non-inverting input terminal of the operational amplifier OP1 constituting the differential amplifier circuit 30 to be combined with reverse phase power in the differential amplifier circuit 30. Therefore, the high frequency signal inputted to the input terminal Ti of the first hybrid circuit 10 is full-wave rectified by the diodes D1 to D4 connected to the respective hybrid circuits 10 and 20.

이 때문에, 본 실시형태의 검파/정류 회로에 의하면, 각 하이브리드 회로(10, 20)의 제1 분배 단자(T1) 및 제2 분배 단자(T2)와 각 다이오드(D1~D4)와의 접속점에서 고주파 신호가 반사함으로써 생기는 출력 저하를, 상기 역상 전력 합성(환언하면 전파 정류)에 의해 저감할 수 있고, 나아가서는 검파/정류 회로의 전력 효율을 높일 수 있다. For this reason, according to the detection / rectification circuit of the present embodiment, the high frequency at the connection point between the first distribution terminal T1 and the second distribution terminal T2 and the diodes D1 to D4 of the respective hybrid circuits 10 and 20. The output reduction caused by the reflection of the signal can be reduced by the above-described reverse phase power synthesis (in other words, full-wave rectification), and further, the power efficiency of the detection / rectification circuit can be improved.

또한, 상기와 같이, 고주파 신호의 입력 경로, 제1 하이브리드 회로(10), 제2 하이브리드 회로(20) 및 레이디얼 스터브(RS0~RS4)는, 양면 기판의 한면에 형성된 도전체 패턴으로 구성되기 때문에, 본 실시형태의 검파/정류 회로는, 커플링 콘덴서(C1), 다이오드(D1~D4), 저항(R0~R8), 연산 증폭기(OP1) 등을, 그 도전체 패턴이 형성된 기판면에 실장함으로써 제작할 수 있다. In addition, as described above, the input path of the high frequency signal, the first hybrid circuit 10, the second hybrid circuit 20, and the radial stubs RS0 to RS4 are formed of a conductor pattern formed on one surface of a double-sided substrate. Therefore, the detection / rectification circuit of this embodiment uses coupling capacitors C1, diodes D1 to D4, resistors R0 to R8, operational amplifiers OP1 and the like on the substrate surface on which the conductor pattern is formed. It can manufacture by mounting.

그리고, 이렇게 하면, 기판에 관통 구멍을 형성할 필요가 없기 때문에 회로 패턴을 작게 할 수 있고, 게다가 양면 기판의 이면을 베타그라운드로 함으로써 안정된 특성을 얻을 수 있게 된다. In this case, since it is not necessary to form a through hole in the substrate, the circuit pattern can be reduced, and stable characteristics can be obtained by setting the back surface of the double-sided substrate to beta ground.

또한, 이 연산 증폭기(OP1)의 비반전 입력 단자에는, 저항(R8)을 통해 바이어스 전압이 인가되기 때문에, 다이오드(D3, D4 및 D1, D2)에는 이 바이어스 전압이 순방향으로 인가되어, 바이어스 전류가 흐르게 된다. 이 때문에, 본 실시형태에 의하면, 각 다이오드(D1~D4)의 감도, 나아가서는 검파/정류 회로에 의한 검파/정류 효율을 높일 수 있다. In addition, since the bias voltage is applied to the non-inverting input terminal of the operational amplifier OP1 via the resistor R8, the bias voltage is applied in the forward direction to the diodes D3, D4, D1, and D2, and the bias current is applied. Will flow. For this reason, according to this embodiment, the sensitivity of each diode D1-D4, and also the detection / rectification efficiency by a detection / rectification circuit can be improved.

또한, 각 다이오드(D1~D4)는, 차동 증폭 회로(30)를 구성하는 연산 증폭기(OP1)의 각 입력 단자에 저항(소위 입력 저항)(R1~R4)을 통해 접속되기 때문에, 각 다이오드(D1~D4)에 특성의 변동이 있는 경우에는, 이 입력 저항(R1~R4)의 저항치를 개별적으로 조정함으로써, 각 다이오드(D1~D4)의 특성의 변동에 의한 출력 특성의 열화를 개선할 수 있다. Moreover, since each diode D1-D4 is connected to each input terminal of the operational amplifier OP1 which comprises the differential amplifier circuit 30 through resistors (so-called input resistance) R1-R4, each diode ( In the case where there are variations in the characteristics of D1 to D4, the resistance values of the input resistors R1 to R4 are individually adjusted, whereby deterioration of the output characteristics due to variations in the characteristics of the respective diodes D1 to D4 can be improved. have.

또한, 각 다이오드(D1~D4)에는 용량이 있기 때문에, 각 다이오드(D1~D4)로부터 고주파 신호 성분이 누설되는 경우가 있지만, 본 실시형태에서는, 각 다이오드(D1~D4)의 출력측에 고주파 신호 제거용의 부채형 레이디얼 스터브(RS1~RS4)가 설치되어 있기 때문에, 다이오드(D1~D4)로부터 차동 증폭 회로(30)로의 출력 신호에 고주파 신호 성분이 중첩되는 것을 방지할 수 있다. In addition, since each diode D1-D4 has a capacitance, the high frequency signal component may leak from each diode D1-D4, but in this embodiment, a high frequency signal is output to the output side of each diode D1-D4. Since the fan-shaped radial stubs RS1 to RS4 for removal are provided, the high frequency signal components can be prevented from overlapping the output signal from the diodes D1 to D4 to the differential amplifier circuit 30.

또한, 상기 다이오드(D1~D4) 중, 다이오드(D1)는 본 발명의 제1 다이오드에, 다이오드(D2)는 본 발명의 제2 다이오드에, 다이오드(D3)는 본 발명의 제3 다이오드에, 다이오드(D4)는 본 발명의 제4 다이오드에 각각 해당한다. Further, among the diodes D1 to D4, the diode D1 is the first diode of the present invention, the diode D2 is the second diode of the present invention, the diode D3 is the third diode of the present invention, The diodes D4 correspond to the fourth diodes of the present invention, respectively.

(회로 특성의 해석)(Analysis of circuit characteristics)

본 실시형태의 검파/정류 회로에 의하면, 정합 회로 대신 하이브리드 회로(10, 20)를 이용하고 있기 때문에, 다이오드(D1~D4)와 각 하이브리드 회로(10, 20)의 접속점에서 고주파 신호의 일부가 반사되었다 하더라도, 그 반사 신호는 입력 단자(Ti)측으로 되돌아가지는 않지만, 이 효과를 확인하기 위해, 본 실시형태의 검파/정류 회로 각 부의 고주파 신호 입력단(도 2에 나타내는 Port1)으로부터의 결합량 및 고주파 신호 입력단(도 2에 나타내는 Port1)으로부터의 반사량을, 전자계 시뮬레이션에 의해 해석했다. According to the detection / rectification circuit of the present embodiment, since the hybrid circuits 10 and 20 are used instead of the matching circuit, a part of the high frequency signal is connected at the connection point between the diodes D1 to D4 and the respective hybrid circuits 10 and 20. Although reflected, the reflected signal does not return to the input terminal Ti side, but in order to confirm this effect, the coupling amount from the high frequency signal input terminal (Port1 shown in FIG. 2) of each detection / rectification circuit of the present embodiment and The amount of reflection from the high frequency signal input terminal (Port1 shown in FIG. 2) was analyzed by electromagnetic simulation.

그 해석에 이용한 회로 패턴 및 해석 결과는 도 2에 나타낸 바와 같다. The circuit pattern and analysis result used for the analysis are as showing in FIG.

즉, 이 시뮬레이션에서는, 검파 또는 정류 대상이 되는 고주파 신호는, 중심 주파수가 76.5GHz이고, 그 대역폭이 ±9GHz의 밀리파(즉, 67.5GHz~85.5GHz의 밀리파)인 것으로 하고, 고주파 신호의 입력단(Port1)으로부터의 제1 하이브리드 회로(10)까지의 입력 경로의 길이를, 그 고주파 신호의 대략 중심 주파수에 대응한 기준 파장 λg의 약 1/2(약 0.84mm)로 하고, 각 하이브리드 회로(10, 20)의 제1 전송 선로(L1) 및 제2 전송 선로(L2)의 길이를, 약 λg/4(약 0.42mm 또는 약 0.40mm)로 하고, 이면이 베타그라운드로 되어 있는 양면 기판의 표면에 회로 패턴을 형성한 것을 이용했다. That is, in this simulation, the high frequency signal to be detected or rectified has a center frequency of 76.5 GHz and a bandwidth of ± 9 GHz milliwaves (ie, 67.5 GHz to 85.5 GHz milliwaves). The length of the input path from the input terminal Port1 to the first hybrid circuit 10 is about 1/2 (about 0.84 mm) of the reference wavelength λ g corresponding to the approximately center frequency of the high frequency signal, and each hybrid circuit The double-sided board having the length of the first transmission line L1 and the second transmission line L2 of (10, 20) of about λg / 4 (about 0.42mm or about 0.40mm) and the back surface being in beta ground. What formed the circuit pattern on the surface of was used.

그리고, 시뮬레이션에서는, 각 다이오드(D1~D4)가 접속되는 각 하이브리드 회로(10, 20)의 분배 단자를 각각 Port2~Port5로 하고, 종단 저항(R0)이 접속되는 제2 하이브리드 회로(20)의 통과 단자(To)를 Port6로 하고, 이들 각 Port2~Port6에 있어서의 Port1로부터의 결합량과, Port1로부터 입력 경로에 반사되는 고주파 신호의 반사량을, 중심 주파수 76.5GHz, 최소 주파수 67.5GHz, 최대 주파수 85.5GHz에서 각각 평가했다. In the simulation, the distribution terminals of the respective hybrid circuits 10 and 20 to which the diodes D1 to D4 are connected are set to Port2 to Port5, respectively, and the second hybrid circuit 20 to which the termination resistor R0 is connected. The pass terminal To is Port6, and the coupling amount from Port1 in each of Port2 to Port6 and the reflection amount of the high frequency signal reflected from the Port1 to the input path are center frequency 76.5 GHz, minimum frequency 67.5 GHz, and maximum frequency. Each evaluated at 85.5 GHz.

또한, 이 시뮬레이션은, 각 Port1~Port6에 접속되는 전자 부품(고주파 신호의 입력 회로, 다이오드(D1~D4), 종단 저항(R0) 등)의 임피던스가 모두 기준치(50Ω)인 경우와, Port1, Port6에 접속되는 전자 부품(고주파 신호의 입력 회로, 종단 저항(R0))의 임피던스는 기준치(50Ω)이고, Port2~Port5에 접속되는 다이오드(D1~D4)의 임피던스가 기준치와는 크게 상이한 6Ω인 경우의 2개의 조건하에서 행했다. In this simulation, the impedances of the electronic components (input circuit of high frequency signal, diodes D1-D4, termination resistor R0, etc.) connected to each of Ports 1 to 6 are all reference values (50?), The impedance of the electronic component (input circuit of high frequency signal, terminating resistor (R0)) connected to Port6 is the reference value (50Ω), and the impedance of diodes D1 to D4 connected to Port2 to Port5 is 6Ω, which is significantly different from the reference value. It performed on two conditions of the case.

그 결과, 어떠한 조건하에서도, Port1로부터의 고주파 신호의 반사량을 충분히 작게 할 수 있는 것을 확인할 수 있었다. As a result, it was confirmed that the amount of reflection of the high frequency signal from Port1 can be sufficiently reduced under any condition.

한편, 다이오드(D1~D4)의 임피던스가 기준치(50Ω)에서 벗어난 6Ω인 경우는 Port2~Port5에서의 반사가 커지기 때문에, 다이오드(D1~D4)의 임피던스가 기준치(50Ω)인 경우에 비해, Port1에 대한 Port2, Port3의 결합량이 작아지고, Port4~Port6의 결합량이 커진다. On the other hand, when the impedance of the diodes D1 to D4 is 6 Ω out of the reference value (50 Ω), the reflection at Ports 2 to Port 5 increases, so that the impedance of the diodes D1 to D4 is 50 Ω compared to the case where the impedance of the diodes D1 to D4 is the reference value (50 Ω). The coupling amount between Port2 and Port3 becomes smaller, and the coupling amount between Port4 and Port6 becomes larger.

그러나, 종단 저항(R0)에서 소비되는 전력량을 나타내는 Port6에서의 결합량은, 중심 주파수(76.5GHz)에서 42%, 최소 주파수(67.5GHz)에서 38.1%, 최대 주파수(85.5GHz)에서 37.1%로 되어 있다. However, the combined amount at Port6, which represents the amount of power consumed by the termination resistor R0, is 42% at the center frequency (76.5 GHz), 38.1% at the minimum frequency (67.5 GHz), and 37.1% at the maximum frequency (85.5 GHz). It is.

이 때문에, 본 실시형태의 검파/정류 회로에 의하면, 전력 효율을 광대역에 걸쳐 소정치(대략 60%)로 유지할 수 있다는 것을 알 수 있다.For this reason, according to the detection / rectification circuit of this embodiment, it turns out that power efficiency can be maintained at predetermined value (about 60%) over broadband.

[제2 실시형태]Second Embodiment

다음으로, 도 3은 본 발명이 적용된 제2 실시형태의 검파/정류 회로의 구성(차동 증폭 회로(30)를 제외함)을 나타내고 있다. Next, FIG. 3 shows the structure (except the differential amplifier circuit 30) of the detection / rectification circuit of the second embodiment to which the present invention is applied.

본 실시형태의 검파/정류 회로는, 상기 제1 실시형태에 있어서, 제1, 제2 하이브리드 회로(10, 20)와 다이오드(D1~D4)와 레이디얼 스터브(RS1~RS4)으로 구성되는 검파/정류 회로의 기본 회로를, 커플링 콘덴서(C2)를 통해 전후 2단으로 배치하고, 후단의 기본 회로를 구성하는 제2 하이브리드 회로(20)의 통과 단자(To)를, 종단 저항(R0)을 통해 종단함으로써 구성되어 있다. The detection / rectification circuit of the present embodiment is configured of the first and second hybrid circuits 10 and 20, the diodes D1 to D4, and the radial stubs RS1 to RS4 in the first embodiment. The basic circuit of the rectifier circuit is arranged in two stages before and after through the coupling capacitor C2, and the pass terminal To of the second hybrid circuit 20 constituting the basic circuit of the rear stage is terminated with a termination resistor R0. It is configured by terminating through.

또한, 커플링 콘덴서(C2)를 사이에 두고 전단에 배치되는 기본 회로와, 후단에 배치되는 기본 회로에서는, 다이오드(D1~D4)의 방향(극성)이 각각 역방향으로 되어 있고, 전후의 기본 회로에 있어서 각각 제2 하이브리드 회로(20)에 접속되는 다이오드(D3, D4, D3, D4)의 출력을 공통의 신호선에서 접속하고, 전단의 기본 회로에 있어서 제1 하이브리드 회로(10)에 접속되는 다이오드(D1, D2)를, 차동 증폭 회로(30)를 구성하는 연산 증폭기(OP1)의 반전 입력 단자(-)에 접속하고, 후단의 기본 회로에 있어서 제1 하이브리드 회로(10)에 접속되는 다이오드(D1, D2)를, 차동 증폭 회로(30)를 구성하는 연산 증폭기(OP1)의 비반전 입력 단자(+)에 접속하도록 되어 있다. In addition, in the basic circuit disposed at the front end with the coupling capacitor C2 interposed therebetween, and the basic circuit disposed at the rear end, the directions (polarity) of the diodes D1 to D4 are reversed, respectively, and the front and rear basic circuits are used. The diodes D3, D4, D3, and D4 connected to the second hybrid circuit 20 respectively in the common signal line are connected to each other, and the diodes connected to the first hybrid circuit 10 in the basic circuit of the previous stage. A diode (D1, D2) connected to the inverting input terminal (-) of the operational amplifier OP1 constituting the differential amplifying circuit 30, and connected to the first hybrid circuit 10 in the basic circuit of the subsequent stage ( The D1 and D2 are connected to the non-inverting input terminal + of the operational amplifier OP1 constituting the differential amplifier circuit 30.

이와 같이 구성된 본 실시형태의 검파/정류 회로에 의하면, 전단의 기본 회로에 있어서 제2 하이브리드 회로(20)의 통과 단자(To)에 생기는 반사 신호 성분이, 후단의 기본 회로에 입력되고, 후단의 기본 회로에서 다시 검파/정류되게 된다. 그 결과, 후단의 기본 회로에 접속되는 종단 저항(R0)에서 소비되는 반사 신호의 소비 전력량(환언하면 전력 손실)을 억제할 수 있다. According to the detection / rectification circuit of the present embodiment configured as described above, the reflected signal component generated at the pass terminal To of the second hybrid circuit 20 in the basic circuit of the front end is input to the basic circuit of the rear end, Detected / rectified again in the basic circuit. As a result, the amount of power consumed (in other words, power loss) of the reflected signal consumed by the termination resistor R0 connected to the basic circuit of the subsequent stage can be suppressed.

따라서, 제2 실시형태의 검파/정류 회로에 의하면, 제1 실시형태의 검파/정류 회로에 비해, 제1, 제2 하이브리드 회로(10, 20)와 다이오드(D1~D4)와 레이디얼 스터브(RS1~RS4)로 구성되는 기본 회로의 수가 증가하지만, 2개의 기본 회로에서 2단계로 고주파 신호를 검파/정류하기 때문에, 검파/정류 회로의 전력 효율을 높일 수 있다. Therefore, according to the detection / rectification circuit of the second embodiment, compared with the detection / rectification circuit of the first embodiment, the first and second hybrid circuits 10 and 20, the diodes D1 to D4, and the radial stub ( Although the number of basic circuits composed of RS1 to RS4) is increased, the high frequency signal is detected / rectified in two stages in the two basic circuits, so that the power efficiency of the detection / rectification circuit can be improved.

[제3 실시형태][Third Embodiment]

다음으로, 도 4는 본 발명이 적용된 제3 실시형태의 검파/정류 회로의 구성을 나타내고 있다. Next, FIG. 4 has shown the structure of the detection / rectification circuit of 3rd Embodiment to which this invention was applied.

본 실시형태의 검파/정류 회로는, 기본적으로는, 도 1에 나타낸 제1 실시형태의 검파/정류 회로와 동일한 구성을 하고 있고, 제1 실시형태와 상이한 점은, 다이오드(D2 및 D4)를, 다이오드(D1 및 D3)와는 역극성으로 각 하이브리드 회로(10, 20)에 접속하고, 다이오드(D2)의 분배 단자(T2)와는 반대측의 단자(즉 애노드)를, 저항(R4)을 통해 연산 증폭기(OP1)의 비반전 입력 단자(+)에 접속하고, 다이오드(D4)의 분배 단자(T2)와는 반대측의 단자(즉 캐소드)를, 저항(R2)을 통해 연산 증폭기(OP1)의 반전 입력 단자(-)에 접속한 점이다. The detection / rectification circuit of the present embodiment basically has the same configuration as the detection / rectification circuit of the first embodiment shown in FIG. 1, and differs from the first embodiment in the diodes D2 and D4. Connected to the respective hybrid circuits 10 and 20 in reverse polarity with the diodes D1 and D3, and a terminal (i.e., an anode) opposite to the distribution terminal T2 of the diode D2 is calculated through the resistor R4. The inverting input of the operational amplifier OP1 is connected to the non-inverting input terminal + of the amplifier OP1 and the terminal (that is, the cathode) opposite to the distribution terminal T2 of the diode D4 via the resistor R2. This is the point connected to the terminal (-).

이와 같이 구성된 본 실시형태의 검파/정류 회로에 의하면, 제1 하이브리드 회로(10)에 있어서의 다이오드(D1, D2)의 접속 방향 및 제2 하이브리드 회로(20)에 있어서의 다이오드(D3, D4)의 접속 방향이 상이하지만, 다이오드(D2)의 애노드가 연산 증폭기(OP1)의 비반전 입력 단자(+)에 접속되고, 다이오드(D4)의 캐소드가 연산 증폭기(OP1)의 반전 입력 단자(-)에 접속되기 때문에, 상기 실시형태와 마찬가지로, 제1 하이브리드 회로(10)의 입력 단자(Ti)에 입력된 고주파 신호를, 다이오드(D1~D4) 및 차동 증폭 회로(30)에 의해 전파 정류하여 검파/정류 회로의 전력 효율을 높일 수 있다. According to the detection / rectification circuit of the present embodiment configured as described above, the connection directions of the diodes D1 and D2 in the first hybrid circuit 10 and the diodes D3 and D4 in the second hybrid circuit 20 are described. Although the connection direction of is different, the anode of the diode D2 is connected to the non-inverting input terminal (+) of the operational amplifier OP1, and the cathode of the diode D4 is the inverting input terminal (-) of the operational amplifier OP1. Since it is connected to, the high frequency signal inputted to the input terminal Ti of the first hybrid circuit 10 is full-wave rectified and detected by the diodes D1 to D4 and the differential amplifier circuit 30 as in the above-described embodiment. Increase the power efficiency of the rectifier circuit.

그런데, 제2 하이브리드 회로(20)에는, 제1 하이브리드 회로(10)의 다이오드(D1, D2)에서 반사한 고주파 신호가 입력되기 때문에, 제2 하이브리드 회로의 분배 단자(T1, T2)로부터 출력되는 고주파 신호의 전력은, 제1 하이브리드 회로(10)의 분배 단자(T1, T2)로부터 출력되는 고주파 신호의 전력보다 낮아진다. 이 때문에, 제1 실시형태에서는, 연산 증폭기(OP1)의 각 입력 단자(+, -)에 대한 입력 전력의 균형이 깨어져, 정류 효율(나아가서는 전력 효율)이 저하되는 것도 고려된다.However, since the high frequency signals reflected from the diodes D1 and D2 of the first hybrid circuit 10 are input to the second hybrid circuit 20, the second hybrid circuit 20 is output from the distribution terminals T1 and T2 of the second hybrid circuit 20. The power of the high frequency signal is lower than the power of the high frequency signal output from the distribution terminals T1 and T2 of the first hybrid circuit 10. For this reason, in 1st Embodiment, it is also considered that the balance of the input power with respect to each input terminal (+,-) of the operational amplifier OP1 is broken, and rectification efficiency (progression power efficiency) falls.

이에 비해, 본 실시형태에서는, 연산 증폭기(OP1)의 각 입력 단자(+, -)에, 제1 하이브리드 회로(10) 및 제2 하이브리드 회로(20)의 제1 분배 단자(T1)로부터의 출력과, 제1 하이브리드 회로(10) 및 제2 하이브리드 회로(20)의 제2 분배 단자(T2)로부터의 출력이 입력되기 때문에, 연산 증폭기(OP1)의 각 입력 단자(+, -)에 대한 입력 전력의 균형을 이뤄, 정류 효율(나아가서는 전력 효율)을 높일 수 있다는 효과도 기대할 수 있다. On the other hand, in this embodiment, the output from the 1st distribution terminal T1 of the 1st hybrid circuit 10 and the 2nd hybrid circuit 20 is input to each input terminal + and-of the operational amplifier OP1. And the outputs from the second distribution terminals T2 of the first hybrid circuit 10 and the second hybrid circuit 20 are input, so that the inputs to the respective input terminals (+,-) of the operational amplifier OP1 are input. It can also be expected to balance power and increase rectification efficiency (and further power efficiency).

이상, 본 발명의 일실시형태에 관해 설명했지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위내에서 다양한 양태를 취할 수 있다. As mentioned above, although one Embodiment of this invention was described, this invention is not limited to the said embodiment, A various aspect can be taken within the range which does not deviate from the summary of this invention.

예컨대, 상기 각 실시형태에 있어서는, 고주파 신호의 입력 경로로부터 곧게 연장된 연장선 상에, 각 하이브리드 회로(10, 20)의 한쪽의 제1 전송 선로(L1)를 순차적으로 배치하고, 각 제1 전송 선로(L1)의 양단으로부터, 제1 전송 선로(L1)마다 상이한 방향으로 각각 한쌍의 제2 전송 선로(L2)를 연장 설치하고, 그 한쌍의 제2 전송 선로(L2)의 단부끼리를 다른 한쪽의 제1 전송 선로(L1)에서 접속함으로써, 한쌍의 하이브리드 회로(10, 20)를 기판 상에 형성하는 것으로 하여 설명했다. For example, in each of the above embodiments, one first transmission line L1 of each of the hybrid circuits 10 and 20 is sequentially arranged on an extension line extending straight from the input path of the high frequency signal, and each first transmission is performed. From both ends of the line L1, a pair of 2nd transmission line L2 is extended and provided in a different direction for every 1st transmission line L1, respectively, and the edge part of the pair of 2nd transmission line L2 is mutually different. The pair of hybrid circuits 10 and 20 were formed on the substrate by connecting at the first transmission line L1.

그러나, 이 종류의 하이브리드 회로(분배 회로를 구성하는 하이브리드 링)에 있어서는, 통상 고주파 신호의 입력 경로로부터 곧게 연장된 연장선 상에 제2 전송 선로(L2)를 배치하여, 그 선단을 제1 분배 단자(T1)로 하도록 되어 있다. However, in this type of hybrid circuit (hybrid ring constituting a distribution circuit), the second transmission line L2 is usually disposed on an extension line extending straight from the input path of the high frequency signal, and the tip thereof is disposed at the first distribution terminal. It is set to (T1).

이것은, 고주파 신호의 입력 경로에 대하여 하이브리드 회로를 이와 같이 배치하면, 하이브리드 회로의 설계 주파수에 있어서, 분배 단자(T1, T2)에서의 결합량의 위상차를 대략 설계치(90°)로 할 수 있기 때문이다. This is because if the hybrid circuit is arranged in this way with respect to the input path of the high frequency signal, the phase difference of the coupling amount at the distribution terminals T1 and T2 can be approximately the design value (90 °) at the design frequency of the hybrid circuit. to be.

이 때문에, 상기 실시형태와 같이 하이브리드 회로를 형성하면, 하이브리드 회로의 설계 주파수에 있어서, 분배 단자(T1, T2)에서의 결합량의 위상차가 예컨대 80°가 되어, 설계치에서 벗어나 버리는 것이 고려된다.For this reason, when a hybrid circuit is formed as in the above embodiment, at a design frequency of the hybrid circuit, the phase difference of the coupling amount at the distribution terminals T1 and T2 is, for example, 80 °, which is considered to be out of the design value.

본 실시형태의 검파/정류 회로는, 검파/정류 가능한 고주파 신호의 주파수 대역을 넓게 할 수 있기 때문에, 상기와 같이 분배 단자(T1, T2)에서의 결합량의 위상차가 다소 벗어나더라도 특별히 문제가 되지 않지만, 이 벗어난 것을 고려하여, 제1 하이브리드 회로(10)에 접속되는 고주파 신호의 입력 경로를, 도 5에 나타낸 바와 같이 형성해도 좋다. Since the detection / rectification circuit of this embodiment can widen the frequency band of the high frequency signal which can be detected / rectified, even if the phase difference of the coupling amount in distribution terminals T1 and T2 differs as mentioned above, it does not become a problem especially. However, in consideration of this deviation, the input path of the high frequency signal connected to the first hybrid circuit 10 may be formed as shown in FIG. 5.

즉, 도 5에 나타내는 검파/정류 회로는, 도 1에 나타낸 제1 실시형태의 검파 정류 회로에 있어서, 제1 하이브리드 회로(10)의 입력 단자(Ti)에, 제2 전송 선로로부터 곧게 연장된 입력 경로(Lin)를 접속하고, 이 입력 경로(Lin)의 선단에, 외부로부터 고주파 신호를 입력하기 위한 입력 경로를 직교하도록 접속한 것이다. 또한, 도 5에서는, 입력 경로(Lin)의 길이는, 제2 전송 선로(L2)와 대략 동일한 길이(대략 1/4 파장)로 되어 있다. That is, the detection / rectification circuit shown in FIG. 5 extends straight from the second transmission line to the input terminal Ti of the first hybrid circuit 10 in the detection rectification circuit of the first embodiment shown in FIG. 1. The input path Lin is connected, and the input path Lin is connected to the front end of the input path Lin so as to be orthogonal to the input path for inputting a high frequency signal from the outside. In FIG. 5, the length of the input path Lin is approximately the same length (about 1/4 wavelength) as that of the second transmission line L2.

그리고, 검파/정류 회로에 대한 고주파 신호의 입력 경로를 이와 같이 구성하면, 제1 하이브리드 회로(10)에 있어서, 그 설계 주파수에 있어서의 분배 단자(T1, T2)에서의 결합량의 위상차를 대략 설계치(90°)로 할 수 있게 된다. And when the input path of the high frequency signal with respect to a detection / rectification circuit is comprised in this way, in the 1st hybrid circuit 10, the phase difference of the coupling amount in the distribution terminals T1 and T2 in the design frequency is approximated. The design value (90 °) can be achieved.

또한, 제2 실시형태에서는, 제1, 제2 하이브리드 회로(10, 20)와 다이오드(D1~D4)와 레이디얼 스터브(RS1~RS4)로 구성되는 기본 회로를 전후 2단으로 배치하는 것으로 하여 설명했지만, 이 기본 회로의 수를 더 늘림으로써, 검파/정류 회로의 전력 효율을 보다 높일 수 있다. In the second embodiment, the basic circuit composed of the first and second hybrid circuits 10 and 20, the diodes D1 to D4, and the radial stubs RS1 to RS4 are arranged in two front and rear stages. Although it demonstrated, the power efficiency of a detection / rectification circuit can be improved further by increasing the number of these basic circuits further.

한편, 상기 각 실시형태에서는, 제1, 제2 하이브리드 회로(10, 20)와 다이오드(D1~D4)와 레이디얼 스터브(RS1~RS4)로 구성되는 기본 회로 또는 이 기본 회로를 전후 2단으로 접속한 다단 회로에 대하여 차동 증폭 회로(30)를 설치하고, 이 차동 증폭 회로(30)에서 각 다이오드(D1~D4)로부터의 출력을 역상 전력 합성하는 것으로 하여 설명했지만, 예컨대 도 6에 나타낸 바와 같이, 차동 증폭 회로(30) 대신 한쌍의 축전용 콘덴서(Ca, Cb)를 설치하도록 해도 좋다. On the other hand, in each of the above embodiments, the basic circuit composed of the first and second hybrid circuits 10 and 20, the diodes D1 to D4, and the radial stubs RS1 to RS4, or the basic circuit is divided into two stages before and after. Although the differential amplifier circuit 30 was provided with respect to the connected multistage circuit, it demonstrated that the output from each diode D1-D4 synthesize | combined the reverse phase power in this differential amplifier circuit 30, For example, as shown in FIG. Similarly, a pair of storage capacitors Ca and Cb may be provided instead of the differential amplifier circuit 30.

즉, 각 다이오드(D1~D4)로부터의 출력을, 양면 기판의 이면의 베타그라운드와 동일한 전위의 그라운드 라인에 일단이 접속된 축전용 콘덴서(Ca, Cb)의 타단에 접속함으로써 축전용 콘덴서(Ca, Cb)를 충전하고, 그 충전 전압 +V, -V를, 축전용 콘덴서(Ca, Cb)의 타단에 접속된 DC 출력 단자로부터 출력하도록 해도 좋다. That is, the capacitors for storage capacitors Ca are connected by connecting the outputs from the diodes D1 to D4 to the other ends of the capacitors Ca and Cb for which one end is connected to the ground line having the same potential as the beta ground on the rear surface of the double-sided substrate. , Cb), and the charging voltages + V and -V may be output from the DC output terminals connected to the other ends of the capacitors Ca and Cb for storage.

이 경우, 각 다이오드(D1~D4)로부터의 출력은, 축전용 콘덴서(Ca, Cb)에서 역상 전력 합성되고, 각 축전용 콘덴서(Ca, Cb)를 각각 역극성으로 충전할 수 있게 된다. In this case, the output from each of the diodes D1 to D4 is combined with reverse phase power in the capacitors Ca and Cb for storage, and the capacitors Ca and Cb for storage can be charged in reverse polarity, respectively.

그리고, 검파/정류 회로를 이와 같이 구성한 경우, 예컨대 도 6에 나타낸 바와 같이, 검파/정류 회로에 대한 고주파 신호의 입력 경로에 동축 입력 단자(Tco)를 설치하고, 이 동축 입력 단자(Tco)에, 동축 케이블(Lco)을 통해 파라볼라 안테나(40)의 1차 방사기(50)를 접속하면, 파라볼라 안테나(40)에서 수신된 고주파 신호를 정류하여 축전용 콘덴서(Ca, Cb)에 충전하고, 그 충전 전압(전력)을 DC 출력 단자로부터 외부 부하에 출력하는 전력 변환기로서 사용할 수 있고, 나아가서는, 고주파 신호의 무선 전송에 의해 전력 전송을 행하는 우주 발전이나 비접촉 급전에 이용할 수 있게 된다. When the detection / rectification circuit is configured in this manner, for example, as shown in FIG. 6, a coaxial input terminal Tco is provided in the input path of the high frequency signal to the detection / rectification circuit, and the coaxial input terminal Tco is provided. When the primary radiator 50 of the parabolic antenna 40 is connected via the coaxial cable Lco, the high frequency signals received from the parabola antenna 40 are rectified to charge the capacitors Ca and Cb for storage. The charging voltage (power) can be used as a power converter that outputs from a DC output terminal to an external load, and furthermore, it can be used for space generation or non-contact power supply that performs power transfer by radio transmission of high frequency signals.

또한, 도 6에 나타내는 검파/정류 회로는, 도 3에 나타낸 제2 실시형태의 검파/정류 회로에 있어서, 차동 증폭 회로(30) 대신, 일단이 그라운드 라인에 접속된 한쌍의 축전용 콘덴서(Ca, Cb)를 설치한 것이며, 차동 증폭 회로(30)의 반전 입력 단자(-)에 접속되는 측의 다이오드(D1, D2)의 출력(캐소드)을 축전용 콘덴서(Ca)의 타단에 접속하고, 차동 증폭 회로(30)의 비반전 입력 단자(+)에 접속되는 측의 다이오드(D1, D2)의 출력(애노드)을 축전용 콘덴서(Cb)의 타단에 접속함으로써 구성되어 있다.In addition, the detection / rectification circuit shown in FIG. 6 is a pair of storage capacitors (Ca) having one end connected to the ground line instead of the differential amplifier circuit 30 in the detection / rectification circuit of the second embodiment shown in FIG. 3. , Cb), and the outputs (cathodes) of the diodes D1 and D2 on the side connected to the inverting input terminal (-) of the differential amplifier circuit 30 are connected to the other end of the capacitor Ca for the storage, It is comprised by connecting the output (anode) of the diodes D1 and D2 on the side connected to the non-inverting input terminal + of the differential amplifier circuit 30 to the other end of the capacitor Cb for storage.

10 : 제1 하이브리드 회로, 20 : 제2 하이브리드 회로,
Ti : 입력 단자, To : 통과 단자,
T1 : 제1 분배 단자, T2 : 제2 분배 단자,
L1 : 제1 전송 선로, L2 : 제2 전송 선로,
D1~D4 : 다이오드, R0 : 종단 저항,
RS0~RS4 : 레이디얼 스터브, C1, C2 : 커플링 콘덴서,
30 : 차동 증폭 회로, 40 : 파라볼라 안테나,
50 : 1차 방사기, OP1 : 연산 증폭기,
R1~R4, R6, R8 : 저항, Lin : 입력 경로,
Tco : 동축 입력 단자, Ca, Cb : 축전용 콘덴서10: first hybrid circuit, 20: second hybrid circuit,
Ti: input terminal, To: pass terminal,
T1: first distribution terminal, T2: second distribution terminal,
L1: first transmission line, L2: second transmission line,
D1 ~ D4: diode, R0: termination resistor,
RS0 ~ RS4: Radial stub, C1, C2: Coupling capacitor,
30: differential amplifier circuit, 40: parabolic antenna,
50: primary radiator, OP1: operational amplifier,
R1 ~ R4, R6, R8: Resistor, Lin: Input Path,
Tco: Coaxial input terminal, Ca, Cb: Capacitor for storage

Claims

As an electronic circuit,
The first hybrid circuit,
A second hybrid circuit,
Each of the first hybrid circuit and the second hybrid circuit includes four terminals including an input terminal, a first distribution terminal, a second distribution terminal, and a pass terminal, and a high frequency signal to which one of detection and rectification is performed. The input terminal and the pass-through terminal in a pair of first transmission lines having four transmission lines having a length of approximately one-quarter wavelength at a reference frequency, and of which the transmission impedance is set to a reference value among the four transmission lines. Between the input terminal and the first distribution terminal and in the pair of second transmission lines each having a transmission impedance set to 1 / √2 of a reference value, respectively, between the first distribution terminal and the second distribution terminal. By connecting between a passing terminal and said 2nd distribution terminal, respectively, it is formed in ring shape,
An input terminal of the first hybrid circuit is connected to an input path of the high frequency signal,
An input terminal of the second hybrid circuit is connected to a pass terminal of the first hybrid circuit,
The pass terminal of the second hybrid circuit is terminated in a termination circuit having a reference value of the transmission impedance,
A first diode and a second diode are connected to the first distribution terminal and the second distribution terminal of the first hybrid circuit, respectively,
A third diode and a fourth diode are connected to the first distribution terminal and the second distribution terminal of the second hybrid circuit in polarities different from the first diode and the second diode, respectively,
The electronic circuit,
Configured to combine the output from the terminals opposite to the respective distribution terminals of the first and second diodes and the output from the terminals opposite to the distribution terminals of the third and fourth diodes to output reverse phase power; An electronic circuit characterized in that.

The method of claim 1,
The first diode and the second diode are connected to the first distribution terminal and the second distribution terminal of the first hybrid circuit with the same polarity,
The third diode and the fourth diode are connected to the first distribution terminal and the second distribution terminal of the second hybrid circuit in polarities different from the first diode and the second diode,
Terminals opposite to the respective distribution terminals of the first and second diodes are connected to a first input terminal, and terminals opposite to the distribution terminals of the third and fourth diodes are connected to a second input terminal. And a differential amplifier circuit for differentially amplifying the potential difference between each input terminal.

The method of claim 1,
The first diode and the second diode are connected in reverse polarity to the first distribution terminal and the second distribution terminal of the first hybrid circuit,
The third diode and the fourth diode are connected to the first distribution terminal and the second distribution terminal of the second hybrid circuit in polarities different from the first diode and the second diode,
Terminals opposite to each of the distribution terminals of the first and fourth diodes are connected to a first input terminal, and terminals opposite to the distribution terminals of the second and third diodes are connected to a second input terminal. And a differential amplifier circuit for differentially amplifying the potential difference between each input terminal.

The method according to claim 2 or 3,
And the differential amplifier circuit comprises an operational amplifier, and configured to apply a bias voltage to a diode connected to a non-inverting input terminal of the corresponding operational amplifier through a resistor for setting an amplification factor connected to the non-inverting input terminal. Circuit.

5. The method according to any one of claims 1 to 4,
A semicircular or fan-shaped radial stub for removing high frequency signal components passing through each diode is provided at a terminal opposite to each of the distribution terminals of the first to fourth diodes.

A plurality of stages of the electronic circuit according to claim 1, wherein said termination circuit is released and
The passing terminal of the 2nd hybrid circuit which comprises the electronic circuit of the last stage of the said multiple stage electronic circuit is terminated by the termination circuit which has the reference value of the said transfer impedance.