KR20120097609A - Ceramic substrate for probe card and method for manufacturing the same - Google Patents

Ceramic substrate for probe card and method for manufacturing the same Download PDF

Info

Publication number
KR20120097609A
KR20120097609A KR1020110016917A KR20110016917A KR20120097609A KR 20120097609 A KR20120097609 A KR 20120097609A KR 1020110016917 A KR1020110016917 A KR 1020110016917A KR 20110016917 A KR20110016917 A KR 20110016917A KR 20120097609 A KR20120097609 A KR 20120097609A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
polymer layer
electrode
probe card
pad
Prior art date
Application number
KR1020110016917A
Other languages
Korean (ko)
Inventor
최용석
이대형
장명훈
마원철
홍기표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110016917A priority Critical patent/KR20120097609A/en
Publication of KR20120097609A publication Critical patent/KR20120097609A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Abstract

PURPOSE: A ceramic substrate for a probe card and a manufacturing method thereof are provided to obtain connection of an electrode pad and a via electrode by forming the electrode pad on the via electrode which is exposed to one side of the ceramic substrate. CONSTITUTION: A ceramic substrate(10) with a plurality of via electrodes(11) is prepared. An electrode pad(20), which is electrically connected to a via electrode exposed to one side of the ceramic substrate, is formed. A polymer layer(30) is formed on one side of the ceramic substrate in order to surround the electrode pad. The polymer layer is ground. A plurality of outer layer pads, which is electrically connected to the electrode pad, is formed on the polymer layer.

Description

프로브 카드용 세라믹 기판 및 그 제조방법{Ceramic substrate for probe card and method for manufacturing the same}Ceramic substrate for probe card and method for manufacturing same {Ceramic substrate for probe card and method for manufacturing the same}

본 발명은 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 전기적 연결성이 우수한 프로브 카드용 세라믹 기판 및 그 제조방법에 관한 것이다.The present invention relates to a ceramic substrate for a probe card and a method for manufacturing the same, and more particularly, to a ceramic substrate for a probe card having excellent electrical connection and a method for manufacturing the same.

일반적으로 반도체 소자는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.In general, a semiconductor device has a fabrication process of forming contact pads for circuit patterns and inspections on a wafer and an assembly process of assembling wafers having circuit patterns and contact pads into respective semiconductor chips. It is manufactured through.

페브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다.Between the fabrication process and the assembly process, an inspection process is performed in which an electrical signal is applied to the contact pads formed on the wafer to inspect the electrical properties of the wafer.

검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다.The inspection process is a process of inspecting a defect of a wafer to remove a portion of a wafer in which a defect occurs in an assembly process.

검사 공정 시에는 검사 장비와 웨이퍼 사이의 인터페이스 기능을 수행하는 프로브 카드가 주로 이용된다.In the inspection process, a probe card that performs an interface function between the inspection equipment and the wafer is mainly used.

프로브 카드의 일 면에는 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수 개의 프로브가 형성되고, 프로브 카드의 타 면에는 검사 장비와 연결하기 위한 다수의 핀이 형성될 수 있다.A plurality of probes may be formed on one surface of the probe card to contact the contact pads formed on the wafer, and a plurality of pins may be formed on the other surface of the probe card to connect with the inspection equipment.

최근에는 고집적 칩의 수요가 증가함에 따라 웨이퍼에 형성되는 회로 패턴 및 회로 패턴과 연결된 접촉 패드가 고집적으로 형성된다. 고집적으로 형성된 접촉 패드에 대응하여 프로브 카드에 형성되는 프로브간의 간격이 매우 좁고, 프로브 자체의 크기도 미세하게 형성되고 있다. 또한, 웨이퍼 칩의 고집적화에 따라 프로브에 전기적 신호를 인가하는 채널의 갯수가 증가된 프로브 카드가 제조되고 있다.In recent years, as the demand for highly integrated chips increases, circuit patterns formed on the wafer and contact pads connected to the circuit patterns are highly integrated. Corresponding to the highly formed contact pads, the spacing between the probes formed on the probe card is very narrow, and the size of the probe itself is also minutely formed. In addition, probe cards are being manufactured in which the number of channels for applying an electrical signal to the probe is increased according to the high integration of wafer chips.

또한, 검사 장비와 연결되는 위해 형성되는 다수의 핀의 피치도 고집적으로 형성되고 있다.In addition, the pitch of the plurality of pins formed for connection with the inspection equipment is also highly integrated.

본 발명은 전기적 연결성이 우수한 프로브 카드용 세라믹 기판 및 그 제조방법을 제공한다.The present invention provides a ceramic substrate for a probe card excellent in electrical connection and a method of manufacturing the same.

본 발명의 일 실시형태는 내부에 복수 개의 비아 전극이 형성되고, 상기 비아 전극이 일 면으로 노출된 세라믹 기판을 마련하는 단계; 상기 세라믹 기판의 일 면에 상기 노출된 비아 전극과 전기적으로 연결되는 복수 개의 전극 패드를 형성하는 단계; 상기 세라믹 기판의 일 면에 상기 전극 패드를 둘러싸도록 고분자층을 형성하는 단계; 상기 고분자층을 연마하는 단계; 및 상기 고분자층 상에 상기 전극 패드와 전기적으로 연결되는 복수 개의 외층 패드를 형성하는 단계; 를 포함하는 프로브 카드용 세라믹 기판의 제조방법을 제공한다.According to one embodiment of the present invention, there is provided a ceramic substrate having a plurality of via electrodes formed therein and the via electrodes exposed to one surface thereof; Forming a plurality of electrode pads electrically connected to the exposed via electrodes on one surface of the ceramic substrate; Forming a polymer layer on one surface of the ceramic substrate to surround the electrode pad; Polishing the polymer layer; And forming a plurality of outer layer pads electrically connected to the electrode pads on the polymer layer. It provides a method of manufacturing a ceramic substrate for a probe card comprising a.

상기 고분자층의 형성은 상기 전극 패드의 표면을 덮도록 수행될 수 있다.Formation of the polymer layer may be performed to cover the surface of the electrode pad.

상기 고분자층을 연마하는 단계는 상기 전극 패드의 표면이 노출되도록 수행될 수 있다.Polishing the polymer layer may be performed to expose the surface of the electrode pad.

상기 세라믹 기판은 저온 동시 소성 세라믹 기판일 수 있다.The ceramic substrate may be a low temperature cofired ceramic substrate.

상기 고분자층은 폴리이미드로 형성될 수 있다.The polymer layer may be formed of polyimide.

상기 전극 패드의 형성은 도금 공정에 의하여 수행될 수 있다.Formation of the electrode pad may be performed by a plating process.

상기 고분자층을 연마하는 단계는 화학적 기계적 연마 공정에 의하여 수행될 수 있다.Polishing the polymer layer may be performed by a chemical mechanical polishing process.

상기 프로브 카드용 세라믹 기판의 제조방법은 상기 세라믹 기판의 일 면에 상기 노출된 비아 전극과 전기적으로 연결되는 내층 패드를 형성하는 단계를 추가로 포함할 수 있다.The method of manufacturing a ceramic substrate for a probe card may further include forming an inner layer pad electrically connected to the exposed via electrode on one surface of the ceramic substrate.

본 발명의 다른 실시형태는 내부에 복수 개의 비아 전극이 형성되고, 상기 비아 전극이 일 면으로 노출된 세라믹 기판; 상기 세라믹 기판의 일 면에 형성되며, 상기 노출된 비아 전극과 전기적으로 연결되고, 표면이 연마에 의하여 형성된 표면 조도를 가지는 복수 개의 전극 패드; 상기 전극 패드의 표면이 노출되도록 상기 세라믹 기판의 일 면에 형성되며, 표면이 연마에 의하여 형성된 표면 조도를 가지는 고분자층; 및 상기 고분자층 상에 형성되며, 상기 노출된 전극 패드와 전기적으로 연결되는 복수 개의 외층 패드;를 포함하는 프로브 카드용 세라믹 기판을 제공한다.Another embodiment of the present invention is a ceramic substrate having a plurality of via electrodes formed therein, the via electrode is exposed to one surface; A plurality of electrode pads formed on one surface of the ceramic substrate, the plurality of electrode pads electrically connected to the exposed via electrodes, the surface pads having surface roughnesses formed by polishing; A polymer layer formed on one surface of the ceramic substrate to expose the surface of the electrode pad, and having a surface roughness formed by polishing; And a plurality of outer layer pads formed on the polymer layer and electrically connected to the exposed electrode pads.

상기 세라믹 기판은 저온 동시 소성 세라믹 기판일 수 있다.The ceramic substrate may be a low temperature cofired ceramic substrate.

상기 고분자층은 폴리 이미드로 형성될 수 있다.The polymer layer may be formed of polyimide.

상기 프로브 카드용 세라믹 기판은 상기 세라믹 기판의 일 면에 형성되며, 상기 노출된 비아 전극과 전기적으로 연결되는 내층 패드를 추가로 포함할 수 있다.The ceramic substrate for the probe card may further include an inner layer pad formed on one surface of the ceramic substrate and electrically connected to the exposed via electrode.

본 발명의 일 실시형태에 의하면 세라믹 기판의 일면으로 노출된 비아 전극 상에 전극 패드를 바로 형성할 수 있다. 이에 따라 비아 전극과 전극 패드의 연결성이 확보될 수 있다.According to one embodiment of the present invention, an electrode pad may be directly formed on a via electrode exposed to one surface of a ceramic substrate. Accordingly, connectivity between the via electrode and the electrode pad may be secured.

또한 상기 전극 패드의 두께는 도금 조건 등을 조절하여 원하는 높이로 용이하게 형성할 수 있어 이후 형성되는 고분자층을 충분한 높이로 형성할 수 있다.In addition, the thickness of the electrode pad can be easily formed to a desired height by adjusting the plating conditions and the like to form a polymer layer to be formed to a sufficient height.

또한, 고분자층을 연마하는 단계를 수행하여 전극 패드의 노출을 확보할 수 있어 전극 패드와 외층 패드의 연결성이 우수해질 수 있다.In addition, the polishing of the polymer layer may be performed to secure the exposure of the electrode pad, thereby improving connection between the electrode pad and the outer layer pad.

본 발명의 일 실시형태에 의하면 고분자층에 의하여 외층 패드의 고착력이 향상되어 고온 동시 소성 세라믹뿐만 아니라, 저온 동시 소성 세라믹을 사용하여 세라믹 기판을 제조할 수 있다.According to one embodiment of the present invention, the adhesion of the outer layer pad is improved by the polymer layer, so that a ceramic substrate can be manufactured using not only a high temperature cofired ceramic but also a low temperature cofired ceramic.

또한 상기 외층 패드에는 프로브(probe, 미도시)가 형성되거나, 검사 장비에 연결하기 위한 다수 개의 핀이 형성될 수 있으며, 외층 패드의 고착력이 향상되어 보다 미세한 피치로 외층 패드가 형성되어 고집적화될 수 있다.In addition, a probe (not shown) may be formed on the outer pad, or a plurality of pins may be formed for connecting to inspection equipment. Can be.

도 1 내지 도 5는 본 발명의 일 실시형태에 따른 프로브 카드용 세라믹 기판의 제조방법을 설명하기 위한 공정별 단면도이다.1 to 5 are cross-sectional views for each process for explaining a method for manufacturing a ceramic substrate for a probe card according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Furthermore, embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.

본 발명의 일 실시형태에 따른 프로브 카드용 세라믹 기판의 제조방법은 내부에 복수 개의 비아 전극이 형성되고, 상기 비아 전극이 일 면으로 노출된 세라믹 기판을 마련하는 단계; 상기 세라믹 기판의 일 면에 상기 노출된 비아 전극과 전기적으로 연결되는 복수 개의 전극 패드를 형성하는 단계; 상기 세라믹 기판의 일 면에 상기 전극 패드를 둘러싸도록 고분자층을 형성하는 단계; 상기 고분자층을 연마하는 단계; 및 상기 고분자층 상에 상기 전극 패드와 전기적으로 연결되는 복수 개의 외층 패드를 형성하는 단계; 포함할 수 있다.
According to one or more exemplary embodiments, a method of manufacturing a ceramic substrate for a probe card includes: preparing a ceramic substrate having a plurality of via electrodes formed therein and exposing the via electrodes to one surface; Forming a plurality of electrode pads electrically connected to the exposed via electrodes on one surface of the ceramic substrate; Forming a polymer layer on one surface of the ceramic substrate to surround the electrode pad; Polishing the polymer layer; And forming a plurality of outer layer pads electrically connected to the electrode pads on the polymer layer. It may include.

도 1 내지 도 5는 본 발명의 일 실시형태에 따른 프로브 카드용 세라믹 기판의 제조방법을 설명하기 위한 공정별 단면도로써, 이하 이를 참조하여 각 단계를 보다 구체적으로 설명한다.
1 to 5 are cross-sectional views for each process for describing a method of manufacturing a ceramic substrate for a probe card according to an exemplary embodiment of the present invention. Hereinafter, each step will be described in more detail with reference to the drawings.

우선, 도 1에 도시된 바와 같이 내부에 복수 개의 비아 전극(11)이 형성된 세라믹 기판(10)을 마련한다. 상기 세라믹 기판(10)은 복수 개의 세라믹 층의 적층에 의하여 형성된 것일 수 있다. 상기 세라믹 기판(10)은 복수 개의 세라믹 그린시트를 적층하고, 이를 소결하여 형성할 수 있다. 또한 세라믹 그린시트의 적층 과정 또는 적층 후에 비아 전극이 형성될 수 있다. 도 1은 비아 전극(11)의 세라믹 기판의 상면 및 하면을 관통하는 하나의 비아 전극으로 도시되어 있으나, 이에 제한되지 않고, 각 세라믹 층에 형성된 복수 개의 비아 전극이 연결된 구조로 이해될 수 있다.
First, as shown in FIG. 1, a ceramic substrate 10 having a plurality of via electrodes 11 formed therein is provided. The ceramic substrate 10 may be formed by stacking a plurality of ceramic layers. The ceramic substrate 10 may be formed by stacking a plurality of ceramic green sheets and sintering them. In addition, the via electrode may be formed after the lamination process or the lamination of the ceramic green sheet. FIG. 1 illustrates one via electrode penetrating the upper and lower surfaces of the ceramic substrate of the via electrode 11, but is not limited thereto and may be understood as a structure in which a plurality of via electrodes formed in each ceramic layer are connected.

상기 세라믹 기판(10)은 고온 동시 소성 세라믹(HTCC; High Temperature Co-fired Ceramics) 또는 저온 동시 소성 세라믹(LTCC; Low Temperature Co-fired Ceramics)으로 형성될 수 있다.The ceramic substrate 10 may be formed of high temperature co-fired ceramics (HTCC) or low temperature co-fired ceramics (LTCC).

일반적으로 저온 동시 소성 세라믹은 고온 동시 소성 세라믹에 비하여 보다 낮은 온도에서 금속 전극과 함께 소성될 수 있고, 열팽창계수(Coefficient Thermal Expansion, CTE)가 낮은 장점이 있으나, 금속 패드와의 고착력이 낮은 단점이 있다.In general, low-temperature co-fired ceramics can be fired together with metal electrodes at a lower temperature than high-temperature co-fired ceramics, and have a low coefficient of thermal expansion (CTE), but have low adhesion to metal pads. There is this.

그러나, 본 발명의 일 실시형태에 의하면 고분자층이 세라믹 기판의 일면에 형성되어 금속 패드의 고착력이 향상될 수 있다.
However, according to the exemplary embodiment of the present invention, the polymer layer may be formed on one surface of the ceramic substrate to improve adhesion of the metal pads.

상기 비아 전극(11)은 세라믹 기판의 일면으로 노출될 수 있다. 도 1은 세라믹 기판(10)의 상면으로 비아 전극(11)이 노출된 형태를 도시하고 있으나, 이에 제한되지 않고, 세라믹 기판의 상면 또는 하면으로 노출되거나, 양면에 모두 노출될 수 있다.
The via electrode 11 may be exposed to one surface of the ceramic substrate. 1 illustrates a form in which the via electrode 11 is exposed to the top surface of the ceramic substrate 10, but is not limited thereto and may be exposed to the top or bottom surface of the ceramic substrate 10 or both surfaces thereof.

이후, 상기 세라믹 기판(10)의 일면에 복수 개의 전극 패드(20a)를 형성할 수 있다. 상기 전극 패드(20a)는 상기 비아 전극(11)과 전기적으로 연결되는 것으로, 보다 구체적으로 상기 전극 패드(20a)는 세라믹 기판의 일면으로 노출된 비아 전극(11) 상에 형성될 수 있다.Thereafter, a plurality of electrode pads 20a may be formed on one surface of the ceramic substrate 10. The electrode pad 20a is electrically connected to the via electrode 11, and more specifically, the electrode pad 20a may be formed on the via electrode 11 exposed to one surface of the ceramic substrate.

상기 전극 패드(20a)를 형성하는 방법은 특별히 제한되지 않으나, 도금 공정에 의하여 수행될 수 있다. 상기 도금 공정은 특별히 제한되지 않으며, 전해도금 또는 무전해 도금에 의하여 수행될 수 있다. 도금 공정에 의하는 경우 상기 비아 전극의 표면에서 소정의 높이로 전극 패드를 용이하게 형성할 수 있다.
The method for forming the electrode pad 20a is not particularly limited, but may be performed by a plating process. The plating process is not particularly limited and may be performed by electroplating or electroless plating. In the case of the plating process, an electrode pad may be easily formed at a predetermined height on the surface of the via electrode.

다음으로, 도 2에 도시된 바와 같이 상기 세라믹 기판의 일면에 고분자층(30a)을 형성할 수 있다. 상기 고분자층(30a)은 상기 세라믹 기판의 일면에 형성된 전극 패드를 둘러싸도록 형성될 수 있다. 또한 상기 고분자층(30a)은 상기 전극 패드의 표면을 덮도록 형성될 수 있다. Next, as shown in FIG. 2, the polymer layer 30a may be formed on one surface of the ceramic substrate. The polymer layer 30a may be formed to surround electrode pads formed on one surface of the ceramic substrate. In addition, the polymer layer 30a may be formed to cover the surface of the electrode pad.

상기 전극 패드의 표면(상면)까지 형성되더라도 추후 연마 공정에 의하여 전극 패드(20a)의 노출을 구현할 수 있어, 충분한 높이의 고분자층(30a)을 형성할 수 있다.Even if the electrode pad 20a is formed up to the surface (upper surface) of the electrode pad, it is possible to realize the exposure of the electrode pad 20a by a later polishing process, thereby forming a polymer layer 30a having a sufficient height.

상기 고분자층(30a)을 형성하는 고분자 재료는 특별히 제한되는 것은 아니나, 예를 들면 폴리이미드일 수 있다.
The polymer material forming the polymer layer 30a is not particularly limited, but may be, for example, polyimide.

상술한 바와 같이 세라믹 기판에 금속 패드를 형성하는 경우 금속 패드의 고착력이 저하될 수 있으나, 본 발명의 일 실시형태에 따르면 세라믹 기판에 고분자층이 형성되어 추후 공정에서 형성되는 외층 패드의 고착력을 향상시킬 수 있다.
When the metal pad is formed on the ceramic substrate as described above, the adhesion of the metal pad may decrease, but according to one embodiment of the present invention, a polymer layer is formed on the ceramic substrate and thus the adhesion of the outer layer pad formed in a later process. Can improve.

도 3은 본 발명의 다른 실시형태에 따른 프로브 카드용 세라믹 기판의 제조공정의 일부를 도시한 것으로, 도 3에 도시된 바와 같이, 상기 세라믹 기판(10)의 일면에 복수 개의 내층 패드(12)를 형성한 후에 상술한 바와 같이 전극 패드(20a)를 형성할 수 있다.FIG. 3 illustrates a part of a manufacturing process of a ceramic substrate for a probe card according to another embodiment of the present invention. As shown in FIG. 3, a plurality of inner layer pads 12 are formed on one surface of the ceramic substrate 10. After forming the electrode pad 20a may be formed as described above.

상기 내층 패드(12)의 형성 방법은 특별히 제한되지 않으며, 도금 공정을 사용하거나, 도전성 페이스트를 인쇄하여 형성할 수 있다.The method of forming the inner layer pad 12 is not particularly limited, and may be formed by using a plating process or printing a conductive paste.

내층 패드(12)는 세라믹 기판의 일면에 노출된 비아 전극(12) 상에 형성될 수 있으며, 비아 전극의 직경보다 크게 형성될 수 있다. 이에 따라, 전극 패드(20a)를 보다 용이하게 형성할 수 있고, 전극 패드(20a)와 비아 전극(11)의 접촉을 용이하게 할 수 있다.
The inner layer pad 12 may be formed on the via electrode 12 exposed on one surface of the ceramic substrate, and may be formed larger than the diameter of the via electrode. Thereby, the electrode pad 20a can be formed more easily, and the contact of the electrode pad 20a and the via electrode 11 can be made easy.

다음으로, 도 4에 도시된 바와 같이, 상기 고분자층(30a)을 연마할 수 있다. 상기 연마 공정에 의하여 두께가 감소한 고분자층 및 전극 패드는 이후 각각 도면부호 30 및 20으로 나타낼 수 있다.Next, as shown in FIG. 4, the polymer layer 30a may be polished. The polymer layer and the electrode pad reduced in thickness by the polishing process may be represented by reference numerals 30 and 20, respectively.

상기 연마 공정은 이에 제한되는 것은 아니나, 화학적 기계적 연마 공정(Chemical MechanicalPolishing, CMP)에 의하여 수행될 수 있다. 화학적 기계적 연마 공정은 베이스 유체 용액을 사용하는 화학적 제거와 연마 폴리싱에 의해 제공되는 기계적인 효과를 결합한 것이다.The polishing process is not limited thereto, but may be performed by chemical mechanical polishing (CMP). The chemical mechanical polishing process combines the mechanical effects provided by abrasive polishing with chemical removal using a base fluid solution.

상기 고분자층(30a)을 연마하면 고분자층(30)에 표면조도가 형성될 수 있고, 이에 따라 추후 외층 패드와 고착력을 보다 향상시킬 수 있다.When the polymer layer 30a is polished, surface roughness may be formed on the polymer layer 30, thereby further improving the adhesion between the outer layer pad and the pad.

또한, 상기 고분자층(30a)은 상기 전극 패드의 표면을 덮도록 형성될 수 있고, 상기 연마 공정은 상기 전극 패드(20a)의 표면이 노출될 때까지 수행될 수 있다. 본 발명의 일 실시형태에 의하면 상기 전극 패드(20)가 노출되어 외층 패드와의 연결성이 보장될 수 있다.
In addition, the polymer layer 30a may be formed to cover the surface of the electrode pad, and the polishing process may be performed until the surface of the electrode pad 20a is exposed. According to one embodiment of the present invention, the electrode pad 20 may be exposed to ensure connectivity with the outer layer pad.

다음으로, 도 5에 도시된 바와 같이, 상기 고분자층(30) 상에 복수 개의 외층 패드(40)를 형성할 수 있다. 상기 외층 패드(40)는 전극 패드(20)와 전기적으로 연결되는 것으로, 보다 구체적으로 상기 외층 패드(40)는 전극 패드(20) 상에 형성될 수 있다.Next, as shown in FIG. 5, a plurality of outer layer pads 40 may be formed on the polymer layer 30. The outer pad 40 is electrically connected to the electrode pad 20, and more specifically, the outer pad 40 may be formed on the electrode pad 20.

상기 외층 패드(40)의 형성은 특별히 제한되지 않으며, 예를 들면 도금 공정에 의하여 형성되거나 도전성 페이스트를 인쇄하여 형성될 수 있다.
Formation of the outer layer pad 40 is not particularly limited, and may be formed by, for example, a plating process or by printing a conductive paste.

본 발명의 일 실시형태와 달리, 프로브 카드용 세라믹 기판을 제조하기 위하여 세라믹 기판의 일면에 고분자층을 먼저 형성하고, 상기 고분자층에 비아 홀을 형성한 후 상기 비아 홀을 필링하여 전극 패드를 형성하는 방법을 고려할 수 있다.Unlike one embodiment of the present invention, in order to manufacture a ceramic substrate for a probe card, a polymer layer is first formed on one surface of a ceramic substrate, a via hole is formed in the polymer layer, and then the via hole is filled to form an electrode pad. You can consider how.

상기와 같은 방법으로 세라믹 기판을 형성하는 경우 비아 홀에는 고분자층이 완전 제거되어야 비아 전극과 전극 패드의 연결성이 확보될 수 있다.In the case of forming the ceramic substrate as described above, the via hole may be secured when the polymer layer is completely removed from the via hole.

그러나, 고분자층에 비아 홀을 형성하기 위해서는 포토리소그래피 공정, 식각 공정, 또는 레이저 패터닝 공정 등을 사용되는데, 이러한 공정으로는 고분자층을 완전히 제거하기 어렵다. 이에 따라 비아 홀에 잔존하는 고분자 물질에 의하여 비아 홀이 완전히 충진되기 어려울 수 있다.However, in order to form via holes in the polymer layer, a photolithography process, an etching process, or a laser patterning process is used, and such a process does not completely remove the polymer layer. Accordingly, it may be difficult for the via hole to be completely filled by the polymer material remaining in the via hole.

또한, 상기와 같은 공정은 정밀도에 제한이 있으며, 미세한 비아 홀을 형성해야 하는 경우 세라믹 기판에 노출된 비아 전극과 위치 정밀도가 어긋날 수 있다. 이에 따라, 세라믹 기판 내의 비아 전극과 전극 패드, 나아가 외층 패드와의 의 연결성이 저하될 수 있다.In addition, the above-described process is limited in precision, and when the fine via hole is to be formed, the position accuracy may be shifted from the via electrode exposed to the ceramic substrate. Accordingly, the connection between the via electrode and the electrode pad in the ceramic substrate and further, the outer layer pad may be reduced.

또한, 상기와 같은 공정의 낮은 위치 정밀도로 인하여 비아 홀의 형성 깊이에 제한이 따르고, 충분한 두께의 고분자층을 형성하기 어렵다. 이에 따라, 세라믹 기판에 대한 외층 패드의 고착력을 충분히 확보할 수 없다.
In addition, due to the low positional accuracy of the above process, the formation depth of the via hole is limited, and it is difficult to form a polymer layer having a sufficient thickness. As a result, the adhesion of the outer layer pad to the ceramic substrate cannot be sufficiently secured.

그러나, 본 발명의 일 실시형태에 의하면 세라믹 기판의 일면으로 노출된 비아 전극 상에 전극 패드를 바로 형성할 수 있다. 이에 따라 비아 전극과 전극 패드의 연결성이 확보될 수 있다. 또한 상기 전극 패드의 두께는 도금 조건 등을 조절하여 원하는 높이로 용이하게 형성할 수 있어 이후 형성되는 고분자층을 충분한 높이로 형성할 수 있다.However, according to the exemplary embodiment of the present invention, an electrode pad may be directly formed on the via electrode exposed to one surface of the ceramic substrate. Accordingly, connectivity between the via electrode and the electrode pad may be secured. In addition, the thickness of the electrode pad can be easily formed to a desired height by adjusting the plating conditions and the like to form a polymer layer to be formed to a sufficient height.

또한, 고분자층을 연마하는 단계를 수행하여 전극 패드의 노출을 확보할 수 있어 전극 패드와 외층 패드의 연결성이 우수해질 수 있다.
In addition, the polishing of the polymer layer may be performed to secure the exposure of the electrode pad, thereby improving connection between the electrode pad and the outer layer pad.

본 발명의 일 실시형태에 따른 프로브 카드용 세라믹 기판은 내부에 복수 개의 비아 전극이 형성되고, 상기 비아 전극이 일 면으로 노출된 세라믹 기판; 상기 세라믹 기판의 일 면에 형성되며, 상기 노출된 비아 전극과 전기적으로 연결되고, 표면이 연마에 의하여 형성된 표면 조도를 가지는 복수 개의 전극 패드; 상기 전극 패드의 표면이 노출되도록 상기 세라믹 기판의 일 면에 형성되며, 표면이 연마에 의하여 형성된 표면 조도를 가지는 고분자층; 및 상기 고분자층 상에 형성되며, 상기 노출된 전극 패드와 전기적으로 연결되는 복수 개의 외층 패드;를 포함할 수 있다.
A ceramic substrate for a probe card according to an embodiment of the present invention includes a ceramic substrate having a plurality of via electrodes formed therein, and having the via electrodes exposed on one surface thereof; A plurality of electrode pads formed on one surface of the ceramic substrate, the plurality of electrode pads electrically connected to the exposed via electrodes, the surface pads having surface roughnesses formed by polishing; A polymer layer formed on one surface of the ceramic substrate to expose the surface of the electrode pad, and having a surface roughness formed by polishing; And a plurality of outer layer pads formed on the polymer layer and electrically connected to the exposed electrode pads.

도 5를 참조하면, 세라믹 기판(10)의 내부에는 복수 개의 비아 전극(11)이 형성되고, 세라믹 기판(10)의 일면으로 노출된 비아 전극(11) 상에 전극 패드(20)가 형성될 수 있다. 상기 세라믹 기판(10)의 일면에는 상기 전극 패드(20)의 표면이 노출되도록 고분자층(30)이 형성되어 있다.Referring to FIG. 5, a plurality of via electrodes 11 are formed in the ceramic substrate 10, and electrode pads 20 are formed on the via electrodes 11 exposed to one surface of the ceramic substrate 10. Can be. The polymer layer 30 is formed on one surface of the ceramic substrate 10 to expose the surface of the electrode pad 20.

상술한 바와 같이 상기 전극 패드(20) 및 고분자층(30)이 형성된 이후에 연마 공정이 수행되어 상기 전극 패드(20)와 고분자층(30)의 표면은 표면조도(표면 거칠기)를 가질 수 있다.As described above, a polishing process is performed after the electrode pad 20 and the polymer layer 30 are formed, and thus the surfaces of the electrode pad 20 and the polymer layer 30 may have surface roughness (surface roughness). .

상술한 바와 같이, 상기 고분자층(30)은 폴리 이미드로 형성될 수 있다. 또한, 상기 프로브 카드용 세라믹 기판은 세라믹 기판(10)의 일면으로 노출된 비아 전극(11) 상에 형성되는 내층 패드(12)를 추가로 포함할 수 있다.
As described above, the polymer layer 30 may be formed of polyimide. In addition, the ceramic substrate for the probe card may further include an inner layer pad 12 formed on the via electrode 11 exposed to one surface of the ceramic substrate 10.

상술한 바와 같이, 본 발명의 일 실시형태에 의하면 상기 고분자층(30)에 의하여 외층 패드(40)의 고착력이 향상되어 고온 동시 소성 세라믹뿐만 아니라, 저온 동시 소성 세라믹을 사용하여 세라믹 기판을 제조할 수 있다.As described above, according to the exemplary embodiment of the present invention, the adhesion force of the outer layer pad 40 is improved by the polymer layer 30 to manufacture a ceramic substrate using not only high-temperature co-fired ceramics but also low-temperature co-fired ceramics. can do.

또한 상기 외층 패드에는 프로브(probe, 미도시)가 형성되거나, 검사 장비에 연결하기 위한 다수 개의 핀이 형성될 수 있으며, 외층 패드의 고착력이 향상되어 보다 미세한 피치로 외층 패드가 형성되어 고집적화될 수 있다.
In addition, a probe (not shown) may be formed on the outer pad, or a plurality of pins may be formed for connecting to inspection equipment. Can be.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

10: 세라믹 기판 11: 비아 전극
12: 내층 패드 20, 20a: 전극 패드
30, 30a: 고분자층 40: 외층 패드10: ceramic substrate 11: via electrode
12: inner layer pad 20, 20a: electrode pad
30, 30a: polymer layer 40: outer layer pad

Claims (12)

내부에 복수 개의 비아 전극이 형성되고, 상기 비아 전극이 일 면으로 노출된 세라믹 기판을 마련하는 단계;
상기 세라믹 기판의 일 면에 상기 노출된 비아 전극과 전기적으로 연결되는 복수 개의 전극 패드를 형성하는 단계;
상기 세라믹 기판의 일 면에 상기 전극 패드를 둘러싸도록 고분자층을 형성하는 단계;
상기 고분자층을 연마하는 단계; 및
상기 고분자층 상에 상기 전극 패드와 전기적으로 연결되는 복수 개의 외층 패드를 형성하는 단계;
를 포함하는 프로브 카드용 세라믹 기판의 제조방법.
Providing a ceramic substrate having a plurality of via electrodes formed therein and exposing the via electrodes to one surface thereof;
Forming a plurality of electrode pads electrically connected to the exposed via electrodes on one surface of the ceramic substrate;
Forming a polymer layer on one surface of the ceramic substrate to surround the electrode pad;
Polishing the polymer layer; And
Forming a plurality of outer layer pads electrically connected to the electrode pads on the polymer layer;
Method of manufacturing a ceramic substrate for a probe card comprising a.
제1항에 있어서,
상기 고분자층의 형성은 상기 전극 패드의 표면을 덮도록 수행되는 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
Forming the polymer layer is a method of manufacturing a ceramic substrate for a probe card is performed to cover the surface of the electrode pad.
제1항에 있어서,
상기 고분자층을 연마하는 단계는 상기 전극 패드의 표면이 노출되도록 수행되는 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
Grinding the polymer layer is a method of manufacturing a ceramic substrate for a probe card is performed so that the surface of the electrode pad is exposed.
제1항에 있어서,
상기 세라믹 기판은 저온 동시 소성 세라믹 기판인 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
The ceramic substrate is a low temperature co-fired ceramic substrate manufacturing method for a ceramic substrate for a probe card.
제1항에 있어서,
상기 고분자층은 폴리이미드로 형성되는 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
The polymer layer is a method of manufacturing a ceramic substrate for a probe card is formed of polyimide.
제1항에 있어서,
상기 전극 패드의 형성은 도금 공정에 의하여 수행되는 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
Forming the electrode pad is a method of manufacturing a ceramic substrate for a probe card is performed by a plating process.
제1항에 있어서,
상기 고분자층을 연마하는 단계는 화학적 기계적 연마 공정에 의하여 수행되는 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
The polishing of the polymer layer is a method of manufacturing a ceramic substrate for a probe card, which is performed by a chemical mechanical polishing process.
제1항에 있어서,
상기 세라믹 기판의 일 면에 상기 노출된 비아 전극과 전기적으로 연결되는 내층 패드를 형성하는 단계를 추가로 포함하는 프로브 카드용 세라믹 기판의 제조방법.
The method of claim 1,
And forming an inner layer pad electrically connected to the exposed via electrode on one surface of the ceramic substrate.
내부에 복수 개의 비아 전극이 형성되고, 상기 비아 전극이 일 면으로 노출된 세라믹 기판;
상기 세라믹 기판의 일 면에 형성되며, 상기 노출된 비아 전극과 전기적으로 연결되고, 표면이 연마에 의하여 형성된 표면 조도를 가지는 복수 개의 전극 패드;
상기 전극 패드의 표면이 노출되도록 상기 세라믹 기판의 일 면에 형성되며, 표면이 연마에 의하여 형성된 표면 조도를 가지는 고분자층; 및
상기 고분자층 상에 형성되며, 상기 노출된 전극 패드와 전기적으로 연결되는 복수 개의 외층 패드;
를 포함하는 프로브 카드용 세라믹 기판.
A ceramic substrate having a plurality of via electrodes formed therein and having the via electrodes exposed to one surface thereof;
A plurality of electrode pads formed on one surface of the ceramic substrate, the plurality of electrode pads electrically connected to the exposed via electrodes, the surface pads having surface roughnesses formed by polishing;
A polymer layer formed on one surface of the ceramic substrate to expose the surface of the electrode pad, and having a surface roughness formed by polishing; And
A plurality of outer layer pads formed on the polymer layer and electrically connected to the exposed electrode pads;
Ceramic substrate for a probe card comprising a.
제9항에 있어서,
상기 세라믹 기판은 저온 동시 소성 세라믹 기판인 프로브 카드용 세라믹 기판.
10. The method of claim 9,
The ceramic substrate is a low temperature co-fired ceramic substrate for a probe card ceramic substrate.
제9항에 있어서,
상기 고분자층은 폴리 이미드로 형성되는 프로브 카드용 세라믹 기판.
10. The method of claim 9,
The polymer layer is a ceramic substrate for a probe card is formed of polyimide.
제9항에 있어서,
상기 세라믹 기판의 일 면에 형성되며, 상기 노출된 비아 전극과 전기적으로 연결되는 내층 패드를 추가로 포함하는 프로브 카드용 세라믹 기판.10. The method of claim 9,
A ceramic substrate for a probe card, which is formed on one surface of the ceramic substrate and further includes an inner layer pad electrically connected to the exposed via electrode.
KR1020110016917A 2011-02-25 2011-02-25 Ceramic substrate for probe card and method for manufacturing the same KR20120097609A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110016917A KR20120097609A (en) 2011-02-25 2011-02-25 Ceramic substrate for probe card and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110016917A KR20120097609A (en) 2011-02-25 2011-02-25 Ceramic substrate for probe card and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120097609A true KR20120097609A (en) 2012-09-05

Family

ID=47108802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110016917A KR20120097609A (en) 2011-02-25 2011-02-25 Ceramic substrate for probe card and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120097609A (en)

Similar Documents

Publication Publication Date Title
KR101339493B1 (en) Space Transformer for Probe Card and Manufacturing Method Thereof
KR101004843B1 (en) Ceramic multi-layer circuit substrate and manufacturing method thereof
KR101441632B1 (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby
JP2008089461A (en) Prober for inspecting semiconductor integrated circuit
JP2008504559A (en) Substrate with patterned conductive layer
TWI555985B (en) Board for probe card, method of manufacturing the same, and probe card
US9607754B2 (en) Pre space transformer, space transformer manufactured using the pre space transformer, and semiconductor device inspecting apparatus including the space transformer
KR101051136B1 (en) Space transducer, probe card including space transducer and method of manufacturing space transducer
JP2013083635A (en) Probe card and manufacturing method thereof
TWI739003B (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
KR101555405B1 (en) Ceramic substrate and method of manufacturing the same
KR101990458B1 (en) Probe card and method for manufacturing the same
US20090224410A1 (en) Wafer translator having a silicon core fabricated with printed circuit board manufacturing techniques
KR20130039462A (en) Probe card and manufacturing method threrof
KR20120092915A (en) Manufacturing method for ceramic substrate for probe card
JP5145089B2 (en) WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS
KR20110020098A (en) Space transformer for probe card and manufacturing method of space transformer for probe card
KR20120097609A (en) Ceramic substrate for probe card and method for manufacturing the same
JP2010261928A (en) Probe substrate and probe card including the same
KR20120076266A (en) Ceramic substrate for probe card and fabricating method thereof
EP3413695A1 (en) Ceramic substrate and manufacturing method therefor
KR101940599B1 (en) Probe card and method for manufacturing the same
KR100811466B1 (en) Space transformer manufacturing method
KR20100016885A (en) Manufacturing method of ceramic probe card
KR101415635B1 (en) Manufacturing method of space transformer for glass base probe card and the space transformer for glass base probe card thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application