KR20120087570A - Auto precharge control circuit - Google Patents

Auto precharge control circuit Download PDF

Info

Publication number
KR20120087570A
KR20120087570A KR1020110008845A KR20110008845A KR20120087570A KR 20120087570 A KR20120087570 A KR 20120087570A KR 1020110008845 A KR1020110008845 A KR 1020110008845A KR 20110008845 A KR20110008845 A KR 20110008845A KR 20120087570 A KR20120087570 A KR 20120087570A
Authority
KR
South Korea
Prior art keywords
signal
auto precharge
precharge
auto
command
Prior art date
Application number
KR1020110008845A
Other languages
Korean (ko)
Other versions
KR101226272B1 (en
Inventor
이경하
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110008845A priority Critical patent/KR101226272B1/en
Publication of KR20120087570A publication Critical patent/KR20120087570A/en
Application granted granted Critical
Publication of KR101226272B1 publication Critical patent/KR101226272B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

PURPOSE: An auto precharge control circuit is provided to prevent a precharge signal from being generated in case of the input of an external precharge command by generating an auto precharge flag signal when an auto precharge command is inputted. CONSTITUTION: An auto precharge flag signal generating unit(3) generates an auto precharge flag signal in response to a bank enable signal which enables a bank and an auto precharge command enabled by an auto precharge enable signal. A precharge control unit(5) generates a precharge signal when the auto precharge flag signal is disabled even though a precharge command is inputted in an enable section of the auto precharge flag signal.

Description

오토 프리차지 제어회로{AUTO PRECHARGE CONTROL CIRCUIT}AUTO PRECHARGE CONTROL CIRCUIT}

본 발명은 오토 프리차지 제어회로에 관한 것으로, 비정상적으로 외부 프리차지 커맨드가 입력되어 프리차지가 발생되는 것을 방지하기 위한 회로에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an auto precharge control circuit, and more particularly to a circuit for preventing an external precharge command from being input abnormally.

일반적으로 오토 프리차지 동작 중에 외부에서 프리차지 명령이 들어왔을 때, 오토 프리차지 명령을 무시하고 바로 프리차지 되면 데이터가 손실된다. 즉, 오토 프리차지 동작을 수행하는 뱅크에는 어떠한 명령도 들어오지 않아야 하며, 리드 또는 라이트 동작이 종료된 후에 뱅크는 프리차지 되어야 한다. 그러나 오동작으로 인하여 외부에서 리드 또는 라이트 명령이나 프리차지 명령이 들어온다면 리드 또는 라이트 동작 중에 중복으로 리드 또는 라이트 동작이 진행되거나 프리차지 동작이 진행되므로 데이터의 손실이 발생한다.In general, when an external precharge command is input during the auto precharge operation, data is lost when the precharge command is ignored and immediately precharged. That is, no command should be entered into the bank performing the auto precharge operation, and the bank should be precharged after the read or write operation is completed. However, when a read or write command or a precharge command is input from the outside due to a malfunction, data loss occurs because the read or write operation is repeatedly performed or the precharge operation is performed during the read or write operation.

도 1은 종래기술의 오토 프리차지 동작 중 외부 프리차지 커맨드(PCG_CMD)가 발생하여 프리차지 신호(PCGP)가 발생한 경우를 설명하기 위한 타이밍도이다. FIG. 1 is a timing diagram illustrating a case where an external precharge command PCG_CMD is generated and a precharge signal PCGP occurs during a conventional auto precharge operation.

우선, t1 타이밍에 오토 프리차지 동작의 발생과 동시에 오토 프리차지 어드레스(AP_ADD)가 인에이블되어 오토 프리차지 동작을 시작한다. 이에 따라 오토 프리차지에 의한 정상적인 프리차지 동작이 t4 타이밍에 발생해야 한다면, t4 시점에 오토 프리차지 신호(APCGP)가 인에이블되어 프리차지 동작이 수행되어야 한다. 그러나, t3 시점에 비정상적으로 외부에서 프리차지 커맨드(PCG_CMD)가 뱅크에 입력되어 t3 시점에 프리차지 신호(PCGP)가 발생한다면 리드 또는 라이트 동작 중에 프리차지 동작이 수행되므로 데이터의 손실이 발생한다.
First, the auto precharge address AP_ADD is enabled at the same time as the occurrence of the auto precharge operation at the timing t1 to start the auto precharge operation. Accordingly, if the normal precharge operation by the auto precharge should occur at the time t4, the auto precharge signal APCGP is enabled at the time t4 to perform the precharge operation. However, if the precharge command PCG_CMD is abnormally input to the bank at time t3 and the precharge signal PCGP is generated at time t3, the precharge operation is performed during the read or write operation, and thus data loss occurs.

본 발명은 오토 프리차지 커맨드 입력시 오토 프리차지 플래그 신호를 생성시켜 외부에서 프리차지 커맨드가 입력되어도 프리차지 신호가 생성되지 않도록 하는 회로를 개시한다.The present invention discloses a circuit for generating an auto precharge flag signal when an auto precharge command is input so that a precharge signal is not generated even when a precharge command is input from the outside.

이를 위해 본 발명은 오토 프리차지 인에이블 신호에 의해 인에이블 되는 오토 프리차지 커맨드와 뱅크를 인에이블 시키는 뱅크 인에이블 신호에 응답하여 오토 프리차지 플래그 신호를 생성하는 오토 프리차지 플래그 신호 생성부; 및 오토 프리차지 플래그 신호가 인에이블 되는 구간에 프리차지 커맨드가 입력되어도 오토 프리차지 플래그 신호가 디스에이블 되는 시점에 프리차지 신호를 생성하는 프리차지 컨트롤부를 포함하는 오토 프리차지 제어회로를 제공한다.
To this end, the present invention includes an auto precharge flag signal generator for generating an auto precharge flag signal in response to an auto precharge command enabled by an auto precharge enable signal and a bank enable signal for enabling a bank; And a precharge control unit for generating a precharge signal when the auto precharge flag signal is disabled even when a precharge command is input in a section in which the auto precharge flag signal is enabled.

도 1은 종래기술의 오토 프리차지 동작 중 외부 프리차지 커맨드가 발생하여 프리차지 신호가 발생한 경우를 설명하기 위한 타이밍도이다.
도 2는 본 발명의 일실시예에 따른 오토 프리차지 제어회로의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 오토 프리차지 제어회로에 포함된 오토 프리차지 인에이블 신호 생성부의 회로도이다.
도 4는 도 2에 도시된 오토 프리차지 제어회로에 포함된 커맨드 생성부의 회로도이다.
도 5는 도 2에 도시된 오토 프리차지 제어회로에 포함된 오토 프리차지 플래그 신호 생성부의 회로도이다.
도 6은 도 2에 도시된 오토 프리차지 제어회로에 포함된 오토 프리차지 신호를 생성하는 오토 프리차지 신호 생성부의 블럭도이다.
도 7은 도 2에 도시된 오토 프리차지 제어회로에 포함된 프리차지 컨트롤부의 회로도이다.
도 8은 도 2에 도시된 오토 프리차지 제어회로의 동작을 설명하기 위한 타이밍도이다.1 is a timing diagram illustrating a case where a precharge signal is generated by an external precharge command generated during an auto precharge operation of the prior art.
2 is a block diagram illustrating a configuration of an auto precharge control circuit according to an embodiment of the present invention.
3 is a circuit diagram of an auto precharge enable signal generation unit included in the auto precharge control circuit shown in FIG. 2.
4 is a circuit diagram of a command generator included in the auto precharge control circuit shown in FIG. 2.
FIG. 5 is a circuit diagram of an auto precharge flag signal generation unit included in the auto precharge control circuit shown in FIG. 2.
FIG. 6 is a block diagram of an auto precharge signal generator that generates an auto precharge signal included in the auto precharge control circuit shown in FIG. 2.
FIG. 7 is a circuit diagram of a precharge control unit included in the auto precharge control circuit shown in FIG. 2.
FIG. 8 is a timing diagram for describing an operation of the auto precharge control circuit shown in FIG. 2.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to Examples. These embodiments are only for illustrating the present invention, and the scope of rights of the present invention is not limited by these embodiments.

도 2는 본 발명의 일실시예에 따른 오토 프리차지 제어회로의 구성을 도시한 블럭도이다.2 is a block diagram illustrating a configuration of an auto precharge control circuit according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명인 오토 프리차지 제어회로는 오토 프리차지 플래그 신호 생성부(3)와 프리차지 컨트롤부(5)를 포함하고, 오토 프리차지 인에이블 신호 생성부(1), 커맨드 생성부(2) 및 뱅크 어드레스 디코더(4)를 더 포함하여 이루어진다.As shown in FIG. 2, the auto precharge control circuit of the present invention includes an auto precharge flag signal generator 3 and a precharge controller 5, and includes an auto precharge enable signal generator 1, It further comprises a command generator 2 and a bank address decoder 4.

우선, 본 발명인 오토 프리차지 제어회로는 특정 뱅크를 인에이블 시키는 뱅크 인에이블 신호(BA_EN<0:7>)와 리드 또는 라이트 커맨드(RD_CMD, WT_CMD)가 입력되고, 오토 프리차지 인에이블 신호(APEN)에 의해 생성된 오토 프리차지 커맨드(AP_CMD)에 응답하여 오토 프리차지 플래그 신호(APEN_FLAG<0:7>)를 생성하는 오토 프리차지 플래그 신호 생성부(3)와 오토 프리차지 플래그 신호(APEN_FLAG<0:7>)가 인에이블 되는 구간에 프리차지 신호(PCGP<0:7>)를 생성하는 프리차지 커맨드(PCG_CMD<0:7>)가 외부에서 입력되어도 바로 프리차지 신호(PCGP<0:7>)가 발생하지 않고, 오토 프리차지 플래그 신호(APEN_FLAG<0:7>)가 디스에이블 되는 시점에 프리차지 신호(PCGP<0:7>)를 생성하는 프리차지 컨트롤부(5)를 포함하여 이루어진다.First, the auto precharge control circuit of the present invention receives a bank enable signal BA_EN <0: 7> and a read or write command RD_CMD and WT_CMD for enabling a specific bank, and then the auto precharge enable signal APEN. The auto precharge flag signal generation unit 3 and the auto precharge flag signal APEN_FLAG <which generate the auto precharge flag signals APEN_FLAG <0: 7> in response to the auto precharge command AP_CMD generated by The precharge signal PCGP <0: is generated even when the precharge command PCG_CMD <0: 7>, which generates the precharge signal PCGP <0: 7>, is externally inputted in a section in which 0: 7> is enabled. 7>) does not occur and includes a precharge control unit 5 for generating the precharge signal PCGP <0: 7> at the time when the auto precharge flag signal APEN_FLAG <0: 7> is disabled. It is done by

또한, 본 발명인 오토 프리차지 제어회로는 오토 프리차지 어드레스(AP_ADD)와 리드 또는 라이트 커맨드(RD_CMD, WT_CMD)를 입력받고 오토 프리차지 인에이블 신호(APEN)를 생성하는 오토 프리차지 인에이블 신호 생성부(1); 오토 프리차지 인에이블 신호(APEN)와 리드 또는 라이트 커맨드(RD_CMD, WT_CMD)를 입력받고 오토 프리차지 커맨드(AP_CMD)와 리드 라이트 커맨드(RW_CMD)를 생성하는 커맨드 생성부(2); 뱅크 어드레스(BA<0:2>)를 디코딩하여 뱅크 인에이블 신호(BA_EN<0:7>)를 출력하는 뱅크 어드레스 디코더(4)를 더 포함하여 이루어진다.Also, the auto precharge control circuit of the present invention receives an auto precharge address AP_ADD and read or write commands RD_CMD and WT_CMD and generates an auto precharge enable signal APEN to generate an auto precharge enable signal APEN. (One); A command generation unit 2 for receiving the auto precharge enable signal APEN and the read or write commands RD_CMD and WT_CMD and generating the auto precharge command AP_CMD and the read write command RW_CMD; And a bank address decoder 4 for decoding the bank addresses BA <0: 2> and outputting the bank enable signals BA_EN <0: 7>.

커맨드 생성부(2)에서 생성된 오토 프리차지 커맨드(AP_CMD)와 리드 라이트 커맨드(RW_CMD)는 각 뱅크별로 존재하는 오토 프리차지 플래그 신호 생성부에 입력된다. 8뱅크를 기준으로 한 블럭도이다.The auto precharge command AP_CMD and the read write command RW_CMD generated by the command generator 2 are input to an auto precharge flag signal generation unit existing for each bank. This is a block diagram based on 8 banks.

오토 프리차지 인에이블 신호 생성부(1)는, 도 3에 도시된 바와 같이, 입력부(11), 전달부(12) 및 제1 래치부(13)를 포함한다. 입력부(11)는 노어 게이트(NOR11)로 구성되고, 상기 전달부(12)는 PMOS 트랜지스터(P11, P12)와 NMOS 트랜지스터(N11, N12) 및 인버터(IV11)로 구성되며, 제1 래치부(13)는 인버터(IV12, IV13)로 구성된다.The auto precharge enable signal generation unit 1 includes an input unit 11, a transfer unit 12, and a first latch unit 13, as shown in FIG. 3. The input unit 11 includes a NOR gate NOR11, and the transfer unit 12 includes PMOS transistors P11 and P12, NMOS transistors N11 and N12, and an inverter IV11. 13 is composed of inverters IV12 and IV13.

리드 커맨드(RD_CMD) 또는 라이트 커맨드(WT_CMD)가 입력부(11)에 입력되면, 전달부(12)의 PMOS 트랜지스터(P11)와 NMOS 트랜지스터(N12)가 턴-온된다. 전달부(12)는 오토 프리차지 어드레스(AP_ADD)를 버퍼링하고, 제1 래치부(13)는 전달부(12)의 출력신호를 래치하여 오토 프리차지 인에이블 신호(APEN)를 생성한다.When the read command RD_CMD or the write command WT_CMD is input to the input unit 11, the PMOS transistor P11 and the NMOS transistor N12 of the transfer unit 12 are turned on. The transfer unit 12 buffers the auto precharge address AP_ADD, and the first latch unit 13 latches an output signal of the transfer unit 12 to generate an auto precharge enable signal APEN.

커맨드 생성부(2)는, 도 4에 도시된 바와 같이, 오토 프리차지 커맨드 생성부(21)와 리드 라이트 커맨드 생성부(22)를 포함하며, 오토 프리차지 커맨드 생성부(21)는 오토 프리차지 인에이블 신호(APEN)가 하이 레벨일 경우에 리드 커맨드(RD_CMD) 또는 라이트 커맨드(WT_CMD)가 인에이블 된 경우에, 이에 응답하여 하이레벨로 인에이블 되는 오토 프리차지 커맨드(AP_CMD)를 생성하고, 리드 라이트 커맨드 생성부(22)는 리드 커맨드(RD_CMD) 또는 라이트 커맨드(WT_CMD)가 인에이블 된 경우에, 이에 응답하여 인에이블 되는 리드 라이트 커맨드(RW_CMD)를 생성한다.As illustrated in FIG. 4, the command generation unit 2 includes an auto precharge command generation unit 21 and a read write command generation unit 22, and the auto precharge command generation unit 21 is auto pre-charged. When the read enable signal RD_CMD or the write command WT_CMD is enabled when the charge enable signal APEN is at a high level, an auto precharge command AP_CMD is enabled which is enabled at a high level in response thereto. In response to the read command RD_CMD or the write command WT_CMD being enabled, the read write command generator 22 generates a read write command RW_CMD enabled in response to the read write command RD_CMD or the write command WT_CMD.

오토 프리차지 커맨드 생성부(21)는 오토 프리차지 인에이블 신호(APEN)와 리드 커맨드(RD_CMD)를 낸드 연산하는 제1 논리소자와 오토 프리차지 인에이블 신호(APEN)와 라이트 커맨드(WT_CMD)를 낸드 연산하는 제2 논리소자와 제1 논리소자의 출력신호와제2 논리소자의 출력신호를 낸드 연산하는 제3 논리소자로 구성된 것을 특징으로 한다. 제1 내지 제3 논리소자는 낸드 게이트이다. 오토 프리차지 인에이블 신호(APEN)가 하이 레벨인 상태에서 리드 커맨드(RD_CMD) 또는 라이트 커맨드(WT_CMD)가 하이 레벨로 인에이블 되면 하이 레벨로 인에이블 된 오토 프리차지 커맨드(AP_CMD)가 생성된다.The auto precharge command generation unit 21 performs a first logic element for NAND operation of the auto precharge enable signal APEN and the read command RD_CMD, the auto precharge enable signal APEN, and the write command WT_CMD. And a second logic element performing a NAND operation, a third logic element performing a NAND operation on an output signal of the first logic element and an output signal of the second logic element. The first to third logic elements are NAND gates. When the read command RD_CMD or the write command WT_CMD is enabled at the high level while the auto precharge enable signal APEN is at the high level, the auto precharge command AP_CMD enabled at the high level is generated.

리드 라이트 커맨드 생성부(22)는 리드 커맨드(RD_CMD)와 라이트 커맨드(WT_CMD)를 부정합 연산하는 노어 게이트(NOR11)와 노어 게이트(NOR11)의 출력을 반전하는 인버터(IV21)가 직렬로 연결된 것을 특징으로 한다. 리드 라이트 커맨드(RW_CMD)는 리드 커맨드(RD_CMD) 또는 라이트 커맨드(WT_CMD)에 응답하여 생성되는 커맨드로서 리드 커맨드(RD_CMD)나 라이트 커맨드(WT_CMD) 중 어느 하나라도 인에이블 되면 리드 라이트 커맨드(RW_CMD)가 생성된다.The read write command generator 22 is connected to the NOR gate NOR11 for mismatching the read command RD_CMD and the write command WT_CMD and the inverter IV21 for inverting the output of the NOR gate NOR11 in series. It is done. The read write command RW_CMD is a command generated in response to the read command RD_CMD or the write command WT_CMD. When either the read command RD_CMD or the write command WT_CMD is enabled, the read write command RW_CMD becomes Is generated.

오토 프리차지 플래그 신호 생성부(3)는, 도 5에 도시된 바와 같이, 오토 프리차지 커맨드(AP_CMD)와 뱅크 인에이블 신호(BA_EN<0>) 및 오토 프리차지 신호에 의해 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 생성한다. 제1 뱅크(BANK<0>)를 기준으로 설명하면 다음과 같다. 오토 프리차지 플래그 신호(APEN_FLAG<0>)는 오토 프리차지 커맨드(AP_CMD)와 뱅크 인에이블 신호(BA_EN<0>) 모두 하이 레벨로 인에이블 된 경우에 인에이블되고, 오토 프리차지 신호(APCGP<0>)가 하이 레벨로 인에이블 된 경우에 디스에이블 되는 것을 특징으로 한다. 다만, 리드 라이트 커맨드(RW_CMD)가 입력되는 경우에는 프리차지 동작을 수행해야 하므로 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 디스에이블 시킨다.As illustrated in FIG. 5, the auto precharge flag signal generation unit 3 generates an auto precharge flag signal by an auto precharge command AP_CMD, a bank enable signal BA_EN <0>, and an auto precharge signal. Create (APEN_FLAG <0>). A description will be given based on the first bank BANK <0>. The auto precharge flag signal APEN_FLAG <0> is enabled when both the auto precharge command AP_CMD and the bank enable signal BA_EN <0> are enabled at a high level, and the auto precharge signal APCGP < 0>) is disabled when the high level is enabled. However, when the read write command RW_CMD is input, the precharge operation should be performed so that the auto precharge flag signal APEN_FLAG <0> is disabled.

오토 프리차지 플래그 신호 생성부(3)는 리드 라이트 커맨드(RW_CMD)와 뱅크 인에이블 신호(BA_EN<0>)에 응답하여 제1 노드를 외부 전원으로 풀업 구동하여 오토 프리차지 플래그 신호(APEN_FALG0>)를 디스에이블 시키는 제1 플래그 신호 비활성부(31); 오토 프리차지 신호(APCGP<0>)에 응답하여 제1 노드를 외부 전원으로 풀업 구동하여 오토 프리차지 플래그 신호를 디스에이블 시키는 제2 플래그 신호 비활성부(32); 뱅크 인에이블 신호(BA_EN<0>)와 오토 프리차지 커맨드(AP_CMD)에 응답하여 제2 노드를 접지 전압으로 풀다운 구동하여 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 활성화 시키는 플래그 신호 활성부(33); 제2 노드의 신호를 래치하는 제2 래치부(34); 파워업신호(PWRUP)에 응답하여 제2 노드의 신호를 하이 레벨로 구동하여 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 디스에이블 시키는 초기화부(35); 및 제2 래치부(34)의 출력신호를 버퍼링하는 버퍼부(36)를 포함하는 것을 특징으로 한다.The auto precharge flag signal generation unit 3 pulls up the first node to an external power source in response to the read write command RW_CMD and the bank enable signal BA_EN <0>, and then the auto precharge flag signal APEN_FALG0>. A first flag signal deactivator (31) for disabling the signal; A second flag signal inactivation unit 32 for disabling the auto precharge flag signal by driving the first node to an external power source in response to the auto precharge signal APCGP <0>; In response to the bank enable signal BA_EN <0> and the auto precharge command AP_CMD, a flag signal activator for activating the auto precharge flag signal APEN_FLAG <0> by pulling down the second node to a ground voltage 33); A second latch unit 34 for latching a signal of a second node; An initialization unit 35 for driving the signal of the second node to a high level in response to the power-up signal PWRUP to disable the auto precharge flag signal APEN_FLAG <0>; And a buffer unit 36 for buffering the output signal of the second latch unit 34.

제1 플래그 신호 비활성부(31)는 리드 라이트 커맨드(RW_CMD)를 반전시키는 인버터(IV31), 뱅크 인에이블 신호(BA_EN<0>)를 반전시키는 인버터(IV32)와 외부 전원과 제1 노드 사이에 연결되고 상기 리드 라이트 커맨드(RW_CMD)의 반전 신호에 응답하는 PMOS 트랜지스터(P31), 뱅크 인에이블 신호(BA_EN<0>)의 반전 신호에 응답하여 제1 노드를 외부 전원으로 풀업 구동하는 PMOS 트랜지스터(P32)가 직렬 연결된 것으로 구성된다.The first flag signal inactivation unit 31 is configured between an inverter IV31 for inverting the read write command RW_CMD, an inverter IV32 for inverting the bank enable signal BA_EN <0>, and an external power supply and a first node. A PMOS transistor P31 connected to the inverted signal of the read write command RW_CMD and a PMOS transistor pull-up driving the first node to an external power source in response to an inverted signal of the bank enable signal BA_EN <0>; P32) is configured in series connection.

제2 플래그 신호 비활성부(32)는 외부 전원과 제1 노드 사이에 연결되고 오토 프리차지 신호(APCGP<0>)의 신호를 반전시키는 인버터(IV33)과 인버터(IV33)의 출력신호에 응답하여 제2 노드를 외부 전원으로 풀업 구동하는 PMOS 트랜지스터(P33)로 구성된다. 오토 프리차지 신호(APCGP<0>)가 하이 레벨로 인에이블 된 경우에 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 디스에이블 시켜서 오토 프리차지 동작 중에 프리차지 커맨드(PCG_CMD<0>)가 입력되어도 바로 프리차지 신호(PCGP<0>)가 발생하지 않고, 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 디스에이블 되는 시점에 발생하도록 한다.The second flag signal inactivation unit 32 is connected between an external power source and the first node and in response to the output signals of the inverter IV33 and the inverter IV33 inverting the signal of the auto precharge signal APCGP <0>. The PMOS transistor P33 drives the second node to an external power supply. When the auto precharge signal (APCGP <0>) is enabled at a high level, the auto precharge flag signal (APEN_FLAG <0>) is disabled so that the precharge command (PCG_CMD <0>) is input during the auto precharge operation. In this case, the precharge signal PCGP <0> is not generated immediately, but occurs when the auto precharge flag signal APEN_FLAG <0> is disabled.

플래그 신호 활성부(33)는 제1 노드와 접지 전압에 연결되고 뱅크 인에이블 신호(BA_EN<0>)에 응답하여 턴-온되는 NMOS 트랜지스터(N32)와 오토 프리차지 커맨드(AP_CMD)에 응답하여 제1 노드의 신호를 제2 노드로 풀업 구동하는 PMOS 트랜지스터(P34)와 NMOS 트랜지스터(N32)가 턴-온 될 때, 접지 전압을 제2 노드로 풀다운 구동하는 NMOS 트랜지스터(N31)로 구성된다. The flag signal activator 33 is connected to the first node and the ground voltage and in response to the NMOS transistor N32 and the auto precharge command AP_CMD turned on in response to the bank enable signal BA_EN <0>. The PMOS transistor P34 which pulls up the signal of the first node to the second node and the NMOS transistor N32 are turned on, and the NMOS transistor N31 which pulls down the ground voltage to the second node.

제2 래치부(34)는 제2 노드의 신호를 래치하며, 제2 노드의 신호를 반전시키는 인버터 두 개(IV34, IV35)로 구성된다.The second latch unit 34 includes two inverters IV34 and IV35 for latching a signal of the second node and inverting the signal of the second node.

초기화부(35)는 외부 전원과 제2 노드 사이에 연결되고 파워업 신호에 응답하여 제2 노드를 외부 전원으로 풀업 구동하는 PMOS 트랜지스터(P35)로 구성된다. 파워업신호(PWRUP)가 로우 레벨로 인에이블 될 때, 제2 래치부(34)는 초기화되어 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 디스에이블 시킨다.The initialization unit 35 is configured of a PMOS transistor P35 connected between an external power source and a second node and configured to pull up the second node to an external power source in response to a power-up signal. When the power-up signal PWRUP is enabled at the low level, the second latch unit 34 is initialized to disable the auto precharge flag signal APEN_FLAG <0>.

버퍼부(36)는 두 개의 인버터가 직렬 연결로 구성된다. 제2 래치부의 출력노드의 신호를 버퍼링 하여 오토 프리차지 플래그 신호(APEN_FLAG<0>)로 전달된다.The buffer unit 36 is composed of two inverters connected in series. The signal of the output node of the second latch unit is buffered and transferred to the auto precharge flag signal APEN_FLAG <0>.

도 6은 도 2에 도시된 오토 프리차지 제어회로에 포함된 오토 프리차지 신호를 생성하는 오토 프리차지 신호 생성부의 블럭도이다.FIG. 6 is a block diagram of an auto precharge signal generator that generates an auto precharge signal included in the auto precharge control circuit shown in FIG. 2.

오토 프리차지신호 생성부는, 도 6에 도시된 바와 같이, 구간설정신호(TRASMIN), 컬럼어드레스 스트로브신호(CASP10<0>) 및 오토 프리차지 어드레스 신호(AP_ADD)를 입력받아 제1 뱅크(BANK<0>)를 오토 프리차지하기 위한 오토 프리차지 신호(APCGP<0>)를 생성한다. 구간설정신호(TRASMIN)는 오토 프리차지 수반 리드 명령(Read with Auto Precharge) 또는 오토 프리차지 수반 라이트 명령(Write with Auto Precharge)에서 제1 뱅크(BANK<0>)에 대한 리드 또는 라이트 동작이 수행되고, 제1 뱅크(BANK<0>)를 오토프리차지 시키기 위한 오토프리차지신호(APCGP<0>)가 생성되는 구간을 설정하기 위한 신호이다. 또한, 컬럼어드레스 스트로브신호(CASP10<0>)는 제1 뱅크(BANK<0>)에 대한 리드 또는 라이트 동작을 위해 펄스신호로 인가되는 신호이고, 오토 프리차지 어드레스 신호(AP_ADD)는 반도체 메모리 장치에 포함된 모든 뱅크에 대한 오토 프리차지를 위해 하이레벨로 인에이블 되는 신호이다.As illustrated in FIG. 6, the auto precharge signal generation unit receives the interval setting signal TRASIN, the column address strobe signal CASP10 <0>, and the auto precharge address signal AP_ADD, and output the first bank BANK <. Generate an auto precharge signal (APCGP <0>) for auto precharging. The interval setting signal TRASIN is performed by a read or write operation for the first bank BANK <0> in a read with auto precharge or a write with auto precharge command. And a signal for setting a section in which the auto precharge signal APCGP <0> for generating the first bank BANK <0> is automatically precharged. In addition, the column address strobe signal CASP10 <0> is a signal applied as a pulse signal for a read or write operation on the first bank BANK <0>, and the auto precharge address signal AP_ADD is a semiconductor memory device. This signal is enabled at a high level for auto precharging of all banks contained in.

프리차지 컨트롤부(5)는, 도 7에 도시된 바와 같이, 3 개의 인버터(IV51~IV53)와 낸드 게이트(ND51)와 노어 게이트(NOR51)로 구성된다. 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 반전시키는 인버터(IV51)와 인버터(IV51)의 출력 신호와 프리차지 커맨드(PCG_CMD<0>)를 낸드 연산하는 낸드 게이트(ND51)와 낸드 게이트(ND51)의 출력 신호를 반전시키는 인버터(IV52)와 인버터(IV52)의 출력 신호와 오토 프리차지 신호(APCGP<0>)를 부정합 연산하는 노어 게이트(NOR51)와 노어 게이트(NOR51)의 출력 신호를 반전시키는 인버터(IV53)로 구성된다.As illustrated in FIG. 7, the precharge control unit 5 includes three inverters IV51 to IV53, a NAND gate ND51, and a NOR gate NOR51. NAND gate ND51 and NAND gate ND51 for NAND operation of the inverter IV51 for inverting the auto precharge flag signal APEN_FLAG <0>, the output signal of the inverter IV51, and the precharge command PCG_CMD <0>. Invert output signal of NOR51 and NOR51 that inverts output signal of inverter IV52 and inverter IV52 and auto precharge signal APCGP <0>. Is composed of an inverter IV53.

프리차지 컨트롤부(5)는 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 하이 레벨인 경우에 오토 프리차지 신호(APCGP<0>)에 응답하여 프리차지 신호(PCGP<0>)가 생성되는 것을 특징으로 한다. 즉, 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 하이 레벨인 경우에 비정상적으로 외부에서 프리차지 커맨드(PCG_CMD<0>)가 입력되는 즉시 프리차지 신호(PCGP<0>)가 생성되지 않고, 오토 프리차지 신호(APCGP<0>)가 인에이블 될 시점에 프리차지 신호(PCGP)가 생성된다. 따라서, 오토 프리차지 신호(APCGP<0>)가 하이 레벨로 인에이블 될 때, 오토 프리차지 플래그 신호(APEN_FLAG<0>)는 로우 레벨로 디스에이블 되고, 프리차지 신호(PCGP<0>)가 하이 레벨로 인에이블 된다. 즉, 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 하이 레벨인 상태에서는 외부에서 프리차지 커맨드(PCG_CMD<0>)가 입력되어도 프리차지 신호(PCGP<0>)가 생성되지 않고 오토 프리차지 신호(APCGP<0>)가 하이 레벨로 인에이블 된 경우 이에 응답하여 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 로우 레벨로 디스에이블 되고, 이 시점에 프리차지 신호(PCGP<0>)가 생성된다.The precharge control unit 5 generates a precharge signal PCGP <0> in response to the auto precharge signal APCGP <0> when the auto precharge flag signal APEN_FLAG <0> is at a high level. It is characterized by. That is, when the auto precharge flag signal APEN_FLAG <0> is at a high level, the precharge signal PCGP <0> is not immediately generated when an external precharge command PCG_CMD <0> is abnormally input. The precharge signal PCGP is generated when the auto precharge signal APCGP <0> is enabled. Therefore, when the auto precharge signal APCGP <0> is enabled at a high level, the auto precharge flag signal APEN_FLAG <0> is disabled at a low level, and the precharge signal PCGP <0> is disabled. Enabled at high level. That is, in the state where the auto precharge flag signal APEN_FLAG <0> is at the high level, even if the precharge command PCG_CMD <0> is input from the outside, the precharge signal PCGP <0> is not generated and the auto precharge signal is generated. In response to (APCGP <0>) being enabled at a high level, the auto precharge flag signal (APEN_FLAG <0>) is disabled at a low level, at which point the precharge signal (PCGP <0>) is generated. do.

이와 같이 구성된 본 실시예에 따른 오토 프리차지 제어회로의 동작을 도 2 내지 도 8을 참고하여 설명하면 다음과 같다.The operation of the auto precharge control circuit according to the present embodiment configured as described above will be described with reference to FIGS. 2 to 8.

t1 시점에, 리드 커맨드(RD_CMD) 또는 라이트 커맨드(WT_CMD)(본 실시예에서는 리드 커맨드(RD_CMD)를 설명함)와 오토 프리차지 어드레스(AP_ADD)가 오토 프리차지 래치부(1)에 입력되어 하이 레벨의 오토 프리차지 인에이블 신호(APEN)가 생성되고, 리드 커맨드(RD_CMD)와 오토 프리차지 인에이블 신호(APEN)가 오토 프리차지 및 리드 라이트 커맨드 생성부(2)에 입력되어 하이 레벨의 오토 프리차지 커맨드(AP_CMD)와 리드 커맨드(RD_CMD)에 의해 리드 라이트 커맨드(RW_CMD)가 생성된다. 뱅크 어드레스가 뱅크 어드레스 디코더(4)에 의해 디코딩된 뱅크 인에이블 신호(BA_EN<0>), 오토 프리차지 커맨드(AP_CMD), 상기 리드 라이트 커맨드(RW_CMD) 및 오토 프리차지 신호(APCGP<0>)가 오토 프리차지 플래그 신호 생성부(3)에 입력되면 하이 레벨의 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 생성된다. At the time t1, the read command RD_CMD or the write command WT_CMD (in this embodiment, the read command RD_CMD is described) and the auto precharge address AP_ADD are input to the auto precharge latch unit 1 and are high. A level auto precharge enable signal APEN is generated, and a read command RD_CMD and an auto precharge enable signal APEN are input to the auto precharge and read write command generator 2 so as to generate a high level auto. The read write command RW_CMD is generated by the precharge command AP_CMD and the read command RD_CMD. The bank enable signal BA_EN <0>, the auto precharge command AP_CMD, the read write command RW_CMD and the auto precharge signal APCGP <0> whose bank addresses are decoded by the bank address decoder 4 are decoded. Is input to the auto precharge flag signal generation section 3, a high level auto precharge flag signal APEN_FLAG <0> is generated.

t3 시점에, 즉, 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 프리차지 컨트롤부(5)에 입력되고 하이 레벨인 상태에서 비정상적으로 외부에서 프리차지 커맨드(PCG_CMD<0>)가 프리차지 컨트롤부(5)에 입력되어도 프리차지 신호(PCGP<0>)가 생성되지 않는다. At the time t3, that is, when the auto precharge flag signal APEN_FLAG <0> is input to the precharge control unit 5 and is at a high level, the precharge command PCG_CMD <0> is abnormally externally precharged. The precharge signal PCGP <0> is not generated even if it is input to the section 5.

t4 시점에, 즉, 오토 프리차지 신호(APCGP<0>)가 하이 레벨로 인에이블될 때에 오토 프리차지 플래그 신호(APEN_FLAG<0>)가 디스에이블되고, 프리차지 신호(PCGP<0>)가 생성된다.At time t4, that is, when the auto precharge signal APCGP <0> is enabled at a high level, the auto precharge flag signal APEN_FLAG <0> is disabled, and the precharge signal PCGP <0> is disabled. Is generated.

이로써, 오토 프리차지 커맨드(AP_CMD) 입력시 오토 프리차지 플래그 신호(APEN_FLAG<0>)를 이용하여 오토 프리차지 수반 리드 라이트 동작 중에 비정상적으로 외부에서 프리차지 커맨드(PCG_CMD<0>)가 입력되어도 프리차지 신호(PCGP<0>)가 생성되지 않으므로 리드 및 라이트 동작 도중에 프리차지가 발생되지 않아서 데이터의 손실을 방지할 수 있다.
Accordingly, even when the precharge command PCG_CMD <0> is externally inputted during the auto precharge accompanying read write operation using the auto precharge flag signal APEN_FLAG <0> when the auto precharge command AP_CMD is inputted, Since the charge signal PCGP <0> is not generated, no precharge occurs during the read and write operations, thereby preventing data loss.

1: 오토 프리차지 인에이블 신호 생성부
11: 입력부 12: 전달부 13: 제1 래치부
2: 커맨드 생성부
21: 오토 프리차지 커맨드 생성부 22: 리드 라이트 커맨드 생성부
3: 오토 프리차지 플래그 신호 생성부
31: 제1 플래그 신호 비활성부 32: 제2 플래그 신호 비활성부
33: 플래그 신호 활성부 34: 제2 래치부
35: 초기화부 36: 버퍼부
4: 뱅크 어드레스 디코더
5: 프리차지 컨트롤부1: Auto precharge enable signal generator
11: input portion 12: transfer portion 13: first latch portion
2: command generator
21: auto precharge command generator 22: read write command generator
3: Auto precharge flag signal generator
31: first flag signal inactivation unit 32: second flag signal inactivation unit
33: flag signal active portion 34: second latch portion
35: initialization unit 36: buffer unit
4: bank address decoder
5: precharge control unit

Claims (12)

오토 프리차지 인에이블 신호에 의해 인에이블 되는 오토 프리차지 커맨드와 뱅크를 인에이블 시키는 뱅크 인에이블 신호에 응답하여 오토 프리차지 플래그 신호를 생성하는 오토 프리차지 플래그 신호 생성부; 및
상기 오토 프리차지 플래그 신호가 인에이블 되는 구간에 프리차지 커맨드가 입력되어도 상기 오토 프리차지 플래그 신호가 디스에이블 되는 시점에 프리차지 신호를 생성하는 프리차지 컨트롤부를 포함하는 오토 프리차지 제어회로.
An auto precharge flag signal generation unit configured to generate an auto precharge flag signal in response to an auto precharge command enabled by the auto precharge enable signal and a bank enable signal for enabling a bank; And
And a precharge control unit configured to generate a precharge signal when the auto precharge flag signal is disabled even when a precharge command is input in a section in which the auto precharge flag signal is enabled.
제 1 항에 있어서, 상기 오토 프리차지 플래그 신호 생성부는
리드 또는 라이트 커맨드가 상기 뱅크에 입력되는 경우에 상기 오토 프리차지 플래그 신호가 디스에이블 되는 것을 특징으로 하는 오토 프리차지 제어회로.
The method of claim 1, wherein the auto precharge flag signal generation unit
And the auto precharge flag signal is disabled when a read or write command is input to the bank.
제 2 항에 있어서, 상기 오토 프리차지 플래그 신호 생성부는
오토 프리차지 신호가 인에이블 되는 경우에 상기 오토 프리차지 플래그 신호가 디스에이블되는 것을 특징으로 하는 오토 프리차지 제어회로.
The method of claim 2, wherein the auto precharge flag signal generation unit
And the auto precharge flag signal is disabled when the auto precharge signal is enabled.
제 3 항에 있어서, 상기 오토 프리차지 플래그 신호 생성부는
파워업 신호가 로우 레벨일 경우에 상기 오토 프리차지 플래그 신호가 디스에이블되는 것을 특징으로 하는 오토 프리차지 제어회로.
The method of claim 3, wherein the auto precharge flag signal generation unit
And the auto precharge flag signal is disabled when a power-up signal is at a low level.
제 1 항에 있어서, 상기 오토 프리차지 플래그 신호 생성부는
리드 또는 라이트 커맨드가 상기 뱅크에 입력되는 경우에 제1 노드를 하이 레벨로 구동하여 상기 오토 프리차지 플래그 신호를 디스에이블 시키는 제1 플래그 신호 비활성부;
오토 프리차지 신호에 응답하여 제1 노드를 하이 레벨로 구동하여 상기 오토 프리차지 플래그 신호를 디스에이블 시키는 제2 플래그 신호 비활성부; 및
상기 오토 프리차지 커맨드와 상기 뱅크 인에이블 신호에 응답하여 제2 노드를 로우 레벨로 구동하여 상기 오토 프리차지 플래그 신호를 인에이블 시키는 플래그 신호 활성부를 포함하는 오토 프리차지 제어회로.
The method of claim 1, wherein the auto precharge flag signal generation unit
A first flag signal inactivation unit configured to disable the auto precharge flag signal by driving a first node to a high level when a read or write command is input to the bank;
A second flag signal inactivation unit configured to disable the auto precharge flag signal by driving the first node to a high level in response to the auto precharge signal; And
And a flag signal activator for driving the second node to a low level in response to the auto precharge command and the bank enable signal to enable the auto precharge flag signal.
제 5 항에 있어서, 파워업신호가 로우 레벨일 경우에 제2 노드가 하이 레벨로 구동되어 상기 오토 프리차지 플래그 신호가 디스에이블 되는 초기화부;
상기 제2 노드의 신호를 래치하는 제2 래치부; 및
상기 래치부의 출력신호를 버퍼링하는 버퍼부를 포함하는 오토 프리차지 제어회로.
6. The apparatus of claim 5, further comprising: an initialization unit for driving the second node to a high level when the power-up signal is at a low level to disable the auto precharge flag signal;
A second latch unit for latching a signal of the second node; And
And an buffer unit for buffering an output signal of the latch unit.
제 1 항에 있어서, 상기 프리차지 컨트롤부는
상기 프리차지 커맨드를 입력받고, 상기 오토 프리차지 플래그 신호가 디스에이블 되는 경우에 프리차지 신호를 생성하는 것을 특징으로 하는 오토 프리차지 제어회로.
The method of claim 1, wherein the precharge control unit
And a precharge signal generated when the precharge command is input and the auto precharge flag signal is disabled.
제 7 항에 있어서, 상기 프리차지 컨트롤부는
상기 오토 프리차지 신호가 인에이블 되는 경우에 프리차지 신호를 생성하는 것을 특징으로 하는 오토 프리차지 제어회로.
The method of claim 7, wherein the precharge control unit
And generating a precharge signal when the auto precharge signal is enabled.
제 1 항에 있어서, 상기 특정 뱅크의 뱅크 어드레스를 입력받아 상기 뱅크 어드레스 인에이블 신호를 디코딩하는 뱅크 어드레스 디코더;
오토 프리차지 어드레스 신호 및 리드 또는 라이트 커맨드를 입력받아서 상기 오토 프리차지 인에이블 신호를 생성하는 오토 프리차지 인에이블 신호 생성부; 및
상기 오토 프리차지 인에이블 신호 및 리드 또는 라이트 커맨드를 입력받아서 상기 오토 프리차지 커맨드와 리드 라이트 커맨드를 생성하는 커맨드 생성부를 더 포함하는 오토 프리차지 제어회로.
The bank of claim 1, further comprising: a bank address decoder configured to receive a bank address of the specific bank and to decode the bank address enable signal;
An auto precharge enable signal generator configured to receive an auto precharge address signal and a read or write command to generate the auto precharge enable signal; And
And a command generation unit configured to receive the auto precharge enable signal and a read or write command to generate the auto precharge command and the read write command.
제 9 항에 있어서, 상기 오토 프리차지 인에이블 신호 생성부는
리드 또는 라이트 커맨드를 입력받고 오토 프리차지 어드레스 신호에 응답하여 오토 프리차지 인에이블 신호를 생성하는 오토 프리차지 제어회로.
The method of claim 9, wherein the auto precharge enable signal generator
An auto precharge control circuit for receiving a read or write command and generating an auto precharge enable signal in response to an auto precharge address signal.
제 9 항에 있어서, 상기 오토 프리차지 인에이블 신호 생성부는
리드 또는 라이트 커맨드의 입력을 받는 입력부;
상기 입력부가 리드 또는 라이트 커맨드를 입력받고 상기 오토 프리차지 어드레스 신호에 응답하여 풀업 또는 풀다운 구동하는 구동부;
상기 구동부의 출력신호를 래치하는 제1 래치부를 포함하는 오토 프리차지 제어회로.
The method of claim 9, wherein the auto precharge enable signal generator
An input unit receiving an input of a read or write command;
A driving unit configured to pull up or pull down the input unit in response to the read or write command in response to the auto precharge address signal;
And a first latch unit for latching an output signal of the driving unit.
제 9 항에 있어서, 상기 커맨드 생성부는
상기 리드 또는 라이트 커맨드를 입력받고 상기 오토 프리차지 인에이블 신호에 응답하여 상기 오토 프리차지 커맨드를 생성하는 오토 프리차지 커맨드 생성부; 및
리드 또는 라이트 커맨드를 입력받은 경우에 인에이블 되는 리드 라이트 커맨드를 생성하는 리드 라이트 커맨드 생성부를 포함하는 오토 프리차지 제어회로.The method of claim 9, wherein the command generating unit
An auto precharge command generation unit configured to receive the read or write command and generate the auto precharge command in response to the auto precharge enable signal; And
And a read write command generation unit for generating a read write command that is enabled when a read or write command is received.
KR1020110008845A 2011-01-28 2011-01-28 Auto precharge control circuit KR101226272B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008845A KR101226272B1 (en) 2011-01-28 2011-01-28 Auto precharge control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008845A KR101226272B1 (en) 2011-01-28 2011-01-28 Auto precharge control circuit

Publications (2)

Publication Number Publication Date
KR20120087570A true KR20120087570A (en) 2012-08-07
KR101226272B1 KR101226272B1 (en) 2013-01-25

Family

ID=46873094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008845A KR101226272B1 (en) 2011-01-28 2011-01-28 Auto precharge control circuit

Country Status (1)

Country Link
KR (1) KR101226272B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036620A (en) * 2012-09-17 2014-03-26 삼성전자주식회사 Semiconductor memory device capable of performing refresh operation without auto refresh command and memory system including the same
US9659615B1 (en) 2016-03-17 2017-05-23 SK Hynix Inc. Semiconductor device comprising pipe latch circuit and auto-precharge signal generation circuit
CN106856097A (en) * 2015-12-09 2017-06-16 爱思开海力士有限公司 Semiconductor devices and the semiconductor system including it
KR20200067312A (en) * 2018-12-03 2020-06-12 에스케이하이닉스 주식회사 Semiconductor device
CN112820331A (en) * 2019-11-18 2021-05-18 爱思开海力士有限公司 Semiconductor device with a plurality of transistors

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096343B1 (en) 2013-08-05 2020-04-03 삼성디스플레이 주식회사 Display device and driving method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649826B1 (en) * 1999-12-30 2006-11-24 주식회사 하이닉스반도체 Auto precharge apparatus of semiconductor memory device
KR100408716B1 (en) * 2001-06-29 2003-12-11 주식회사 하이닉스반도체 Autoprecharge apparatus having autoprecharge gapless function protect circuit in semiconductor memory device
KR20060106343A (en) * 2005-04-08 2006-10-12 주식회사 하이닉스반도체 Row active time control circuit in semiconductor memory device
KR100911199B1 (en) * 2008-01-07 2009-08-06 주식회사 하이닉스반도체 Circuit for Controlling Precharge in Semiconductor Memory Apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036620A (en) * 2012-09-17 2014-03-26 삼성전자주식회사 Semiconductor memory device capable of performing refresh operation without auto refresh command and memory system including the same
CN106856097A (en) * 2015-12-09 2017-06-16 爱思开海力士有限公司 Semiconductor devices and the semiconductor system including it
CN106856097B (en) * 2015-12-09 2020-11-06 爱思开海力士有限公司 Semiconductor device and semiconductor system including the same
US9659615B1 (en) 2016-03-17 2017-05-23 SK Hynix Inc. Semiconductor device comprising pipe latch circuit and auto-precharge signal generation circuit
KR20170109142A (en) * 2016-03-17 2017-09-28 에스케이하이닉스 주식회사 Semiconductor device
KR20200067312A (en) * 2018-12-03 2020-06-12 에스케이하이닉스 주식회사 Semiconductor device
CN112820331A (en) * 2019-11-18 2021-05-18 爱思开海力士有限公司 Semiconductor device with a plurality of transistors
CN112820331B (en) * 2019-11-18 2024-05-10 爱思开海力士有限公司 Semiconductor device with a semiconductor layer having a plurality of semiconductor layers

Also Published As

Publication number Publication date
KR101226272B1 (en) 2013-01-25

Similar Documents

Publication Publication Date Title
KR101226272B1 (en) Auto precharge control circuit
US20120008446A1 (en) Precharging circuit and semiconductor memory device including the same
US7903491B2 (en) Refresh signal generating circuit
JP3894273B2 (en) Synchronous memory device
US20120120751A1 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
KR20180109215A (en) Semiconductor device
KR20140146484A (en) Word line driver and semiconductor memory device using the same
KR100649826B1 (en) Auto precharge apparatus of semiconductor memory device
KR20200033691A (en) Semiconductor device
KR20110074341A (en) Internal command generation device
KR20100038001A (en) Command signal gneration circuit and semiconductor memory device
US6930952B2 (en) Method of reading memory device in page mode and row decoder control circuit using the same
KR100771551B1 (en) Circuit and method for generating control signal of column path of semiconductor device
US20130308395A1 (en) Data output circuit and semiconductor memory device
US8477559B2 (en) Burst termination control circuit and semiconductor memory using the same
KR101470529B1 (en) Semiconductor memory device and sense amplifier control method using it
US7120083B2 (en) Structure and method for transferring column address
US20140369150A1 (en) Column decoders
KR20200033690A (en) Semiconductor device executing a method for controlling a power down mode
JP2000215666A (en) Semiconductor memory device and method for decoding its address
KR100956777B1 (en) Address Latch Circuit and Semiconductor Memory Apparatus Using The Same
KR100520173B1 (en) Address hold time control circuit
KR100910864B1 (en) A circuit of autoprecharge control and a method of autoprecharge control
KR20210136277A (en) Electronic device for controlling clock generation
KR100897281B1 (en) Column Address Control Circuit of Semiconductor Memory Apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee