KR20120077273A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20120077273A
KR20120077273A KR1020100139173A KR20100139173A KR20120077273A KR 20120077273 A KR20120077273 A KR 20120077273A KR 1020100139173 A KR1020100139173 A KR 1020100139173A KR 20100139173 A KR20100139173 A KR 20100139173A KR 20120077273 A KR20120077273 A KR 20120077273A
Authority
KR
South Korea
Prior art keywords
error
read
data
additional information
information
Prior art date
Application number
KR1020100139173A
Other languages
English (en)
Other versions
KR101212679B1 (ko
Inventor
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100139173A priority Critical patent/KR101212679B1/ko
Publication of KR20120077273A publication Critical patent/KR20120077273A/ko
Application granted granted Critical
Publication of KR101212679B1 publication Critical patent/KR101212679B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 메모리 장치는, 동작 제어를 위한 부가 정보와, 페러티 비트 정보가 저장되는 캠블록들; 상기 캠블록과 동일한 부가 정보와 페러티 비트 정보가 저장되는 백업 블록들; 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 블록들; 및 상기 캠블록들의 데이터 독출을 실시할 때, 각각의 캠블록을 독출하고 독출된 페러티 비트를 이용한 에러 체크를 실시한 후, 에러가 발생된 캠블록에 대한 캠블록 복원 동작을 실시하고, 캠블록의 복원이 실패한 경우, 상기 백업 블록들에 저장된 부가정보를 대신하여 이용하여 상기 메모리 블록에 대한 프로그램, 독출 또는 소거 동작의 제어를 실시하는 제어로직을 포함한다.

Description

반도체 메모리 장치 및 그 동작 방법{Semiconductor memory device and method of operating the same}
본 발명은 반도체 메모리 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치는 동작에 있어서 필요한 각종 부가 정보를 별도로 저장하고 있다. 상기 부가 정보로는 프로그램, 독출 또는 소거 동작의 제어를 위한 옵션 정보와 리페어 어드레스 정보 및 배드 블록 정보 등의 필수적인 정보가 포함된다.
반도체 메모리 장치는 상기의 부가 정보를 저장하기 위하여 캠(CAM; Content addressable Memory)셀을 사용한다.
캠셀에 부가정보를 저장하면, 패키지 공정 이후에도 부가정보의 수정이 용이하고, 사이즈가 큰 퓨즈부를 사용하지 않기 때문에 반도체 메모리 장치의 사이즈를 줄일 수 있다.
그러나 상기 캠셀은 일반 메모리 셀과 동일한 특성을 가지므로 부가정보에 대한 데이터 신뢰도가 확보되지 않는다면, 반도체 메모리 장치가 오동작하거나 아예 동작하지 않는 문제가 발생될 수 있다.
따라서 캠셀들을 포함하는 캠블록에서 하나의 워드라인에만 데이터를 저장하고, 캠셀의 데이터를 독출할 때 에러비트를 체크하여 정정하는 등의 다양한 방법이 사용되고 있다.
본 발명의 실시 예에서는 캠블록에 저장된 데이터에 에러가 발생된 경우, 백업블록에 저장된 데이터를 이용하여 이를 복원하여 사용하거나, 백업 블록에 저장된 데이터를 그대로 사용할 수 있는 반도체 메모리 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는,
프로그램, 독출 또는 소거 동작과 관련된 부가 정보와 에러 확인 정보가 저장된 캠블록들; 상기 캠블록에 저장된 동일한 부가 정보 및 에러 확인 정보와 동일한 정보가 저장된 백업 블록들; 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 블록들; 및 프로그램, 독출 또는 소거 동작을 실시하기 위해, 상기 캠 블록들에 저장된 상기 부가 정보를 독출하고, 상기 에러 확인 정보를 이용하여 상기 독출된 부가 정보의 에러 상태를 체크한 후, 에러가 발생된 부가 정보를 대신하여 상기 백업 블록으로부터독출하여 상기 메모리 블록들에 대한 프로그램, 독출 또는 소거 동작을 실시하기 위한 제어로직을 포함한다.
상기 제어로직은, 전원이 입력되기 시작할 때의 초기화 동작 및 상기 캠블록들의 데이터 독출을 위한 알고리즘이 저장되는 롬; 상기 캠블록들에서 독출된 부가 정보를 임시 저장하는 램; 상기 롬 및 램에 저장된 알고리즘과 부가정보를 이용하여 동작 제어를 위한 제어신호를 생성하는 컨트롤러; 및 상기 캠블록들에서 독출된 데이터의 에러 여부를 체크하기 위한 에러 체크 로직을 포함한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치는,
프로그램, 독출 또는 소거 동작과 관련된 부가 정보와 에러 확인 정보가 저장된 캠블록들; 상기 캠블록에 저장된 동일한 부가 정보 및 에러 확인 정보와 동일한 정보가 저장된 백업 블록들; 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 블록들; 및 프로그램, 독출 또는 소거 동작을 실시하기 위해, 상기 캠 블록들에 저장된 상기 부가 정보를 독출하고, 상기 에러 확인 정보를 이용하여 상기 독출된 부가 정보의 에러 상태를 체크한 후, 에러가 발생된 캠 블록의 전체 정보에 대한 복원 동작을 실시하고, 복원동작이 실패한 경우 상기 에러가 발생된 부가 정보를 상기 백업 블록으로부터 독출하여 상기 메모리 블록들에 대한 프로그램, 독출 또는 소거 동작을 실시하기 위한 제어로직을 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치의 동작 방법은,
반도체 메모리 장치의 동작 제어를 위한 부가 정보가 저장된 캠블록의 독출 명령에 응답하여, 캠블록의 데이터를 독출하는 단계; 상기 캠블록에 저장된 데이터의 에러 발생 여부를 체크하는 에러 체크 단계; 상기 에러 발생 여부를 체크한 결과, 에러가 발생된 경우 상기 캠블록을 소거 하는 단계; 상기 캠블록에 저장된 데이터와 동일한 데이터가 저장되어 있는 백업 블록으로부터 데이터를 독출하여 상기 소거된 캠블록에 저장하는 카피백 단계; 및 상기 카피백이 정상적으로 완료되지 못한 경우, 상기 백업 블록으로부터 데이터를 독출하고, 상기 독출된 데이터를 이용하여 상기 반도체 메모리 장치의 동작을 제어하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치 및 그 동작 방법은, 캠블록에 저장된 데이터를 백업 블록에 미리 저장해두고, 캠블록에서 독출된 데이터에 에러가 발생되었을 때 백업블록의 데이터를 이용하여 캠블록을 복원하거나, 백업 블록에 저장된 데이터를 이용하여 반도체 메모리 장치의 동작을 실시하게 함으로써, 캠블록의 데이터 오류로 인한 반도체 메모리 장치의 오동작을 막을 수 있다.
도 1은 반도체 메모리 장치를 나타낸다.
도 2는 도1의 메모리 셀 어레이를 나타낸다.
도 3은 도1의 제어로직을 나타낸다.
도 4는 에러 확인을 하지 않는 캠블록 독출 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 캠블록 독출 동작을 설명하기 위한 동작 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 반도체 메모리 장치를 나타낸다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 페이지 버퍼 그룹(120), 주변 회로(130) 및 제어로직(140)을 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함한다.
그리고 페이지 버퍼 그룹(120)은 복수개의 페이지 버퍼들을 포함한다. 각각의 페이지 버퍼는 선택되는 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 선택된 메모리 셀에 프로그램된 데이터를 독출하여 저장한다.
그리고 주변 회로(130)는 메모리 셀들을 프로그램하거나, 독출(read)하거나 또는 소거하기위한 회로들을 포함한다. 주변 회로(130)는 예를 들면 X 디코더, Y 디코더, 전압 공급 회로 등이 있다.
제어로직(140)은 페이지 버퍼 그룹(120) 및 주변회로(130)의 동작을 제어한다.
상기 메모리 셀 어레이(110)를 보다 구체적으로 설명하면 다음과 같다.
도 2는 도1의 메모리 셀 어레이를 나타낸다.
도 2를 참조하면, 메모리 셀 어레이(110)는 캠블록들을 포함하는 캠 블록부(111), 백업블록들을 포함하는 백업블록부(112) 및 메모리 블록을 포함하는 메인 블록부(113)를 포함한다.
캠 블록부(111)의 캠블록들은 제어로직(140)에서 동작 제어를 위해서 사용할 로직 정보, 옵션 정보가 저장되는 제 1 캠블록과, 리페어 어드레스 정보가 저장되는 제 2 캠블록 및 배드 블록 어드레스 정보가 저장되는 제 3 캠블록을 포함한다.
상기 제 1 내지 제 3 캠블록은 각각 하나의 워드라인만을 선택하여 데이터가 저장된다.
백업 블록부(112)는 제 1 및 제 2 백업 블록들이 포함된다. 제 1 및 제 2 백업 블록은 각각 두개의 워드라인을 선택해서 데이터를 저장한다. 따라서 제 1 내지 제 3 캠블록에 저장된 데이터가 제 1 및 제 2 백업 블록에 동일하게 저장되어 있다.
메인 블록부(113)의 메모리 블록들은 각각 데이터 저장을 위한 메모리 셀들을 포함한다. 상기 캠블록, 백업 블록에도 메모리 블록의 메모리 셀들과 동일한 특성 및 구조를 갖는 메모리 셀들이 포함된다.
상기 도 2는 본 발명의 실시 예에 따른 설명을 하기 위해 나타낸 것으로, 캠 블록부(111), 백업 블록부(112), 메인 블록부(113)는 저장될 데이터의 종류, 용량 등에 따라 더 늘어나거나 줄어들 수 있다.
한편, 상기 반도체 메모리 장치(100)의 제어로직(140)은 초기에 전원이 입력되기 시작하면, 캠 블록부(111)에 저장된 데이터들을 독출하여 저장하고, 이를 이용해서 반도체 메모리 장치(100)의 동작 제어를 한다.
도 3은 도1의 제어로직을 나타낸다.
도 3을 참조하면, 제어로직(140)은 컨트롤러(141), ROM(Read Only Memory)(142), RAM(Random Access Memory)(143), 에러 비트 체크부(144) 및 CRC(Cyclic Redundancy Check) 로직(145)을 포함한다.
컨트롤러(141)는 ROM(142) 및 RAM(143)에 저장되는 알고리즘과 옵션 정보 등을 이용하여 페이지 버퍼 그룹(120), 주변회로(130)의 동작 제어를 위한 제어신호를 출력한다.
ROM(142)는 불휘발성 메모리로 초기의 전원이 입력되기 시작할 때의 파워 온 리셋 동작, 캠블록 리드 동작, 캠블록의 데이터 복원 동작 등의 알고리즘이 저장되고, 초기 동작에 필요한 옵션 정보 등이 저장되어 있다.
RAM(143)는 초기에 캠 블록부(111)에서 독출된 로직정보, 옵션정보, 리페어 어드레스 정보 및 배드 블록 정보 등이 저장된다. RAM(143)는 전원이 끊기면 저장된 데이터가 유지되지 못하는 휘발성 메모리이다.
에러비트 체크부(144)는 캠 블록부(111)에서 독출되는 데이터들에서 에러가 발생되는 비트가 에러 정정이 가능한 정도인지 여부를 판단하고, CRC 로직(145)은 캠 블록부(111)에 저장되는 데이터의 CRC 체크를 위한 동작을 한다.
CRC 로직(145)은 CRC 체크를 위해 캠 블록부(111)에 저장되는 데이터들에 페러티 비트를 생성하여 캠 블록부(111)에 함께 저장될 수 있게 한다.
그리고 캠 블록부(111)를 독출할 때 페러티 비트를 이용한 CRC 체크를 실시한다.
CRC는 통신 링크로 전송되어온 데이터 내에 에러가 있는지를 확인하기 위한 방법 중에 하나로, 원본 데이터에 16비트 또는 32 비트의 다항식을 적용하여 그 결과로 얻어진 코드를 페러티 비트로 한다.
그리고 복원 데이터의 페러티 비트에 동일한 다항식을 적용하여 그 결과가 같은지를 확인함으로써 데이터의 에러를 체크하는 에러 체크 방식 중에 하나이다.
상기의 CRC 방식은 이미 공지된 기술이므로 상세한 설명은 생략한다.
제어로직(140)은 캠 블록부(111)에서 독출되는 데이터에 에러 정정이 가능한지 여부와, CRC 체크를 실시하여 에러가 발생되었는지를 확인하고, 에러가 발생된 경우 캠블록을 소거한 후, 백업 블록부(112)에 저장된 백업 데이터를 캠블록으로 저장한다. 이때 카피백 동작을 이용한다.
만약 캠블록에 데이터 저장이 실패한다 하여도, 백업 블록부(112)에 저장된 데이터를 이용할 수 있다.
도 4는 에러 확인을 하지 않는 캠블록 독출 동작을 설명하기 위한 도면이다.
도 4는 일반적으로 사용되고 있는 캠블록 독출 동작을 나타낸다.
도 4를 참조하면, 반도체 메모리 장치(100)에 전원이 입력되기 시작하면, 파워 온 리셋 동작을 실시한다(S401). 파워 온 리셋 동작은 반도체 메모리 장치(100)의 동작을 위해 각 회로가 초기화 되는 동작이다.
컨트롤러(141)는 ROM(142)에 저장된 캠블록 로딩 알고리즘에 의해서 제 1 캠블록의 데이터를 독출 동작을 실시한다(S403). 상기 독출되는 데이터는 페이지 버퍼 그룹(120)에 저장된다.
그리고 독출된 데이터들 중 에러가 발생한 비트가, 에러 보정이 가능한 정도인지를 확인하기 위한 에러 비트체크를 실시한다(S405).
에러 비트 체크의 결과가 패스되면 에러 정정을 실시하여 독출된 데이터를 RAM(143)에 저장한다(S407).
제 2 내지 제3 캠블록의 데이터들도 단계S403 내지 S407과 같은 동작에 의해서 독출되고, RAM(143)에 저장된다(S409 내지 S419).
단계S409 내지 S413과 단계S415 내지 S419는 상기의 제 1 캠블록의 데이터를 독출하는 단계S403 내지 S407과 유사한 동작이므로 상세한 설명은 생략한다.
이때, 제 1 캠블록의 데이터는 로직 및 옵션 정보이고, 제 2 캠블록의 데이터는 리페어 어드레스 정보이며, 제 3 캠블록의 데이터는 배드 블록 정보이다.
캠 블록부(111)의 독출이 완료되면 컨트롤러(141)는 다음 동작 명령이 입력되기를 기다리는 명령어 입력 대기 상태로 반도체 메모리 장치(100)의 동작 상태를 변경한다(S421).
일반적으로 상기 단계S405, S411 및 S417에서 에러 정정을 할 수 없을 정도로 많은 에러 비트가 발생된다 하여도, 이를 복원할 수 있는 방법이 없었으며, 에러가 발생된 데이터를 그대로 사용하거나, 반도체 메모리 장치(100)가 페일되어 사용하지 못하게 되었다.
그러나 본 발명의 실시 예에서는 캠블록의 데이터에 에러가 발생된 경우 백업 블록에 저장된 데이터를 이용해서 에러를 복원할 수 있다.
도 5는 본 발명의 실시 예에 따른 캠블록 독출 동작을 설명하기 위한 동작 순서도이다.
도 5를 참조하면, 반도체 메모리 장치(100)에 전원이 입력되기 시작하면, 파워 온 리셋 동작을 실시한다(S501). 파워 온 리셋 동작은 반도체 메모리 장치(100)의 동작을 위해 각 회로가 초기화 되는 동작이다.
컨트롤러(141)는 ROM(142)에 저장된 파워 온 리셋 알고리즘에 의해서 동작 제어를 한다.
그리고 캠블록 독출 알고리즘에 의해서 캠블록 독출을 시작한다.
도 5는 캠블록이 여러 개인 경우에 동작 순서도이다. K=1로 초기화 된 상태에서(S503), 제 K 캠블록의 데이터를 독출한다(S505).
최초에는 제 1 캠블록의 데이터부터 독출을 시작한다.
캠블록의 데이터 독출 동작은 일반적인 메모리 셀의 독출 동작과 유사하므로 상세한 설명은 생략한다.
캠블록 독출에 의해서 독출되는 데이터는 페이지 버퍼 그룹(120)에 저장된다.
에러 비트 체크부(144)는 페이지 버퍼 그룹(120)에 저장된 독출 데이터가 에러 정정이 가능한가를 판단하고, CRC 로직(145)은 독출 데이터들 중 페러티 비트 데이터를 이용해서 CRC 체크를 한다(S507). 필요에 따라서 상기 CRC 체크만을 실시하고, 에러 비트 체크는 하지 않을 수도 있다.
상기 캠블록들에 저장된 데이터들은 옵션 정보, 로직 정보, 배드 블록 정보, 리페어 정보 등이 포함되며, 또한 각 캠블록마다 페러티 비트가 함께 저장되어 있다.
상기 CRC 로직(145)은 캠블록에 상기의 데이터들을 저장할 때, 각 데이터에 맞게 페러티 비트를 생성하고, 컨트롤러(141)는 상기 페러티 비트와 캠블록에 저장될 데이터를 함께 저장한다.
각 캠블록마다 하나의 워드라인에만 데이터를 저장한다고 할 때, 각 워드라인별로 페러티 비트 정보가 저장된다.
상기 CRC 체크를 실시한 결과, 이상이 없다면(S509), 페이지 버퍼 그룹(120)에 저장된 독출 데이터는 RAM(143)로 전달된다.
그리고 마지막 제 3 캠블록까지 데이터 독출이 되었는지를 확인(K가 3이 되었는지 확인)하고(S513), 제 3 캠블록까지 데이터 독출이 되지 않았다면, K를 '1'증가시켜 다음번 캠블록의 독출을 한다(S505).
그리고 각 캠블록을 읽을 때마다 에러비트 및 CRC 체크를 하고(S507), CRC 체크에 이상이 없을 때는(S509), 독출 데이터를 RAM(143)에 저장한다.
그러나 제 K 캠블록에서 독출된 데이터에 대하여, CRC 체크 결과가 페일이 되었다면, 제 K 캠블록에 저장된 데이터는 에러가 발생되었음을 의미한다.
따라서 제 K 캠블록의 데이터를 복원하는 동작이 실시된다.
제 K 캠블록의 데이터를 복원하기 위하여, 제 K 캠블록을 소거하고(517), 백업 블록부(112)에 저장된 데이터들 중 제 K 캠블록에 저장된 데이터와 동일한 데이터를 카피백 동작에 의해서 소거된 제 K 캠블록에 저장한다(S519).
이를 위해서 컨트롤러(141)는 제 K 캠블록에 저장된 데이터와 동일한 데이터가 백업 블록부(112)의 어디에 저장되어 있는지를 알아야 한다. 따라서 이러한 정보는 ROM(142)에 미리 저장된다.
카피백 동작은 백업 블록부(112)에 저장된 데이터를 페이지 버퍼 그룹(120)으로 독출한 후, 페이지 버퍼 그룹(120)에 저장된 데이터를 제 K 캠블록에 저장하는 과정이다.
상기 페이지 버퍼 그룹(120)은 적어도 두 개의 래치를 가지고 있어야 한다. 그 이유는 카피백을 위한 데이터를 독출하여 저장하는 래치와, 이후에 해당 카피백이 정상적으로 이루어진 후 RAM(143)로 전달할 데이터를 임시 저장할 래치가 필요하기 때문이다.
카피백을 시작하기 전에 백업 블록부(112)에서 독출해온 데이터를 RAM(143)에 우선적으로 저장할 수도 있다. 또한 카피백이 완료된 제 K 캠블록의 데이터를 다시 독출하는 단계S505를 실시할 수도 있다.
본 발명의 실시 예에서는 카피백을 실시한 후에, 독출된 데이터를 RAM(143)에 저장한다.
한편, 캠 블록의 데이터를 복원하는 동작을 실시하지 않고, 백업 블록부(112)로부터 에러가 발생된 부가 정보를 독출하여 RAM(143)에 저장하고 사용할 수 도 있다.
상기 카피백 동작이 정상적으로 완료된다면(S521), 이후의 캠블록의 데이터 독출을 실시할 때, 제 K 블록의 데이터를 독출하면 된다. 그리고 카피백을 위해 독출했던 데이터를 RAM(143)에 저장할 수 있다.
그러나 카피백 동작이 정상적으로 완료되지 않았다면, 제 K 캠블록은 배드 블록 처리가 된다. 그리고 카피백을 위해 독출했던 데이터를 RAM(143)에 저장할 수도 있고, 본 발명의 실시 예와 같이 백업 블록에서 다시 데이터를 독출하고(S525), CRC 체크를 하여 이상이 없다고 판단된 경우(S527), 독출된 데이터를 RAM(143)에 저장한다(S531).
만약 백업 블록부(112)에서 독출된 데이터에 대한 CRC 체크를 한 결과, 이상 있는 것으로 판단된다면, 해당 반도체 메모리 장치(100)는 정상적인 동작을 할 수없는 것을 의미하므로 페일 처리된다(S533).
한편, 캠 블록부(111)에 저장된 모든 데이터가 RAM(143)에 저장된 후에, 컨트롤러(141)는 반도체 메모리 장치(100)를 다음 명령이 입력되기를 기다리는 되기를 기다리는 대기 상태로 만든다(S531).
물론, 캠블록에 이상이 있는 경우에, 정상적으로 카피백을 실시했거나(S521), 또는 백업 블록에서 정상적으로 데이터를 읽었을 경우에도, RAM(143)에는 데이터가 저장되고 반도체 메모리 장치는 대기 상태가 된다.
또한 상기 카피백 동작에 이상이 생겨서 백업 블록부(112)에서 독출한 데이터를 RAM(143)에 저장한 경우에는, 이를 사용자에게 알려서 해당 반도체 메모리 장치(100)에 저장된 데이터를 다른 반도체 메모리 장치로 백업할 수 있게 한다.
그 이유는 백업 블록부(112)에서 데이터를 독출하여 RAM(143)에 저장했다는 것은, 캠 블록부(111)에서 적어도 하나의 캠블록이 배드 블록 처리되었음을 의미한다. 따라서 이후에 전원을 온 시킬 때 백업 블록부(112)의 데이터에도 에러가 발생된다면 해당 반도체 메모리 장치(100)의 사용이 어려워 질 수 있으므로, 미리 이를 알려 데이터를 보호할 수 있게 하는 것이다.
이상에서 설명한 바와 같이, 본 발명의 실시 예에서는 캠블록의 데이터를 백업 블록에 미리 저장하고, CRC 체크를 통해서 에러가 발생된 경우 캠블록의 데이터를 복원하게 할 수 있다.
또한 캠블록이 배드블록 처리된 경우, 백업 블록에 저장된 데이터를 이용하여 반도체 메모리 장치(100)가 동작할 수 있게 하여, 이후에 데이터 보호를 위한 동작을 실시할 수 있게 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 메모리 장치 110 : 메모리 셀 어레이
120 : 페이지 버퍼 그룹 130 : 주변 회로
140 : 제어로직 141 : 컨트롤러
142 : ROM 143 : RAM
144 : 에러비트 체크부 145 : CRC 로직

Claims (15)

  1. 프로그램, 독출 또는 소거 동작과 관련된 부가 정보와 에러 확인 정보가 저장된 캠블록들;
    상기 캠블록에 저장된 동일한 부가 정보 및 에러 확인 정보와 동일한 정보가 저장된 백업 블록들;
    데이터 저장을 위한 메모리 셀들을 포함하는 메모리 블록들; 및
    프로그램, 독출 또는 소거 동작을 실시하기 위해, 상기 캠 블록들에 저장된 상기 부가 정보를 독출하고, 상기 에러 확인 정보를 이용하여 상기 독출된 부가 정보의 에러 상태를 체크한 후, 에러가 발생된 부가 정보를 대신하여 상기 백업 블록으로부터독출하여 상기 메모리 블록들에 대한 프로그램, 독출 또는 소거 동작을 실시하기 위한 제어로직을 포함하는 반도체 메모리 장치.
  2. 제 1항에 있어서,
    상기 제어로직은,
    전원이 입력되기 시작할 때의 초기화 동작 및 상기 캠블록들의 데이터 독출을 위한 알고리즘이 저장되는 롬;
    상기 캠블록들에서 독출된 부가 정보를 임시 저장하는 램;
    상기 롬 및 램에 저장된 알고리즘과 부가정보를 이용하여 동작 제어를 위한 제어신호를 생성하는 컨트롤러; 및
    상기 캠블록들에서 독출된 에러 확인 정보를 이용하여 상기 부가 정보의 에러 발생 여부를 체크하기 위한 에러 체크 로직을 포함하는 반도체 메모리 장치.
  3. 프로그램, 독출 또는 소거 동작과 관련된 부가 정보와 에러 확인 정보가 저장된 캠블록들;
    상기 캠블록에 저장된 동일한 부가 정보 및 에러 확인 정보와 동일한 정보가 저장된 백업 블록들;
    데이터 저장을 위한 메모리 셀들을 포함하는 메모리 블록들; 및
    프로그램, 독출 또는 소거 동작을 실시하기 위해, 상기 캠 블록들에 저장된 상기 부가 정보를 독출하고, 상기 에러 확인 정보를 이용하여 상기 독출된 부가 정보의 에러 상태를 체크한 후, 에러가 발생된 캠 블록의 전체 정보에 대한 복원 동작을 실시하고, 복원동작이 실패한 경우 상기 에러가 발생된 부가 정보를 상기 백업 블록으로부터 독출하여 상기 메모리 블록들에 대한 프로그램, 독출 또는 소거 동작을 실시하기 위한 제어로직을 포함하는 반도체 메모리 장치.
  4. 제 3항에 있어서,
    상기 부가정보는, 상기 프로그램, 독출 또는 소거 동작의 제어를 위한 옵션정보, 리페어 어드레스 정보 및 배드 블록 어드레스 정보를 포함하는 반도체 메모리 장치.
  5. 제 3항에 있어서,
    상기 제어로직은,
    전원이 입력되기 시작할 때의 초기화 동작 및 상기 캠블록들의 데이터 독출을 위한 알고리즘이 저장되는 롬;
    상기 캠블록들에서 독출된 부가 정보를 임시 저장하는 램;
    상기 롬 및 램에 저장된 알고리즘과 부가정보를 이용하여 동작 제어를 위한 제어신호를 생성하는 컨트롤러; 및
    상기 캠블록들에서 독출된 데이터의 에러 여부를 체크하기 위한 에러 체크 로직을 포함하는 반도체 메모리 장치.
  6. 제 5항에 있어서,
    상기 제어로직은,
    상기 독출되는 데이터들의 에러 비트의 개수에 따른 에러 정정 여부를 판단할 수 있는 에러비트 체크부를 더 포함하는 반도체 메모리 장치.
  7. 제 5항에 있어서,
    상기 에러 체크 로직은 CRC(Cyclic Redundancy Check) 체크 로직인 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 5항에 있어서,
    상기 컨트롤러는 상기 캠블록의 복원이 실패한 경우 이를 외부로 알리기 위한 제어신호를 출력하는 반도체 메모리 장치.
  9. 반도체 메모리 장치의 동작 제어를 위한 부가 정보가 저장된 캠블록의 독출 명령에 응답하여, 캠블록의 데이터를 독출하는 단계;
    상기 캠블록에 저장된 데이터의 에러 발생 여부를 체크하는 에러 체크 단계;
    상기 에러 발생 여부를 체크한 결과, 에러가 발생된 경우 상기 캠블록을 소거 하는 단계;
    상기 캠블록에 저장된 데이터와 동일한 데이터가 저장되어 있는 백업 블록으로부터 데이터를 독출하여 상기 소거된 캠블록에 저장하는 카피백 단계;
    상기 카피백이 정상적으로 완료되지 못한 경우, 상기 백업 블록으로부터 데이터를 독출하고, 상기 독출된 데이터를 이용하여 상기 반도체 메모리 장치의 동작을 제어하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  10. 제 9항에 있어서,
    상기 캠블록의 독출 명령은 반도체 메모리 장치에 전원이 입력되기 시작할 때 인가되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  11. 제 9항에 있어서,
    상기 에러 체크 단계에서,
    CRC(Cyclic Redundancy Check) 체크를 실시하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  12. 제 9항에 있어서,
    상기 에러 체크 단계에서,
    에러가 발생되지 않은 것으로 판단된 경우, 상기 캠블록에서 독출된 데이터를 이용하여 상기 반도체 메모리 장치의 동작을 제어하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  13. 제 9항에 있어서,
    상기 카피백 단계 이후에, 카피백이 정상적으로 완료된 경우, 상기 캠블록에 저장된 데이터를 독출하고, 독출된 데이터를 이용하여 상기 반도체 메모리 장치의 동작을 제어하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  14. 제 9항에 있어서,
    상기 카피백 단계 이후에, 카피백이 정상적으로 완료된 경우, 상기 카피백을 실시했던 데이터를 이용하여 상기 반도체 메모리 장치의 동작을 제어하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  15. 제 9항에 있어서,
    상기 카피백이 정상적으로 완료되지 못한 경우, 카피백 실패를 외부로 알리기 위한 제어신호를 출력하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
KR1020100139173A 2010-12-30 2010-12-30 반도체 메모리 장치 및 그 동작 방법 KR101212679B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100139173A KR101212679B1 (ko) 2010-12-30 2010-12-30 반도체 메모리 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139173A KR101212679B1 (ko) 2010-12-30 2010-12-30 반도체 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120077273A true KR20120077273A (ko) 2012-07-10
KR101212679B1 KR101212679B1 (ko) 2012-12-14

Family

ID=46710800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139173A KR101212679B1 (ko) 2010-12-30 2010-12-30 반도체 메모리 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR101212679B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10922167B2 (en) 2018-11-22 2021-02-16 SK Hynix Inc. Storage device and operating method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394950B1 (ko) * 2013-03-27 2014-05-14 (주)니모스텍 천이 슬로프 기반 에러 확인 회로 및 이를 포함하는 플래시 메모리 장치
US11056200B2 (en) 2019-07-31 2021-07-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of controlling initialization of the same
KR102671597B1 (ko) 2019-07-31 2024-06-03 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010049722A (ja) 2008-08-19 2010-03-04 Nec Corp 連想メモリデータエラー検出装置及び連想メモリデータエラー検出方法並びにプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10922167B2 (en) 2018-11-22 2021-02-16 SK Hynix Inc. Storage device and operating method thereof

Also Published As

Publication number Publication date
KR101212679B1 (ko) 2012-12-14

Similar Documents

Publication Publication Date Title
TWI483257B (zh) 快閃記憶體裝置以及控制快閃記憶體裝置的方法
US8055957B2 (en) Semiconductor integrated circuit device having fail-safe mode and memory control method
KR100712596B1 (ko) 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치
JP3875621B2 (ja) 不揮発性半導体記憶装置
US8914702B2 (en) Bit error repair method and information processing apparatus
KR100648281B1 (ko) 보안 리던던시 블록을 구비한 낸드 플래시 메모리 장치
EP1607865B1 (en) Data control unit capable of correcting boot errors, and corresponding method
WO2007023674A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
WO2005111812A1 (ja) 不揮発性記憶装置のためのエラー訂正方法
JP2008192267A (ja) ビットエラーの予防方法、情報処理装置
JP2006079811A (ja) エラー検出用パリティー発生器を備えた半導体メモリ装置
JP2012137994A (ja) メモリシステムおよびその制御方法
JP2002351685A (ja) 不揮発性メモリのデータ更新方法及び制御装置
US20150248322A1 (en) Memory controller and memory system
US9547566B2 (en) Storage control apparatus, storage apparatus, information processing system, and storage control method therefor
US20090327839A1 (en) Flash memory device using ecc algorithm and method of operating the same
KR101212679B1 (ko) 반도체 메모리 장치 및 그 동작 방법
JP4775969B2 (ja) 不揮発性記憶装置
JP2008192240A (ja) 半導体メモリと半導体メモリシステム
JP4357305B2 (ja) 外部記憶装置
JP5815212B2 (ja) データ書き込み方法およびシステム
CN111124742B (zh) Flash数据校验方法及Flash控制器、存储介质、设备
JP4655034B2 (ja) メモリコントローラ及びフラッシュメモリシステム並びにフラッシュメモリの制御方法
JP2002244932A (ja) 制御装置
JP2011018371A (ja) メモリ記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee