KR20120068572A - 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법 - Google Patents

멀티 코어 시스템의 프로그램 컴파일 장치 및 방법 Download PDF

Info

Publication number
KR20120068572A
KR20120068572A KR1020100130254A KR20100130254A KR20120068572A KR 20120068572 A KR20120068572 A KR 20120068572A KR 1020100130254 A KR1020100130254 A KR 1020100130254A KR 20100130254 A KR20100130254 A KR 20100130254A KR 20120068572 A KR20120068572 A KR 20120068572A
Authority
KR
South Korea
Prior art keywords
task
execution time
core
tasks
group
Prior art date
Application number
KR1020100130254A
Other languages
English (en)
Other versions
KR101738641B1 (ko
Inventor
권기석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100130254A priority Critical patent/KR101738641B1/ko
Priority to CN201110119301.2A priority patent/CN102541628B/zh
Priority to EP11165386.1A priority patent/EP2466460B1/en
Priority to US13/116,601 priority patent/US8813073B2/en
Publication of KR20120068572A publication Critical patent/KR20120068572A/ko
Application granted granted Critical
Publication of KR101738641B1 publication Critical patent/KR101738641B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
    • G06F8/451—Code distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083—Techniques for rebalancing the load in a distributed system
    • G06F9/5088—Techniques for rebalancing the load in a distributed system involving task migration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

멀티 코어 시스템의 유휴 자원을 최소화하고 잉여 자원의 활용을 최대화하는 장치 및 방법이 제공된다. 본 발명의 일 양상에 따른 장치는, 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값에 따라 태스크 그룹에 포함된 태스크를 분할 또는 결합하여 가상 코어에 할당하는 정적 스케줄부, 및 가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당하는 동적 스케줄부를 포함할 수 있다.

Description

멀티 코어 시스템의 프로그램 컴파일 장치 및 방법{Apparatus and method for compilation of program on multi core system}
멀티 코어 시스템의 프로그램 컴파일 및 작업 스케줄링 기술과 관련된다.
일반적으로, 멀티 코어 시스템이란 여러 개의 작업을 한 번에 처리하기 위해 두 개 이상의 프로세싱 코어를 가진 프로세서를 말한다. 멀티 코어 프로세서는 싱글 코어 프로세서에 비해 성능 및 소비 전력 절감 면에서 유리하기 때문에 최근 각광을 받고 있다.
멀티 코어 시스템에는 동일한 코어가 여러 개 존재하는 대칭형 멀티코어 시스템(SMP, Symmetric Multi-Processing)과 DSP(Digital Processing Processor)나 GPU(Graphic Processing Unit) 등 GPP(General Purpose Processor)로 사용될 수 있는 다양한 이기종 코어들로 이루어진 비대칭 멀티코어 시스템(AMP, Asymmetric Multi-Processing)이 있다.
멀티 코어 시스템에서 각 프로세싱 코어는 독립적으로 태스크를 실행한다. 따라서 경우에 따라 아이들 코어(idel core)가 발생할 수 있다. 예를 들어, 프로세싱 코어 중 어느 하나가 다른 프로세싱 코어의 태스크 실행이 끝날때까지 태스크 실행을 중지하고 대기하는 경우가 발생할 수 있다. 이와 같이 작업을 처리하지 않고 놀고 있는 프로세싱 코어를 아이들 코어라 한다. 이와 같은 아이들 코어는 시스템의 전반적인 자원 낭비로 이어진다.
멀티 코어 시스템에서 유휴 자원을 줄이고 잉여 자원을 이용할 수 있도록 하는 컴파일 장치 및 방법이 제공된다.
본 발명의 일 양상에 따른 컴파일 장치는, 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값에 따라 태스크 그룹에 포함된 태스크를 분할 또는 결합하여 가상 코어에 할당하는 정적 스케줄부, 및 가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당하는 동적 스케줄부를 포함할 수 있다.
또한, 본 발명의 다른 양상에 따라 컴파일 장치는, 데이터 플로우 그래프 상에서 선행 태스크 및 병렬 관계에 있는 후행 태스크들을 검출하고, 검출된 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭하는 태스크 페이즈 매칭부를 더 포함할 수 있다.
한편, 본 발명의 일 양상에 따른 컴파일 방법은, 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값에 따라 태스크 그룹에 포함된 태스크를 분할 또는 결합하여 가상 코어에 할당하는 단계, 및 가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당하는 단계를 포함할 수 있다.
또한, 본 발명의 추가적인 양상에 따라 컴파일 방법은, 데이터 플로우 그래프 상에서 선행 태스크 및 병렬 관계에 있는 후행 태스크들을 검출하고, 검출된 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭하는 단계를 더 포함할 수 있다.
개시된 내용에 의하면, 멀티 코어 시스템에서 유휴 자원의 발생이 최소화되고 잉여 자원의 활용이 최대화될 수 있다.
도 1은 본 발명의 일 실시예에 따른 멀티 코어 시스템을 도시한다.
도 2는 본 발명의 일 실시예에 따른 컴파일 장치를 도시한다.
도 3은 본 발명의 일 실시예에 따른 정적 스케줄부를 도시한다.
도 4a 내지 도 4h는 본 발명의 일 실시예에 따른 정적 스케줄부의 동작을 도시한다.
도 5는 본 발명의 일 실시예에 따른 동적 스케줄부를 도시한다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 동적 스케줄부의 동작을 도시한다.
도 7은 본 발명의 일 실시예에 따른 태스크 페이즈 매칭부를 도시한다.
도 8a 내지 도 8e는 본 발명의 일 실시예에 따른 태스크 페이즈 매칭부의 동작을 도시한다.
도 9는 본 발명의 일 실시예에 따른 컴파일 방법을 도시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 멀티 코어 시스템을 도시한다.
도 1을 참조하면, 멀티 코어 시스템(100)은 다수의 코어(core)를 포함한다. 각각의 코어는 서로 다른 태스크를 동시에 실행할 수 있다. 따라서 멀티 코어 시스템(100)은 독립적으로 동작할 수 있는 다수의 코어를 이용하여 어떤 작업을 병렬적으로 실행하는 것이 가능하다. 예컨대, 병렬 관계에 있는 태스크 A와 태스크 B가 있다고 가정하자. 본 실시예에 따라 병렬 관계 또는 평행 관계에 있는 태스크들은 동시에 실행될 수 있는 태스크들을 의미할 수 있다. 따라서 코어 1은 태스크 A를 실행하고, 이와 동시에 코어 2는 태스크 B를 실행하는 것이 가능하다.
멀티 코어 시스템(100)의 각 코어는 아이들 상태(idel state)를 가질 수 있다. 아이들 상태란 코어가 일을 하지 않고 놀고 있는 유휴 상태를 의미한다. 어떤 코어가 아이들 상태에 있으면 이는 곧 자원의 낭비로 이어진다. 예컨대, 태스크 C가 태스크 A와 태스크 B의 실행이 모두 완료된 이후에 실행될 수 있는 태스크라고 가정하자. 그런데 코어 1이 태스크 A의 실행을 완료한 시점에 코어 2가 태스크 B를 실행하는 도중이라면, 코어 1은 태스크 A의 실행을 완료했음에도 불구하고 코어 2가 태스크 B의 실행을 완료할 때까지 태스크 C를 실행할 수 없게 된다. 이와 같이 멀티 코어 시스템의 각 코어는 상황에 따라 아이들 상태를 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 컴파일러를 도시한다.
도 2를 참조하면, 컴파일러(200)는 다수의 코어(core)를 포함하는 멀티 코어 시스템에 적용될 수 있다. 예컨대, 컴파일러(200)는 도 1과 같은 멀티 코어 시스템(100)에서 아이들 코어 발생에 따른 자원 낭비를 최대한 억제할 수 있도록 프로그램을 컴파일하는 것이 가능하다. 본 실시예에 따라 컴파일러(200)는 정적 스케줄부(201), 동적 스케줄부(202), 및 태스크 페이즈 매칭부(203)를 포함할 수 있다.
정적 스케줄부(201)는 가상 코어(virtual core)들에 태스크들이 불균형하게 할당되어 자원 낭비가 발생하는 것을 방지하기 위해 태스크들의 자원 요구량을 고려하여 모든 가상 코어에 태스크들을 골고루 할당한다. 예컨대, 정적 스케줄부(201)는 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값(execution time estimate)에 따라 가상 코어들의 작업 시간이 최대한 비슷해질 때까지 태스크 그룹에 포함된 태스크를 분할 또는 결합하면서 태스크 그룹을 재생성하고, 태스크 그룹을 가상 코어에 할당한다.
동적 스케줄부(202)는 물리 코어(physical core)들이 실제로 태스크를 실행할 때 남는 자원을 최대한 활용할 수 있도록 태스크를 물리 코어에 할당한다. 예컨대, 동적 스케줄부(202)는 가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당할 수 있다.
태스크 페이즈 매칭부(203)는 서로 다른 물리 코어에 할당된 태스크들 간의 파이프라인 스테이지의 실행 시간이 차이가 나서 아이들 코어가 발생하는 것을 방지하기 위해 태스크들 간의 파이프라인 스테이지를 매칭한다. 예컨대, 태스크 페이즈 매칭부(203)는 데이터 플로우 그래프 상에서 선행 태스크 및 병렬 관계에 있는 후행 태스크들을 검출하고, 검출된 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭할 수 있다.
도 3은 본 발명의 일 실시예에 따른 정적 스케줄부를 도시한다. 도 3을 참조하면, 정적 스케줄부(201)는 태스크 분류부(301), 빅 태스크 할당부(302), 및 스몰 태스크 할당부(303)를 포함할 수 있다. 한편, 도 4a 내지 4h는 본 발명의 일 실시예에 따른 정적 스케줄부의 동작을 도시한다.
도 3, 도 4a 내지 도 4h를 참조하여 본 실시예에 따른 정적 스케줄부를 구체적으로 설명하면 다음과 같다.
태스크 분류부(301)는 다수의 태스크들을 수신한다. 예를 들어, 도 4a에서, 태스크 분류부(301)는 태스크 A 내지 태스크 J를 수신할 수 있다.
태스크 분류부(301)는 각 태스크의 실행 시간 예측값을 계산한다. 본 실시예에 따라 실행 시간 예측값이란 하나의 코어 또는 다수의 코어를 포함하는 코어 그룹이 어떤 태스크 또는 다수의 태스크를 포함하는 태스크 그룹을 실행할 때의 실행 시간에 대한 추정치가 될 수 있다. 이러한 실행 시간 예측 값은 테스트용 입력 파일을 실행하여 획득된 프로파일 데이터를 이용하여 추정할 수 있다. 예를 들어, 도 4a에서, 태스크 옆에 표시된 숫자는 하나의 코어가 해당 태스크를 실행할 때의 실행 시간 예측값을 나타낸다.
태스크 분류부(301)는 실행 시간 예측값에 따라 태스크들을 빅(big) 태스크와 스몰(small) 태스크로 분류한다. 태스크 분류부(301)는 정해진 임계값보다 큰 실행 시간 예측값을 갖는 태스크들을 빅 태스크로 분류하고 나머지 태스크들을 스몰 태스크로 분류할 수 있다. 예컨대, 도 4a에서, 임계값이 20인 경우, 태스크 A 내지 태스크 F는 빅 태스크로 분류되고, 태스크 H 내지 태스크 J는 스몰 태스크로 분류될 수 있다.
태스크가 분류되면, 빅 태스크 할당부(302)는 빅 태스크들을 가상 코어에 할당한다. 빅 태스크 할당부(302)는 적어도 하나의 빅 태스크를 포함하는 태스크 그룹에 기초하여 태스크를 가상 코어에 할당할 수 있다. 이때, 빅 태스크 할당부(302)는 가상 코어들이 자신에게 할당된 태스크 그룹을 실행하는 시간이 서로 비슷해질 때까지 태스크 그룹의 생성과 할당을 반복할 수 있다. 이 과정을 더 구체적으로 살펴보면 도 4b 내지 도 4g와 같다.
먼저, 도 4b를 참조하면, 빅 태스크 할당부(302)는 처음에 하나의 태스크만 포함하는 태스크 그룹을 생성하고 생성된 각 태스크 그룹을 가상 코어에 할당한다. 본 실시예에 따라 태스크를 하나만 포함하고 있는 태스크 그룹의 경우, 태스크는 태스크 그룹을 의미하는 것으로 사용될 수 있다. 즉, 도 4b에서는 태스크 A와 태스크 그룹 A가 동일한 의미로 사용될 수 있다.
도 4c를 참조하면, 빅 태스크 할당부(302)는 각 태스크 그룹의 실행 시간 예측값을 계산한다. 빅 태스크 할당부(302)는 각 태스크 그룹에 할당된 가상 코어의 개수를 고려하여 실행 시간 예측값을 계산할 수 있다. 도 4c에서, 각 태스크 그룹마다 하나의 가상 코어가 할당되었으므로, 빅 태스크 할당부(302)는 가상 코어 하나가 각 태스크 그룹을 실행할 때의 실행 시간을 획득하는 것이 가능하다.
태스크 그룹별로 실행 시간 예측값이 얻어지면, 빅 태스크 할당부(302)는 최대 실행 시간 예측값을 갖는 태스크 그룹(이하, MAX 그룹이라 함)과 최소 실행 시간 예측값을 갖는 태스크 그룹(이하, MIN 그룹이라 함)을 찾는다. 예컨대, 도 4c에서, 태스크 그룹 E가 MAX 그룹으로, 태스크 그룹 F(또는 A)가 MIN 그룹으로 검출될 수 있다.
MAX 그룹과 MIN 그룹이 찾아지면, 빅 태스크 할당부(302)는 MAX 그룹의 실행 시간 예측값과 MIN 그룹의 실행 시간 예측값 간의 차이가 설정된 임계값 이하인지 여부를 판단한다. 예를 들어, 설정된 임계값이 120이라고 가정하자. MAX 그룹의 실행 시간 예측값은 466이고 MIN 그룹의 실행 시간 예측값은 20이므로, 그 차이는 446이다. 그 차이가 임계값 이하가 아닌 경우, 빅 태스크 할당부(302)는 MAX 그룹에 할당될 가상 코어의 개수를 증가시킨다. 예컨대, MAX 그룹인 태스크 그룹 E를 분할하여 코어 4와 코어 6에 할당하는 것이 가능하다. MAX 그룹을 확장해서 추가 할당한 결과는 도 4d와 같다.
도 4d를 참조하면, 빅 태스크 할당부(302)는 다시 각 태스크 그룹의 실행 시간 예측값을 계산한다. 빅 태스크 할당부(302)는 각 태스크 그룹에 할당된 가상 코어의 개수를 고려하여 실행 시간 예측값을 계산할 수 있다. 도 4c 및 도 4d를 비교하면, 태스크 그룹 E의 경우 두 개의 가상 코어에 할당되었기 때문에 실행 시간 예측값이 466에서 350으로 단축된 것을 알 수 있다.
또한, 빅 태스크 할당부(302)는 MAX 그룹과 MIN 그룹을 찾는다. 예를 들어, 태스크 그룹 E가 MAX 그룹으로, 태스크 그룹 F(또는 A)가 MIN 그룹으로 검출될 수 있다.
마찬가지로, 빅 태스크 할당부(302)는 MAX 그룹인 태스크 그룹 E의 실행 시간 예측값 350과 MIN 그룹인 태스크 그룹 F(또는 A)의 실행 시간 예측값 30의 차이를 계산한다. 그 차이는 320이다. 그리고 계산된 그 차이가 임계값 이하인지 여부를 판단한다. 위 예에서 임계값이 120으로 설정되었으므로, 그 차이가 임계값 이하가 아닌 경우이다. 따라서 빅 태스크 할당부(302)는 또 다시 MAX 그룹인 태스크 그룹 E를 분할하여 코어 4, 5, 6, 및 7에 할당하는 것이 가능하다. 이때, 추가적으로 할당되는 코어의 개수는 멀티 코어 시스템의 아키텍처의 제약조건에 따라 1→2→4→6→8과 같이 증가되어야 하므로 태스크 그룹 E에 4개의 가상 코어가 할당될 수 있다.
한편, MAX 그룹에 할당되는 가상 코어의 개수를 증가시킬 때 특정 가상 코어를 다른 태스크 그룹이 점유하고 있는 경우, 빅 태스크 할당부(302)는 MIN 그룹을 다른 태스크 그룹과 합쳐서 할당될 가상 코어를 확보하는 것이 가능하다. 예컨대, 도 4d에서, MIN 그룹인 태스크 그룹 F는 태스크 그룹 A와 합쳐져서 태스크 그룹 AF를 형성할 수 있다. 이와 같이 태스크를 분할 또는 결합하면서 태스크 그룹을 재생성하고 가상 코어에 할당한 결과는 도 4e와 같다.
도 4e를 참조하면, 빅 태스크 할당부(302)는 다시 각 태스크 그룹의 실행 시간 예측값을 계산한다. 태스크 그룹 E의 경우 네 개의 가상 코어에 할당되었기 때문에 도 4d에 비해 실행 시간 예측값이 350에서 200으로 단축될 수 있다.
그리고 빅 태스크 할당부(302)는 MAX 그룹인 태스크 그룹 D와 MIN 그룹인 태스크 그룹 AF를 검출한다. 또한 빅 태스크 할당부(302)는 MAX 그룹의 실행 시간 예측값과 MIN 그룹의 실행 시간 예측값이 차이가 설정된 임계값 이하인지 여부를 판단한다. 도 4e에서, 실행 시간 예측값간의 차이는 326-60=266이고 설정된 임계값은 120이므로 다시 태스크 그룹 재생성 및 할당이 이루어진다. 예를 들어, 도 4e에서, MAX 그룹인 태스크 그룹 D에 가상 코어가 추가적으로 할당된다. 그런데 모든 가상 코어에 태스크 그룹이 할당되어 있으므로, 빅 태스크 할당부(302)는 MIN 그룹인 태스크 그룹 AF를 태스크 그룹 B와 합치고, 태스크 그룹 D에 코어 1과 코어 3을 할당한다. 이때 태스크 그룹 AF와 합쳐지는 태스크 그룹 B는 MIN 그룹을 제외하고 가장 실행 시간 예측값이 작은 태스크 그룹이 될 수 있다. 태스크 그룹의 재생성 및 할당 결과는 도 4f와 같다.
도 4f를 참조하면, MAX 그룹인 태스크 그룹 C의 실행 시간 예측값 246과 MIN 그룹인 태스크 그룹 BAF의 실행 시간 예측값 146의 차이인 100은 설정된 임계값 120 이하이다. 따라서 빅 태스크 할당부(302)는 위 과정을 종료하고 빅 태스크 그룹의 할당을 완료한다.
도 4g는 각 태스크 그룹이 할당된 가상 코어의 식별자를 나타낸다. 도 4f 및 도 4g를 참조하면, 태스크 A, B, F를 포함하는 태스크 그룹 BAF는 가상 코어 1에 할당되고, 태스크 C를 포함하는 태스크 그룹 C는 가상 코어 2에 할당되고, 태스크 D를 포함하는 태스크 그룹 D는 가상 코어 0 및 3에 할당되고, 태스크 E를 포함하는 태스크 그룹 E는 가상 코어 4, 5, 6, 및 7에 할당될 수 있다.
빅 태스크들의 할당이 완료되면, 스몰 태스크 할당부(303)는 도 4a에서 스몰 태스크로 분류된 태스크 G, H, I 및 J를 가상 코어에 할당한다. 스몰 태스크 할당부(303)는 스몰 태스크의 메인 태스크를 검출하고, 검출된 메인 태스크가 할당된 가상 코어에 할당될 수 있다.
예를 들어, 도 4h에서, 스몰 태스크 G, H, I, 및 J의 메인 태스크가 태스크 D라고 가정하자. 스몰 태스크 할당부(303)는 태스크 D에서 순환 코드 영역인 D4와 비순환 코드 영역인 D0, D1, D2, D3, D5, 및 D6을 검출한다. 순환 코드 영역은 루프(loop)와 같이 다수의 코어가 동시에 처리할 수 있는 부분이 될 수 있다. 예컨대, 태스크 그룹 D가 가상 코어 0 및 3에 할당된 경우, 순환 코드 영역 D4는 가상 코어 1과 3이 함께 처리할 수 있으나 비순환 코드 영역 D0, D1, D2, D3, D5, 및 D6은 코어 1만 처리할 수 있다. 즉 태스크 그룹 D에서 비순환 코드 영역이 실행될 때 코어 3은 아이들 상태에 있게 된다. 스몰 태스크 할당부(303)는 이러한 잉여 자원을 활용할 수 있도록 스몰 태스크 G, H, I, 및 J를 코어 3에 할당한다.
도 5는 본 발명의 일 실시예에 따른 동적 스케줄부를 도시한다. 도 5를 참조하면, 동적 스케줄부(202)는 코어 매핑부(501) 및 추가 할당부(502)를 포함한다. 그리고 도 6a 내지 6c는 본 발명의 일 실시예에 따른 동적 스케줄부의 동작을 도시한다. 도 5, 도 6a 내지 도 6c를 참조하여 본 실시예에 따른 동적 스케줄부를 구체적으로 설명하면 다음과 같다.
코어 매핑부(501)는 가상 코어를 물리 코어에 매핑함으로써 태스크 그룹을 물리 코어에 할당한다. 이때, 코어 매핑부(501)는 MAX 그룹이 할당된 제 1 가상 코어를 제 1 물리 코어에 매핑하고, MIN 그룹이 할당된 제 2 가상 코어를 상기 제 1 물리 코어와 물리적으로 연결된 제 2 물리 코어에 매핑할 수 있다.
예를 들어, 도 4f에서, 코어 매핑부(501)는 MAX 그룹인 태스크 그룹 C가 할당된 가상 코어 2를 특정 물리 코어에 매핑하고, MIN 그룹인 태스크 그룹 BAF가 할당된 가상 코어 0을 가상 코어 2가 매핑된 물리 코어와 물리적으로 연결된 물리 코어에 매핑하는 것이 가능하다.
다시 말해, 도 6a를 참조하면, 코어 매핑부(501)는 태스크 그룹 BAF와 태스크 그룹 C를 각각 물리 코어 0과 1에 할당하는 것이 가능하다. 물리 코어 0과 1은 물리적으로 연결되어 있으므로, 런타임시에 태스크 그룹 BAF와 태스크 그룹 C는 물리 코어 0 및 1을 공유할 수 있다.
태스크 그룹이 물리 코어에 할당되면, 추가 할당부(502)는 MAX 그룹의 일부를 MIN 그룹이 할당된 물리 코어에 추가적으로 할당하는 것이 가능하다. 예를 들어, 추가 할당부(502)는 MAX 그룹에서 자원 제약성(resource-constrained) 이 있는 부분을 검출하고, 검출된 자원 제약성이 있는 부분을 MIN 그룹이 할당된 물리 코어에 추가적으로 할당할 수 있다.
예를 들어, 도 6b에서, MAX 그룹과 MIN 그룹은 코어 매핑부(501)에 의해 서로 연결된 물리 코어에 할당되었기 때문에 태스크 그룹 BAF는 물리 코어 0에 태스크 그룹 C는 물리 코어 1에 할당되었다.
도 6c에서, 추가 할당부(502)는 MAX 그룹인 태스크 그룹 C에서 자원 제약성이 있는 부분을 찾는다. 자원 제약성이 있는 부분(resource-constrained part)이란 할당되는 자원에 따라 실행 시간이 결정되는 부분, 예컨대, 사용되는 자원이 많을수록 그 실행 효율이 좋아지는 루프 영역이 될 수 있다. 추가 할당부(502)는 태스크 그룹 C에서 루프 영역 C1 및 C3을 검출할 수 있다. 그리고 추가 할당부(502)는 검출된 루프 영역 C1 및 C3을 물리 코어 0의 각 태스크 사이에 할당한다.
MAX 그룹의 일부가 MIN 그룹이 할당된 물리 코어에 할당되면, 추가 할당부(502)는 물리 코어 별로 실행 시간을 예측한다. 예컨대, 도 6b와 도 6c에서, 물리 코어 0의 경우 태스크 그룹 C의 일부가 추가로 할당되었기 때문에 실행 시간 예측값이 146에서 197로 증가하였다. 반면, 물리 코어 1의 경우 태스크 그룹 C의 일부가 물리 코어 0으로 추가 할당되었기 때문에 실행 시간 예측값이 246에서 200으로 감소하였다. 따라서 전체적으로는 데드라인이 246에서 200으로 감소하는 것을 알 수 있다.
또한, 추가 할당부(502)는 데드라인의 변화가 정해진 임계 범위이내 인지 여부를 판단할 수 있다. 만약, MAX 그룹을 인접한 물리 코어에 추가 할당하였을 때 전체 데드라인의 감소 정도가 크지 아니하면 추가 할당을 하지 아니할 수도 있다.
도 7은 본 발명의 일 실시예에 따른 태스크 페이즈 매칭부를 도시한다. 도 7을 참조하면, 태스크 페이즈 매칭부(303)는 그래프 분석부(701) 및 스테이지 조절부(702)를 포함할 수 있다. 한편 도 8a 내지 도 8e는 본 실시예에 따른 태스크 페이즈 매칭부 및 태스크 페이즈 매칭부의 동작을 도시한다. 도 7, 도 8a 내지 도 8e를 참조하여 본 실시예에 따른 태스크 페이즈 매칭부를 구체적으로 설명하면 다음과 같다.
그래프 분석부(701)는 데이터 플로우 그래프의 위상 정렬을 수행한다. 예를 들어, 그래프 분석부(701)는 데이터 플로우 그래프를 분석하여 각 태스크 그룹들의 선후관계 및 병렬관계를 검출하는 것이 가능하다. 예컨대, 도 8a에서, 병렬관계에 있는 태스크 B와 C, 태스크 B와 C의 선행 태스크인 태스크 A를 검출할 수 있다.
스테이지 조절부(702)는 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는지 여부를 판단한다. 예를 들어, 도 8b와 같이, 병렬 관계에 있는 태스크 A의 후행 태스크들인 태스크 B와 태스크 C를 살펴보면, 태스크 C가 태스크 A와 다른 물리 코어에 있을 수 있다.
만약, 도 8b에서, 태스크의 파이프라인 스테이지 실행 시간이 입력 데이터의 종류에 관계없이 일정하다면, 도 8c와 같이 아이들 코어가 발생하지 아니할 수 있다. 그렇지만, 파이프라인 스테이지 중에는 입력 데이터에 따라 그 실행 시간이 차이가 있는 파이프라인 스테이지가 있을 수 있다. 예컨대, 도 8d와 같이, 태스크 B는 입력 데이터에 따라 두 번째 스테이지에서 실행 시간이 길어지는 태스크가 될 수 있다. 이러한 경우, 태스크 B가 할당되지 아니한 다른 물리 코어 2는 아이들 상태를 가질 수 있다.
따라서, 스테이지 조절부(702)는, 도 8e와 같이, 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭한다. 예를 들어, 선행 태스크인 태스크 A와 동일한 물리 코어에 할당된 태스크 B의 파이프라인 스테이지를 한 단계 지연시켜서 태스크 C와 파이프라인 스테이지를 마추는 것이 가능하다. 이는 병렬 관계에 있는 태스크들은 입력 값에 따른 실행시간의 변화의 경향이 유사하다는 가정에 기반한다.
도 9는 본 발명의 일 실시예에 따른 컴파일 방법을 도시한다.
도 9를 참조하면, 컴파일러(200, 도 2)는 태스크 그룹에 기초하여 정적 스케줄링을 수행한다(901). 예를 들어, 도 4a 내지 도 4h와 같이, 정적 스케줄부(201, 도 3)가 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값에 따라 태스크 그룹에 포함된 태스크를 분할 또는 결합하여 가상 코어에 할당하는 것이 가능하다.
또한, 컴파일러(200)는 가상 코어를 물리 코어에 맵핑하고 동적 스케줄링을 수행한다(902). 예를 들어, 도 6a 내지 도 6c와 같이, 동적 스케줄부(202, 도 5)가 가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당하는 것이 가능하다.
또한, 컴파일러(200)는 태스크들의 파이프라인 스테이지를 매칭한다(903). 예를 들어, 도 8a 내지 도 8e와 같이, 태스크 페이즈 매칭부(303, 도 7)가 데이터 플로우 그래프 상에서 선행 태스크 및 병렬 관계에 있는 후행 태스크들을 검출하고, 검출된 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭하는 것이 가능하다.
이상에서 살펴본 것과 같이, 개시된 장치 및 방법에 의하면, 아이들 코어의 발생이 억제되고 잉여 자원을 최대한 활용할 수 있기 때문에 멀티 코어 시스템의 자원 낭비를 방지할 수 있다.
한편, 본 발명의 실시 예들은 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다.
컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술 분야의 프로그래머들에 의하여 용이하게 추론될 수 있다.
나아가 전술한 실시 예들은 본 발명을 예시적으로 설명하기 위한 것으로 본 발명의 권리범위가 특정 실시 예에 한정되지 아니할 것이다.

Claims (12)

  1. 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값에 따라 태스크 그룹에 포함된 태스크를 분할 또는 결합하여 가상 코어에 할당하는 정적 스케줄부; 및
    가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당하는 동적 스케줄부; 를 포함하는 컴파일 장치.
  2. 제 1 항에 있어서, 상기 정적 스케줄부는
    생성된 태스크 그룹을 실행할 가상 코어의 개수에 기초하여 각 태스크 그룹의 실행 시간 예측값을 계산하고, 계산된 실행 시간 예측값에 따라 상기 태스크를 분할 또는 결합하여 상기 태스크 그룹을 재생성하는 컴파일 장치.
  3. 제 2 항에 있어서, 상기 정적 스케줄부는
    최대 실행 시간 예측값을 갖는 태스크 그룹과 최소 실행 시간 예측값을 갖는 태스크 그룹을 검출하고, 상기 최대 실행 시간 예측값과 상기 최소 실행 시간 예측값 간의 차이가 설정된 임계값 이하가 될때까지 상기 태스크 그룹에 포함된 태스크를 분할 또는 결합하면서 상기 태스크 그룹을 반복적으로 재생성하는 컴파일 장치.
  4. 제 3 항에 있어서, 상기 정적 스케줄부는
    상기 최대 실행 시간 예측값과 상기 최소 실행 시간 예측값 간의 차이가 설정된 임계값 이하가 아닌 경우,
    상기 최대 실행 시간 예측값을 갖는 태스크 그룹에 포함된 태스크에 할당될 가상 코어의 개수를 증가시키는 컴파일 장치.
  5. 제 4 항에 있어서, 상기 정적 스케줄부는
    상기 최대 실행 시간 예측값과 상기 최소 실행 시간 예측값 간의 차이가 설정된 임계값 이하가 아닌 경우,
    상기 최소 실행 시간 예측값을 갖는 태스크 그룹을 다른 다른 태스크 그룹과 합치는 컴파일 장치.
  6. 제 1 항에 있어서, 상기 정적 스케줄부는
    태스크를 태스크의 실행 시간 예측값에 따라 빅 태스크와 스몰 태스크로 분류하는 태스크 분류부;
    상기 빅 태스크를 적어도 하나 포함하는 태스크 그룹을 생성하고, 생성된 태스크 그룹을 실행할 가상 코어의 개수에 기초하여 각 태스크 그룹의 실행 시간 예측값을 계산하고, 계산된 실행 시간 예측값에 따라 상기 빅 태스크를 분할 또는 결합하여 상기 태스크 그룹을 재생성하고, 생성된 태스크 그룹에 포함된 빅 태스크를 상기 가상 코어에 할당하는 빅 태스크 할당부; 및
    상기 빅 태스크 중 상기 스몰 태스크의 메인 태스크를 검출하고, 검출된 메인 태스크의 비순환 코드 영역이 실행될 때 상기 스몰 태스크가 실행될 수 있도록 상기 스몰 태스크를 상기 검출된 메인 태스크가 할당된 코어에 할당하는 스몰 태스크 할당부; 를 포함하는 컴파일 장치.
  7. 제 1 항에 있어서, 상기 동적 스케줄부는
    상기 최대 실행 시간 예측값을 갖는 태스크 그룹이 할당된 제 1 가상 코어를 상기 제 1 물리 코어에 매핑하고, 상기 최소 실행 시간 예측값을 갖는 태스크그룹이 할당된 제 2 가상 코어를 상기 제 1 물리 코어와 물리적으로 연결된 제 2 물리 코어에 매핑하는 컴파일 장치.
  8. 제 1 항에 있어서, 상기 동적 스케줄부는
    상기 최대 실행 시간 예측값을 갖는 태스크 그룹에서 자원 제약성이 있는 부분을 검출하고, 검출된 부분을 물리 코어 별 실행 시간 예측값에 따라 상기 제 2 물리 코어에 추가적으로 할당하는 컴파일 장치.
  9. 제 1 항에 있어서,
    데이터 플로우 그래프 상에서 선행 태스크 및 병렬 관계에 있는 후행 태스크들을 검출하고, 검출된 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭하는 태스크 페이즈 매칭부; 를 더 포함하는 컴파일 장치.
  10. 제 9 항에 있어서, 상기 태스크 페이즈 매칭부는
    상기 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 상기 선행 태스크가 할당된 물리 코어와 동일한 물리 코어에 할당된 후행 태스크의 파이프라인 스테이지를 지연시키는 컴파일 장치.
  11. 적어도 하나의 태스크를 포함하는 태스크 그룹을 생성하고, 각 태스크 그룹의 실행 시간 예측값에 따라 태스크 그룹에 포함된 태스크를 분할 또는 결합하여 가상 코어에 할당하는 단계; 및
    가상 코어를 물리 코어에 매핑함으로써 태스크를 물리 코어에 할당하고, 제 1 물리 코어에 할당된 최대 실행 시간 예측값을 갖는 태스크 그룹의 일부를 최소 실행 시간 예측값을 갖는 태스크 그룹이 할당되고 제 1 물리 코어와 연결된 제 2 물리 코어에 추가적으로 할당하는 단계; 를 포함하는 컴파일 방법.
  12. 제 11 항에 있어서,
    데이터 플로우 그래프 상에서 선행 태스크 및 병렬 관계에 있는 후행 태스크들을 검출하고, 검출된 후행 태스크들 중 적어도 어느 하나가 선행 태스크가 할당된 물리 코어와 상이한 물리 코어에 할당되어 있는 경우, 검출된 후행 태스크들이 동일한 파이프라인 스테이지에서 실행되도록 후행 태스크들의 스테이지를 매칭하는 단계; 를 더 포함하는 컴파일 방법.
KR1020100130254A 2010-12-17 2010-12-17 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법 KR101738641B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100130254A KR101738641B1 (ko) 2010-12-17 2010-12-17 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법
CN201110119301.2A CN102541628B (zh) 2010-12-17 2011-05-04 多核系统的编译装置和方法
EP11165386.1A EP2466460B1 (en) 2010-12-17 2011-05-10 Compiling apparatus and method for a multicore device
US13/116,601 US8813073B2 (en) 2010-12-17 2011-05-26 Compiling apparatus and method of a multicore device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130254A KR101738641B1 (ko) 2010-12-17 2010-12-17 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20120068572A true KR20120068572A (ko) 2012-06-27
KR101738641B1 KR101738641B1 (ko) 2017-05-23

Family

ID=44278977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130254A KR101738641B1 (ko) 2010-12-17 2010-12-17 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법

Country Status (3)

Country Link
US (1) US8813073B2 (ko)
EP (1) EP2466460B1 (ko)
KR (1) KR101738641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330609B1 (ko) * 2012-04-03 2013-11-18 주식회사 알투소프트 모바일 멀티코어 가상화 시스템에서 실시간 처리를 보장하기 위한 스케쥴링 방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9021046B2 (en) * 2010-01-15 2015-04-28 Joyent, Inc Provisioning server resources in a cloud resource
US8555276B2 (en) 2011-03-11 2013-10-08 Joyent, Inc. Systems and methods for transparently optimizing workloads
US8949853B2 (en) * 2011-08-04 2015-02-03 Microsoft Corporation Using stages to handle dependencies in parallel tasks
US9158610B2 (en) 2011-08-04 2015-10-13 Microsoft Technology Licensing, Llc. Fault tolerance for tasks using stages to manage dependencies
US8782224B2 (en) 2011-12-29 2014-07-15 Joyent, Inc. Systems and methods for time-based dynamic allocation of resource management
US9122523B2 (en) * 2012-05-03 2015-09-01 Nec Laboratories America, Inc. Automatic pipelining framework for heterogeneous parallel computing systems
CN102902591B (zh) * 2012-09-04 2015-03-11 深圳市宏电技术股份有限公司 非长在线终端的任务执行方法及非长在线终端
US9367357B2 (en) * 2013-01-18 2016-06-14 Nec Corporation Simultaneous scheduling of processes and offloading computation on many-core coprocessors
US8826279B1 (en) 2013-03-14 2014-09-02 Joyent, Inc. Instruction set architecture for compute-based object stores
US8943284B2 (en) 2013-03-14 2015-01-27 Joyent, Inc. Systems and methods for integrating compute resources in a storage area network
US8881279B2 (en) 2013-03-14 2014-11-04 Joyent, Inc. Systems and methods for zone-based intrusion detection
US8677359B1 (en) 2013-03-14 2014-03-18 Joyent, Inc. Compute-centric object stores and methods of use
US9104456B2 (en) * 2013-03-14 2015-08-11 Joyent, Inc. Zone management of compute-centric object stores
US8793688B1 (en) 2013-03-15 2014-07-29 Joyent, Inc. Systems and methods for double hulled virtualization operations
US8775485B1 (en) 2013-03-15 2014-07-08 Joyent, Inc. Object store management operations within compute-centric object stores
US9092238B2 (en) 2013-03-15 2015-07-28 Joyent, Inc. Versioning schemes for compute-centric object stores
US20150007196A1 (en) * 2013-06-28 2015-01-01 Intel Corporation Processors having heterogeneous cores with different instructions and/or architecural features that are presented to software as homogeneous virtual cores
US9250953B2 (en) 2013-11-12 2016-02-02 Oxide Interactive Llc Organizing tasks by a hierarchical task scheduler for execution in a multi-threaded processing system
US9424102B2 (en) * 2014-05-14 2016-08-23 International Business Machines Corporation Task grouping by context
US9465645B1 (en) * 2014-06-25 2016-10-11 Amazon Technologies, Inc. Managing backlogged tasks
KR20160004152A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 멀티 프로세서의 태스크(task) 우선순위 결정 방법 및 이를 구현하는 전자장치
US9552228B2 (en) * 2014-09-08 2017-01-24 Empire Technology Development Llc Instruction set extension concealment in data centers
GB2524346B (en) 2014-09-19 2016-12-21 Imagination Tech Ltd Separating Cores
US10366358B1 (en) 2014-12-19 2019-07-30 Amazon Technologies, Inc. Backlogged computing work exchange
US9400685B1 (en) * 2015-01-30 2016-07-26 Huawei Technologies Co., Ltd. Dividing, scheduling, and parallel processing compiled sub-tasks on an asynchronous multi-core processor
EP3082038A1 (en) * 2015-04-15 2016-10-19 Hybridserver Tec AG Method, device and system for creating a massively parallelized executable object
US10061619B2 (en) * 2015-05-29 2018-08-28 Red Hat, Inc. Thread pool management
CN105700959B (zh) * 2016-01-13 2019-02-26 南京邮电大学 一种面向多核平台的多线程划分及静态均衡调度方法
DE102017209697A1 (de) * 2016-06-13 2017-12-14 Denso Corporation Parallelisierungsverfahren, Parallelisierungswerkzeug und fahrzeuginterne Vorrichtung
JP2017228029A (ja) * 2016-06-21 2017-12-28 株式会社デンソー 並列化方法、並列化ツール、車載装置
US10146583B2 (en) * 2016-08-11 2018-12-04 Samsung Electronics Co., Ltd. System and method for dynamically managing compute and I/O resources in data processing systems
US10296380B1 (en) * 2016-09-19 2019-05-21 Amazon Technologies, Inc. Distributed computing with adaptive parallelization
US10460513B2 (en) * 2016-09-22 2019-10-29 Advanced Micro Devices, Inc. Combined world-space pipeline shader stages
US10241842B2 (en) * 2016-09-29 2019-03-26 Intel Corporation Cloud container resource binding and tasking using keys
JP6798227B2 (ja) * 2016-10-03 2020-12-09 オムロン株式会社 制御装置、制御装置の制御方法、制御プログラム、および記録媒体
DE112016007529T5 (de) * 2016-12-20 2019-09-26 Intel Corporation Verwaltung von Energiezuständen
US11114138B2 (en) 2017-09-15 2021-09-07 Groq, Inc. Data structures with multiple read ports
US11243880B1 (en) 2017-09-15 2022-02-08 Groq, Inc. Processor architecture
US11868804B1 (en) 2019-11-18 2024-01-09 Groq, Inc. Processor instruction dispatch configuration
US11360934B1 (en) 2017-09-15 2022-06-14 Groq, Inc. Tensor streaming processor architecture
US11170307B1 (en) 2017-09-21 2021-11-09 Groq, Inc. Predictive model compiler for generating a statically scheduled binary with known resource constraints
US10599453B1 (en) * 2017-09-25 2020-03-24 Amazon Technologies, Inc. Dynamic content generation with on-demand code execution
KR102442921B1 (ko) 2017-12-11 2022-09-13 삼성전자주식회사 디지털 시그널 프로세서(dsp)의 태스크 관리 효율을 높일 수 있는 전자 장치
US11676220B2 (en) 2018-04-20 2023-06-13 Meta Platforms, Inc. Processing multimodal user input for assistant systems
US11715042B1 (en) 2018-04-20 2023-08-01 Meta Platforms Technologies, Llc Interpretability of deep reinforcement learning models in assistant systems
US11886473B2 (en) 2018-04-20 2024-01-30 Meta Platforms, Inc. Intent identification for agent matching by assistant systems
US10963273B2 (en) 2018-04-20 2021-03-30 Facebook, Inc. Generating personalized content summaries for users
US11307880B2 (en) 2018-04-20 2022-04-19 Meta Platforms, Inc. Assisting users with personalized and contextual communication content
CN110968320A (zh) * 2018-09-30 2020-04-07 上海登临科技有限公司 针对异构硬件架构的联合编译方法和编译系统
US11537687B2 (en) 2018-11-19 2022-12-27 Groq, Inc. Spatial locality transform of matrices
CN110032407B (zh) * 2019-03-08 2020-12-22 创新先进技术有限公司 提升cpu并行性能的方法及装置和电子设备
US10999403B2 (en) 2019-09-27 2021-05-04 Red Hat, Inc. Composable infrastructure provisioning and balancing
EP4066170A4 (en) 2019-11-26 2024-01-17 Groq, Inc. LOADING OPERANDS AND DELIVERING RESULTS FROM A MULTI-DIMENSIONAL ARRAY USING ONLY ONE SIDE
US11145024B2 (en) * 2019-12-27 2021-10-12 Qualcomm Incorporated Adaptive dispatch for acceleration of deep neural networks on graphic processing units
US20230071278A1 (en) * 2021-09-03 2023-03-09 International Business Machines Corporation Using a machine learning module to determine a group of execution paths of program code and a computational resource allocation to use to execute the group of execution paths

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031089A (en) * 1988-12-30 1991-07-09 United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Dynamic resource allocation scheme for distributed heterogeneous computer systems
US5179702A (en) 1989-12-29 1993-01-12 Supercomputer Systems Limited Partnership System and method for controlling a highly parallel multiprocessor using an anarchy based scheduler for parallel execution thread scheduling
JPH06266683A (ja) 1993-03-12 1994-09-22 Toshiba Corp 並列処理装置
US6339819B1 (en) 1997-12-17 2002-01-15 Src Computers, Inc. Multiprocessor with each processor element accessing operands in loaded input buffer and forwarding results to FIFO output buffer
US6230313B1 (en) 1998-12-23 2001-05-08 Cray Inc. Parallelism performance analysis based on execution trace information
US6658449B1 (en) 2000-02-17 2003-12-02 International Business Machines Corporation Apparatus and method for periodic load balancing in a multiple run queue system
US7225324B2 (en) 2002-10-31 2007-05-29 Src Computers, Inc. Multi-adaptive processing systems and techniques for enhancing parallelism and performance of computational functions
US7152170B2 (en) 2003-02-20 2006-12-19 Samsung Electronics Co., Ltd. Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels based on a number of operating threads and methods of operating
KR100644799B1 (ko) 2004-03-15 2006-11-13 전자부품연구원 센서 네트워크에서의 저전력 센서 모듈을 위한 운영 시스템 및 방법
US7437581B2 (en) 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US20060123401A1 (en) 2004-12-02 2006-06-08 International Business Machines Corporation Method and system for exploiting parallelism on a heterogeneous multiprocessor computer system
US7487496B2 (en) 2004-12-02 2009-02-03 International Business Machines Corporation Computer program functional partitioning method for heterogeneous multi-processing systems
US7904695B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
US8560795B2 (en) 2005-06-30 2013-10-15 Imec Memory arrangement for multi-processor systems including a memory queue
ATE520086T1 (de) 2005-06-30 2011-08-15 Imec Speicheranordnung für mehrprozessorsysteme
JP3938387B2 (ja) * 2005-08-10 2007-06-27 インターナショナル・ビジネス・マシーンズ・コーポレーション コンパイラ、制御方法、およびコンパイラ・プログラム
US7904615B2 (en) 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
US7752422B2 (en) 2006-02-16 2010-07-06 Vns Portfolio Llc Execution of instructions directly from input source
US7934075B2 (en) 2006-02-16 2011-04-26 Vns Portfolio Llc Method and apparatus for monitoring inputs to an asyncrhonous, homogenous, reconfigurable computer array
US7617383B2 (en) 2006-02-16 2009-11-10 Vns Portfolio Llc Circular register arrays of a computer
US7913069B2 (en) 2006-02-16 2011-03-22 Vns Portfolio Llc Processor and method for executing a program loop within an instruction word
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
TW200817925A (en) 2006-03-31 2008-04-16 Technology Properties Ltd Method and apparatus for operating a computer processor array
WO2007128168A1 (en) 2006-05-10 2007-11-15 Intel Corporation Thread scheduling on multiprocessor systems
US20080028057A1 (en) 2006-07-26 2008-01-31 International Business Machines Corporation System and method to facilitate design and operation of event-driven, embedded solutions
KR100888675B1 (ko) 2007-02-15 2009-03-13 고려대학교 산학협력단 임베디드 코어에서 멀티 쓰레드 실행을 위해 확장된프로세서 및 임베디드 코어에서 멀티 쓰레드 실행 방법
US8146071B2 (en) 2007-09-18 2012-03-27 International Business Machines Corporation Pipelined parallelization of multi-dimensional loops with multiple data dependencies
WO2009101563A1 (en) 2008-02-11 2009-08-20 Nxp B.V. Multiprocessing implementing a plurality of virtual processors
US8776030B2 (en) 2008-04-09 2014-07-08 Nvidia Corporation Partitioning CUDA code for execution by a general purpose processor
US9678775B1 (en) 2008-04-09 2017-06-13 Nvidia Corporation Allocating memory for local variables of a multi-threaded program for execution in a single-threaded environment
KR101118321B1 (ko) 2008-04-09 2012-03-09 엔비디아 코포레이션 리타게팅된 그래픽 프로세서 가속 코드의 범용 프로세서에 의한 실행
US8341638B2 (en) 2008-09-30 2012-12-25 International Business Machines Corporation Delegated virtualization across physical partitions of a multi-core processor (MCP)
JP4808764B2 (ja) 2008-12-15 2011-11-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 音声認識システムおよび方法
US8495342B2 (en) 2008-12-16 2013-07-23 International Business Machines Corporation Configuring plural cores to perform an instruction having a multi-core characteristic
KR101553650B1 (ko) 2008-12-24 2015-09-16 삼성전자주식회사 멀티코어 시스템에서의 로드 밸런싱 장치 및 방법
US8418177B2 (en) * 2010-10-01 2013-04-09 Microsoft Corporation Virtual machine and/or multi-level scheduling support on systems with asymmetric processor cores

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330609B1 (ko) * 2012-04-03 2013-11-18 주식회사 알투소프트 모바일 멀티코어 가상화 시스템에서 실시간 처리를 보장하기 위한 스케쥴링 방법

Also Published As

Publication number Publication date
KR101738641B1 (ko) 2017-05-23
EP2466460A1 (en) 2012-06-20
US8813073B2 (en) 2014-08-19
US20120159507A1 (en) 2012-06-21
CN102541628A (zh) 2012-07-04
EP2466460B1 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
KR101738641B1 (ko) 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법
US8732714B2 (en) Method for reorganizing tasks for optimization of resources
KR101572879B1 (ko) 병렬 응용 프로그램을 동적으로 병렬처리 하는 시스템 및 방법
US8332854B2 (en) Virtualized thread scheduling for hardware thread optimization based on hardware resource parameter summaries of instruction blocks in execution groups
JP6018022B2 (ja) 並列化コンパイル方法、並列化コンパイラ、並列化コンパイル装置、及び、車載装置
US8528001B2 (en) Controlling and dynamically varying automatic parallelization
US20090172353A1 (en) System and method for architecture-adaptable automatic parallelization of computing code
Kang et al. Lalarand: Flexible layer-by-layer cpu/gpu scheduling for real-time dnn tasks
KR102402584B1 (ko) 사용자 어플리케이션의 특성에 따른 연산 디바이스 동적 제어 기법
JP6428476B2 (ja) 並列化コンパイル方法、及び並列化コンパイラ
KR20110032346A (ko) 병렬 프로그래밍 조절 장치 및 방법
US9471387B2 (en) Scheduling in job execution
JP6464982B2 (ja) 並列化方法、並列化ツール、車載装置
JP6488739B2 (ja) 並列化コンパイル方法、及び、並列化コンパイラ
CN108139929B (zh) 用于调度多个任务的任务调度装置和方法
KR101770234B1 (ko) 소프트웨어 프로그램의 연산 블록을 멀티-프로세서 시스템의 코어에 할당하는 방법 및 시스템
Gharajeh et al. Heuristic-based task-to-thread mapping in multi-core processors
Li et al. Parallel real-time scheduling
JP2016192152A (ja) 並列化コンパイル方法、並列化コンパイラ、及び車載装置
Ali et al. Critical-path-first based allocation of real-time streaming applications on 2D mesh-type multi-cores
JP6488738B2 (ja) 並列化コンパイル方法、及び、並列化コンパイラ
Lai et al. A dominant predecessor duplication scheduling algorithm for heterogeneous systems
KR20110080540A (ko) 컴퓨팅 시스템 및 방법
US20090187895A1 (en) Device, method, program, and recording medium for converting program
KR20120086999A (ko) 멀티 코어 시스템 및 멀티 코어 시스템에서의 데이터 병렬 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant