KR20120064161A - Lead flame substrate for led package and method of manufacturing of the same - Google Patents
Lead flame substrate for led package and method of manufacturing of the same Download PDFInfo
- Publication number
- KR20120064161A KR20120064161A KR1020100125247A KR20100125247A KR20120064161A KR 20120064161 A KR20120064161 A KR 20120064161A KR 1020100125247 A KR1020100125247 A KR 1020100125247A KR 20100125247 A KR20100125247 A KR 20100125247A KR 20120064161 A KR20120064161 A KR 20120064161A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- lead frame
- led package
- insulating layer
- metal substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000007747 plating Methods 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052709 silver Inorganic materials 0.000 claims description 12
- 239000004332 silver Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000012777 electrically insulating material Substances 0.000 claims description 10
- 239000011777 magnesium Substances 0.000 claims description 10
- 239000010955 niobium Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 239000004593 Epoxy Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052749 magnesium Inorganic materials 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- -1 aluminum (Al) Chemical class 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 5
- 238000005192 partition Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 239000004954 Polyphthalamide Substances 0.000 description 11
- 229920006375 polyphtalamide Polymers 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007743 anodising Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000000805 composite resin Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
본 발명은 LED 패키지(Package)용 리드 프레임 기판(Lead Flame Substrate) 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 기존의 LED 패키지용 리드 프레임 기판의 제조 공정에서 사용하던 프레임(Flame) 형성 공정과 PPA(Polyphthalamide)를 이용한 몰딩(Molding) 공정 대신에 알루미늄 기판을 이용한 에칭(Etching) 공법과 아노다이징(Anodizing) 공법을 통해 LED 패키지용 리드 프레임 기판을 형성함으로써, 제조 비용을 줄인 LED 패키지용 리드 프레임 기판 및 그의 제조 방법에 관한 것이다.
The present invention relates to a lead flame substrate for a LED package (Lead Flame Substrate) and a method for manufacturing the same, and more specifically to a frame forming process used in the conventional manufacturing process of the lead frame substrate for an LED package and Lead frame substrate for LED package that reduces manufacturing costs by forming lead frame substrate for LED package through etching method and anodizing method using aluminum substrate instead of molding process using polyphthalamide (PPA) And a method for producing the same.
일반적으로, 발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다. 이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점이 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.In general, a light emitting diode (LED) generates a small number of carriers (electrons or holes) injected using a pn junction structure of a semiconductor, and converts electrical energy into light energy by emitting these metals to emit light. Inter compound junction diode. In other words, when a forward voltage is applied to a semiconductor of a specific element, electrons and holes move through the junction of the anode and cathode and recombine with each other, which is less energy than when the electrons and holes are separated. Release. Such LEDs are applied to a wide range of applications, such as not only general display devices but also lighting devices or backlight devices of LCD displays. In particular, the LED can be driven at a relatively low voltage, but has the advantage of low heat generation and long life due to high energy efficiency, and most of the light sources currently used due to the development of a technology that can provide white light with high brightness, which was difficult to implement in the past. It is expected to replace the device.
도 1은 종래 기술의 실시 형태에 따른 LF 타입 LED 패키지의 단면도를 나타낸다. 도 1을 참조하면, 상기 LED 패키지는 상부에 LED 칩(60)이 실장되고 상기 LED 칩(60)에서 발생하는 열을 방출하는 히트싱크 슬러그(Heatsink Slug: 10)와, 상기 히트싱크 슬러그(10)의 외주 면에 설치된 플라스틱 케이스(Plastic Case: 35)와, 상기 플라스틱 케이스(Plastic Case: 35)의 외부로 돌출 형성되고 상기 LED 칩(60)과 골드 와이어(Gold Wire: 12)로 연결된 캐소드 리드(Cathode Lead: 20)와, 상기 LED 칩(60)과 상기 골드 와이어(12) 본딩을 보호하기 위해 상기 LED 칩(60)과 상기 골드 와이어(12) 상부에 형광체 및 수지 복합체를 도포하여 봉지되며 빛의 직진성과 광 효율을 높이는 플라스틱 렌즈(Plastic Lens: 25)를 포함하고 있다. 이러한 구조는 개별의 LED 칩(60)마다 하나의 패키지 형태를 이루고 있으며, 리드 프레임 타입의 패키지 형태로 구성되어 있다.1 shows a cross-sectional view of an LF type LED package according to a prior art embodiment. Referring to FIG. 1, the LED package includes a
도 2 및 도 3은 종래 기술의 실시 형태에 따른 LED 패키지용 리드 프레임(Lead flame) 기판의 상면도(도 1) 및 일부 확대 사시도(도 2)를 나타낸다.2 and 3 show a top view (FIG. 1) and a partially enlarged perspective view (FIG. 2) of a lead flame substrate for an LED package according to a prior art embodiment.
종래의 LED 패키지용 리드 프레임(Lead flame) 기판은 금속 기판(예를 들어, 구리 시트 등)(1)를 펀칭하여 프레임을 구성한 후 PPA(Polyphthalamide)(2) 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하여 LED 패키지를 위한 기본 기판(Substrate)을 구성한다. A lead flame substrate for a conventional LED package is formed by punching a metal substrate (for example, a copper sheet, etc.) 1 to form a frame, and then using a PPA (Polyphthalamide) 2 to form a partition and isolation. ) Molding a material that can act as a support to form a substrate for the LED package (Substrate).
그러나, 종래의 LED 패키지용 리드 프레임(Lead flame) 기판은 금속 프레임을 펀칭하여 프레임을 구성하는 형상화 비용과 PPA 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하여 LED 패키지를 위한 기본 기판을 구성하는 비용이 부가되어 제품 생산에 따른 원가 상승의 원인이 되었다.
However, a lead flame substrate for a conventional LED package uses a molding cost to form a frame by punching a metal frame and molding a material capable of acting as a barrier and isolation support using PPA. As a result, the cost of constructing the basic substrate for the LED package was added, which caused a cost increase due to the production of the product.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 기존의 LED 패키지용 리드 프레임 기판과 PPA(Polyphthalamide) 형성으로 이루어진 부분을 알루미늄과 구리와 같은 금속 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 에폭시(Epoxy) 및 실리콘(Silicon)과 같은 전기 절연성 물질을 이용하여 절연시켜 패키지 기판을 형성함으로써, LED 패키지의 제작 비용을 줄일 수 있는 LED 패키지용 리드 프레임 기판 및 그의 제조 방법을 제시하는 데 있다.
The technical problem to be solved by the present invention to solve the above-mentioned problems is to form a barrier layer (Reflective layer) using a metal substrate such as aluminum and copper in the lead frame substrate and PPA (Polyphthalamide) formed for the conventional LED package It is formed through etching process, and isolation is formed by insulating using electrically insulating materials such as epoxy and silicon to form a package substrate, thereby reducing the manufacturing cost of the LED package. Disclosed is a lead frame substrate for a package and a method of manufacturing the same.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
The problem of the present invention is not limited to those mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 1에 기재된 발명은, 「LED 패키지(Package)용 리드 프레임 기판의 제조 방법에 있어서, (a) 금속 기판의 양면에 레지스터 막을 형성하는 단계와; (b) 상기 금속 기판의 일 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 하프 에칭하여 비아 홀(Via Hole)을 형성하는 단계와; (c) 상기 비아 홀 내부에 절연층을 형성하는 단계와; (d) 상기 금속 기판의 타 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 상기 절연층이 드러나도록 상기 절연층의 높이보다 더 깊게 하프 에칭하는 단계와; (e) 상기 레지스터 막을 제거한 후 상기 절연층 상부를 제외한 상기 금속 기판의 표면에 도금층을 형성하는 단계; 및 (f) 상기 도금된 금속 기판의 상부에 LED 칩을 실장하고 와이어 본딩한 후 형광체 및 수지를 삽입하여 몰딩하는 단계;를 포함하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.As a means for solving the above-mentioned technical problem, the invention of claim 1 includes the steps of: (a) a method of manufacturing a lead frame substrate for an LED package, comprising the steps of: (a) forming a resist film on both sides of the metal substrate; (b) exposing and developing the resist film formed on one surface of the metal substrate, and then half etching to form a via hole; (c) forming an insulating layer in the via hole; (d) half etching deeper than the height of the insulating layer to expose the insulating layer after exposing and developing the resist film formed on the other side of the metal substrate; (e) forming a plating layer on the surface of the metal substrate except for the upper portion of the insulating layer after removing the resistor film; And (f) mounting an LED chip on the plated metal substrate, wire bonding, and inserting and molding a phosphor and a resin to provide a method of manufacturing a lead frame substrate for an LED package. do.
청구항 2에 기재된 발명은, 「제 1 항에 있어서, 상기 금속 기판는: 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.According to the invention of claim 2, "The metal substrate according to claim 1, wherein the metal substrate is: aluminum (Al), magnesium (Mg), titanium (Ti), tantalum (Ta), hafnium (Hf), niobium (Nb), copper ( And a method of manufacturing a lead frame substrate for an LED package composed of a metal sheet composed of any one of metals including cooper) or a roll of a reel to reel type.
청구항 3에 기재된 발명은, 「제 1 항에 있어서, 상기 레지스터 막은: 드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)를 이용하여 코팅(Coating) 공정을 통해 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.According to the invention of claim 3, "The resistor film of claim 1, wherein: the LED film (Package) formed by a coating process using a dry film resistor (DFR) or a photoresist (PR) ) Is provided.
청구항 4에 기재된 발명은, 「제 1 항에 있어서, 상기 (c)단계에서 상기 절연층은: 에폭시(Epoxy), 실리콘을 포함한 전기 절연성 물질 중 하나를 이용하여 상기 비아 홀에 마스크 페이스트(Paste) 공정으로 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.The invention as set forth in claim 4, wherein in the step (c), the insulating layer is: a mask paste in the via hole using one of an electrically insulating material including epoxy and silicon. The manufacturing method of the lead frame board | substrate for LED packages formed by a process. "Is provided.
청구항 5에 기재된 발명은, 「제 1 항에 있어서, 상기 (d)단계에서 상기 금속 기판의 표면에 도금하는 방법은: 은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.According to the invention of claim 5, "The method of plating on the surface of the metal substrate in the step (d) is: electroplated with nickel (Ni) or silver (Ag) to which silver (Ag) is added; The manufacturing method of the lead frame board | substrate for LED packages which electro-plats and performs electroplating.
또한, 전술한 기술적 과제를 해결하기 위한 다른 수단으로서, 청구항 6에 기재된 발명은, 「LED 패키지(Package)용 리드 프레임 기판에 있어서, 내부에 절연층이 형성된 비아 홀(Via Hole)이 하부 면에 형성되고, 상기 절연층이 드러나도록 상부 면을 에칭한 금속 기판과; 상기 금속 기판의 표면에 형성된 도금층; 및 상기 도금층 상에 실장 되고 형광체 및 수지로 몰딩 된 LED 칩;을 포함하는 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.In addition, as another means for solving the above-described technical problem, the invention described in claim 6, "In the lead frame substrate for LED package, the via hole (Via Hole) in which the insulating layer is formed on the lower surface A metal substrate having an upper surface etched to expose the insulating layer; A plating layer formed on the surface of the metal substrate; And an LED chip mounted on the plating layer and molded with a phosphor and a resin.
청구항 7에 기재된 발명은, 「제 6 항에 있어서, 상기 금속 기판는: 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성된 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.The invention according to claim 7, "The metal substrate according to claim 6, wherein the metal substrate is: aluminum (Al), magnesium (Mg), titanium (Ti), tantalum (Ta), hafnium (Hf), niobium (Nb), copper ( Lead frame substrate for LED package consisting of a metal sheet (Sheet) or a roll of Reel to Reel form consisting of any one of the metals including Cooper.
청구항 8에 기재된 발명은, 「제 6 항에 있어서, 상기 절연층은: 에폭시(Epoxy), 실리콘을 포함한 전기 절연성 물질 중 하나를 이용하여 상기 비아 홀에 마스크 페이스트(Paste) 공정으로 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.」을 제공한다.The invention according to claim 8, wherein the insulation layer comprises: an LED package formed by a mask paste process in the via hole using one of an electrically insulating material including epoxy and silicon. (Package) method of manufacturing a lead frame substrate. &Quot;
청구항 9에 기재된 발명은, 「제 6 항에 있어서, 상기 도금층은: 은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금된 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.The invention according to claim 9, wherein the plating layer comprises: an LED package plated by electroplating electrolytically or electrolessly with nickel (Ni) or silver (Ag) to which silver (Ag) is added. ) A lead frame substrate.
청구항 10에 기재된 발명은, 「제 6 항에 있어서, 상기 금속 기판은: 상기 절연층의 높이보다 더 깊게 에칭된 LED 패키지(Package)용 리드 프레임 기판.」을 제공한다.
Invention of
본 발명에 따르면, 기존의 LED용 리드 프레임 기판의 제조 공정에서 금속 프레임을 펀칭하여 프레임을 구성하는 형상화 공정과 PPA 등을 이용하여 격벽 및 아이솔레이션(Isolation) 지지대 역할을 할 수 있는 물질을 몰딩(Molding)하는 공정이 필요 없음으로, LED 패키지를 위한 기본 기판을 제조하는 비용을 줄일 수 있어 제품 생산에 따른 원가를 줄일 수 있다.
According to the present invention, molding a material capable of acting as a barrier and isolation support using a shaping process of forming a frame by punching a metal frame and a PPA in a conventional manufacturing process of a lead frame substrate for LEDs. This eliminates the cost of manufacturing basic substrates for LED packages, which reduces the cost associated with production.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
The effects of the present invention are not limited to those mentioned above, and other effects that are not mentioned will be clearly understood by those skilled in the art from the following description.
도 1 및 도 2는 종래 기술의 실시 형태에 따른 LED 패키지용 리드 프레임(Lead flame) 기판의 상면도 및 일부 확대 사시도
도 3은 종래 기술의 실시 형태에 따른 LF 타입 LED 패키지의 단면도
도 4는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 구성도
도 5는 본 발명의 바람직한 실시 예에 의한 LED 패키지의 단면도 및 평면도
도 6a 내지 도 6k는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 제조 공정 단면도 1 and 2 are top and partial enlarged perspective views of a lead flame substrate for an LED package according to a prior art embodiment.
3 is a cross-sectional view of an LF type LED package according to a prior art embodiment.
4 is a configuration diagram of a lead frame substrate for an LED package according to an embodiment of the present invention
5 is a cross-sectional view and a plan view of an LED package according to a preferred embodiment of the present invention
6A to 6K are cross-sectional views illustrating a manufacturing process of a lead frame substrate for an LED package according to a preferred embodiment of the present invention.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In order to clearly explain the present invention in the drawings, parts not related to the description are omitted, and similar parts are denoted by similar reference numerals throughout the specification.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
실시 예Example
도 4는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 구성도이고, 도 5는 본 발명의 바람직한 실시 예에 의한 LED 패키지의 단면도 및 평면도이다.4 is a configuration diagram of a lead frame substrate for an LED package according to a preferred embodiment of the present invention, Figure 5 is a cross-sectional view and a plan view of the LED package according to a preferred embodiment of the present invention.
도 4 및 도 5를 참조하면, 본 발명의 LED 패키지용 리드 프레임 기판은 금속 기판(100)의 하부 면에 전극을 형성하기 위한 비아 홀(Via Hole)(104)이 형성되어 있고, 상기 비아 홀(104)의 내부에는 에폭시(Epoxy) 및 실리콘 등의 전기 절연성 물질을 이용하여 마스크 페이스트(Mask Paste) 공정으로 절연층(106)이 형성되어 있다. 이때, 상기 금속 기판(100)은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성될 수 있으며, 알루미늄(Al) 시트 또는 롤(Roll)로 구성하는 것이 바람직하다. 4 and 5, in the lead frame substrate for LED package according to the present invention, a
계속해서, 하부 면의 비아 홀(104)에 상기 절연층(106)이 형성된 상기 금속 기판(100)은 회로 패턴과 아이솔레이션(Isolation) 및 분리막을 형성하기 위해, 상기 절연층(106)이 드러나도록 상부 면을 에칭하되 상기 절연층(106)의 높이보다 더 깊게 에칭되어 있고, 상기 상부 면이 에칭된 금속 기판(100)의 표면에 도금층(108)이 형성되어 있다. 이때, 상기 도금층(108)은 은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금한다.Subsequently, the
상기 금속 기판(100)의 도금층(108) 상에는 LED 칩(110)이 실장 되고, 상기 LED 칩(110)과 회로 패턴을 와이어(112)로 본딩한 후 상기 LED 칩(110)과 와이어(112) 상부를 형광체 및 수지로 몰딩하여 LED 패키지를 완성하게 된다.The
상기 구성의 LED 패키지용 리드 프레임 기판은 기존의 LED용 리드 프레임 기판(구리 기판)과 PPA 형성으로 이루어진 부분(도 1 참조)을 알루미늄과 구리와 같은 금속 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 에폭시(Epoxy) 및 실리콘 등과 같은 전기 절연성 물질을 이용하여 절연시켜 패키지 기판을 형성한다.The lead frame substrate for the LED package having the above-described structure is formed by etching a reflective layer by using a metal substrate such as aluminum and copper in a portion consisting of an existing LED lead frame substrate (copper substrate) and PPA formation (see FIG. 1). It is formed through the etching method, and isolation is insulated using an electrically insulating material such as epoxy and silicon to form a package substrate.
그러면, 첨부된 도면을 참조하여 본 발명에 의한 LED 패키지용 리드 프레임 기판의 제조 방법에 대해 상세히 설명하기로 한다.Next, a method of manufacturing a lead frame substrate for an LED package according to the present invention will be described in detail with reference to the accompanying drawings.
도 6a 내지 도 6k는 본 발명의 바람직한 실시 예에 의한 LED 패키지용 리드 프레임 기판의 제조 공정 단면도이다.6A to 6K are cross-sectional views illustrating a manufacturing process of a lead frame substrate for an LED package according to a preferred embodiment of the present invention.
먼저, 도 6a 및 도 6b를 참조하면, 알루미늄 시트(또는 Reel to Reel 형태의 Roll)(100)를 이용하여 양면에 드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)를 양면 코팅(Coating)하여 레지스터 막(102)을 형성한다. First, referring to FIGS. 6A and 6B, both sides of a dry film register (DFR) or photoresist (PR) are coated on both sides using an aluminum sheet (or roll in the form of Reel to Reel) 100. Coating) to form the resist
LED에 캐소드(Cathode), 애노드(Anode)로 전극을 형성하기 위해 아이솔레이션(Isolation)을 시킬 필요가 있다. 따라서, 도 6c 및 도 6d와 같이, 상기 알루미늄 시트(100)의 일 면에 형성된 상기 레지스터 막(102)을 노광 및 현상한 후 하프 에칭(Half etching)을 실시하여 비아 홀(104)을 형성한다. 이어서, 상기 비아 홀(104) 내부를 에폭시(Epoxy) 및 실리콘 등의 전기 절연성 물질을 이용하여 마스크 페이스트(Mask Paste) 공정으로 절연층(106)을 형성한다.It is necessary to isolate the LED to form an electrode as a cathode or an anode. Therefore, as shown in FIGS. 6C and 6D, after the resist
이후, 도 6e와 같이 제품을 돌려서 상기 알루미늄 시트(100)의 타 면에 형성된 상기 레지스터 막(102)을 노광 및 현상(도 6f 참조)한 후 LED 칩(Chip)(110)이 위치할 부분까지 하프 에칭(Half etching)을 실시한다(도 6g 참조). 이때, 상기 절연층(106)이 형성된 부분 이상까지 에칭(Etching)을 실시하게 되면 전기 절연성 물질이 고형된 영역이 드러나는 부분이 아이솔레이션(Isolation) 및 분리막이 되어 LED 칩이 위치하는 영역까지 확보한 후 캐소드(Cathode), 애노드(Anode)가 분리되는 영역이 나타나게 된다.Thereafter, the product is turned as shown in FIG. 6E to expose and develop the
이후, 상기 알루미늄 시트(100)의 양면에 남아있는 상기 레지스터 막(102)을 제거한다(도 6h 참조). 이어서, 상기 알루미늄 시트(100)의 양면을 은(Ag)이 포함된 니켈(Ni) 또는 은(Ag)을 무전해 도금을 전면 실시하여 와이어 본딩(Wire bonding)이 될 수 있게 표면에 도금을 실시한다(도 6i 참조).Thereafter, the resist
이후, 상기 알루미늄 시트(100)가 에칭된 부분의 상기 도금층(108) 상에 LED 칩(110)을 실장하고 상기 LED 칩(110)과 회로 패턴을 와이어(112)로 본딩한 다음 상기 LED 칩(110)과 와이어(112) 본딩 상부에 형광체 및 수지재(114)를 몰딩하면 LED 패키지가 완성된다.Subsequently, the
이와 같이 구성된 본 발명의 LED 패키지용 리드 프레임 기판 및 그의 제조 방법은 기존의 LED 패키지용 리드 프레임 기판과 PPA(Polyphthalamide) 형성으로 이루어진 부분을 알루미늄과 구리와 같은 금속 기판을 이용하여 격벽(Reflective layer)을 에칭(Etching) 공법을 통해 형성하고, 아이솔레이션(Isolation)은 에폭시(Epoxy) 및 실리콘(Silicon)과 같은 전기 절연성 물질을 이용하여 절연시켜 패키지 기판을 형성함으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
The lead frame substrate for the LED package and the manufacturing method thereof according to the present invention configured as described above are formed using a lead layer substrate for a LED package and a portion formed of polyphthalamide (PPA) using a metal substrate such as aluminum and copper. Is formed through etching, and isolation is formed using an electrically insulating material such as epoxy and silicon to form a package substrate, thereby solving the technical problem of the present invention. .
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Preferred embodiments of the present invention described above are disclosed to solve the technical problem, and those skilled in the art to which the present invention pertains (man skilled in the art) various modifications, changes, additions, etc. within the spirit and scope of the present invention. It will be possible to, and such modifications, changes, etc. will be considered to be within the scope of the following claims.
본 발명의 LED 패키지(Package)용 리드 프레임 기판 및 그의 제조 방법은 LED 패키지를 예로 들어 설명하고 있으나, 이에 한정되지 않고 반도체 칩 패키지의 구조 및 방법에도 동일하게 적용할 수 있다.
Although the lead frame substrate for a LED package and a method of manufacturing the same of the present invention have been described using an LED package as an example, the present invention is not limited thereto and may be equally applicable to the structure and method of a semiconductor chip package.
100 : 금속 기판 또는 알루미늄 기판 또는 Reel to Reel 형태의 롤(Roll)
102 : 드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)
104 : 식각 홀(Etching Hole) 또는 캐비티(Cavity)
106 : 아노다이징(Anodizing) 처리 부분
108 : 도금층
110 : LED 칩
112 : 와이어
114 : 형광체 및 수지 몰딩재100: Metal substrate or aluminum substrate or Reel to Reel roll
102: Dry Film Resist (DFR) or Photoresist (PR)
104: Etching Hole or Cavity
106: anodizing processing part
108: plating layer
110: LED chip
112: wire
114: phosphor and resin molding material
Claims (10)
(a) 금속 기판의 양면에 레지스터 막을 형성하는 단계와;
(b) 상기 금속 기판의 일 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 하프 에칭하여 비아 홀(Via Hole)을 형성하는 단계와;
(c) 상기 비아 홀 내부에 절연층을 형성하는 단계와;
(d) 상기 금속 기판의 타 면에 형성된 상기 레지스터 막을 노광 및 현상한 후 상기 절연층이 드러나도록 상기 절연층의 높이보다 더 깊게 하프 에칭하는 단계와;
(e) 상기 레지스터 막을 제거한 후 상기 절연층 상부를 제외한 상기 금속 기판의 표면에 도금층을 형성하는 단계; 및
(f) 상기 도금된 금속 기판의 상부에 LED 칩을 실장하고 와이어 본딩한 후 형광체 및 수지를 삽입하여 몰딩하는 단계;
를 포함하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
In the manufacturing method of the lead frame substrate for LED package,
(a) forming a resist film on both sides of the metal substrate;
(b) exposing and developing the resist film formed on one surface of the metal substrate, and then half etching to form a via hole;
(c) forming an insulating layer in the via hole;
(d) half etching deeper than the height of the insulating layer to expose the insulating layer after exposing and developing the resist film formed on the other side of the metal substrate;
(e) forming a plating layer on the surface of the metal substrate except for the upper portion of the insulating layer after removing the resistor film; And
(f) mounting an LED chip on the plated metal substrate, wire bonding, and inserting and molding a phosphor and a resin;
Method for manufacturing a lead frame substrate for an LED package (Package) comprising a.
알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
The method of claim 1, wherein the metal substrate is:
Metal sheet or Reel to Reel made of any one of metals including aluminum (Al), magnesium (Mg), titanium (Ti), tantalum (Ta), hafnium (Hf), niobium (Nb), and copper (Cooper) The manufacturing method of the lead frame board | substrate for LED packages comprised by the roll of a form.
드라이 필름 레지스터(Dry Flim Resist: DFR) 또는 포토레지스터(PR)를 이용하여 코팅(Coating) 공정을 통해 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
The method of claim 1, wherein the register film is:
A method of manufacturing a lead frame substrate for an LED package formed by a coating process using a dry film resistor (DFR) or a photoresist (PR).
에폭시(Epoxy), 실리콘을 포함한 전기 절연성 물질 중 하나를 이용하여 상기 비아 홀에 마스크 페이스트(Paste) 공정으로 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
The method of claim 1, wherein the insulating layer in step (c) is:
A method of manufacturing a lead frame substrate for an LED package formed by using a mask paste process in the via hole using one of an electrically insulating material including epoxy and silicon.
상기 (d)단계에서 상기 금속 기판의 표면에 도금하는 방법은:
은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
The method of claim 1,
The method of plating on the surface of the metal substrate in the step (d):
A method for producing a lead frame substrate for an LED package, which is plated by electroplating electroless or electroless plating with nickel (Ni) or silver (Ag) to which silver (Ag) is added.
내부에 절연층이 형성된 비아 홀(Via Hole)이 하부 면에 형성되고, 상기 절연층이 드러나도록 상부 면을 에칭한 금속 기판과;
상기 금속 기판의 표면에 형성된 도금층; 및
상기 도금층 상에 실장 되고 형광체 및 수지로 몰딩 된 LED 칩;
을 포함하는 LED 패키지(Package)용 리드 프레임 기판.
In the lead frame substrate for LED package,
A metal substrate having a via hole having an insulating layer formed therein at a lower surface thereof, and having an upper surface etched to expose the insulating layer;
A plating layer formed on the surface of the metal substrate; And
An LED chip mounted on the plating layer and molded with a phosphor and a resin;
Lead frame substrate for an LED package (Package) comprising a.
알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 탄탈(Ta), 하프늄(Hf), 니오브(Nb), 구리(Cooper)를 포함한 금속 중 어느 하나로 구성된 금속 시트(Sheet) 또는 Reel to Reel 형태의 롤(Roll)로 구성된 LED 패키지(Package)용 리드 프레임 기판.
The method of claim 6, wherein the metal substrate is:
Metal sheet or Reel to Reel made of any one of metals including aluminum (Al), magnesium (Mg), titanium (Ti), tantalum (Ta), hafnium (Hf), niobium (Nb), and copper (Cooper) Lead frame substrate for LED package consisting of rolls.
에폭시(Epoxy), 실리콘을 포함한 전기 절연성 물질 중 하나를 이용하여 상기 비아 홀에 마스크 페이스트(Paste) 공정으로 형성하는 LED 패키지(Package)용 리드 프레임 기판의 제조 방법.
The method of claim 6, wherein the insulating layer is:
A method of manufacturing a lead frame substrate for an LED package formed by using a mask paste process in the via hole using one of an electrically insulating material including epoxy and silicon.
은(Ag)이 첨가된 니켈(Ni) 또는 은(Ag)으로 전기 또는 무전해 도금을 전면 실시하여 도금된 LED 패키지(Package)용 리드 프레임 기판.
The method of claim 6, wherein the plating layer is:
A lead frame substrate for an LED package, which is plated by electroplating electrolytically or electrolessly with nickel (Ni) or silver (Ag) to which silver (Ag) is added.
상기 절연층의 높이보다 더 깊게 에칭된 LED 패키지(Package)용 리드 프레임 기판.
The method of claim 6, wherein the metal substrate is:
A lead frame substrate for an LED package etched deeper than the height of the insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100125247A KR101677063B1 (en) | 2010-12-09 | 2010-12-09 | Lead Flame Substrate for LED Package and Method of Manufacturing of The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100125247A KR101677063B1 (en) | 2010-12-09 | 2010-12-09 | Lead Flame Substrate for LED Package and Method of Manufacturing of The Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120064161A true KR20120064161A (en) | 2012-06-19 |
| KR101677063B1 KR101677063B1 (en) | 2016-11-17 |
Family
ID=46684329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100125247A KR101677063B1 (en) | 2010-12-09 | 2010-12-09 | Lead Flame Substrate for LED Package and Method of Manufacturing of The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101677063B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041283B2 (en) | 2012-11-27 | 2015-05-26 | Samsung Electronics Co., Ltd. | Light-emitting device package |
| US9203005B2 (en) | 2013-03-06 | 2015-12-01 | Samsung Electronics Co., Ltd. | Light-emitting diode (LED) package having flip-chip bonding structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703218B1 (en) * | 2006-03-14 | 2007-04-09 | 삼성전기주식회사 | Light emitting diode package |
| KR20080004931A (en) * | 2006-07-07 | 2008-01-10 | 엘지이노텍 주식회사 | Led package and method for making the same |
-
2010
- 2010-12-09 KR KR1020100125247A patent/KR101677063B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703218B1 (en) * | 2006-03-14 | 2007-04-09 | 삼성전기주식회사 | Light emitting diode package |
| KR20080004931A (en) * | 2006-07-07 | 2008-01-10 | 엘지이노텍 주식회사 | Led package and method for making the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041283B2 (en) | 2012-11-27 | 2015-05-26 | Samsung Electronics Co., Ltd. | Light-emitting device package |
| US9203005B2 (en) | 2013-03-06 | 2015-12-01 | Samsung Electronics Co., Ltd. | Light-emitting diode (LED) package having flip-chip bonding structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101677063B1 (en) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5156732B2 (en) | Method for manufacturing substrate for light emitting device package | |
| TWI420695B (en) | Compound semiconductor device package module structure and fabricating method thereof | |
| KR101255121B1 (en) | Lighting emitting diode package and Method for manufacturing the same | |
| TW201218338A (en) | Package board and manufacturing method thereof | |
| KR20090072644A (en) | High power led package and manufacturing method thereof | |
| JP2012124248A (en) | Lead frame substrate for mounting led chip, method for manufacturing the same and led package | |
| US8866268B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| WO2011136446A1 (en) | Optical package and method of manufacturing the same | |
| KR20080079745A (en) | Led package base having double heat sink structure of lead-flame and heat sink plate and method of fabricating thereof | |
| KR20120064161A (en) | Lead flame substrate for led package and method of manufacturing of the same | |
| KR101846356B1 (en) | Optical component package and manufacturing method thereof | |
| JP2014192211A (en) | Lead frame for led light emitting element, method of manufacturing the same, and method of manufacturing led package | |
| KR20130119643A (en) | Structure of heat-radiating substrate having electrical isolated thermal bridge and method for fabricating the same | |
| KR101677062B1 (en) | Lead Flame Substrate for LED Package and Method of Manufacturing of The Same | |
| JP5178619B2 (en) | Semiconductor device substrate and semiconductor device | |
| KR101956128B1 (en) | Tape type optical component package and manufacturing method thereof | |
| CN217768371U (en) | MicroLED packaging structure | |
| KR20130014116A (en) | Optical component package and manufacturing method thereof | |
| KR101164979B1 (en) | Led package comprising cavity formed by etching and manufacturing method of the same | |
| TWI542031B (en) | Optical package and manufacturing method thereof | |
| US8845909B2 (en) | Process of fabricating heat dissipation substrate | |
| KR101367382B1 (en) | Light emitting diode | |
| KR20120064162A (en) | Embedded chip on board package and method of manufacture of the same | |
| TWI288978B (en) | Manufacturing method of electronic light emitting device | |
| KR101297402B1 (en) | Light emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |