KR20120064126A - Wiring board and method for producing same - Google Patents

Wiring board and method for producing same Download PDF

Info

Publication number
KR20120064126A
KR20120064126A KR1020127011373A KR20127011373A KR20120064126A KR 20120064126 A KR20120064126 A KR 20120064126A KR 1020127011373 A KR1020127011373 A KR 1020127011373A KR 20127011373 A KR20127011373 A KR 20127011373A KR 20120064126 A KR20120064126 A KR 20120064126A
Authority
KR
South Korea
Prior art keywords
wiring board
layer
wiring
rigid
conductor
Prior art date
Application number
KR1020127011373A
Other languages
Korean (ko)
Inventor
노부유키 나가누마
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20120064126A publication Critical patent/KR20120064126A/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선판 (1000) 이, 수용 스페이스를 갖는 기판 (100) 과, 수용 스페이스에 의해 형성되는 기판 (100) 의 개구를 막도록 기판 (100) 상에 형성되는 제 1 절연층 (102) 과, 제 1 절연층의 위에 형성되는 제 1 배선층 (112) 을 갖는 제 1 리지드 배선판 (10) 과, 주면 상에 제 2 배선층 (214) 을 가지며, 수용 스페이스에 수용되는 제 2 리지드 배선판 (20) 과, 제 1 배선층과 제 2 배선층을 접속하는 제 1 접속용 도체 (122) 와, 제 1 배선층의 위에 형성되는 제 1 층간 절연층 (302) 을 갖는다.The wiring board 1000 includes a substrate 100 having a receiving space, a first insulating layer 102 formed on the substrate 100 so as to close an opening of the substrate 100 formed by the receiving space, and a first one. A first rigid wiring board 10 having a first wiring layer 112 formed on the insulating layer, a second rigid wiring board 20 having a second wiring layer 214 on a main surface thereof, and housed in an accommodation space; It has a 1st connection conductor 122 which connects a 1st wiring layer and a 2nd wiring layer, and the 1st interlayer insulation layer 302 formed on a 1st wiring layer.

Figure P1020127011373
Figure P1020127011373

Description

배선판 및 그 제조 방법{WIRING BOARD AND METHOD FOR PRODUCING SAME}Wiring board and manufacturing method thereof {WIRING BOARD AND METHOD FOR PRODUCING SAME}

본 발명은 배선판 및 그 제조 방법에 관한 것이다. The present invention relates to a wiring board and a method of manufacturing the same.

특허문헌 1 에는, 부분적으로 배선 밀도가 높은 영역이 형성된 다층 배선판이 개시되어 있다. 이 배선판에서는, 제 1 배선판 상에 제 2 배선판이 접착되고, 제 1 배선판의 배선과 제 2 배선판의 배선이 전기적으로 접속되어 있다. Patent Literature 1 discloses a multilayer wiring board in which a region having a high wiring density is partially formed. In this wiring board, the second wiring board is bonded to the first wiring board, and the wiring of the first wiring board and the wiring of the second wiring board are electrically connected.

일본 공개특허공보 제2003-298234호Japanese Laid-Open Patent Publication No. 2003-298234

특허문헌 1 에 기재된 배선판에는 다음과 같은 문제점이 있다고 생각된다. It is thought that the wiring board of patent document 1 has the following problems.

배선판의 표면에 제 2 배선판이 돌출되어 있기 때문에, 외부 충격 등에 대한 제 1 배선판과 제 2 배선판의 접속 신뢰성이 낮다고 생각된다. 배선판의 대칭성이 나쁘기 때문에 휨 등이 우려된다. 표면 실장 영역이 평탄하게 되어 있지 않기 때문에, 부품의 배치나 배선의 배치에 관한 제약이 크다고 생각된다. 또, 제 1 배선판과 제 2 배선판이 일체적으로 형성되지 않기 때문에, 별도의 방법 (예를 들어 땜납이나 접착제 등) 으로 제 1 배선판과 제 2 배선판을 접속하는 것이 필요하다고 생각된다. Since a 2nd wiring board protrudes on the surface of a wiring board, it is thought that the connection reliability of a 1st wiring board and a 2nd wiring board with respect to external shock etc. is low. Because of the poor symmetry of the wiring board, warpage or the like is feared. Since the surface mounting area is not flat, it is considered that the constraints regarding the arrangement of components and the arrangement of wirings are large. In addition, since the first wiring board and the second wiring board are not formed integrally, it is considered necessary to connect the first wiring board and the second wiring board by another method (for example, solder or adhesive).

본 발명은, 배선판에 포함되는 제 1 리지드 배선판과 제 2 리지드 배선판의 접속에 관해, 보다 양호한 전기 특성을 얻는 것을 목적으로 한다. An object of the present invention is to obtain better electrical characteristics with respect to a connection between a first rigid wiring board and a second rigid wiring board included in a wiring board.

본 발명의 제 1 관점에 따른 배선판은, 수용 스페이스를 갖는 기판과, 상기 수용 스페이스에 의해 형성되는 상기 기판의 개구를 막도록 상기 기판 상에 형성되는 제 1 절연층과, 상기 제 1 절연층의 위에 형성되는 제 1 배선층을 갖는 제 1 리지드 배선판과, 주면 상에 제 2 배선층을 가지며, 상기 수용 스페이스에 수용되는 제 2 리지드 배선판과, 상기 제 1 배선층과 상기 제 2 배선층을 접속하는 제 1 접속용 도체와, 상기 제 1 배선층의 위에 형성되는 제 1 층간 절연층을 갖는다. According to a first aspect of the present invention, a wiring board includes a substrate having an accommodating space, a first insulating layer formed on the substrate so as to close an opening of the substrate formed by the accommodating space, and the first insulating layer. A first rigid wiring board having a first wiring layer formed thereon, a second rigid wiring board having a second wiring layer on a main surface thereof and housed in the accommodation space, and a first connection connecting the first wiring layer and the second wiring layer. And a first interlayer insulating layer formed on the first wiring layer.

본 발명의 제 2 관점에 따른 배선판의 제조 방법은, 제 1 리지드 배선판의 기판에 설치된 수용 스페이스에, 주면 상에 제 2 배선층을 갖는 제 2 리지드 배선판을 배치하는 것과, 상기 기판 및 상기 제 2 리지드 배선판 상에 절연층을 형성하고, 그 절연층에 제 1 비아 홀을 형성하고, 그 제 1 비아 홀에 제 1 접속용 도체를 형성하고, 상기 절연층 상에 제 1 배선층을 형성함으로써, 상기 제 1 배선층을 가지며 상기 제 2 리지드 배선판을 내부에 수용하는 상기 제 1 리지드 배선판을 제조하는 것을 포함하고, 상기 제 1 비아 홀은 상기 배선판의 내층에 형성되고, 상기 제 1 배선층과 상기 제 2 배선층은 상기 제 1 접속용 도체에 의해 전기적으로 접속된다. The manufacturing method of the wiring board which concerns on the 2nd viewpoint of this invention is arrange | positioning the 2nd rigid wiring board which has a 2nd wiring layer on the main surface in the accommodating space provided in the board | substrate of a 1st rigid wiring board, and the said board | substrate and said 2nd rigid By forming an insulating layer on the wiring board, forming a first via hole in the insulating layer, forming a first connecting conductor in the first via hole, and forming a first wiring layer on the insulating layer. Manufacturing the first rigid wiring board having a first wiring layer and accommodating the second rigid wiring board therein, wherein the first via hole is formed in an inner layer of the wiring board, and the first wiring layer and the second wiring layer are It is electrically connected by the said 1st connection conductor.

본 발명에 의하면, 배선판에 포함되는 제 1 리지드 배선판과 제 2 리지드 배선판의 접속에 관해, 보다 양호한 전기 특성을 얻을 수 있다. According to the present invention, better electrical characteristics can be obtained with respect to the connection between the first rigid wiring board and the second rigid wiring board included in the wiring board.

도 1 은 본 발명의 실시형태에 따른 배선판의 개략 구조를 나타내는 단면도이다.
도 2 는 제 2 리지드 배선판의 개략 구조를 나타내는 단면도이다.
도 3 은 제 1 리지드 배선판의 개략 구조를 나타내는 단면도이다.
도 4 는 제 2 리지드 배선판의 배치를 나타내는 평면도이다.
도 5 는 본 발명의 실시형태에 따른 배선판의 제조 방법의 순서를 나타내는 플로우차트이다.
도 6 은 제 2 리지드 배선판을 준비하는 공정을 설명하기 위한 도면이다.
도 7 은 수용 스페이스에 제 2 리지드 배선판을 배치하는 공정을 설명하기 위한 도면이다.
도 8 은 제 1 층의 형성에 관해, 절연층 및 동박을 배치하는 공정을 설명하기 위한 도면이다.
도 9 는 제 1 층의 형성에 관해, 프레스 공정을 설명하기 위한 도면이다.
도 10 은 제 1 층에 비아 홀 및 스루 홀을 형성하는 공정을 설명하기 위한 도면이다.
도 11 은 제 2 층의 형성에 관해, 절연층 및 동박을 배치하는 공정을 설명하기 위한 도면이다.
도 12 는 제 2 층의 형성에 관해, 프레스 공정을 설명하기 위한 도면이다.
도 13 은 제 2 층에 비아 홀을 형성하는 공정을 설명하기 위한 도면이다.
도 14 는 제 2 층의 형성에 관해, 도금 공정 및 패터닝 공정을 설명하기 위한 도면이다.
도 15 는 솔더 레지스트층을 형성하는 공정을 설명하기 위한 도면이다.
도 16 은 제 2 리지드 배선판이 전자 부품을 내장하는 예를 나타내는 도면이다.
도 17 은 복수의 제 2 리지드 배선판을 내장하는 배선판의 일례를 나타낸 도면이다.
도 18 은 제 1 리지드 배선판 및 제 2 리지드 배선판이 편면에만 배선층을 갖는 예를 나타내는 도면이다.
도 19 는 수용 스페이스가 오목부인 예를 나타내는 도면이다.
도 20 은 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 1) 이다.
도 21 은 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 2) 이다.
도 22 는 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 3) 이다.
도 23 은 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 4) 이다.
도 24 는 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 5) 이다.
도 25 는 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 6) 이다.
도 26 은 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 7) 이다.
도 27 은 세미 애디티브법을 이용한 제조 방법을 설명하기 위한 도면 (그 8) 이다.
도 28 은 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 1) 이다.
도 29 는 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 2) 이다.
도 30 은 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 3) 이다.
도 31 은 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 4) 이다.
도 32 는 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 5) 이다.
도 33 은 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 6) 이다.
도 34 는 전사법을 이용한 제조 방법을 설명하기 위한 도면 (그 7) 이다.
도 35 는 배선층이 스루 홀 도체에 의해 접속된 배선판을 설명하기 위한 도면 (그 1) 이다.
도 36 은 배선층이 스루 홀 도체에 의해 접속된 배선판을 설명하기 위한 도면 (그 2) 이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows schematic structure of the wiring board which concerns on embodiment of this invention.
2 is a cross-sectional view illustrating a schematic structure of a second rigid wiring board.
3 is a cross-sectional view illustrating a schematic structure of a first rigid wiring board.
4 is a plan view illustrating an arrangement of a second rigid wiring board.
It is a flowchart which shows the procedure of the manufacturing method of the wiring board which concerns on embodiment of this invention.
6 is a diagram for explaining a step of preparing a second rigid wiring board.
It is a figure for demonstrating the process of arrange | positioning a 2nd rigid wiring board in a storage space.
It is a figure for demonstrating the process of arrange | positioning an insulating layer and copper foil regarding formation of a 1st layer.
9 is a diagram for explaining a pressing step with respect to the formation of the first layer.
FIG. 10 is a view for explaining a step of forming a via hole and a through hole in the first layer.
It is a figure for demonstrating the process of arrange | positioning an insulating layer and copper foil regarding formation of a 2nd layer.
It is a figure for demonstrating the press process regarding formation of a 2nd layer.
It is a figure for demonstrating the process of forming a via hole in a 2nd layer.
It is a figure for demonstrating the plating process and the patterning process regarding formation of a 2nd layer.
It is a figure for demonstrating the process of forming a soldering resist layer.
It is a figure which shows the example in which a 2nd rigid wiring board contains an electronic component.
It is a figure which shows an example of the wiring board which embeds several 2nd rigid wiring board.
18 is a diagram illustrating an example in which the first rigid wiring board and the second rigid wiring board have wiring layers only on one side.
It is a figure which shows the example which a receiving space is a recessed part.
It is a figure (1) for demonstrating the manufacturing method using the semiadditive process.
FIG. 21 is a diagram (2) for illustrating a manufacturing method using the semiadditive process. FIG.
22 is a diagram (3) for illustrating the manufacturing method using the semiadditive process.
It is a figure (4) for demonstrating the manufacturing method using the semiadditive process.
It is a figure (5) for demonstrating the manufacturing method using the semiadditive process.
FIG. 25 is a view for explaining a manufacturing method using a semiadditive process (No. 6). FIG.
It is a figure (7) for demonstrating the manufacturing method using the semiadditive process.
27 is a diagram (8) for illustrating the manufacturing method using the semiadditive process.
28 is a diagram (1) for illustrating a manufacturing method using the transfer method.
29 is a diagram (2) for illustrating a manufacturing method using the transfer method.
30 is a diagram (3) for illustrating the manufacturing method using the transfer method.
31 is a diagram (4) for illustrating the manufacturing method using the transfer method.
Fig. 32 is a diagram for explaining the manufacturing method using the transfer method (No. 5).
33 is a diagram for explaining the manufacturing method using the transfer method (No. 6).
Fig. 34 is a figure for explaining the manufacturing method using the transfer method (No. 7).
FIG. 35 is a diagram (1) for illustrating a wiring board in which wiring layers are connected by through-hole conductors. FIG.
36 is a diagram (2) for illustrating a wiring board in which wiring layers are connected by through hole conductors.

발명을 실시하기Carrying out the invention 위한 형태 Form for

이하, 본 발명의 실시형태에 관해 도면을 참조하면서 설명한다. 또한, 도면 중, 화살표 Z1, Z2 는, 각각 배선판의 주면 (표리면) 의 법선 방향 (또는 코어 기판의 두께 방향) 에 해당하는 배선판의 적층 방향을 가리킨다. 한편, 화살표 X1, X2 및 Y1, Y2 는, 각각 적층 방향에 직교하는 방향 (배선판의 주면에 평행한 방향) 을 가리킨다. 배선판의 주면은 X-Y 평면이 된다. 또, 배선판의 측면은 X-Z 평면 또는 Y-Z 평면이 된다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring drawings. In addition, arrow Z1, Z2 points out the lamination direction of the wiring board corresponding to the normal line direction (or the thickness direction of a core board | substrate) of the main surface (front and back surface) of a wiring board, respectively. On the other hand, arrows X1, X2 and Y1, Y2 indicate the direction (direction parallel to the main surface of a wiring board) orthogonal to a lamination direction, respectively. The main surface of the wiring board is the X-Y plane. Moreover, the side surface of a wiring board becomes an X-Z plane or a Y-Z plane.

실시형태의 설명 중에서는, 상반되는 법선 방향을 향한 2 개의 주면을, 제 1 면 (화살표 Z1 측의 면), 제 2 면 (화살표 Z2 측의 면) 이라고 한다. 적층 방향에 있어서, 코어에 가까운 측을 하층 (또는 내층측), 코어로부터 먼 측을 상층 (또는 외층측) 이라고 한다. 외층이란 가장 상층의 층 (최외층) 을 말하며, 내층이란 외층보다 하층의 층 (최외층 이외의 층) 을 말한다. 회로 등의 배선으로서 기능할 수 있는 도체 패턴을 포함하는 층을 배선층이라고 한다. 배선층에는, 상기 도체 패턴 이외에, 스루 홀 도체 또는 비아 도체의 랜드 등이 포함되는 경우도 있다. 스루 홀에 형성되어 기판 양면의 배선층을 서로 전기적으로 접속하는 도체를 스루 홀 도체라고 한다. 비아 홀에 형성되어 상층의 배선층과 하층의 배선층을 서로 전기적으로 접속하는 도체를 비아 도체라고 한다. In description of embodiment, two main surfaces facing the opposite normal direction are called 1st surface (surface of arrow Z1 side), and 2nd surface (surface of arrow Z2 side). In the lamination direction, the side close to the core is referred to as the lower layer (or the inner layer side) and the side far from the core is referred to as the upper layer (or the outer layer side). An outer layer means the uppermost layer (outermost layer), and an inner layer means the lower layer (layers other than outermost layer) than an outer layer. The layer containing the conductor pattern which can function as wiring of a circuit etc. is called wiring layer. The wiring layer may include, in addition to the conductor pattern, a land of a through hole conductor or a via conductor. A conductor formed in the through hole and electrically connecting the wiring layers on both sides of the substrate to each other is called a through hole conductor. A conductor formed in the via hole and electrically connecting the upper wiring layer and the lower wiring layer to each other is called a via conductor.

본 실시형태의 배선판 (1000) 은, 도 1 에 나타낸 바와 같이, 저밀도 도체 영역 (R1) 과 고밀도 도체 영역 (R2) 을 갖는다. 고밀도 도체 영역 (R2) 의 도체 밀도는 저밀도 도체 영역 (R1) 의 도체 밀도보다 크다. 저밀도 도체 영역 (R1) 과 고밀도 도체 영역 (R2) 에 관해, 단위 두께당의 배선층 수를 비교하면, 고밀도 도체 영역 (R2) 의 배선층 수는 저밀도 도체 영역 (R1) 의 배선층 수보다 많다. 본 실시형태에서는, 이 배선층 수의 차이에 의해, 고밀도 도체 영역 (R2) 에 있어서의 도체의 존재 밀도가, 저밀도 도체 영역 (R1) 에 있어서의 도체의 존재 밀도보다 커져 있다. As shown in FIG. 1, the wiring board 1000 of the present embodiment has a low density conductor region R1 and a high density conductor region R2. The conductor density of the high density conductor region R2 is larger than the conductor density of the low density conductor region R1. When the number of wiring layers per unit thickness is compared with respect to the low density conductor region R1 and the high density conductor region R2, the number of wiring layers of the high density conductor region R2 is larger than the number of wiring layers of the low density conductor region R1. In the present embodiment, due to the difference in the number of wiring layers, the presence density of the conductor in the high density conductor region R2 is larger than the existence density of the conductor in the low density conductor region R1.

저밀도 도체 영역 (R1) 및 고밀도 도체 영역 (R2) 은 각각 제 1 리지드 배선판 (10) 의 일부이다. 또, 제 1 리지드 배선판 (10) 은 제 2 리지드 배선판 (20) 을 내장한다. 제 1 리지드 배선판 (10) 에 있어서, 제 2 리지드 배선판 (20) 이 고밀도 도체 영역 (R2) 에 상당하고, 그 이외의 부분이 저밀도 도체 영역 (R1) 으로 되어 있다. 따라서, 제 2 리지드 배선판 (20) 에 있어서의 도체의 존재 밀도는, 제 1 리지드 배선판 (10) 에 있어서의 도체의 존재 밀도보다 높다. 배선판 (1000), 제 1 리지드 배선판 (10) 및 제 2 리지드 배선판 (20) 은 각각 프린트 배선판이다. 제 2 리지드 배선판 (20) 은 복수의 배선층을 구비하는 다층 배선판이다. The low density conductor region R1 and the high density conductor region R2 are each part of the first rigid wiring board 10. Moreover, the 1st rigid wiring board 10 contains the 2nd rigid wiring board 20. As shown in FIG. In the 1st rigid wiring board 10, the 2nd rigid wiring board 20 is corresponded to the high density conductor area | region R2, and the other part is made into the low density conductor area | region R1. Therefore, the present density of the conductor in the second rigid wiring board 20 is higher than the present density of the conductor in the first rigid wiring board 10. The wiring board 1000, the first rigid wiring board 10, and the second rigid wiring board 20 are printed wiring boards, respectively. The second rigid wiring board 20 is a multilayer wiring board including a plurality of wiring layers.

제 2 리지드 배선판 (20) 은, 도 2 에 나타낸 바와 같이, 기판 (200) 과, 절연층 (201, 202) 과, 배선층 (211 ∼ 214) 과, 비아 도체 (221, 222) 를 갖는다. 배선층 (213, 214) 은 제 2 리지드 배선판 (20) 의 주면 (제 1 면, 제 2 면) 에 형성되어 있다. 비아 도체 (221 및 222) 는 필드 비아 (filled via) 이다. 배선층 (211 ∼ 214) 및 비아 도체 (221, 222) 는, 예를 들어 구리로 이루어진다. 또, 절연층 (201, 202) 은 층간 절연층으로서 기능한다. 절연층 (201, 202) 은, 예를 들어 경화된 프리프레그로 이루어진다. 프리프레그로는, 예를 들어 유리 섬유 또는 아라미드 섬유 등의 기재에, 에폭시 수지, 폴리에스테르 수지, 비스말레이미드트리아진 수지 (BT 수지), 이미드 수지 (폴리이미드), 페놀 수지 또는 알릴화페닐렌에테르 수지 (A-PPE 수지) 등의 수지를 함침시킨 것을 이용한다. As shown in FIG. 2, the second rigid wiring board 20 includes a substrate 200, insulating layers 201 and 202, wiring layers 211 to 214, and via conductors 221 and 222. The wiring layers 213 and 214 are formed on the main surface (first surface, second surface) of the second rigid wiring board 20. Via conductors 221 and 222 are filled vias. The wiring layers 211 to 214 and the via conductors 221 and 222 are made of copper, for example. In addition, the insulating layers 201 and 202 function as interlayer insulating layers. The insulating layers 201 and 202 consist of hardened prepreg, for example. As the prepreg, for example, epoxy resin, polyester resin, bismaleimide triazine resin (BT resin), imide resin (polyimide), phenol resin or allylated phenyl to base materials such as glass fiber or aramid fiber What impregnated resin, such as a lene ether resin (A-PPE resin), is used.

기판 (200) 은, 예를 들어 에폭시 수지로 이루어진다. 에폭시 수지는, 예를 들어 수지 함침 처리에 의해, 유리 섬유나 아라미드 섬유 등의 보강재를 포함하고 있는 것이 바람직하다. 보강재는 주재료 (에폭시 수지) 보다 열팽창율이 작은 재료이다. 보강재로는, 예를 들어 유리 클로스, 실리카 필러 또는 유리 필러 등의 무기 재료가 바람직하다. The board | substrate 200 consists of epoxy resins, for example. It is preferable that an epoxy resin contains reinforcing materials, such as glass fiber and aramid fiber, for example by resin impregnation process. The reinforcing material is a material having a lower coefficient of thermal expansion than the main material (epoxy resin). As a reinforcing material, inorganic materials, such as a glass cloth, a silica filler, or a glass filler, are preferable, for example.

기판 (200) 의 제 1 면에는 배선층 (211) 이 형성되고, 기판 (200) 의 제 2 면에는 배선층 (212) 이 형성된다. 기판 (200) 에는 스루 홀 (200a) 이 형성된다. 그리고, 스루 홀 (200a) 의 벽면에는 스루 홀 도체 (200b) 가 형성된다. 스루 홀 도체 (200b) 는 배선층 (211) 과 배선층 (212) 을 서로 전기적으로 접속시킨다. 스루 홀 (200a) 에는, 예를 들어 절연층 (201, 202) 으로부터 유출된 수지 (200c) 가 충전된다. 기판 (200), 배선층 (211, 212) 및 스루 홀 도체 (200b) 로 이루어진 배선판은, 제 2 리지드 배선판 (20) 의 코어 기판에 해당한다.The wiring layer 211 is formed on the first surface of the substrate 200, and the wiring layer 212 is formed on the second surface of the substrate 200. Through holes 200a are formed in the substrate 200. And through-hole conductor 200b is formed in the wall surface of through-hole 200a. The through hole conductor 200b electrically connects the wiring layer 211 and the wiring layer 212 with each other. The through hole 200a is filled with the resin 200c that flows out of the insulating layers 201 and 202, for example. The wiring board which consists of the board | substrate 200, the wiring layers 211 and 212, and the through-hole conductor 200b corresponds to the core board | substrate of the 2nd rigid wiring board 20. As shown in FIG.

기판 (200) 의 제 1 면에는 절연층 (201) 이 형성되고, 기판 (200) 의 제 2 면에는 절연층 (202) 이 형성된다. 절연층 (201) 상에는 배선층 (213) 이 형성되고, 절연층 (202) 상에는 배선층 (214) 이 형성된다. 절연층 (201) 에는 비아 홀 (201a) 이 형성되고, 절연층 (202) 에는 비아 홀 (202a) 이 형성된다. 비아 홀 (201a, 202a) 에는, 각각 예를 들어 도금에 의해 도체 (예를 들어 구리) 가 충전되어 비아 도체 (221, 222) 가 형성된다. 배선층 (211) 과 배선층 (213) 은, 비아 도체 (221) 를 통해 서로 전기적으로 접속된다. 또, 배선층 (212) 과 배선층 (214) 은, 비아 도체 (222) 를 통해 서로 전기적으로 접속된다.An insulating layer 201 is formed on the first surface of the substrate 200, and an insulating layer 202 is formed on the second surface of the substrate 200. The wiring layer 213 is formed on the insulating layer 201, and the wiring layer 214 is formed on the insulating layer 202. Via holes 201a are formed in the insulating layer 201, and via holes 202a are formed in the insulating layer 202. Via holes 201a and 202a are respectively filled with a conductor (for example, copper) by, for example, plating to form via conductors 221 and 222. The wiring layer 211 and the wiring layer 213 are electrically connected to each other via the via conductor 221. In addition, the wiring layer 212 and the wiring layer 214 are electrically connected to each other via the via conductor 222.

도 3 에 나타낸 바와 같이, 제 1 리지드 배선판 (10) 은 제 2 리지드 배선판 (20) 을 내장한다. 또, 제 1 리지드 배선판 (10) 은, 기판 (100) 과 절연층 (101, 102) 으로 이루어진 절연 기판 (103) 과, 배선층 (111, 112) 과, 비아 도체 (121, 122) 를 갖는다. 배선층 (111, 112) 은, 제 1 리지드 배선판 (10) 의 주면 (제 1 면, 제 2 면) 에 형성되어 있다. As shown in FIG. 3, the 1st rigid wiring board 10 contains the 2nd rigid wiring board 20. As shown in FIG. Moreover, the 1st rigid wiring board 10 has the insulated substrate 103 which consists of the board | substrate 100 and the insulating layers 101 and 102, the wiring layers 111 and 112, and the via conductors 121 and 122. As shown in FIG. The wiring layers 111 and 112 are formed on the main surface (first surface, second surface) of the first rigid wiring board 10.

기판 (100) 은, 예를 들어 5 층의 절연층, 즉 절연층 (100a ∼ 100e) 으로 이루어진다. 절연층 (100a ∼ 100e) 은, 제 1 면으로부터 제 2 면을 향하여 절연층 (100a, 100b, 100c, 100d, 100e) 의 순으로 적층된다. 기판 (100) 의 두께 (절연층 (100a ∼ 100e) 의 두께의 합계) 는 제 2 리지드 배선판 (20) 의 두께와 거의 동일하다. 제 2 리지드 배선판 (20) 의 적어도 하나의 배선층의 두께는, 제 1 리지드 배선판 (10) 의 배선층의 두께보다 작은 것이 바람직하다. The board | substrate 100 consists of five insulating layers, ie, insulating layers 100a-100e, for example. The insulating layers 100a to 100e are laminated in the order of the insulating layers 100a, 100b, 100c, 100d and 100e from the first surface toward the second surface. The thickness of the substrate 100 (the sum of the thicknesses of the insulating layers 100a to 100e) is almost the same as the thickness of the second rigid wiring board 20. It is preferable that the thickness of at least one wiring layer of the second rigid wiring board 20 is smaller than the thickness of the wiring layer of the first rigid wiring board 10.

도 4 에 나타낸 바와 같이, 기판 (100) 에는 관통공 (20b) 이 형성된다. 그리고, 이 관통공 (20b) 이 수용 스페이스 (R11) (수용부) 가 된다. 수용 스페이스 (R11) 에 의해 기판 (100) 에 개구가 형성된다. 제 2 리지드 배선판 (20) 은, 도 3 에 나타낸 바와 같이, 제 1 리지드 배선판 (10) (기판 (100)) 에 형성된 수용 스페이스 (R11) 에 수용된다. 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 의 간극에는, 주위의 절연층 (절연층 (100a ∼ 100e) 이나 절연층 (101, 102) 등) 으로부터 유출된 수지 (20a) 가 충전된다. As shown in FIG. 4, a through hole 20b is formed in the substrate 100. And this through-hole 20b becomes accommodating space R11 (accommodating part). An opening is formed in the substrate 100 by the accommodation space R11. As shown in FIG. 3, the second rigid wiring board 20 is accommodated in the accommodation space R11 formed in the first rigid wiring board 10 (substrate 100). The gap between the first rigid wiring board 10 and the second rigid wiring board 20 is filled with the resin 20a flowing out from the surrounding insulating layers (insulating layers 100a to 100e, insulating layers 101 and 102, etc.). do.

기판 (100) 과 제 2 리지드 배선판 (20) 은, 도 4 에 나타낸 바와 같이, X 방향 또는 Y 방향으로 나란히 배치된다. 도 4 에는, 하나의 직사각형의 제 1 리지드 배선판 (10) (기판 (100)) 에 복수 (예를 들어 4 개) 의 직사각형의 수용 스페이스 (R11) 를 형성하고, 이들 수용 스페이스 (R11) 의 각각에 직사각형의 제 2 리지드 배선판 (20) 을 배치하는 예를 나타내고 있지만, 이것에 한정되지 않는다. 제 1 리지드 배선판 (10) 및 제 2 리지드 배선판 (20) 의 수나 형상 등은 임의이다. The board | substrate 100 and the 2nd rigid wiring board 20 are arrange | positioned side by side in the X direction or the Y direction, as shown in FIG. In FIG. 4, a plurality of rectangular storage spaces R11 are formed in one rectangular first rigid wiring board 10 (substrate 100), and each of these storage spaces R11 is formed. Although the example which arrange | positions the rectangular 2nd rigid wiring board 20 to is shown, it is not limited to this. The number, shape, etc. of the 1st rigid wiring board 10 and the 2nd rigid wiring board 20 are arbitrary.

절연층 (100a ∼ 100e) 은, 예를 들어 경화된 프리프레그로 이루어진다. 프리프레그로는, 예를 들어 유리 섬유 또는 아라미드 섬유 등의 기재에, 에폭시 수지, 폴리에스테르 수지, 비스말레이미드트리아진 수지 (BT 수지), 이미드 수지 (폴리이미드), 페놀 수지 또는 알릴화페닐렌에테르 수지 (A-PPE 수지) 등의 수지를 함침시킨 것을 이용한다. Insulating layers 100a-100e consist of hardened prepreg, for example. As the prepreg, for example, epoxy resin, polyester resin, bismaleimide triazine resin (BT resin), imide resin (polyimide), phenol resin or allylated phenyl to base materials such as glass fiber or aramid fiber What impregnated resin, such as a lene ether resin (A-PPE resin), is used.

제 2 리지드 배선판 (20) 및 절연층 (100a) 의 제 1 면에는 절연층 (101) (제 2 절연층) 이 형성되고, 제 2 리지드 배선판 (20) 및 절연층 (100e) 의 제 2 면에는 절연층 (102) (제 1 절연층) 이 형성된다. 관통공 (20b) 에 의해 형성되는 기판 (100) 의 일방 (제 1 면측) 의 개구는, 기판 (100) 의 제 1 면측에 형성되는 절연층 (101) 에 의해 막히고, 관통공 (20b) 에 의해 형성되는 기판 (100) 의 타방 (제 2 면측) 의 개구는, 기판 (100) 의 제 2 면측에 형성되는 절연층 (102) 에 의해 막힌다. An insulating layer 101 (second insulating layer) is formed on the first surface of the second rigid wiring board 20 and the insulating layer 100a, and the second surface of the second rigid wiring board 20 and the insulating layer 100e is formed. Insulating layer 102 (first insulating layer) is formed. The opening of one (first surface side) of the substrate 100 formed by the through hole 20b is blocked by the insulating layer 101 formed on the first surface side of the substrate 100, and is formed in the through hole 20b. The opening of the other side (2nd surface side) of the board | substrate 100 formed by it is clogged by the insulating layer 102 formed in the 2nd surface side of the board | substrate 100. FIG.

절연층 (101) 상에는 배선층 (111) 이 형성되고, 절연층 (102) 상에는 배선층 (112) 이 형성된다. 절연층 (101) 에는 비아 홀 (101a) 이 형성되고, 절연층 (102) 에는 비아 홀 (102a) 이 형성된다. 비아 홀 (101a, 102a) 에는, 각각 예를 들어 도금에 의해 도체 (예를 들어 구리) 가 충전되어, 비아 도체 (121, 122) 가 형성된다. 배선층 (213) 과 배선층 (111) 은, 비아 도체 (121) 를 통해 서로 전기적으로 접속된다. 또, 배선층 (214) 과 배선층 (112) 은, 비아 도체 (122) 를 통해 서로 전기적으로 접속된다. 이에 따라, 저밀도 도체 영역 (R1) 과 고밀도 도체 영역 (R2) 이, 비아 도체 (121) 및 비아 도체 (122) 를 통해 서로 전기적으로 접속된다. 본 실시형태에 있어서, 비아 도체 (121 및 122) 는 필드 비아이다. 본 실시형태에서는, 비아 도체 (122) 가 제 1 접속용 도체에 해당하고, 비아 도체 (121) 가 제 2 접속용 도체에 해당한다. The wiring layer 111 is formed on the insulating layer 101, and the wiring layer 112 is formed on the insulating layer 102. Via holes 101a are formed in the insulating layer 101, and via holes 102a are formed in the insulating layer 102. The via holes 101a and 102a are respectively filled with a conductor (for example, copper) by plating, for example, and the via conductors 121 and 122 are formed. The wiring layer 213 and the wiring layer 111 are electrically connected to each other via the via conductor 121. In addition, the wiring layer 214 and the wiring layer 112 are electrically connected to each other via the via conductor 122. As a result, the low density conductor region R1 and the high density conductor region R2 are electrically connected to each other via the via conductor 121 and the via conductor 122. In the present embodiment, the via conductors 121 and 122 are field vias. In this embodiment, the via conductor 122 corresponds to the 1st connection conductor, and the via conductor 121 corresponds to the 2nd connection conductor.

기판 (100) 및 절연층 (101, 102) 에는 스루 홀 (10a) 이 형성된다. 그리고, 스루 홀 (10a) 의 벽면에는 스루 홀 도체 (10b) 가 형성된다. 스루 홀 도체 (10b) 는, 배선층 (111) 과 배선층 (112) 을 서로 전기적으로 접속시킨다. Through holes 10a are formed in the substrate 100 and the insulating layers 101 and 102. And through-hole conductor 10b is formed in the wall surface of through-hole 10a. The through hole conductor 10b electrically connects the wiring layer 111 and the wiring layer 112 to each other.

배선판 (1000) 은, 도 1 에 나타낸 바와 같이, 상기 제 1 리지드 배선판 (10) (제 2 리지드 배선판 (20) 을 포함) 에 더하여, 절연층 (301, 302) 과, 배선층 (311, 312) 과, 비아 도체 (321, 322) 와, 솔더 레지스트층 (331, 332) 을 갖는다. 비아 도체 (321 및 322) 는 필드 비아이다. 배선판 (1000) 은, 기판 (200) 의 제 1 면측에, 비아 도체 (221, 121, 321) 가 Z 방향으로 적층 (스택) 되는 구조를 가지며, 기판 (200) 의 제 2 면측에, 비아 도체 (222, 122, 322) 가 Z 방향으로 적층 (스택) 되는 구조를 갖는다. As shown in FIG. 1, the wiring board 1000 includes the insulating layers 301 and 302 and the wiring layers 311 and 312 in addition to the first rigid wiring board 10 (including the second rigid wiring board 20). And via conductors 321 and 322 and solder resist layers 331 and 332. Via conductors 321 and 322 are field vias. The wiring board 1000 has a structure in which the via conductors 221, 121, and 321 are stacked (stacked) in the Z direction on the first surface side of the substrate 200, and the via conductor on the second surface side of the substrate 200. 222, 122, and 322 have a structure in which they are stacked (stacked) in the Z direction.

절연층 (101) 의 제 1 면에는 절연층 (301) (제 2 층간 절연층) 이 형성되고, 절연층 (102) 의 제 2 면에는 절연층 (302) (제 1 층간 절연층) 이 형성된다. 스루 홀 (10a) 에는, 절연층 (301, 302) 으로부터 유출된 수지 (10c) 가 충전된다.An insulating layer 301 (second interlayer insulating layer) is formed on the first side of the insulating layer 101, and an insulating layer 302 (first interlayer insulating layer) is formed on the second side of the insulating layer 102. do. The through hole 10a is filled with the resin 10c flowing out from the insulating layers 301 and 302.

절연층 (301) 상에는 배선층 (311) 이 형성되고, 절연층 (302) 상에는 배선층 (312) 이 형성된다. 절연층 (301) 에는 비아 홀 (301a) 이 형성되고, 절연층 (302) 에는 비아 홀 (302a) 이 형성된다. 비아 홀 (301a, 302a) 에는, 각각 예를 들어 도금에 의해 도체 (예를 들어 구리) 가 충전되어, 비아 도체 (321, 322) 가 형성된다. 배선층 (111) 과 배선층 (311) 은, 비아 도체 (321) 를 통해 서로 전기적으로 접속된다. 또, 배선층 (112) 과 배선층 (312) 은, 비아 도체 (322) 를 통해 서로 전기적으로 접속된다. The wiring layer 311 is formed on the insulating layer 301, and the wiring layer 312 is formed on the insulating layer 302. Via holes 301a are formed in the insulating layer 301, and via holes 302a are formed in the insulating layer 302. The via holes 301a and 302a are respectively filled with a conductor (for example, copper) by plating, for example, and the via conductors 321 and 322 are formed. The wiring layer 111 and the wiring layer 311 are electrically connected to each other via the via conductor 321. In addition, the wiring layer 112 and the wiring layer 312 are electrically connected to each other via the via conductor 322.

절연층 (301) 의 제 1 면에는 솔더 레지스트층 (331) 이 형성되고, 절연층 (302) 의 제 2 면에는 솔더 레지스트층 (332) 이 형성된다. 솔더 레지스트층 (331 및 332) 의 각각은, 예를 들어 아크릴-에폭시계 수지를 이용한 감광성 수지, 에폭시 수지를 주체로 한 열경화성 수지, 또는 자외선 경화형의 수지 등으로 이루어진다. A solder resist layer 331 is formed on the first surface of the insulating layer 301, and a solder resist layer 332 is formed on the second surface of the insulating layer 302. Each of the solder resist layers 331 and 332 is made of, for example, a photosensitive resin using an acrylic epoxy resin, a thermosetting resin mainly composed of an epoxy resin, an ultraviolet curable resin, or the like.

솔더 레지스트층 (331) 에는 개구 (331a) 가 형성되고, 솔더 레지스트층 (332) 에는 개구 (332a) 가 형성된다. 개구 (331a) 에는 외부 접속 단자 (331b) 가 형성되고, 개구 (332a) 에는 외부 접속 단자 (332b) 가 형성된다. 외부 접속 단자 (331b) 는 배선층 (311) 상에 형성되고, 외부 접속 단자 (332b) 는 배선층 (312) 상에 형성된다. 외부 접속 단자 (331b, 332b) 는 예를 들어 땜납 범프이다. 외부 접속 단자 (331b, 332b) 는, 예를 들어 다른 배선판이나 전자 부품 등과의 전기적인 접속에 이용된다. 배선판 (1000) 은, 예를 들어 편면 또는 양면에 있어서 다른 배선판에 실장됨으로써, 휴대 전화 등의 회로 기판으로서 사용할 수 있다. An opening 331a is formed in the solder resist layer 331, and an opening 332a is formed in the solder resist layer 332. The external connection terminal 331b is formed in the opening 331a, and the external connection terminal 332b is formed in the opening 332a. The external connection terminal 331b is formed on the wiring layer 311, and the external connection terminal 332b is formed on the wiring layer 312. The external connection terminals 331b and 332b are solder bumps, for example. The external connection terminals 331b and 332b are used for electrical connection with other wiring boards, electronic components, or the like, for example. The wiring board 1000 can be used as a circuit board of a mobile telephone or the like, for example, by being mounted on another wiring board on one side or both sides.

본 실시형태의 배선판 (1000) 에서는, 제 1 리지드 배선판 (10) 의 수용 스페이스 (R11) 에 제 2 리지드 배선판 (20) 이 수용된다. 그리고, 배선판 (1000) 의 내층에서, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 이, 비아 도체 (121 및 122) 에 의해 서로 전기적으로 접속된다. 즉, 배선판 (1000) 에서는, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 이 배선판 (1000) 의 내층에서 일체적으로 형성된다. 이 때문에, 외부 충격 등에 대하여, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 의 접속 신뢰성이 높다. 그 결과 크랙도 억제된다. In the wiring board 1000 of this embodiment, the 2nd rigid wiring board 20 is accommodated in the accommodation space R11 of the 1st rigid wiring board 10. In the inner layer of the wiring board 1000, the first rigid wiring board 10 and the second rigid wiring board 20 are electrically connected to each other by the via conductors 121 and 122. That is, in the wiring board 1000, the first rigid wiring board 10 and the second rigid wiring board 20 are integrally formed in the inner layer of the wiring board 1000. For this reason, the connection reliability of the 1st rigid wiring board 10 and the 2nd rigid wiring board 20 is high with respect to external shocks. As a result, cracks are also suppressed.

본 실시형태의 배선판 (1000) 에서는, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 이 비아 도체 (121 및 122) 로 서로 전기적으로 접속된다. 이 때문에, 배선판 (1000) 의 내층 패턴의 형성이나 층간 접속용의 비아 도체의 형성 등의 통상의 제조 공정에 있어서, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 을 전기적으로 접속시킬 수 있다. 또, 제조 프로세스의 공유화에 의해, 제조 비용이나 제조 시간을 삭감할 수 있다. 또, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 의 접속에 별도의 방법 (예를 들어 땜납이나 접착제 등) 을 필요로 하지 않는다. In the wiring board 1000 of the present embodiment, the first rigid wiring board 10 and the second rigid wiring board 20 are electrically connected to each other via via conductors 121 and 122. For this reason, in the normal manufacturing process, such as formation of the inner layer pattern of the wiring board 1000, formation of the via conductor for interlayer connection, etc., the 1st rigid wiring board 10 and the 2nd rigid wiring board 20 are electrically connected. Can be. Moreover, manufacturing cost and manufacturing time can be reduced by sharing of a manufacturing process. In addition, a separate method (for example, solder or adhesive) is not required for the connection between the first rigid wiring board 10 and the second rigid wiring board 20.

제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 이 배선판 (1000) 의 내층에서 서로 전기적으로 접속되므로, 배선판 (1000) 의 표면은, 평탄하고, 심리스가 된다. 그 결과, 배선판 (1000) 의 표면에서의 부품 실장 영역 또는 배선 영역은 넓어진다. 또, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 을 최외층에서 접속하는 경우에 비해, 배선 거리가 짧아지므로 임피던스를 저감시킬 수 있다. 또, 배선에 필요한 도체 재료도 적어진다. 또한, 신호 노이즈의 영향도 저감된다. Since the first rigid wiring board 10 and the second rigid wiring board 20 are electrically connected to each other in the inner layer of the wiring board 1000, the surface of the wiring board 1000 is flat and seamless. As a result, the component mounting area or wiring area on the surface of the wiring board 1000 is widened. Moreover, since the wiring distance becomes short compared with the case where the first rigid wiring board 10 and the second rigid wiring board 20 are connected in the outermost layer, the impedance can be reduced. Moreover, the conductor material required for wiring is also reduced. In addition, the influence of signal noise is also reduced.

본 실시형태의 배선판 (1000) 에서는, 제 2 리지드 배선판 (20) 의 양 주면의 배선층 (213, 214) 이, 배선판 (1000) 의 내층의 비아 도체 (121, 122) 를 통해, 제 1 리지드 배선판 (10) 의 배선층 (111, 112) 과 전기적으로 접속된다. 그 때문에, 배선판 (1000) 의 양면에 관해, 전술한 효과 (내충격성이나 평탄성의 향상 등) 가 얻어진다. In the wiring board 1000 of this embodiment, the wiring layers 213 and 214 on both main surfaces of the second rigid wiring board 20 are connected to the first rigid wiring board via the via conductors 121 and 122 of the inner layer of the wiring board 1000. It is electrically connected with the wiring layers 111 and 112 of (10). Therefore, with respect to both surfaces of the wiring board 1000, the above-described effects (impact resistance, improvement in flatness, etc.) are obtained.

또, 제 1 리지드 배선판 (10) 및 제 2 리지드 배선판 (20) 의 양면에 배선층 및 절연층을 빌드업한다. 이 때문에, 배선판 (1000) 의 대칭성 (특히 Z 방향의 대칭성) 이 높아져, 배선판 (1000) 의 휨이 억제된다. Moreover, a wiring layer and an insulating layer are built up on both surfaces of the first rigid wiring board 10 and the second rigid wiring board 20. For this reason, the symmetry (especially symmetry of Z direction) of the wiring board 1000 becomes high, and the curvature of the wiring board 1000 is suppressed.

본 실시형태의 배선판 (1000) 은, 도체 밀도가 높은 제 2 리지드 배선판 (20) 을 제 1 리지드 배선판 (10) 이 내장함으로써, 부분적으로 고밀도 도체 영역 (R2) 을 갖는다. 이렇게 함으로써, 용이하게 배선판 (1000) 을 부분적으로 파인 피치화할 수 있다. The wiring board 1000 of the present embodiment partially has a high density conductor region R2 by incorporating the second rigid wiring board 20 having a high conductor density into the first rigid wiring board 10. By doing in this way, the wiring board 1000 can be easily partially pitched.

본 실시형태의 배선판 (1000) 에서는, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 이, 주위의 절연층으로부터 유출된 수지 (20a) 를 통해 접속된다. 이에 따라, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 의 밀착성이 향상된다. 또, 수지 (20a) 가 완충재가 됨으로써, 외부에서 충격이 가해진 경우에도, 제 2 리지드 배선판 (20) 에 충격이 직접 전해지지 않는다. 이에 따라, 제 2 리지드 배선판 (20) 의 내충격성이 높아진다.In the wiring board 1000 of this embodiment, the 1st rigid wiring board 10 and the 2nd rigid wiring board 20 are connected through resin 20a which flowed out from the surrounding insulation layer. Thereby, adhesiveness of the 1st rigid wiring board 10 and the 2nd rigid wiring board 20 improves. In addition, since the resin 20a becomes a buffer material, even when an impact is applied from the outside, the impact is not directly transmitted to the second rigid wiring board 20. This increases the impact resistance of the second rigid wiring board 20.

비아 도체 (221, 121, 321) 가 Z 방향으로 적층됨으로써, 제 2 리지드 배선판 (20) 은 제 1 면측으로부터의 충격을 받아내는 것이 가능해진다. 또, 비아 도체 (222, 122, 322) 가 Z 방향으로 적층됨으로써, 제 2 리지드 배선판 (20) 은 제 2 면측으로부터의 충격을 받아내는 것이 가능해진다. 이에 따라, 제 2 리지드 배선판 (20) 의 내충격성이 높아진다. Since the via conductors 221, 121, and 321 are laminated in the Z direction, the second rigid wiring board 20 can receive the impact from the first surface side. In addition, since the via conductors 222, 122, and 322 are laminated in the Z direction, the second rigid wiring board 20 can receive the impact from the second surface side. This increases the impact resistance of the second rigid wiring board 20.

본 실시형태의 배선판 (1000) 에서는, 기판 (100) 이 복수 (5 층) 의 프리프레그의 층 (절연층 (100a ∼ 100e)) 으로 이루어진다. 이 때문에, 기판 (100) 의 두께의 조정이 용이하다. 특히 두께가 큰 기판 (100) 을 용이하게 형성할 수 있다. In the wiring board 1000 of this embodiment, the board | substrate 100 consists of several (5 layer) prepreg layers (insulating layers 100a-100e). For this reason, adjustment of the thickness of the board | substrate 100 is easy. In particular, the substrate 100 having a large thickness can be easily formed.

배선판 (1000) 은, 예를 들어 도 5 에 나타낸 바와 같은 순서로 제조한다. The wiring board 1000 is manufactured in the order as shown in FIG. 5, for example.

우선, 단계 S10 에서, 관통공 (20b) (도 4) 을 갖는 절연층 (100a ∼ 100e) (기판 (100)) 과, 제 2 리지드 배선판 (20) 을 준비한다. 제 2 리지드 배선판 (20) 은, 예를 들어 도 6 에 나타낸 바와 같이, 복수 장 (예를 들어 12 장) 의 배선판 (제 2 리지드 배선판 (20)) 을 갖는 다피스 기판 (21) 으로부터 절취함으로써 준비한다. First, in step S10, the insulating layers 100a-100e (substrate 100) which have through-hole 20b (FIG. 4), and the 2nd rigid wiring board 20 are prepared. For example, as shown in FIG. 6, the second rigid wiring board 20 is cut out from the multi-piece substrate 21 having a plurality of (for example, 12) wiring boards (the second rigid wiring board 20). Prepare.

계속하여, 도 5 의 단계 S11 에서, 도 7 에 나타낸 바와 같이, 절연층 (100a ∼ 100e) 의 관통공 (20b) (수용 스페이스 (R11)) 에 제 2 리지드 배선판 (20) 을 배치한다. 수용 스페이스 (R11) 는, 예를 들어 레이저에 의해 절연층 (100a ∼ 100e) 에 관통공 (20b) 을 형성함으로써 생성된다. 이 단계에서는, 절연층 (100a ∼ 100e) 은 서로 분리되어 있기 때문에, 절연층 (100a ∼ 100e) 의 각각에 수용 스페이스 (R11) 를 형성한다. 절연층 (100a ∼ 100e) 은, 수용 스페이스 (R11) 의 위치를 맞춰 적층된다. 수용 스페이스 (R11) 의 크기는, 예를 들어 제 2 리지드 배선판 (20) 의 크기와 거의 동일하게 하는 것이 바람직하다. 예를 들어 제 2 리지드 배선판 (20) 보다 소정의 마진만큼 수용 스페이스 (R11) 를 크게 하는 것이 바람직하다. 한편, 제 2 리지드 배선판 (20) 은, 예를 들어 주지된 빌드업법으로 제조할 수 있다. Subsequently, in step S11 of FIG. 5, as shown in FIG. 7, the second rigid wiring board 20 is disposed in the through hole 20b (accommodating space R11) of the insulating layers 100a to 100e. The accommodation space R11 is produced by forming the through-hole 20b in the insulating layers 100a-100e with a laser, for example. In this step, since the insulating layers 100a to 100e are separated from each other, an accommodation space R11 is formed in each of the insulating layers 100a to 100e. Insulating layers 100a-100e are laminated | stacked according to the position of accommodation space R11. It is preferable to make the size of the storage space R11 substantially the same as the size of the 2nd rigid wiring board 20, for example. For example, it is preferable to make the accommodation space R11 larger than the 2nd rigid wiring board 20 by a predetermined margin. In addition, the 2nd rigid wiring board 20 can be manufactured by the well-known buildup method, for example.

계속하여, 도 5 의 단계 S12 에서, 제 1 리지드 배선판 (10) 을 제조한다. 이에 따라, 제 1 리지드 배선판 (10) 의 내부에 제 2 리지드 배선판 (20) 이 매설된다.Subsequently, in step S12 of FIG. 5, the first rigid wiring board 10 is manufactured. As a result, the second rigid wiring board 20 is embedded in the first rigid wiring board 10.

구체적으로는, 상기 단계 S11 의 처리에 의해, 제 2 리지드 배선판 (20) 은 수용 스페이스 (R11) 에 배치된다. 이 상태로부터, 또한 도 8 에 나타낸 바와 같이, 절연층 (100a) 및 제 2 리지드 배선판 (20) 의 제 1 면측에 절연층 (101), 동박 (1001) 을 배치하고, 절연층 (100e) 및 제 2 리지드 배선판 (20) 의 제 2 면측에 절연층 (102), 동박 (1002) 을 배치한다. 또한, 이 단계에서는, 절연층 (101, 102) (프리프레그) 은 미경화의 상태에 있다. Specifically, by the process of said step S11, the 2nd rigid wiring board 20 is arrange | positioned in the accommodation space R11. From this state, as shown in FIG. 8, the insulating layer 101 and the copper foil 1001 are arrange | positioned at the 1st surface side of the insulating layer 100a and the 2nd rigid wiring board 20, and the insulating layer 100e and The insulating layer 102 and the copper foil 1002 are arrange | positioned at the 2nd surface side of the 2nd rigid wiring board 20. FIG. In this step, the insulating layers 101 and 102 (prepregs) are in an uncured state.

계속하여, 도 9 에 나타낸 바와 같이, 최외측 동박 (1001, 1002) 에 압력을 가한다. 이 프레스는 예를 들어 핫프레스이다. 이 프레스에 있어서는, 예를 들어 핀으로 위치 결정한 프레스용의 지그에 의해 상기 배치된 부재 (프레스의 대상) 를 사이에 끼워, 주면에 대하여 거의 수직으로 가압하는 것이 바람직하다. Then, as shown in FIG. 9, pressure is applied to outermost copper foil 1001, 1002. This press is a hot press, for example. In this press, it is preferable to press the said arrange | positioned member (object of press) between the main parts by the jig for presses positioned with the pin, for example, and to press substantially vertically with respect to the main surface.

이에 따라, 관통공 (20b) (도 7) 의 양단의 개구가, 제 1 면측에 형성되는 절연층 (101) 및 제 2 면측에 형성되는 절연층 (102) 으로 막힌다. 또, 절연층 (100a ∼ 100e) 및 절연층 (101, 102) 의 각각을 구성하는 프리프레그로부터 수지 (20a) 가 유출된다. 수지 (20a) 는, 절연층 (100a ∼ 100e) 과 제 2 리지드 배선판 (20) 의 간극에 충전된다. 프레스 및 가열에 의해, 각 프리프레그는 경화되고, 부재끼리는 부착된다. 절연층 (100a ∼ 100e) 은 일체화하여 기판 (100) 이 된다. 또한, 프레스 및 가열 처리는 복수회로 나눠 행해도 된다. 또, 가열 처리와 프레스는 따로따로 행해도 된다. As a result, the openings at both ends of the through hole 20b (FIG. 7) are blocked by the insulating layer 101 formed on the first surface side and the insulating layer 102 formed on the second surface side. Moreover, resin 20a flows out from the prepreg which comprises each of the insulating layers 100a-100e and the insulating layers 101,102. The resin 20a is filled in the gap between the insulating layers 100a to 100e and the second rigid wiring board 20. By prepress and heating, each prepreg hardens and a member adheres. The insulating layers 100a to 100e are integrated to form the substrate 100. In addition, you may divide and perform press and heat processing in multiple times. In addition, you may heat-process and press separately.

계속하여, 도 10 에 나타낸 바와 같이, 예를 들어 CO2 레이저를 조사함으로써, 비아 홀 (101a, 102a) 및 스루 홀 (10a) 을 형성한다. 그 후, 필요에 따라, 디스미어나 소프트 에치를 한다. Subsequently, as shown in FIG. 10, via holes 101a and 102a and through holes 10a are formed by, for example, irradiating a CO 2 laser. Then, desmear and soft etch are performed as needed.

계속하여, 패널 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 에 의해, 제 1 면 및 제 2 면의 전체면에 도금 피막을 형성하고, 소정의 리소그래피 공정 (예를 들어 전 처리, 라미네이트, 노광, 현상, 에칭, 박막 (剝膜) 등) 에 의해 그 도금 피막을 패터닝한다. 이에 따라, 앞서 도 3 에 나타낸 바와 같은 제 1 리지드 배선판 (10) 이 제조된다. 즉, 이 도금에 의해, 비아 홀 (101a) 에 비아 도체 (121) 가 형성되고, 비아 홀 (102a) 에 비아 도체 (122) 가 형성되고, 스루 홀 (10a) 의 벽면에 스루 홀 도체 (10b) 가 형성된다. 또, 절연층 (101) 의 제 1 면에 배선층 (111) 이 형성되고, 절연층 (102) 의 제 2 면에 배선층 (112) 이 형성된다. 그 후, 필요에 따라서 조면화한다. Subsequently, by plating the panel (e.g., chemical copper plating and electro-copper plating), a plating film is formed on the entire surface of the first and second surfaces, and a predetermined lithography process (e.g., pretreatment, laminate, The plating film is patterned by exposure, development, etching, thin film, and the like. Thereby, the first rigid wiring board 10 as shown in FIG. 3 is manufactured. That is, by this plating, the via conductor 121 is formed in the via hole 101a, the via conductor 122 is formed in the via hole 102a, and the through-hole conductor 10b is formed in the wall surface of the through hole 10a. ) Is formed. The wiring layer 111 is formed on the first surface of the insulating layer 101, and the wiring layer 112 is formed on the second surface of the insulating layer 102. Then, it roughens as needed.

계속하여, 도 5 의 단계 S13 에서, 제 1 리지드 배선판 (10) 의 양면에 배선층 및 절연층을 빌드업한다. Subsequently, in step S13 of FIG. 5, the wiring layer and the insulating layer are built up on both surfaces of the first rigid wiring board 10.

구체적으로는, 도 11 에 나타낸 바와 같이, 제 1 리지드 배선판 (10) 의 제 1 면측에 절연층 (301), 동박 (1003) 을 배치하고, 제 1 리지드 배선판 (10) 의 제 2 면측에 절연층 (302), 동박 (1004) 을 배치한다. 또한, 이 단계에서는, 절연층 (301, 302) (프리프레그) 은 미경화의 상태에 있다. Specifically, as shown in FIG. 11, the insulating layer 301 and the copper foil 1003 are arranged on the first surface side of the first rigid wiring board 10, and insulated on the second surface side of the first rigid wiring board 10. The layer 302 and the copper foil 1004 are arrange | positioned. In this step, the insulating layers 301 and 302 (prepreg) are in an uncured state.

계속하여, 도 12 에 나타낸 바와 같이, 도 9 의 공정과 동일하게 하여, 최외측의 동박 (1003, 1004) 에 압력을 가한다. 이에 따라, 절연층 (301, 302) 의 각각을 구성하는 프리프레그로부터 수지 (10c) 가 유출된다. 수지 (10c) 는 스루 홀 (10a) 에 충전된다. 프레스 및 가열에 의해, 각 프리프레그는 경화되고, 부재끼리는 부착된다. Subsequently, as shown in FIG. 12, pressure is applied to outermost copper foil 1003, 1004 similarly to the process of FIG. Thereby, resin 10c flows out from the prepreg which comprises each of the insulating layers 301,302. Resin 10c is filled in through hole 10a. By prepress and heating, each prepreg hardens and a member adheres.

계속하여, 도 13 에 나타낸 바와 같이, 예를 들어 CO2 레이저를 조사함으로써, 비아 홀 (301a 및 302a) 을 형성한다. 그 후, 필요에 따라, 디스미어나 소프트 에치를 한다. Subsequently, as shown in FIG. 13, via holes 301a and 302a are formed by, for example, irradiating a CO 2 laser. Then, desmear and soft etch are performed as needed.

계속하여, 패널 도금 (예를 들어 화학 구리 도금 및 전기 구리 도금) 에 의해, 제 1 면 및 제 2 면의 전체면에 도금 피막을 형성하고, 도 14 에 나타낸 바와 같이, 소정의 리소그래피 공정에 의해 그 도금 피막을 패터닝한다. 이 도금에 의해, 비아 홀 (301a) 에 비아 도체 (321) 가 형성되고, 비아 홀 (302a) 에 비아 도체 (322) 가 형성된다. 또, 절연층 (301) 의 제 1 면에 배선층 (311) 이 형성되고, 절연층 (302) 의 제 2 면에 배선층 (312) 이 형성된다. 그 후, 필요에 따라서 조면화한다. Subsequently, by plating the panel (for example, chemical copper plating and electrocopper plating), a plating film is formed on the entire surfaces of the first and second surfaces, and as shown in FIG. 14, by a predetermined lithography process. The plating film is patterned. By this plating, the via conductor 321 is formed in the via hole 301a, and the via conductor 322 is formed in the via hole 302a. The wiring layer 311 is formed on the first surface of the insulating layer 301, and the wiring layer 312 is formed on the second surface of the insulating layer 302. Then, it roughens as needed.

계속하여, 도 5 의 단계 S14 에서, 최외층에 외부 접속 단자를 형성한다. Subsequently, in step S14 of FIG. 5, an external connection terminal is formed in the outermost layer.

구체적으로는, 도포 또는 라미네이트에 의해 솔더 레지스트층 (331 및 332) 을 형성한 후, 도 15 에 나타낸 바와 같이, 소정의 리소그래피 공정에 의해, 솔더 레지스트층 (331, 332) 에 개구 (331a, 332a) 를 형성한다. 개구 (331a, 332a) 에 의해 배선층 (311, 312) 의 일부가 패드로서 노출된다. 그 후, 필요에 따라서, 예를 들어 Ni/Au 도금이나 OSP (Organic Solderability Preservative) 등, 이들 패드의 표면 처리를 한다. 또한, 본 실시형태에서는, 솔더 레지스트층 (331, 332) 의 형성 후에 개구 (331a, 332a) 를 형성하고 있지만, 이것에 한정되지 않는다. 예를 들어 미리 개구 (331a, 332a) 의 위치에 마스크재를 설치한 상태로 솔더 레지스트층 (331, 332) 을 선택적으로 형성하거나 하여, 처음부터 개구 (331a, 332a) 를 갖는 솔더 레지스트층 (331, 332) 을 형성해도 된다. Specifically, after the solder resist layers 331 and 332 are formed by coating or lamination, as shown in FIG. 15, the openings 331a and 332a are formed in the solder resist layers 331 and 332 by a predetermined lithography process. ). Portions of the wiring layers 311 and 312 are exposed as pads by the openings 331a and 332a. Then, as needed, these pads are surface-treated, such as Ni / Au plating and OSP (Organic Solderability Preservative). In addition, in this embodiment, although the opening 331a, 332a is formed after formation of the soldering resist layers 331, 332, it is not limited to this. For example, the solder resist layers 331, 332 are selectively formed in a state where the mask material is provided at the positions of the openings 331a, 332a in advance, and the solder resist layers 331 having the openings 331a, 332a from the beginning. , 332 may be formed.

계속하여, 땜납 페이스트를 인쇄하고 리플로우함으로써, 개구 (331a, 332a) 에 외부 접속 단자 (331b, 332b) (땜납 범프) 를 형성한다. 외부 접속 단자 (331b, 332b) 는 패드 상에 위치한다. 이에 따라, 배선판 (1000) (도 1) 이 완성된다. 또, 필요에 따라서, 외형 가공, 휨 수정, 통전 검사, 외관 검사 또는 최종 검사를 행한다. Subsequently, the solder paste is printed and reflowed to form external connection terminals 331b and 332b (solder bumps) in the openings 331a and 332a. External connection terminals 331b and 332b are located on the pad. Thereby, the wiring board 1000 (FIG. 1) is completed. Moreover, as needed, external processing, curvature correction, energization inspection, external appearance inspection, or final inspection are performed.

본 실시형태의 제조 방법은 배선판 (1000) 의 제조에 적합하다. 이러한 제조 방법이라면, 저비용으로 양호한 배선판 (1000) 을 얻을 수 있다. The manufacturing method of this embodiment is suitable for manufacture of the wiring board 1000. With such a manufacturing method, a good wiring board 1000 can be obtained at low cost.

이상, 본 발명의 실시형태에 따른 배선판 및 그 제조 방법에 관해 설명했지만, 본 발명은 상기 실시형태에 한정되지 않는다. 예를 들어 이하와 같이 변형하여 실시할 수도 있다. As mentioned above, although the wiring board which concerns on embodiment of this invention, and its manufacturing method was demonstrated, this invention is not limited to the said embodiment. For example, it can also be modified and carried out as follows.

상기 실시형태에서는, 이 배선층 수의 차이에 의해, 고밀도 도체 영역 (R2) 에 있어서의 도체의 존재 밀도가, 저밀도 도체 영역 (R1) 에 있어서의 도체의 존재 밀도보다 커져 있지만, 이것에 한정되지 않는다. 예를 들어 비아 도체의 수의 차이에 의해, 또는 도체 패턴의 선폭이나 피치의 차이에 의해, 고밀도 도체 영역 (R2) 에 있어서의 도체의 존재 밀도가, 저밀도 도체 영역 (R1) 에 있어서의 도체의 존재 밀도보다 커져 있어도 된다. In the said embodiment, although the presence density of the conductor in the high density conductor area | region R2 is larger than the presence density of the conductor in the low density conductor area | region R1 by the difference of this wiring layer number, it is not limited to this. . For example, due to the difference in the number of via conductors or the difference in the line width and the pitch of the conductor pattern, the presence density of the conductor in the high density conductor region R2 is the value of the conductor in the low density conductor region R1. It may be larger than the density of existence.

비아 도체 (121, 122, 221, 222, 321, 322) 는, 필드 비아가 아니라, 컨포멀 비아여도 된다. 단, 내충격성을 높이는 데에 있어서는, 필드 비아가 바람직하다. 또, 필드 비아는 적층하도록 형성할 수 있다. 따라서, 설계의 자유도를 높이는 데에 있어서는, 필드 비아가 바람직하다. The via conductors 121, 122, 221, 222, 321, and 322 may be conformal vias, not field vias. However, in order to improve impact resistance, a field via is preferable. Further, the field vias can be formed to be stacked. Therefore, in order to raise the degree of freedom of design, a field via is preferable.

도 16 에 나타낸 바와 같이, 제 2 리지드 배선판 (20) 은 전자 부품 (500) 을 내장하는 배선판이어도 된다. 제 2 리지드 배선판 (20) 은 복수의 전자 부품을 내장하고 있어도 된다. As shown in FIG. 16, the second rigid wiring board 20 may be a wiring board in which the electronic component 500 is incorporated. The second rigid wiring board 20 may incorporate a plurality of electronic components.

도 17 에 나타낸 바와 같이, 제 1 리지드 배선판 (10) 의 하나의 수용 스페이스 (R11) 에, 복수의 제 2 리지드 배선판 (20) 이 내장되어 있어도 된다. As shown in FIG. 17, a plurality of second rigid wiring boards 20 may be built in one accommodation space R11 of the first rigid wiring board 10.

상기 실시형태에서는, 기판 (100) 과 제 2 리지드 배선판 (20) 의 간극에, 상층의 절연층으로부터 유출된 수지를 충전하도록 했지만, 이것에 한정되지 않는다. 예를 들어 별도로 준비한 수지 등을, 상층의 절연층을 형성하기 전에 그 간극에 충전해도 된다. 이 경우, 수지의 주입 (충전) 에는 디스펜서 등을 이용하는 것이 유효하다. 또, 상층의 절연층을 형성하기 전에, 접착제로 제 2 리지드 배선판 (20) 의 임시 고정을 해도 된다. In the said embodiment, although the gap | interval of the board | substrate 100 and the 2nd rigid wiring board 20 was filled with resin which flowed out from the upper insulating layer, it is not limited to this. For example, you may fill resin with the resin etc. which were prepared separately in the clearance gap before forming an upper insulating layer. In this case, it is effective to use a dispenser or the like to inject (fill) the resin. Moreover, you may temporarily fix the 2nd rigid wiring board 20 with an adhesive agent before forming an upper insulating layer.

배선판 (1000) 중의 도체 패턴은, 부품 접속 단자 (예를 들어 외부 접속 단자 (331b)) 로부터 보드 접속 단자 (예를 들어 외부 접속 단자 (332b)) 에 걸쳐 팬아웃하는 형태를 가지고 있어도 된다. The conductor pattern in the wiring board 1000 may have the form which fans out from a component connection terminal (for example, external connection terminal 331b) to a board connection terminal (for example, external connection terminal 332b).

도 18 에 나타낸 바와 같이, 제 1 리지드 배선판 (10) 및 제 2 리지드 배선판 (20) 은, 편면에만 배선층을 갖는 것이어도 된다. As shown in FIG. 18, the 1st rigid wiring board 10 and the 2nd rigid wiring board 20 may have a wiring layer only on one side.

도 18 에 나타낸 바와 같이, 제 2 리지드 배선판 (20) 의 일방의 주면의 배선층 (214) 만이, 배선판 (1000) 의 내층의 비아 도체 (122) 를 통해, 제 1 리지드 배선판 (10) 의 배선층 (112) 과 전기적으로 접속되어 있어도 된다. As shown in FIG. 18, only the wiring layer 214 on one main surface of the second rigid wiring board 20 is connected to the wiring layer of the first rigid wiring board 10 via the via conductor 122 of the inner layer of the wiring board 1000. 112) may be electrically connected.

도 18 에 나타낸 바와 같이, 배선판 (1000) 과 제 1 리지드 배선판 (10) 을 구별할 수 없고, 실질적으로 일치하고 있는 경우라도, 배선판 (1000) (제 1 리지드 배선판 (10)) 의 내층에서, 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 이 비아 도체 (122) 에 의해 서로 전기적으로 접속되어 있음으로써, 외부 충격 등에 대하여 제 1 리지드 배선판 (10) 과 제 2 리지드 배선판 (20) 의 접속 신뢰성은 높다. As shown in FIG. 18, even when the wiring board 1000 and the first rigid wiring board 10 cannot be distinguished and substantially coincide with each other, in the inner layer of the wiring board 1000 (the first rigid wiring board 10), Since the first rigid wiring board 10 and the second rigid wiring board 20 are electrically connected to each other by the via conductor 122, the first rigid wiring board 10 and the second rigid wiring board 20 are protected against external shocks or the like. Connection reliability is high.

수용 스페이스 (R11) 의 형상 및 크기는 임의이다. 단, 제 2 리지드 배선판 (20) 의 위치 결정을 하는 데에 있어서는, 제 2 리지드 배선판 (20) 에 대응한 형상 및 크기가 바람직하다. The shape and size of the accommodation space R11 are arbitrary. However, in positioning the 2nd rigid wiring board 20, the shape and size corresponding to the 2nd rigid wiring board 20 are preferable.

수용 스페이스 (R11) 는 관통공에 한정되지 않는다. 예를 들어 도 19 에 나타낸 바와 같이, 수용 스페이스 (R11) 는 오목부여도 된다. The accommodation space R11 is not limited to the through hole. For example, as shown in FIG. 19, the accommodating space R11 may be a recessed part.

상기 실시형태에서는, 기판 (100) 이 5 층의 프리프레그의 층 (절연층 (100a ∼ 100e)) 으로 이루어진다. 그러나 이것에 한정되지 않고, 예를 들어 도 19 에 나타낸 바와 같이, 기판 (100) 은 단일 기판 (예를 들어 에폭시 수지 등) 이어도 된다. In the said embodiment, the board | substrate 100 consists of five layers of prepreg (insulating layers 100a-100e). However, it is not limited to this and, for example, as shown in FIG. 19, the board | substrate 100 may be a single board | substrate (for example, epoxy resin etc.).

그 밖의 점에 관해서도, 상기 실시형태에 있어서, 각 구성 요소의 위치, 형상, 재질, 사이즈, 패턴 또는 층 수 등은, 본 발명의 취지를 일탈하지 않는 범위에 있어서 임의로 변경 가능하다. Regarding other points, in the above embodiment, the position, shape, material, size, pattern, number of layers, and the like of each component can be arbitrarily changed without departing from the spirit of the present invention.

수용 스페이스 (R11) 의 형성 방법은 임의이다. 수용 스페이스 (R11) 는, 예를 들어 에칭 등으로 형성해도 된다. The formation method of the accommodation space R11 is arbitrary. The accommodation space R11 may be formed by etching or the like, for example.

본 발명의 제조 방법은, 도 5 의 플로우차트에 나타낸 내용 및 순서에 한정되는 것은 아니고, 본 발명의 취지를 일탈하지 않는 범위에서 임의로 내용 및 순서를 변경할 수 있다. 또, 용도 등에 따라서 불필요한 공정을 생략해도 된다.The manufacturing method of the present invention is not limited to the contents and the order shown in the flowchart of FIG. 5, and the contents and the order can be arbitrarily changed without departing from the spirit of the present invention. Moreover, you may abbreviate | omit an unnecessary process according to a use etc.

예를 들어 도체 패턴 또는 접속용 도체의 형성 방법은 임의이다. 예를 들어 패널 도금법, 패턴 도금법, 풀 애디티브법, 세미 애디티브 (SAP) 법, 서브트랙티브법, 전사법 및 텐팅법 중의 어느 하나 또는 이들의 2 이상을 임의로 조합한 방법으로 도체 패턴을 형성해도 된다. 이하, 대표적인 예로서, 세미 애디티브법 및 전사법을 이용한 제조 방법에 관해 설명한다. 또한, 상기 실시형태와 동일 또는 동등한 구성에 관해서는, 동등한 부호를 이용함과 함께, 그 설명을 생략 또는 간략한다. For example, the formation method of a conductor pattern or a conductor for a connection is arbitrary. For example, the conductor pattern is formed by a method in which any one or two or more of the panel plating method, the pattern plating method, the full additive method, the semi-additive method (SAP) method, the subtractive method, the transfer method, and the tenting method are arbitrarily combined. You may also Hereinafter, as a representative example, the manufacturing method using the semiadditive process and the transfer method will be described. In addition, about the same or equivalent structure as the said embodiment, while using the same code | symbol, the description is abbreviate | omitted or simplified.

〈세미 애디티브법을 이용한 제조 방법〉 <Manufacturing method using the semi additive method>

세미 애디티브법을 이용한 제조 방법에서는, 예를 들어 도 7 의 공정과 마찬가지로, 절연층 (100a ∼ 100e) 의 관통공 (20b) (수용 스페이스 (R11)) 에 제 2 리지드 배선판 (20) 을 배치한 후, 도 20 에 나타낸 바와 같이, 절연층 (100a) 및 제 2 리지드 배선판 (20) 의 제 1 면측에 절연층 (101) 을 배치하고, 절연층 (100e) 및 제 2 리지드 배선판 (20) 의 제 2 면측에 절연층 (102) 을 배치한다. In the manufacturing method using the semiadditive process, for example, the second rigid wiring board 20 is disposed in the through hole 20b (accommodating space R11) of the insulating layers 100a to 100e, similarly to the process of FIG. 7. 20, the insulating layer 101 is arrange | positioned at the 1st surface side of the insulating layer 100a and the 2nd rigid wiring board 20, and the insulating layer 100e and the 2nd rigid wiring board 20 are shown. The insulating layer 102 is arrange | positioned at the 2nd surface side of the.

계속하여, 도 21 에 나타내는 화살표의 방향으로 힘을 가하는 핫프레스를 행한다. 이에 따라, 절연층 (100a ∼ 100e) 이 일체화되어 기판 (100) 이 된다. 또, 기판 (100) 과 제 2 리지드 배선판 (20) 의 간극에는, 주위의 절연층 (절연층 (100a ∼ 100e) 이나 절연층 (101, 102) 등) 으로부터 유출된 수지 (20a) 가 충전된다. Subsequently, hot pressing is applied to apply a force in the direction of the arrow shown in FIG. As a result, the insulating layers 100a to 100e are integrated to form the substrate 100. In addition, the gap between the substrate 100 and the second rigid wiring board 20 is filled with the resin 20a flowing out from the surrounding insulating layers (insulating layers 100a to 100e, insulating layers 101 and 102, and the like). .

계속하여, 도 22 에 나타낸 바와 같이, 예를 들어 CO2 레이저를 조사함으로써, 비아 홀 (101a, 102a) 및 스루 홀 (10a) 을 형성한다. 그 후, 필요에 따라, 디스미어나 소프트 에치를 한다. Subsequently, as shown in Fig. 22, for example, by irradiation of CO 2 laser to form a via-hole (101a, 102a) and the through hole (10a). Then, desmear and soft etch are performed as needed.

계속하여, 도 23 에 나타낸 바와 같이, 절연층 (101, 102) 의 제 1 면 및 제 2 면에 무전해 구리 도금을 하여, 스루 홀 (10a) 내 및 절연층 (101, 102) 상에 도금 피막 (130) 을 형성한다. Subsequently, as shown in FIG. 23, electroless copper plating is performed on the first and second surfaces of the insulating layers 101 and 102, and the plating is performed in the through hole 10a and on the insulating layers 101 and 102. The film 130 is formed.

계속하여, 도 24 에 나타낸 바와 같이, 절연층 (101, 102) 상에 형성된 도금 피막 (130) 상에, 패터닝된 도금 레지스트 (131) 를 형성한다. 도금 레지스트 (131) 는 개구부 (131a) 를 갖는다. Subsequently, as shown in FIG. 24, the patterned plating resist 131 is formed on the plating film 130 formed on the insulating layers 101 and 102. Then, as shown in FIG. The plating resist 131 has an opening 131a.

계속하여, 도 25 에 나타낸 바와 같이, 도금 레지스트 (131) 가 형성된 도금 피막 (130) 에 전해 구리 도금을 하여, 도금 피막 (130) 을 피복하는 도금 피막 (132) 을 형성한다. 도금 피막 (132) 은, 도금 레지스트 (131) 의 개구부 (131a) 에 형성된다. Subsequently, as shown in FIG. 25, electrolytic copper plating is performed to the plating film 130 in which the plating resist 131 was formed, and the plating film 132 which coats the plating film 130 is formed. The plating film 132 is formed in the opening part 131a of the plating resist 131.

계속하여, 도 26 에 나타낸 바와 같이, 도금 레지스트 (131) 를 제거 (박리) 한 후, 예를 들어 에칭에 의해, 도금 피막 (130) 중 도금 피막 (132) 으로 덮여 있지 않은 부분 (노출부) 을 제거한다. 이에 따라, 도 27 에 나타낸 바와 같이, 절연층 (101, 102) 상에 각각, 도금 피막 (130) 과 도금 피막 (132) 의 2 층 구조를 갖는 도체 패턴이 형성된다. 그 결과, 제 2 리지드 배선판 (20) 을 내장한 제 1 리지드 배선판 (10) 이 완성된다. Then, as shown in FIG. 26, after removing (peeling) the plating resist 131, the part (exposed part) of the plating film 130 which is not covered with the plating film 132 by etching, for example. Remove it. Thereby, as shown in FIG. 27, the conductor pattern which has a 2-layered structure of the plating film 130 and the plating film 132 is formed on the insulating layers 101 and 102, respectively. As a result, the first rigid wiring board 10 incorporating the second rigid wiring board 20 is completed.

이후, 상기 실시형태에서 설명한 순서로, 제 1 리지드 배선판 (10) 의 제 1 면 및 제 2 면측에 절연층 (301, 302), 배선층 (311, 312) 을 형성하면, 도 1 에 나타내는 배선판 (1000) 이 완성된다. Subsequently, when the insulating layers 301 and 302 and the wiring layers 311 and 312 are formed on the first and second surface sides of the first rigid wiring board 10 in the order described in the above embodiment, the wiring board shown in FIG. 1 ( 1000) is completed.

〈전사법을 이용한 제조 방법〉 <Manufacturing method using the transcription method>

전사법을 이용한 제조 방법에서는, 예를 들어 도 28 에 나타낸 바와 같이, 1 조의 스테인리스 강판 (141, 142) 을 준비한다. 스테인리스 강판 (141, 142) 은, 각각 표면에 전해 구리로 이루어진 도체 패턴 (150) 을 갖는다. 전사법에서는, 이 도체 패턴 (150) 을 이용하여 도체 패턴을 형성한다. In the manufacturing method using the transfer method, for example, as shown in FIG. 28, a set of stainless steel sheets 141 and 142 are prepared. The stainless steel sheets 141 and 142 each have a conductor pattern 150 made of electrolytic copper on its surface. In the transfer method, the conductor pattern is formed using this conductor pattern 150.

구체적으로는, 예를 들어 도 21 의 공정과 마찬가지로, 절연층 (100a ∼ 100e) (기판 (100)), 제 2 리지드 배선판 (20) 및 절연층 (101, 102) 을 핫프레스하여 이들을 일체화한 후, 도 28 에 나타낸 바와 같이, 도체 패턴 (150) 이 형성된 면이 각각 절연층 (101, 102) 에 대향하도록 스테인리스 강판 (141, 142) 을 배치한다. Specifically, for example, similarly to the process of FIG. 21, the insulating layers 100a to 100e (substrate 100), the second rigid wiring board 20, and the insulating layers 101 and 102 are hot pressed to integrate them. Then, as shown in FIG. 28, stainless steel sheets 141 and 142 are disposed so that the surfaces on which the conductor patterns 150 are formed face the insulating layers 101 and 102, respectively.

계속하여, 도 29 에 나타내는 화살표의 방향으로 힘을 가하는 프레스를 행한다. 이에 따라, 도체 패턴 (150) 은 절연층 (101, 102) 에 전사된다. Subsequently, a press for applying a force in the direction of the arrow shown in FIG. 29 is performed. As a result, the conductor pattern 150 is transferred to the insulating layers 101 and 102.

계속하여, 도 30 에 나타낸 바와 같이, 예를 들어 CO2 레이저를 조사함으로써, 비아 홀 (101a, 102a) 및 스루 홀 (10a) 을 형성한다. 그 후, 필요에 따라서, 디스미어나 소프트 에치를 한다. Subsequently, as shown in Fig. 30, for example, by irradiation of CO 2 laser to form a via-hole (101a, 102a) and the through hole (10a). Then, desmear and soft etch are performed as needed.

계속하여, 도 31 에 나타낸 바와 같이, 절연층 (101, 102) 의 제 1 면 및 제 2 면에 무전해 구리 도금을 하여, 스루 홀 (10a) 내 및 절연층 (101, 102) 상에 도금 피막 (151) 을 형성한다. Subsequently, as shown in FIG. 31, electroless copper plating is performed on the first and second surfaces of the insulating layers 101 and 102, and the plating is carried out in the through hole 10a and on the insulating layers 101 and 102. The film 151 is formed.

계속하여, 도 32 에 나타낸 바와 같이, 절연층 (101, 102) 상에 형성된 도금 피막 (151) 상에, 패터닝된 도금 레지스트 (152) 를 형성한다. 도금 레지스트 (152) 는 개구부 (152a) 를 갖는다. 그리고, 도금 레지스트 (152) 가 형성된 도금 피막 (151) 에 전해 구리 도금을 하여 도금 피막 (153) 을 형성한다. 도금 피막 (153) 은 도금 레지스트 (152) 의 개구부 (152a) 에 형성된다. 32, the patterned plating resist 152 is formed on the plating film 151 formed on the insulating layers 101 and 102. Then, as shown in FIG. The plating resist 152 has an opening 152a. Then, the plating film 153 is formed by electrolytic copper plating on the plating film 151 on which the plating resist 152 is formed. The plating film 153 is formed in the opening 152a of the plating resist 152.

계속하여, 도 33 에 나타낸 바와 같이, 도금 레지스트 (152) 를 제거 (박리) 한 후, 예를 들어 에칭에 의해, 도금 피막 (151) 중 도금 피막 (153) 으로 덮여 있지 않은 부분 (노출부) 을 제거한다. 이에 따라, 도 34 에 나타낸 바와 같이, 절연층 (101, 102) 상에 각각, 도체 패턴 (150) 과 도금 피막 (151) 과 도금 피막 (153) 의 3 층 구조를 갖는 도체 패턴이 형성된다. 그 결과, 제 2 리지드 배선판 (20) 을 내장한 제 1 리지드 배선판 (10) 이 완성된다. Subsequently, as shown in FIG. 33, after removing (peeling) the plating resist 152, the part (exposed part) of the plating film 151 which is not covered with the plating film 153 by etching, for example. Remove it. Thereby, as shown in FIG. 34, the conductor pattern which has a 3-layered structure of the conductor pattern 150, the plating film 151, and the plating film 153 is formed on the insulating layers 101 and 102, respectively. As a result, the first rigid wiring board 10 incorporating the second rigid wiring board 20 is completed.

이후, 상기 실시형태에서 설명한 순서로, 제 1 리지드 배선판 (10) 의 제 1 면 및 제 2 면측에, 절연층 (301, 302), 배선층 (311, 312) 을 형성하면, 도 1 에 나타내는 배선판 (1000) 이 완성된다. Subsequently, when the insulating layers 301 and 302 and the wiring layers 311 and 312 are formed on the first and second surface sides of the first rigid wiring board 10 in the order described in the above embodiment, the wiring board shown in FIG. 1. 1000 is completed.

이상 설명한 세미 애디티브법 또는 전사법을 이용한 제조 방법은, 배선판 (1000) 의 제조에 적합하다. 이러한 제조 방법이라면, 저비용으로 양호한 배선판 (1000) 이 얻어진다. The manufacturing method using the semiadditive process or the transfer method demonstrated above is suitable for manufacture of the wiring board 1000. FIG. If it is such a manufacturing method, the favorable wiring board 1000 will be obtained at low cost.

상기 실시형태에서는, 배선층 (112) (제 1 배선층) 과 배선층 (214) (제 2 배선층) 이 비아 도체 (122) (제 1 접속용 도체) 로 접속되고, 배선층 (111) (제 3 배선층) 과 배선층 (213) (제 4 배선층) 이 비아 도체 (121) (제 2 접속용 도체) 로 접속되어 있다. 본 발명은 이것에 한정되지 않고, 배선층 (112) (제 1 배선층) 과 배선층 (214) (제 2 배선층), 또는 배선층 (111) (제 3 배선층) 과 배선층 (213) (제 4 배선층) 이, 스루 홀 도체 (제 1 접속용 도체, 제 2 접속용 도체) 에 의해 접속되어 있어도 된다. In the above embodiment, the wiring layer 112 (first wiring layer) and the wiring layer 214 (second wiring layer) are connected by the via conductor 122 (first connection conductor), and the wiring layer 111 (third wiring layer) And the wiring layer 213 (fourth wiring layer) are connected by the via conductor 121 (second connection conductor). The present invention is not limited to this, and the wiring layer 112 (first wiring layer) and the wiring layer 214 (second wiring layer), or the wiring layer 111 (third wiring layer) and the wiring layer 213 (fourth wiring layer) are May be connected by a through-hole conductor (a conductor for first connection and a conductor for second connection).

이러한 스루 홀 도체를 갖는 배선판을 제조하는 경우에는, 예를 들어 도 9 의 공정과 마찬가지로 프레스 처리를 행한 후, 도 35 에 나타낸 바와 같이, 예를 들어 CO2 레이저를 조사함으로써, 비아 홀 (101a, 102a) 및 스루 홀 (10a, 11a) 을 형성한다. 그 후, 필요에 따라서, 디스미어나 소프트 에치를 한다. When manufacturing a circuit board having such a through-hole conductors, the example was subjected to the press process, like the process of FIG. 9, as shown in Fig. 35, for example, by irradiation of CO 2 laser, via-holes (101a, 102a and through holes 10a and 11a are formed. Then, desmear and soft etch are performed as needed.

계속하여, 패널 도금에 의해 제 1 면 및 제 2 면의 전체면에 도금 피막을 형성하고, 소정의 리소그래피 공정 (예를 들어 전 처리, 라미네이트, 노광, 현상, 에칭, 박막 등) 에 의해 그 도금 피막을 패터닝한다. 이에 따라, 도 36 에 나타낸 바와 같이, 스루 홀 도체 (154) 를 갖는 제 1 리지드 배선판 (10) 이 제조된다.Subsequently, a plating film is formed on the entire surface of the first and second surfaces by panel plating, and the plating is performed by a predetermined lithography process (for example, pretreatment, lamination, exposure, development, etching, thin film, etc.). The film is patterned. Thereby, as shown in FIG. 36, the 1st rigid wiring board 10 which has the through-hole conductor 154 is manufactured.

이 제 1 리지드 배선판 (10) 에서는, 배선층 (112) (제 1 배선층) 과 배선층 (214) (제 2 배선층) 및 배선층 (111) (제 3 배선층) 과 배선층 (213) (제 4 배선층) 이, 스루 홀 (11a) 의 내부에 형성된 도금 피막 (스루 홀 도체 (154)) 에 의해 전기적으로 접속되어 있다. In the first rigid wiring board 10, the wiring layer 112 (first wiring layer), the wiring layer 214 (second wiring layer), the wiring layer 111 (third wiring layer), and the wiring layer 213 (fourth wiring layer) are It is electrically connected by the plating film (through hole conductor 154) formed in the inside of the through hole 11a.

이상, 본 발명의 실시형태에 관해 설명했지만, 설계상의 편의나 그 밖의 요인에 의해 필요로 되는 여러가지 수정이나 조합은, 「청구항」에 기재되어 있는 발명이나 「발명을 실시하기 위한 형태」에 기재되어 있는 구체예에 대응하는 발명의 범위에 포함된다고 이해되어야 한다.As mentioned above, although embodiment of this invention was described, various corrections and combinations required by a design convenience and other factors are described in the invention described in the Claim, and the form for implementing an invention. It is to be understood that it is included within the scope of the invention corresponding to the specific embodiment.

산업상 이용가능성Industrial availability

본 발명에 따른 배선판은 전자 기기의 회로 기판에 적합하다. 또, 본 발명에 따른 배선판의 제조 방법은, 전자 기기의 회로 기판의 제조에 적합하다. The wiring board according to the present invention is suitable for a circuit board of an electronic device. Moreover, the manufacturing method of the wiring board which concerns on this invention is suitable for manufacture of the circuit board of an electronic device.

10 : 제 1 리지드 배선판
10a : 스루 홀
10b : 스루 홀 도체
10c : 수지
11a : 스루 홀
20 : 제 2 리지드 배선판
20a : 수지
20b : 관통공
100 : 기판
100a ∼ 100e : 절연층
101, 102 : 절연층
101a : 비아 홀
102a : 비아 홀
111 : 배선층
112 : 배선층
121 : 비아 도체 (제 2 접속용 도체)
122 : 비아 도체 (제 1 접속용 도체)
154 : 스루 홀 도체
200 : 기판
200a : 스루 홀
200b : 스루 홀 도체
200c : 수지
201, 202 : 절연층
201a, 202a : 비아 홀
211, 212 : 배선층
213 : 배선층
214 : 배선층
221, 222 : 비아 도체
301 : 절연층 (제 2 층간 절연층)
302 : 절연층 (제 1 층간 절연층)
301a, 302a : 비아 홀
311, 312 : 배선층
321, 322 : 비아 도체
331, 332 : 솔더 레지스트층
331b, 332b : 외부 접속 단자
500 : 전자 부품
1000 : 배선판
R1 : 저밀도 도체 영역
R2 : 고밀도 도체 영역
R11 : 수용 스페이스
10: first rigid wiring board
10a: through hole
10b: through hole conductor
10c: resin
11a: through hole
20: second rigid wiring board
20a: Resin
20b: through hole
100: substrate
100a-100e: insulation layer
101, 102: insulation layer
101a: Via Hole
102a: via hole
111: wiring layer
112: wiring layer
121: via conductor (second connection conductor)
122: via conductor (first connection conductor)
154: through hole conductor
200: substrate
200a: through hole
200b: through hole conductor
200c: Resin
201, 202: insulation layer
201a, 202a: Via Hole
211 and 212: wiring layer
213: wiring layer
214: wiring layer
221, 222: via conductor
301: insulating layer (second interlayer insulating layer)
302: insulating layer (first interlayer insulating layer)
301a, 302a: Via Hole
311, 312: wiring layer
321, 322: Via conductor
331 and 332: solder resist layer
331b, 332b: external connection terminal
500: electronic components
1000: wiring board
R1: low density conductor area
R2: high density conductor area
R11: accommodation space

Claims (11)

수용 스페이스를 갖는 기판과, 상기 수용 스페이스에 의해 형성되는 상기 기판의 개구를 막도록 상기 기판 상에 형성되는 제 1 절연층과, 상기 제 1 절연층의 위에 형성되는 제 1 배선층을 갖는 제 1 리지드 배선판과,
주면 상에 제 2 배선층을 가지며, 상기 수용 스페이스에 수용되는 제 2 리지드 배선판과,
상기 제 1 배선층과 상기 제 2 배선층을 접속하는 제 1 접속용 도체와,
상기 제 1 배선층의 위에 형성되는 제 1 층간 절연층을 갖는, 배선판.
A first rigid having a substrate having a receiving space, a first insulating layer formed on the substrate so as to close an opening of the substrate formed by the receiving space, and a first wiring layer formed on the first insulating layer. Wiring board,
A second rigid wiring board having a second wiring layer on a main surface thereof and accommodated in the accommodation space;
A first connection conductor connecting the first wiring layer and the second wiring layer;
A wiring board having a first interlayer insulating layer formed on the first wiring layer.
제 1 항에 있어서,
상기 제 1 절연층이 프리프레그로 이루어지고,
상기 제 1 리지드 배선판과 상기 제 2 리지드 배선판의 간극에는, 상기 제 1 절연층으로부터 유출된 수지가 충전되어 있는 것을 특징으로 하는 배선판.
The method of claim 1,
The first insulating layer is made of prepreg,
A resin flowed out of the first insulating layer is filled in the gap between the first rigid wiring board and the second rigid wiring board.
제 1 항 또는 제 2 항에 있어서,
상기 제 2 리지드 배선판에 있어서의 도체의 존재 밀도는, 상기 제 1 리지드 배선판에 있어서의 도체의 존재 밀도보다 높은 것을 특징으로 하는 배선판.
The method according to claim 1 or 2,
The existence density of the conductor in a said 2nd rigid wiring board is higher than the existence density of the conductor in a said 1st rigid wiring board, The wiring board characterized by the above-mentioned.
제 1 항 또는 제 2 항에 있어서,
상기 제 2 리지드 배선판은, 상기 제 2 배선층을 포함하는 복수의 배선층을 구비하는 다층 배선판이고,
상기 제 2 리지드 배선판의 상기 배선층의 총 수는, 상기 제 1 리지드 배선판의 상기 제 1 배선층을 포함하는 배선층의 총 수보다 많은 것을 특징으로 하는 배선판.
The method according to claim 1 or 2,
The second rigid wiring board is a multilayer wiring board including a plurality of wiring layers including the second wiring layer,
The total number of the wiring layers of the second rigid wiring board is larger than the total number of wiring layers including the first wiring layer of the first rigid wiring board.
제 1 항 또는 제 2 항에 있어서,
상기 제 2 리지드 배선판은, 상기 제 2 배선층을 포함하는 복수의 배선층을 구비하는 다층 배선판이고,
상기 제 2 리지드 배선판의 적어도 하나의 배선층의 두께는, 상기 제 1 리지드 배선판의 배선층의 두께보다 작은 것을 특징으로 하는 배선판.
The method according to claim 1 or 2,
The second rigid wiring board is a multilayer wiring board including a plurality of wiring layers including the second wiring layer,
The thickness of at least one wiring layer of the second rigid wiring board is smaller than the thickness of the wiring layer of the first rigid wiring board.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 접속용 도체는, 상기 제 1 절연층에 형성된 비아 도체인 것을 특징으로 하는 배선판.
The method according to claim 1 or 2,
The said 1st connection conductor is a via conductor formed in the said 1st insulating layer, The wiring board characterized by the above-mentioned.
제 6 항에 있어서,
상기 제 1 접속용 도체는 필드 비아 (filled via) 인 것을 특징으로 하는 배선판.
The method according to claim 6,
And the first connection conductor is a filled via.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 접속용 도체는, 상기 제 2 리지드 배선판 및 상기 제 1 절연층을 관통하는 스루 홀 도체인 것을 특징으로 하는 배선판.
The method according to claim 1 or 2,
The said 1st connection conductor is a through-hole conductor which penetrates the said 2nd rigid wiring board and a said 1st insulating layer, The wiring board characterized by the above-mentioned.
제 1 항 또는 제 2 항에 있어서,
상기 수용 스페이스는 관통공이고,
상기 제 1 리지드 배선판은, 상기 수용 스페이스에 의해 형성되는 상기 기판의 타방의 개구를 막도록 상기 기판 상에 형성되는 제 2 절연층과, 상기 제 2 절연층의 위에 형성되는 제 3 배선층을 갖고 있고,
상기 제 2 리지드 배선판은, 상기 제 2 배선층이 형성된 상기 주면과는 반대측의 주면에 제 4 배선층을 갖고 있고,
또한, 당해 배선판은,
상기 제 3 배선층과 상기 제 4 배선층을 접속하는 제 2 접속용 도체와,
상기 제 3 배선층의 위에 형성되는 제 2 층간 절연층을 갖는 것을 특징으로 하는 배선판.
The method according to claim 1 or 2,
The accommodation space is a through hole,
The first rigid wiring board has a second insulating layer formed on the substrate so as to block the other opening of the substrate formed by the accommodation space, and a third wiring layer formed on the second insulating layer. ,
The second rigid wiring board has a fourth wiring layer on a main surface on the side opposite to the main surface on which the second wiring layer is formed,
In addition, the said wiring board,
A second connection conductor connecting the third wiring layer and the fourth wiring layer;
And a second interlayer insulating layer formed on the third wiring layer.
제 1 리지드 배선판의 기판에 설치된 수용 스페이스에, 주면 상에 제 2 배선층을 갖는 제 2 리지드 배선판을 배치하는 것과,
상기 기판 및 상기 제 2 리지드 배선판 상에 절연층을 형성하고, 그 절연층에 제 1 비아 홀을 형성하고, 그 제 1 비아 홀에 제 1 접속용 도체를 형성하고, 상기 절연층 상에 제 1 배선층을 형성함으로써, 상기 제 1 배선층을 가지며 상기 제 2 리지드 배선판을 내부에 수용하는 상기 제 1 리지드 배선판을 제조하는 것을 포함하는 배선판의 제조 방법에 있어서,
상기 제 1 비아 홀은 상기 배선판의 내층에 형성되고,
상기 제 1 배선층과 상기 제 2 배선층은 상기 제 1 접속용 도체에 의해 전기적으로 접속되는 것을 특징으로 하는 배선판의 제조 방법.
Arranging a second rigid wiring board having a second wiring layer on a main surface in an accommodation space provided on the substrate of the first rigid wiring board;
An insulating layer is formed on the substrate and the second rigid wiring board, a first via hole is formed in the insulating layer, a first connecting conductor is formed in the first via hole, and a first on the insulating layer is formed. In the manufacturing method of the wiring board which comprises manufacturing the said 1st rigid wiring board which has the said 1st wiring layer and accommodates the said 2nd rigid wiring board inside by forming a wiring layer,
The first via hole is formed in the inner layer of the wiring board,
The said 1st wiring layer and the said 2nd wiring layer are electrically connected by the said 1st connection conductor, The manufacturing method of the wiring board characterized by the above-mentioned.
제 10 항에 있어서,
상기 절연층을 프레스함으로써 그 절연층으로부터 수지를 유출시켜, 그 수지를 상기 기판과 상기 제 2 리지드 배선판의 간극에 충전하는 것을 포함하는 것을 특징으로 하는 배선판의 제조 방법.
11. The method of claim 10,
And pressing the insulating layer to flow resin out of the insulating layer and filling the gap between the substrate and the second rigid wiring board.
KR1020127011373A 2009-10-30 2010-10-15 Wiring board and method for producing same KR20120064126A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25637409P 2009-10-30 2009-10-30
US61/256,374 2009-10-30
US12/795,737 2010-06-08
US12/795,737 US8334463B2 (en) 2009-10-30 2010-06-08 Wiring board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120064126A true KR20120064126A (en) 2012-06-18

Family

ID=43921825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011373A KR20120064126A (en) 2009-10-30 2010-10-15 Wiring board and method for producing same

Country Status (6)

Country Link
US (1) US8334463B2 (en)
JP (1) JPWO2011052399A1 (en)
KR (1) KR20120064126A (en)
CN (1) CN102598885A (en)
TW (1) TW201132266A (en)
WO (1) WO2011052399A1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013992B1 (en) * 2008-12-02 2011-02-14 삼성전기주식회사 Manufacturing method of Printed Circuit Board
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5579108B2 (en) * 2011-03-16 2014-08-27 株式会社東芝 Semiconductor device
US8908377B2 (en) 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5931547B2 (en) * 2012-03-30 2016-06-08 イビデン株式会社 Wiring board and manufacturing method thereof
JP2013214578A (en) * 2012-03-30 2013-10-17 Ibiden Co Ltd Wiring board and method for manufacturing the same
TWI433632B (en) * 2012-05-03 2014-04-01 Subtron Technology Co Ltd Manufacturing method of substrate structure
JP6160308B2 (en) * 2013-07-02 2017-07-12 富士通株式会社 Laminated board
US10034704B2 (en) 2015-06-30 2018-07-31 Ethicon Llc Surgical instrument with user adaptable algorithms
KR20220086320A (en) * 2020-12-16 2022-06-23 삼성전기주식회사 Connection structure embedded substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230219B2 (en) 1994-09-27 2001-11-19 松下電工株式会社 Multilayer wiring board and method of manufacturing the same
JP3754171B2 (en) 1997-04-08 2006-03-08 富士通株式会社 Circuit board and manufacturing method thereof
JPH11317582A (en) 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd Multilayer wiring board and manufacture thereof
US6281446B1 (en) 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP2003298234A (en) 2002-04-01 2003-10-17 Hitachi Cable Ltd Multilayer wiring board, its manufacturing method, and wiring board
JP4166532B2 (en) 2002-08-27 2008-10-15 大日本印刷株式会社 Method for manufacturing printed wiring board
JP4193650B2 (en) 2003-09-18 2008-12-10 株式会社デンソー Circuit board
JP2006140213A (en) 2004-11-10 2006-06-01 Cmk Corp Rigid flexible multilayer printed wiring board
JP2007027683A (en) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd Wiring board and method for manufacturing the same
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
EP2278866B1 (en) 2006-10-24 2012-05-09 Ibiden Co., Ltd. Flex-rigid wiring board
TWI339880B (en) 2007-05-31 2011-04-01 Unimicron Technology Corp Structure of pachaging substrate and package structure thereof having chip embedded therein
AT12319U1 (en) 2009-07-10 2012-03-15 Austria Tech & System Tech METHOD FOR PRODUCING A PCB CONTAINING AT LEAST TWO PCB SURFACES AND PCB

Also Published As

Publication number Publication date
CN102598885A (en) 2012-07-18
WO2011052399A1 (en) 2011-05-05
US8334463B2 (en) 2012-12-18
TW201132266A (en) 2011-09-16
US20110100698A1 (en) 2011-05-05
JPWO2011052399A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
KR20120064126A (en) Wiring board and method for producing same
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8687380B2 (en) Wiring board and method for manufacturing the same
US9040837B2 (en) Wiring board and method for manufacturing the same
WO2010007704A1 (en) Flex-rigid wiring board and electronic device
KR101103301B1 (en) A build-up printed circuit board with odd-layer and Manufacturing method of the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
US20100195967A1 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
US8546698B2 (en) Wiring board and method for manufacturing the same
KR101044787B1 (en) Manufacturing method for printed circuit board having VOP structure
KR102442389B1 (en) Printed circuit board and method of manufacturing the same
US20110303454A1 (en) Laminated circuit board and board producing method
US8669481B2 (en) Laminated circuit board and board producing method
KR20080030366A (en) Multi-layered and combined pcb with aluminum for thermal-conduction
KR101109277B1 (en) Fabricating Method of Printed Circuit Board
US11317521B2 (en) Resin flow restriction process and structure
KR20100028209A (en) Printed circuit board
KR20130065216A (en) Multi-layered printed circuit board and manufacturing metheod thereof
JP2022119655A (en) Wiring substrate
KR20120034530A (en) The printed circuit board and the method for manufacturing the same
KR100657409B1 (en) Manufacturing multi-layer pcb
JP2015220283A (en) Printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application