KR20120063703A - 광패키지 및 그 제조방법 - Google Patents

광패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20120063703A
KR20120063703A KR1020100124790A KR20100124790A KR20120063703A KR 20120063703 A KR20120063703 A KR 20120063703A KR 1020100124790 A KR1020100124790 A KR 1020100124790A KR 20100124790 A KR20100124790 A KR 20100124790A KR 20120063703 A KR20120063703 A KR 20120063703A
Authority
KR
South Korea
Prior art keywords
region
resin
circuit pattern
optical
optical device
Prior art date
Application number
KR1020100124790A
Other languages
English (en)
Other versions
KR101250381B1 (ko
Inventor
백지흠
이지행
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100124790A priority Critical patent/KR101250381B1/ko
Publication of KR20120063703A publication Critical patent/KR20120063703A/ko
Application granted granted Critical
Publication of KR101250381B1 publication Critical patent/KR101250381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광패키지 및 그 제조방법에 관한 것으로, 특히 그 제조공정은 절연성필름에 기능성홀영역을 형성하는 1단계; 상기 절연성필름 상부에 금속층을 형성하고 회로패턴을 구현하는 2단계; 상기 기능성홀영역에 대응되는 회로패턴상에 광소자를 실장하는 3단계; 상기 광소자를 매립하는 수지부를 형성하는 4단계;를 포함하여 이루어질 수 있다.
본 발명에 따르면, 절연성필름에 형성된 기능성홀영역을 구현하고, 이 기능성홀 상부에 칩실장영역을 구현하여 광소자에서 방출된 열을 직접 하부로 발산할 수 있도록 하며, 회로패턴면의 상부에 화이트 솔더레지스트로 구현되는 레진댐을 형성하여 패키지 몰징을 위한 수용부 역할과 광원을 반사시킬 수 있는 기능을 동시에 수행할 수 있도록 해 광효율을 극대화할 수 있는 효과가 있다.

Description

광패키지 및 그 제조방법{OPTICAL PACKAGE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 광효율을 증진시키기 위한 광패키지 및 그 제조방법에 관한 것이다.
LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.
도 1a은 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1a를 참조하면, LED 패키지는 발광하는 GaN 화학물 칩에 골드 와이어(102) 본딩을 통해 도선을 통전시켜 주며 하부에 히트싱크(10)를 형성하여 열방출을 할 수 있도록 구성된다. 또한, 외부 지지대 및 LED 패키지 부분에 금속 리드(20)를 와이어 본딩을 통해 전기를 가해주고 빛이 날 수 있는 구조로 되어 있다. 이러한 구조는 개별 칩(60)마다 하나의 패키지의 형태를 이루고 있다.
도 1b는 종래 기술의 또 다른 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1b을 참조하면, 와이어(102) 본딩을 보호하는 봉지 공정에서 형광체 및 수지 복합체를 도포한 후에 빛에 직진성과 광효율을 높이기 위해 플라스틱 렌즈(25)를 사용한다. 이는 전술한 LED 패키지의 소형화의 한계의 원인으로 작용하며, 공정상 비용 문제를 발생시킨다.
아울러, 이와 같은 종래의 LED 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 LED 칩을 집적화하기 힘들며 칩 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수밖에 없다. 또한, LED 칩에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 되는 문제도 아울러 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 절연성필름에 형성된 기능성홀영역을 구현하고, 이 기능성홀 상부에 칩실장영역을 구현하여 광소자에서 방출된 열을 직접 하부로 발산할 수 있도록 하며, 회로패턴면의 상부에 화이트 솔더레지스트로 구현되는 레진댐을 형성하여 패키지 몰징을 위한 수용부 역할과 광원을 반사시킬 수 있는 기능을 동시에 수행할 수 있도록 해 광효율을 극대화할 수 있는 테이프 타입의 광패키지를 제공하는 데 있다.
상술한 과제를 해결하기 위한 수단으로서, 본 발명은 절연성필름에 기능성홀영역을 형성하는 1단계; 상기 절연성필름 상부에 금속층을 형성하고 회로패턴을 구현하는 2단계; 상기 기능성홀영역에 대응되는 회로패턴상에 광소자를 실장하는 3단계; 상기 광소자를 매립하는 수지부를 형성하는 4단계;를 포함하는 광패키지의 제조방법을 제공할 수 있도록 한다.
또한, 상기 1단계는, 상기 절연성필름에 광소자의 실장위치에 대응되는 제1홀영역을 기계적 가공으로 형성하는 단계로 구현할 수 있다. 이 경우 상기 1단계는, 상기 제1홀영역 이외에 적어도 1 이상의 제2홀영역을 더 형성하는 단계로 구성할 수 있다.
또한, 상기 2단계는, 상기 회로패턴을 광소자를 실장하는 칩실장영역과 광소자와 회로패턴을 전기적으로 연결하는 연결영역을 포함하도록 구현하는 단계로 구현할 수 있다. 이 경우 상기 2단계를 상기 칩실장영역과 분리되는 상기 연결영역을 1 이상 구현하도록 할 수 있다.
특히, 본 발명에 따른 공정에서 상기 2단계 이후 3단계 전에, 상기 회로패턴 상에 레진댐을 형성하는 단계를 더 포함하여 구성할 수 있으며, 구체적으로는 상기 레진댐을 형성하는 단계는, a1) 상기 회로패턴에 도금을 수행하는 단계; a2) 상기 칩실장영역 및 상기 연결영역을 제외한 영역에 솔더레지스트를 도포하여 레진댐을 형성하는 단계로 구성할 수 있다.
또한, 상기 3단계는, 상기 레진댐 내측 영역 내에 광소자를 실장하는 공정으로 구현할 수 있으며, 상기 4단계는, 상기 광소자를 포함하는 상기 레진댐 내측 영역을 매립하는 수지부를 형성하는 공정으로 구현할 수 있다.
또한, 상기 3단계는, 상기 광소자를 칩실장영역에 실장하고, 상기 연결영역과 전기적 연결을 수행하는 단계로 구성할 수 있으며, 상기 수지부는 형광체 및 투명 레진(Resin)을 포함하는 물질로 볼록렌즈 형상으로 구현할 수 있다.
상술한 제조공정에 의한 광패키지는 다음과 같이 구성될 수 있다.
구체적으로는, 개구된 구조의 기능성홀영역을 구비하는 절연성필름; 상기 절연성필름의 상부에 적층되며 회로패턴을 구비한 금속층; 상기 기능성홀영역에 대응되는 위치의 상기 금속층상에 실장되는 광소자; 상기 광소자를 매립하는 수지부;를 포함하여 구성될 수 있다.
또한, 상기 기능성홀영역은, 상기 광소자의 실장위치에 대응되는 위치에 형성되는 제1홀영역을 포함하도록 구현하거나, 그 이외에도 상기 절연성필름에 방열을 위한 제2홀영역을 적어도 1 이상 더 포함하여 구성될 수 있다.
또한, 상기 회로패턴은, 상기 제1홀영역 상부에 형성되는 광소자를 실장하는 칩실장영역과 광소자를 회로패터과 전기적으로 연결하기 위한 연결영역을 포함하여 구현할 수 있다. 이 경우 상기 연결영역은 상기 칩실장영역과 분리되는 상기 연결영역을 적어도 1 이상 구비하도록 구현할 수 있다.
특히, 상술한 구조의 광패키지는 상기 광소자가 실장되는 금속층에 형성되는 레진댐을 더 구비하도록 구현할 수 있으며, 이 경우 상기 레진댐은, 상기 칩실장영역과 상기 연결영역을 제외한 영역에 돌출된구조로 형성될 수 있다.
또한, 상기 수지부는, 상기 레진댐 내층영역에 상기 광소자를 매립하는 구조로 형성될 수 있으며, 특히 상기 수지부는, 형광체 및 투명 레진(Resin)을 포함하는 물질로 형성되는 볼록렌즈 형상으로 구현할 수 있다.
아울러, 상기 회로패턴표면에는 은(Ag), 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 금(Au) 중 적어도 어느 하나의 물질로 구현되는 도금층이 더 구현될 수 있다.
또한, 본 발명에 따른 광패키지의 상기 절연성필름은 폴리이미드필름(polyimide film)을 이용할 수 있다.
본 발명에 따르면, 절연성필름에 형성된 기능성홀영역을 구현하고, 이 기능성홀 상부에 칩실장영역을 구현하여 광소자에서 방출된 열을 직접 하부로 발산할 수 있도록 하며, 회로패턴면의 상부에 화이트 솔더레지스트로 구현되는 레진댐을 형성하여 패키지 몰징을 위한 수용부 역할과 광원을 반사시킬 수 있는 기능을 동시에 수행할 수 있도록 해 광효율을 극대화할 수 있는 효과가 있다.
도 1a은 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도를 나타낸다.
도 1b는 종래 기술의 또 다른 실시형태에 따른 LED 패키지의 단면도를 나타낸다.
도 2a 및 도 2b는 본 발명에 따른 광패키지의 제조순서도 및 제조공정도를 도시한 것이다.
도 3a 내지 도 3d은 본 발명에 따른 광패키지의 구조의 다양한 실시예를 도시한 구성도이다.
도 4는 본 발명에 따른 도 3a 내지 도 3d의 광패키지를 상부에서 바라본 평면도 및 배면도를 개념적으로 도시한 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은 테이프타입의 광패키지를 구성하되, LED 등의 광소자에서 방출된 열을 메탈 코어 PCB에 직접전달할 수 있는 열전달 기능성홀을 구비하고, 회로면 상부에 레진댐을 구현하여 패키지 몰딩을 위한 수용부 역할 및 광원반사를 통한 광효율 증진효과를 구현하는 광패키지를 제공하는 것을 요지로 한다.
도 2a 및 도 2b는 본 발명에 따른 광패키지의 제조순서도 및 제조공정도를 도시한 것이다.
도시된 도면을 참조하면, 본 발명에 따른 광패키지의 제조공정은 절연성필름에 기능성홀영역을 형성하는 1단계와 상기 절연성필름 상부에 금속층을 형성하고 회로패턴을 구현하는 2단계, 상기 기능성홀영역에 대응되는 회로패턴상에 광소자를 실장하는 3단계 및 상기 광소자를 매립하는 수지부를 형성하는 4단계를 포함하여 이루어질 수 있다.
각 단계별 세부공정을 첨부한 공정도를 참조하여 구체적으로 설명하면, 우선, 상기 1단계는 우선 절연성필름(110)에 기계적 가공을 통해 기능성홀영역(111, 112)을 형성한다(S 1). 상기 절연성필름(110)은 절연성 필름기재일 수 있으며, 더욱 상세히는 폴리이미드필름을 이용할 수 있다. 또한, 상기 기능성홀영역은 추후 칩실장영역이 될 디바이스홀인 제1홀영역(111)과 방열홀로 구현 될 제2홀영역(112)을 포함하는 개념이다. 특히 상기 기능성홀영역은 상기 광소자의 실장위치에 대응되는 위치에 형성되는 제1홀영역을 배치하는 외에도, 방열을 위한 제2홀영역을 적어도 1 이상 더 포함하는 구조로 구현하는 것도 가능하다.
이후, 2단계로서 상기 절연성필름(110) 상부에 금속층(120)을 적층하고, 회로패턴을 형성한다(S 2). 이 경우 상기 회로패턴은 칩실장영역(121)과 연결영역(122)을 포함하도록 구현될 수 있다. 특히 상기 연결영역(121)은 상기 칩실장영역과 분리되는 영역이 적어도 1 이상 형성되도록 구현될 수 있다(도 3a 및 도 3b 참조). 이후, 상기 기능성홀영역에 대응되는 회로패턴상에 광소자를 실장하는 3단계와 상기 광소자를 매립하는 수지부를 형성하는 4단계 공정을 통해 광패키지를 완성할 수 있게 된다. 특히 광소자의 실장 후 전기적연결을 위해 연결영역과의 본딩공정이 수행될 수 있으며, 이는 와이어본딩 방식으로 구현되거나 플립칩(flip chip) 방식으로 구현될 수 있다. 본 발명의 실시예에서는 와이어본딩방식으로 구현되는 예를 들어 설명하기로 한다.
상술한 공정에 따르면, 상기 기능성홀영역에 대응되는 회로패턴상에 광소자가 실장되는 구조를 통해 광소자에서 발산되는 열이 회로층-->기능성홀영역을 통해 효과적으로 방출될 수 있는 장점이 구현되게 된다.
도 2b에 도시된 공정도는 상술한 기능성홀영역의 형성과 광소자실장, 수지부형성으로 구현되는 일반적인 공정외에 본 발명에 따른 레진댐을 형성하는 공정을 포함하는 공정을 도시한 것이다. 이를 토대로 세부 공정을 설명하면 다음과 같다.
S 1~S 2단계 공정은 상술한 바와 같이 동일하며, 회로패턴의 형성 후에 레진댐을 형성하는 공정이 추가되는 것으로 공정을 부가할 수 있다.
즉, S 3단계로 도시된 공정도와 같이, 상기 금속층(120) 상에 레진댐(130)을 형성하는 공정이 수행된다. 본 공정에서는 상기 칩실장영역(121) 및 연결영역을 제외한 영역에 솔더레지스트를 도포하여 레진댐(130)을 형성하는 공정이며, 이후 상기 회로패턴에 도금을 수행하는 공정이 더 추가될 수 있다. 상기 레진댐(130)을 형성하는 물질은 화이트 솔더레지스트를 도포하여 인쇄하는 것이 광효율을 증진시키는 점에서 바람직하다.
이후, 상기 레진댐(130)의 안 쪽 영역 내에 광소자(140)를 실장하고, 와이어본딩(150)을 하는 공정이 수행되며(S 4단계), 다음으로 상기 광소자(140)를 포함하는 상기 레진댐 내측 영역을 매립하는 수지부(160)를 형성하는 공정이 수행된다(S 5단계).
상기 수지부의 형성공정은 솔더 레지스트의 경계부에 상기 광소자를 포함하는 칩실장 영역을 매립하는 공정으로, 화이트 LED를 위해 제조된 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부(160)를 형성하여 LED 패키지를 완성한다. 여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형상의 수지부(160)가 형성된다. 이에 의해, 기존의 봉지(Encapsulation) 및 플라스틱 렌즈를 동시에 형성할 수 있다. 상기 투명 레진은 실리콘(Si)인 것이 바람직하다.
상술한 제조공정에서는 회로패턴인 칩실장영역(121)의 상부에 직접 광소자가 실장되며, 이에 대응되는 하부 절연성필름에는 제1홀영역(111)이 개방된 구조로 형성되는바, 광소자에서 방출되는 열이 외부로 바로 발산될 수 있도록 하여 열발산 효율을 증진할 수 있게 된다.
나아가, 레진댐(130)이 형성되어, 수지부를 형성하는 데 있어 공정의 편의성을 도모하며, 화이트솔더레지스트를 이용하는 레진댐의 재료상의 특수성으로 인해 반사효과로 인한 광효율을 극대화시킬 수 있게 된다.
도 3a 내지 도 3d를 참조하면, 상술한 제조공정에 따라 제조되는 광패키지는 다음과 같은 구조로 구현될 수 있다.
도 3a를 참조하면, 본 발명에 따른 광패키지는 개구된 구조의 기능성 홀영역(111, 112)을 구비하는 절연성필름(110)을 구비하며, 상기 절연성필름(110)의 상부에 적층되며 회로패턴(121, 122)을 구비한 금속층(120), 상기 금속층상에 형성되는 레진댐(130), 상기 레진댐 내부에 실장되는 광소자(140),상기 레진댐 내측 영역을 매립하는 수지부(160)를 포함하는 구조로 구현될 수 있다.
상기 절연성필름(110)에 구현되는 상기 기능성홀영역은, 상기 광소자의 실장위치에 대응되는 제1홀영역(111)과 방열을 위한 적어도 하나 이상의 제2홀영역(112)을 포함하여 구성될 수 있다. 이 경우 상기 절연성필름은 폴리이미드필름(polyimide film)을 이용할 수 있다.
또한, 상기 금속층에 구현되는 상기 회로패턴은, 상기 제1홀영역 상부에 형성되는 광소자를 실장하는 칩실장영역(121)과 연결영역(122)를 포함하여 구성되게 된다. 이 경우 상기 회로패턴표면에는 은(Ag), 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 금(Au) 중 적어도 어느 하나의 물질로 구현되는 도금층이 더 구현되는 구조로 구현함이 바람직하다.
상기 레진댐(130)은, 상술한 제조공정에서 설명한 것과 같이, 상기 칩실장영역과 연결영역을 제외한 영역에 돌출된구조로 형성되는 솔더레지스트패턴으로 구현가능하며, 특히 광효율을 고려하여 화이트솔더레지스트를 이용할 수 있다.
본 발명에 따른 광패키지의 광소자(140) 및 와이어(150) 본딩부를 매립하는 상기 수지부(160)는 형광체 및 투명 레진(Resin)을 이용할 수 있다.
도 3b는 도 3a의 구조와는 다른 실시예를 도시한 것으로, 차이점은 회로패턴을 구현하여 칩실장영역(121)과 연결영역을 형성함에 있어, 연결영역(122)을 하나로 형성한 구조로 구현한 것이다. 예를 들어 +단자부를 칩실장영역의 회로패턴이 하도록하여 다이부역할과 '+'단자부 역할을 동시에 수행하여 방열 및 회로 역할을 하고, '-' 단자부인 연결영역의 회로패턴은 회로부 역할을 수행할 수 있도록 구현할 수 있다. 물론, 도시된 구도와 역의 구조로 연결영역을 반대쪽에 구현(도 3a)하는 구조고 구현가능하다.
도 3c는 도 3a의 구조와 차이점으로 방열홀(112)을 하나만 형성한 구조를 도시한 것이며, 도 3d는 제1홀영역(111)만을 형성하고 방열홀은 없는 구조로 구현한 예를 도시한 것이다. 즉, 본 발명에 따른 광소자하부에 형성되는 제1홀영역 이외의 방열홀은 필요에 따라 다수 또는 없는 구조로 형성할 수 있다. 물론, 도 3c 및 도 3d의 기능성홀의 형성구조에 도 3a 및 도 3b에서의 회로패턴의 구조가 결합된 구조로 구현하는 것도 가능하다.
도 4는 본 발명에 따른 도 3a 내지 도 3d의 광패키지를 상부에서 바라본 평면도를 개념적으로 도시한 것이다. 도시된 (a)는 상부평면도이며, (b)는 하부평면도이다.
도시된 것과 같이, 절연성필름(110)의 상부에 레진댐(130)이 일정한 패턴을 가지고 수지부(160)를 수용하는 구조로 형성되고 있으며, 상기 수지부(160)의 내부에는 광소자(140)와 와이어(150)가 배치되어 있다. 따라서, 상기 광소자(140)에서 출사한 광은 수지부 내의 형광체를 통해 특정한 색구현을 이루며 외부로 발산하게 되며, 상기 레진댐(130)은 상기 수지부를 지지하여 안정적인 구조를 확보하는 한편, 레진댐을 화이트 솔더레지스트로 구현하는 경우에는 반사효과를 구현하여 광효율을 극대화할 수 있게 된다. 특히 (b)에 도시된 것처럼, 절연성필름(110)의 하부면에는 기능성홀영역(110, 112)가 구비되어, 광소자에서 발생하는 열을 바로 외부로 방출할 수 있게 되는 장점도 동시에 구현될 수 있게 된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110: 절연성 필름
111, 112: 기능성홀영역
120: 금속층
121: 칩실장영역
122: 연결영역
130: 레진댐
140: 광소자
150: 와이어
160: 수지부

Claims (22)

  1. 절연성필름에 기능성홀영역을 형성하는 1단계;
    상기 절연성필름 상부에 금속층을 형성하고 회로패턴을 구현하는 2단계;
    상기 기능성홀영역에 대응되는 회로패턴상에 광소자를 실장하는 3단계;
    상기 광소자를 매립하는 수지부를 형성하는 4단계;
    를 포함하는 광패키지의 제조방법.
  2. 청구항 1에 있어서,
    상기 1단계는,
    상기 절연성필름에 광소자의 실장위치에 대응되는 제1홀영역을 기계적 가공으로 형성하는 단계인 광패키지의 제조방법.
  3. 청구항 2에 있어서,
    상기 1단계는,
    상기 제1홀영역 이외에 적어도 1 이상의 제2홀영역을 더 형성하는 단계인 광패키지의 제조방법.
  4. 청구항 2에 있어서,
    상기 2단계는,
    상기 회로패턴을 광소자를 실장하는 칩실장영역과 광소자와 회로패턴을 전기적으로 연결하는 연결영역을 포함하도록 구현하는 단계인 광패키지 제조 방법.
  5. 청구항 4에 있어서,
    상기 2단계는,
    상기 칩실장영역과 분리되는 상기 연결영역을 1 이상 구현하는 단계인 광패키지의 제조방법.
  6. 청구항 1에 있어서,
    상기 2단계 이후 3단계 전에,
    상기 회로패턴 상에 레진댐을 형성하는 단계를 더 포함하는 광패키지의 제조방법.
  7. 청구항 6에 있어서,
    상기 레진댐을 형성하는 단계는,
    a1) 상기 회로패턴에 도금을 수행하는 단계;
    a2) 상기 칩실장영역 및 상기 연결영역을 제외한 영역에 솔더레지스트를 도포하여 레진댐을 형성하는 단계인 광패키지 제조 방법.
  8. 청구항 7에 있어서,
    상기 3단계는,
    상기 레진댐 내측 영역 내에 광소자를 실장하는 공정으로 구현되는 광패키지의 제조방법.
  9. 청구항 8에 있어서,
    상기 4단계는,
    상기 광소자를 포함하는 상기 레진댐 내측 영역을 매립하는 수지부를 형성하는 공정으로 구현되는 광패키지 제조 방법.
  10. 청구항 8에 있어서,
    상기 3단계는,
    상기 광소자를 칩실장영역에 실장하고, 상기 연결영역과 와이어본딩 또는 플립칩(Flip chip) 본딩 방식으로 전기적 연결을 수행하는 단계인 광패키지 제조 방법.
  11. 청구항 8에 있어서,
    상기 수지부는 형광체 및 투명 레진(Resin)을 포함하는 물질로 볼록렌즈 형상으로 구현하는 광패키지의 제조방법.
  12. 개구된 구조의 기능성홀영역을 구비하는 절연성필름;
    상기 절연성필름의 상부에 적층되며 회로패턴을 구비한 금속층;
    상기 기능성홀영역에 대응되는 위치의 상기 금속층상에 실장되는 광소자;
    상기 광소자를 매립하는 수지부;
    를 포함하는 광패키지.
  13. 청구항 12에 있어서,
    상기 기능성홀영역은,
    상기 광소자의 실장위치에 대응되는 위치에 형성되는 제1홀영역을 포함하는 광패키지.
  14. 청구항 13에 있어서,
    상기 기능성홀영역은,
    상기 절연성필름에 방열을 위한 제2홀영역을 적어도 1 이상 더 포함하여 구성되는 광패키지.
  15. 청구항 12에 있어서,
    상기 회로패턴은,
    상기 제1홀영역 상부에 형성되는 광소자를 실장하는 칩실장영역과 광소자를 회로패터과 전기적으로 연결하기 위한 연결영역을 포함하는 광패키지.
  16. 청구항 15에 있어서,
    상기 칩실장영역과 분리되는 상기 연결영역을 적어도 1 이상 구비하는 광패키지.
  17. 청구항 15 또는 16 에 있어서,
    상기 광소자가 실장되는 금속층에 형성되는 레진댐을 더 구비하는 광패키지.
  18. 청구항 17에 있어서,
    상기 레진댐은,
    상기 칩실장영역과 상기 연결영역을 제외한 영역에 돌출된구조로 형성되는 솔더레지스트패턴인 광패키지.
  19. 청구항 17에 있어서,
    상기 수지부는,
    상기 레진댐 내층영역에 상기 광소자를 매립하는 구조로 형성되는 광패키지.
  20. 청구항 19에 있어서,
    상기 수지부는,
    형광체 및 투명 레진(Resin)을 포함하는 물질로 형성되는 볼록렌즈 형상인 광패키지.
  21. 청구항 20에 있어서,
    상기 회로패턴표면에는 은(Ag), 니켈(Ni), 구리(Cu), 백금(Pt), 팔라듐(Pd), 금(Au) 중 적어도 어느 하나의 물질로 구현되는 도금층이 더 구현된 광패키지.
  22. 청구항 20에 있어서,
    상기 절연성필름은 폴리이미드필름(polyimide film)인 광패키지.












KR1020100124790A 2010-12-08 2010-12-08 광패키지 및 그 제조방법 KR101250381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124790A KR101250381B1 (ko) 2010-12-08 2010-12-08 광패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124790A KR101250381B1 (ko) 2010-12-08 2010-12-08 광패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120063703A true KR20120063703A (ko) 2012-06-18
KR101250381B1 KR101250381B1 (ko) 2013-04-05

Family

ID=46684064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124790A KR101250381B1 (ko) 2010-12-08 2010-12-08 광패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101250381B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014113045A1 (en) * 2013-01-16 2014-07-24 3M Innovative Properties Company Light emitting semiconductor device and substrate therefore
EP2980869A1 (fr) 2014-08-02 2016-02-03 Linxens Holding Procédé de fabrication de circuits intégrés à diodes électro- luminescentes et circuits intégrés obtenus par ce procédé

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100753A (ja) 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法
JP2007123481A (ja) 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2007299905A (ja) 2006-04-28 2007-11-15 Nichia Chem Ind Ltd 半導体装置
DE112008004155T5 (de) * 2008-11-25 2012-07-12 Denki Kagaku Kogyo Kabushiki Kaisha Verfahren zum Herstellen eines Substrats für eine Baugruppe mit lichtemittierendem Elementsowie Baugruppe mit lichtemittierendem Element unter Verwendung eines derartigen Substrats

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014113045A1 (en) * 2013-01-16 2014-07-24 3M Innovative Properties Company Light emitting semiconductor device and substrate therefore
US9754869B2 (en) 2013-01-16 2017-09-05 3M Innovative Properties Company Light emitting semiconductor device and substrate therefore
EP2980869A1 (fr) 2014-08-02 2016-02-03 Linxens Holding Procédé de fabrication de circuits intégrés à diodes électro- luminescentes et circuits intégrés obtenus par ce procédé

Also Published As

Publication number Publication date
KR101250381B1 (ko) 2013-04-05

Similar Documents

Publication Publication Date Title
JP5782332B2 (ja) 発光素子
JP5676395B2 (ja) 発光素子
EP2897182B1 (en) Light emitting device
KR20130014256A (ko) 발광 소자 패키지 및 이를 이용한 조명 시스템
US8783933B2 (en) Light emitting device package, and display apparatus and lighting system having the same
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
KR101250381B1 (ko) 광패키지 및 그 제조방법
KR101125437B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR20120014420A (ko) 발광 소자 패키지 및 발광 소자 패키지용 몸체의 제조 방법
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
KR101128991B1 (ko) 사이드 뷰 광 패키지 및 그 제조 방법
KR101146656B1 (ko) 광 패키지 및 그 제조 방법
KR101136392B1 (ko) 광 패키지 및 그 제조 방법
KR101158497B1 (ko) 테이프 타입 광 패키지 및 그 제조 방법
KR101195015B1 (ko) 광패키지 및 그 제조방법
KR101172177B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101168420B1 (ko) 테이프 타입 ｌｅｄ 패키지 및 그 제조 방법
KR101250405B1 (ko) 광패키지 및 그 제조방법
TWI542031B (zh) 光學封裝及其製造方法
KR20130035775A (ko) 발광소자 패키지, 그의 제조 방법 및 조명 장치
KR20130021293A (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee