KR20120057658A - 반도체 발광 소자를 제작하는 방법 - Google Patents

반도체 발광 소자를 제작하는 방법 Download PDF

Info

Publication number
KR20120057658A
KR20120057658A KR1020127010666A KR20127010666A KR20120057658A KR 20120057658 A KR20120057658 A KR 20120057658A KR 1020127010666 A KR1020127010666 A KR 1020127010666A KR 20127010666 A KR20127010666 A KR 20127010666A KR 20120057658 A KR20120057658 A KR 20120057658A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
nitride semiconductor
main surface
Prior art date
Application number
KR1020127010666A
Other languages
English (en)
Inventor
다카시 쿄노
요헤이 엔야
유스케 요시즈미
가츠시 아키타
마사키 우에노
다카미치 스미토모
마사히로 아다치
신지 도쿠야마
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120057658A publication Critical patent/KR20120057658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 활성층에서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있는, 반도체 발광 소자를 제작하는 방법을 제공한다. 공정 S104에서는, 선택된 하나 또는 복수의 경사각으로 발광층을 위한 양자 우물 구조와 p형 및 n형 질화갈륨계 반도체층을 성장시켜 형성된 기판 생산물의 포토루미네선스의 측정을 기판 생산물에 바이어스를 인가하면서 행하여, 기판 생산물의 포토루미네선스의 바이어스 의존성을 얻는다. 공정 S105에서는, 바이어스 의존성으로부터, 기판 주면의 선택된 경사각의 각각에 있어서 발광층에서의 피에조 분극의 방향의 추정을 행한다. 공정 S106에서는, 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 추정에 기초하여 판단하여, 반도체 발광 소자의 제작을 위한 성장 기판의 면방위를 선택한다. 반도체 발광 소자를 위한 반도체 적층을 성장 기판의 주면 상에 형성한다.

Description

반도체 발광 소자를 제작하는 방법{METHOD FOR PRODUCING SEMICONDUCTOR LIGHT-EMITTING ELEMENT}
본 발명은 반도체 발광 소자를 제작하는 방법에 관한 것이다.
비특허문헌 1에는 GaN 기판을 이용한 발광 다이오드가 기재되어 있다. 이 발광 다이오드는 GaN 기판의 (11-2-2)면 상에 형성된다. 이 (11-2-2)면은 반극성을 나타낸다. 발광 다이오드는 InGaN/GaN으로 이루어지는 단일 양자 우물 구조의 발광층을 갖고, 발광 파장이 600 ㎚이다.
비특허문헌 2에는 GaN 기판을 이용한 레이저 다이오드가 기재되어 있다. 이 레이저 다이오드는 GaN 기판의 (10-1-1)면 상에 형성된다. 이 (10-1-1)면은 반극성을 나타낸다. 레이저 다이오드는 InGaN/GaN으로 이루어지는 다중 양자 우물 구조의 발광층을 갖고, 발광 파장이 405.9 ㎚(청보라색)이다.
비특허문헌 1: Mitsuru FUNATO et. al, “Blue, Green, and Amber InGaN/GaN Light-Emitting Diodes on Semipolar {11-22} GaN Bulk Substrates”, Japanese Journal of Applied Physics, Vol.45, No.26, 2006, pp. L659-L662.
비특허문헌 2: Anurag TYAGI et.al, “Semipolar(10-1-1) InGaN/GaN Laser Diodes on Bulk GaN Substrates”, Japanese Journal of Applied Physics, Vol.46, No.19, 2007, pp. L444-L445.
비특허문헌 1 및 비특허문헌 2에 개시된 바와 같이, GaN 기판의 반극성면 상에 질화갈륨계 반도체 발광 소자가 제작된다. 질화갈륨계 반도체는 피에조 분극을 나타내고, 그 영향이 발광 특성의 다양한 면에 미친다.
한편, c면 상에 제작되는 발광 소자에서, 피에조 분극은 청색 시프트로 대표되는 발광 파장의 시프트를 야기하고, 정공의 파동 함수와 전자의 파동 함수와의 공간 분리를 야기하여 발광 효율을 저하시킨다. 그러나, 발명자들의 지견에 따르면, 피에조 분극은 없는 것이 반드시 발광 소자에 있어서 좋은 것은 아니고, 피에조 분극을 이용하여 발광 특성을 개선할 수도 있다. 즉, 피에조 분극의 영향은 발광 특성에 있어서 단일 측면뿐만 아니라 여러 측면에 나타나는 경우도 있고, 이 때, 몇 가지 발광 특성 중의 어떤 특성을 우수한 것으로 하는 것이 요구되는 경우도 있고, 트레이드 오프 관계에 있는 몇 가지의 발광 특성 각각을 양호한 것으로 조정하는 것이 요구되는 경우도 있다.
피에조 분극은 결정에 내포되는 스트레인(strain)에 관계되고 있다. 발광 소자의 발광층에서의 응력은, 반도체 발광 소자를 위한 기판 주면의 면방위나, 그 기판 주면 상에 성장되는 반도체 적층의 구조에 의존한다. 또한, 발광 특성은 예를 들어 발광층에서의 피에조 분극의 방향과 관계가 있다. 그러므로, 피에조 분극의 방향에 관해서는, 발광 소자에 적용되는 실제의 반도체 적층에서의 피에조 분극의 방향을 실험적으로 추정(estimate)하는 것은 용이하지 않다.
본 발명은, 활성층에서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있는 반도체 발광 소자를 제작하는 방법을 제공하는 것이다.
을 목적으로 한다.
본 발명의 일측면은, 반도체 발광 소자를 제작하는 방법이다. 이 방법은, (a) 발광층에서의 피에조 분극의 방향을 추정하기 위하여, III족 질화물 반도체로 이루어지는 기판 주면을 위한 하나 또는 복수의 경사각을 선택하는 공정과, (b) III족 질화물 반도체로 이루어지고 상기 선택된 경사각을 갖는 기판 주면을 제공하는 기판을 준비하는 공정과, (c) 상기 선택된 경사각으로 상기 발광층을 위한 양자 우물 구조와 p형 및 n형 질화갈륨계 반도체층을 성장시켜, 기판 생산물을 준비하는 공정과, (d) 상기 기판 생산물의 포토루미네선스(photoluminescence)의 측정을 상기 기판 생산물에 바이어스(bias)를 인가하면서 행하여, 상기 기판 생산물의 포토루미네선스의 바이어스 의존성을 얻는 공정과, (e) 상기 측정된 바이어스 의존성으로부터, 상기 기판 주면의 상기 선택된 경사각 각각에 있어서 상기 발광층에서의 피에조 분극의 방향의 추정을 행하는 공정과, (f) 상기 기판 주면에 대응하는 경사각 및 상기 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 상기 추정에 기초하여 판단하여, 상기 반도체 발광 소자의 제작을 위한 성장 기판의 면방위를 선택하는 공정과, (g) 상기 반도체 발광 소자를 위한 반도체 적층을 상기 성장 기판의 주면 상에 형성하는 공정을 구비한다. 상기 성장 기판의 상기 주면은 상기 III족 질화물 반도체로 이루어지고, 상기 경사각은 상기 기판 주면과 상기 III족 질화물 반도체의 (0001)면과의 이루는 각도에 의해서 규정되며, 상기 반도체 적층은 제1 III족 질화물 반도체 영역, 발광층 및 제2 III족 질화물 반도체 영역을 포함하고, 상기 발광층은 상기 제1 III족 질화물 반도체 영역과 상기 제2 III족 질화물 반도체 영역과의 사이에 설치되며, 상기 발광층은 우물층 및 장벽층을 포함하고, 상기 우물층 및 상기 장벽층 각각은 상기 III족 질화물 반도체의 c축으로 연장되는 기준축에 직교하는 면으로부터 경사진 기준 평면을 따라서 연장되어 있으며, 상기 우물층은 제1 질화갈륨계 반도체로 이루어지고, 상기 장벽층은 상기 제1 질화갈륨계 반도체와 상이한 제2 질화갈륨계 반도체로 이루어지며, 상기 우물층은 스트레인을 내포하고, 상기 제1 III족 질화물 반도체 영역은 하나 또는 복수의 n형 III족 질화물 반도체층을 포함하며, 상기 제2 III족 질화물 반도체 영역은 하나 또는 복수의 p형 III족 질화물 반도체층을 포함한다.
이 방법에 따르면, 기판 생산물의 포토루미네선스의 측정을 기판 생산물에 바이어스를 인가하면서 행하기 때문에, 기판 생산물의 포토루미네선스의 바이어스 의존성을 얻을 수 있다. 포토루미네선스의 바이어스 의존성은 피에조 분극의 방향에 관한 정보를 포함한다. 피에조 분극의 방향의 추정에 기초하여, 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 판단할 수 있다. 이 후에, 반도체 발광 소자의 제작을 위한 성장 기판의 면방위를 선택한다. 이 성장 기판의 주면 상에 반도체 발광 소자를 위한 반도체 적층을 형성하기 때문에, 반도체 발광 소자를 제작함에 있어서, 발광층에서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있게 된다.
본 발명에 따른 방법은, 상기 피에조 분극의 방향의 추정으로부터, 상기 피에조 분극의 플러스 마이너스 부호에 따라 상기 복수의 경사각을 포함하는 각도 범위의 구분을 행하는 공정을 더욱 구비할 수 있다. 상기 판단은 상기 구분에 기초하여 행해진다.
이 방법에 따르면, 피에조 분극의 방향의 추정에서는, 피에조 분극의 플러스 마이너스의 부호가 명확해진다. 이 부호로부터, 복수의 경사각을 포함하는 각도 범위는 플러스 피에조 분극을 나타내는 각도 범위 및/또는 마이너스 피에조 분극을 나타내는 각도 범위로 구분된다.
본 발명에 따른 방법에서, 상기 기판 생산물은 III족 질화물 기판을 이용하여 제작될 수 있다. 이 방법에 따르면, III족 질화물 기판과 발광층과의 관계에 따른 피에조 분극의 부호를 판별할 수 있다.
본 발명에 따른 방법에서, 상기 발광층의 발광 파장이 460 ㎚ 이상 550 ㎚ 이하일 수 있다. 이 방법에 따르면, 상기 파장 범위에 있어서 활성층에서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있게 된다.
본 발명에 따른 방법에서, 상기 복수의 경사각을 선택하는 상기 공정에 있어서, 2개 이상의 면방위를 나타내는 각도가 선택될 수 있다. 2개의 각도 각각에 서의 피에조 분극의 방향으로부터, 상기 2개의 각도 사이의 범위에서의 피에조 분극의 방향의 부호를 추정할 수 있다. 또는, 본 발명에 따른 방법에서, 상기 복수의 경사각을 선택하는 상기 공정에 있어서, 3개 이상의 면방위를 나타내는 각도가 선택될 수 있다. 3개의 각도 각각에서의 피에조 분극의 방향으로부터, 인접하는 2개의 각도 사이의 범위 각각에서의 피에조 분극의 방향의 부호를 추정할 수 있다. 예를 들어, 한쪽 각도 범위가 플러스 피에조 분극이고 다른 한쪽 각도 범위가 마이너스 피에조 분극인 것; 양쪽 각도 범위가 플러스 피에조 분극인 것; 양쪽 각도 범위가 마이너스 피에조 분극인 것으로 추정할 수 있다.
본 발명에 따른 방법에서, 상기 성장 기판의 상기 면방위는 상기 경사각이 40도 이상 140도 이하인 각도 범위에 포함될 수 있다. 이 방법에 있어서, 극성면으로부터 이격된 실용적인 면방위를 나타내는 각도 범위에 있어서의 피에조 분극의 부호를 판별할 수 있다.
본 발명에 따른 방법에서, 상기 우물층은 InGaN으로 이루어지고, 상기 장벽층은 InGaN 또는 GaN으로 이루어지며, 상기 우물층의 압축 스트레인은 상기 장벽층으로부터의 응력에 따른 것이고, 상기 기판 생산물은 GaN 기판을 이용하여 제작될 수 있다. 이 방법에 따르면, 활성층을 위한 실용적인 재료인 InGaN 및 GaN의 활성층에 있어서, 피에조 분극의 부호를 판별할 수 있다.
본 발명에 따른 방법에서, 상기 성장 기판의 주면은 상기 우물층에 있어서의 피에조 분극의 방향이 상기 n형 III족 질화물 반도체층으로부터 상기 p형 III족 질화물 반도체층을 향하도록 선택될 수 있다.
이 방법에 따르면, 피에조 분극의 방향에 관한 추정에 기초하여 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 조정하여, 원하는 피에조 분극을 우물층에 제공할 수 있다.
본 발명에 따른 방법에서, 상기 발광층은 다중 양자 우물 구조를 갖고, 상기 장벽층의 밴드갭 에너지와 상기 우물층의 밴드갭 에너지의 차는 0.7 eV 이상 일 수 있다.
이 방법에 따르면, 상기 밴드갭 에너지차가 0.7 eV 이상인 발광층에서는 다중 양자 우물 구조 전체에 걸쳐 전자를 공급할 수 있다.
본 발명에 따른 방법은, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 n형 III족 질화물 반도체층으로부터 상기 p형 III족 질화물 반도체층을 향하는 플러스 방향인 것을 상기 추정이 나타낼 때, 상기 플러스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더욱 구비할 수 있다.
이 방법에 따르면, 원하는 피에조 분극이 플러스 방향일 때, 준비해야할 성장 기판은 플러스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면을 갖는다.
본 발명에 따른 방법은, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 p형 III족 질화물 반도체층으로부터 상기 n형 III족 질화물 반도체층을 향하는 마이너스 방향인 것을 상기 추정이 나타낼 때, 상기 마이너스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더욱 구비할 수 있다.
이 방법에 따르면, 원하는 피에조 분극이 플러스 방향일 때, 준비해야 할 성장 기판은 마이너스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면을 갖는다.
본 발명에 따른 방법에서, 상기 성장 기판의 면방위는 40도 이상 50도 이하 및 90도보다 크고 130도 이하의 각도 범위에 있을 수 있다. 이 방법에 따르면, 플러스 피에조 분극을 이용하여, 다중 양자 우물 구조의 전체에 걸쳐 전자를 공급할 수 있다. 또한, 본 발명에 따른 방법에서, 상기 성장 기판의 면방위는, 예를 들어 {10-12}면, {11-2-2}면, {10-1-1}면, 및 {20-2-1}면 중 어느 하나일 수 있다.
본 발명에 따른 방법에서, 상기 성장 기판의 주면은 상기 우물층에 있어서의 피에조 분극의 방향이 상기 p형 III족 질화물 반도체층으로부터 상기 n형 III족 질화물 반도체층을 향하도록 선택될 수 있다.
이 방법에 따르면, 피에조 분극의 방향에 관한 추정에 기초하여 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 조정하여 원하는 피에조 분극을 우물층에 제공할 수 있다.
본 발명에 따른 방법은, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 n형 III족 질화물 반도체층으로부터 상기 p형 III족 질화물 반도체층을 향하는 플러스 방향인 것을 상기 추정이 나타낼 때, 상기 플러스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더욱 구비할 수 있다.
이 방법에 따르면, 원하는 피에조 분극이 마이너스 방향일 때, 준비해야할 할 성장 기판은 플러스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면을 갖는다.
본 발명에 따른 방법은, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 p형 III족 질화물 반도체층으로부터 상기 n형 III족 질화물 반도체층을 향하는 마이너스 방향인 것을 상기 추정이 나타낼 때, 상기 마이너스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더욱 구비할 수 있다.
이 방법에 따르면, 원하는 피에조 분극이 마이너스 방향일 때, 준비해야 할 성장 기판은 마이너스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면을 갖는다.
본 발명에 따른 방법에서는, 상기 제2 III족 질화물 반도체 영역은, 상기 장벽층의 밴드갭보다도 큰 질화갈륨계 반도체층을 포함하고, 상기 제2 III족 질화물 반도체 영역의 상기 질화갈륨계 반도체층은 상기 발광층에 인접하고 있으며, 상기 질화갈륨계 반도체층은 전자 블록층을 포함하고, 상기 성장 기판의 주면은 63도 이상 80도 이하의 각도 범위이며, 상기 기판 생산물은 GaN 기판을 이용하여 제작될 수 있다. 이 방법에 따르면, 질화갈륨계 반도체층이 발광층에 인접하고 있기 때문에, 전자 블록층은 발광층에 압축 스트레인을 더할 수 있다. 폭넓은 파장 범위에서 발광 파장을 선택할 수 있게 함과 동시에, 마이너스 피에조 분극을 이용하여 발광층으로부터의 전자의 누설을 저감시킬 수 있다. 상기한 각도 범위에서는 양호한 인듐 주입을 제공할 수 있다. 또한, 본 발명에 따른 방법에서, 상기 반극성 주면은, 예를 들어 {20-21}면일 수 있다.
본 발명에 따른 방법에서, 상기 경사각은 상기 III족 질화물 반도체의 c축을 m축 방향으로 기울인 각도로서 규정될 수 있다. 또는, 본 발명에 따른 방법에서, 상기 경사각은 상기 III족 질화물 반도체의 c축을 a축 방향으로 기울인 각도로서 규정될 수 있다.
본 발명의 상기한 목적과 다른 목적, 특징 및 이점은, 첨부한 도면을 참조하여 진행되는 본 발명의 적합한 실시형태에 관한 이하의 상세한 설명으로부터 보다 쉽게 명확해진다.
이상 설명한 바와 같이, 본 발명에 따르면, 반도체 발광 소자를 제작하는 방법이 제공될 수 있고, 이 방법은 활성층에서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있게 된다.
도 1은 본 실시형태에 따른 III족 질화물 반도체 발광 소자를 제작하는 방법의 주요한 공정을 도시한 도면이다.
도 2는 본 실시형태에 따른 III족 질화물 반도체 발광 소자를 제작하는 방법의 주요한 공정을 도시한 도면이다.
도 3은 본 실시형태에 따른 질화물계 반도체 광소자를 형성하는 방법 및 에피택셜 웨이퍼를 형성하는 방법에 있어서의 주요한 공정을 도시한 도면이다.
도 4는 본 실시형태에 따른 질화물계 반도체 광소자를 형성하는 방법 및 에피택셜 웨이퍼를 형성하는 방법에 있어서의 주요한 공정을 도시한 도면이다.
도 5는 본 실시 형태에 따른 질화물계 반도체 광소자를 형성하는 방법 및 에피택셜 웨이퍼를 형성하는 방법에 있어서의 주요한 공정을 도시한 도면이다.
도 6은 바이어스 의존성의 PL(photoluminescence) 측정을 설명하는 도면이다.
도 7은 디바이스 1 내지 디바이스 9의 LED 구조를 도시한 도면이다.
도 8은 디바이스 1 내지 디바이스 9에서의 주면의 면방위, 오프각(각도 α) 및 발광 파장의 목록을 도시한 도면이다.
도 9는 PL 측정시에 있어서의 바이어스 인가에 의한 밴드 다이어그램의 변화를 도시한 도면이다.
도 10은 PL 측정시에 있어서의 바이어스 인가에 의한 밴드 다이어그램의 변화를 도시한 도면이다.
도 11은 대표적인 PL 스펙트럼의 바이어스 의존성 측정 결과를 도시한 도면이다.
도 12는 PL 피크 파장의 시프트량과 오프각과의 관계를 도시한 도면이다.
도 13은 디바이스 7 및 디바이스 5의 전압-전류 특성 측정 결과를 도시한 도면이다.
도 14는 디바이스 9 및 디바이스 8의 전압-전류 특성 측정 결과를 도시한 도면이다.
도 15는 발광층의 에너지 밴드를 도시한 도면이다.
도 16은 스트레인을 내포하는 발광층에서의 피에조 전계의 방향을 설명하는 도면이다.
도 17은 스트레인을 내포하는 발광층에서의 피에조 전계의 방향을 설명하는 도면이다.
본 발명의 지견은, 예시로서 도시된 첨부 도면을 참조하여 이하의 상세한 설명을 고려함으로써 쉽게 이해할 수 있다. 계속해서, 첨부 도면을 참조하면서, 본 발명의 반도체 발광 소자를 제작하는 방법에 따른 실시형태를 설명한다. 가능한 경우, 동일 부분에는 동일 부호를 붙인다.
도 1 및 도 2는 본 실시형태에 따른 III족 질화물 반도체 발광 소자를 제작하는 방법의 주요한 공정을 도시한 도면이다. 활성층에 있어서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있는, 반도체 발광 소자를 제작하는 방법을 설명한다. 도 1 및 도 2를 참조하면, 공정 S101 내지 공정 S111에는 활성층에 있어서의 피에조 분극의 방향을 적절한 방향으로 선택하는 순서가 표시되어 있고, 공정 S112에는 III족 질화물 반도체 발광 소자를 형성하는 방법이 표시되어 있다. 우선, 공정 S112에 표시된 III족 질화물 반도체 발광 소자의 형성을 설명한 후에, 활성층에 있어서의 피에조 분극의 방향을 적절한 방향으로 선택하는 순서를 설명한다.
도 3 내지 도 5는 본 실시형태에 따른 질화물계 반도체 광소자를 형성하는 방법 및 에피택셜 웨이퍼를 형성하는 방법에 있어서의 주요한 공정을 도시한 도면이다. 도 3a에 도시된 바와 같이, 공정 S201에서는, 질화물계 반도체 광소 및 에피택셜 웨이퍼를 형성하기 위한 성장 기판(11)을 준비한다. 성장 기판(11)은, 예를 들어 육방정계 반도체 InSAlTGa1 -S- TN(0≤S≤1, 0≤T≤1, 0≤S+T≤1)로 이루어질 수 있고, 예를 들어 GaN, InGaN, AlGaN, InAlGaN 등일 수 있다. 성장 기판(11)은 주면(11a) 및 이면(11b)을 갖는다. 도 3a를 참조하면, 성장 기판(11)의 육방정계 반도체의 c축 방향을 도시하는 벡터 VC2 및 주면(11a)의 법선 벡터 VN이 기재되어 있고, 벡터 VC2는 {0001}면의 방향을 나타내고 있다. 이 성장 기판(11)에 의하면, 성장용의 주면이 경사각(오프각) β를 갖는 반극성을 제공할 수 있다.
성장 기판(11)의 주면(11a)의 경사각은, 해당 육방정계 반도체의 {0001}면을 기준으로 하여 규정된다. GaN 기판을 이용하는 실시예에서는, 성장 기판(11)의 경사각 β가 40도 이상 140도 이하의 각도 범위에 포함될 때, 극성면으로부터 이격된 실용적인 면방위를 나타내는 각도 범위에 있어서 원하는 피에조 분극 부호를 얻을 수 있다. 또한, 성장 기판(11)의 면방위가 40도 이상 50도 이하 및 90도보다 크고 130도 이하의 각도 범위에 있을 때, 플러스 피에조 분극을 이용하여 다중 양자 우물 구조 전체에 걸쳐 전자를 공급할 수 있다. 주면(11a)의 면방위는, 예를 들어 {10-12}면, {11-2-2}면, {10-1-1}면, 및 {20-2-1}면 중 어느 하나일 수 있다. 또한, 성장 기판(11)의 면방위가 100도 이상 117도 이하의 각도 범위에 있을 때, 발광층에 있어서 양호한 인듐 주입을 제공할 수 있다. 또한, 성장 기판(11)의 주면(11a)이 63도 이상 80도 이하의 각도 범위에 있을 때, 마이너스 피에조 분극을 이용하여 발광층으로부터의 전자의 누설을 저감시킬 수 있는 것에 더하여, 양호한 인듐 주입을 제공할 수 있다. 주면(11a)의 면방위는, 예를 들어 {20-21}면일 수 있다.
기판(11)의 에지(edge) 상에서 2점(point) 간의 거리의 최대값(Dia)은 45 ㎜ 이상일 수 있다. 이러한 기판은 예를 들어 웨이퍼라 불린다. 기판(11)의 이면(11b)은 기판(11)과 실질적으로 평행할 수 있다. 또한, 기판(11)은 GaN으로 이루어질 때, 양호한 결정 품질의 에피택셜 성장이 가능하다.
계속된 공정에서는, 우물층에 마이너스 피에조 분극을 발생시키도록 선택된 오프각을 갖는 기판(11)의 주면(11a) 상에서, 반도체 결정이 에피택셜로 성장된다. 상기한 경사각의 주면(11a)을 갖는 기판(11)은, 활성층 내에 우물층이 c면으로부터 상기한 각도 범위 내에서 경사지도록, 에피택셜 반도체 영역을 형성할 수 있게 한다.
또한, 기판(11)의 주면(11a)의 경사 방향에 관해서는, 주면(11a)이 기판(11)의 육방정계 반도체의 a축 방향으로 경사질 때, 기판(11) 상에 제작된 에피택셜 기판은, m면에서의 클리비지(쪼개짐, cleavage)이 가능해진다. 또한, 기판(11)의 주면(11a)이 기판(11)의 육방정계 반도체의 m축 방향으로 경사질 때, 기판(11) 상에 제작된 에피택셜 기판은, a면에서의 클리비지가 가능해진다. 또한, 주면(11a)이 기판(11)의 육방정계 반도체의 a축 방향으로 경사질 때의 m축 방향의 오프각은 -3도 이상 +3도 이하의 범위에 있는 것이 좋다. 또한, 주면(11a)이 기판(11)의 육방정계 반도체의 m축 방향으로 경사질 때의 a축 방향의 오프각은 -3도 이상 +3도 이하의 범위에 있는 것이 좋다. 이 범위라면, 질화물계 반도체 광소자 LD1에 있어서의 레이저 캐비티의 단부면 경사에 의한 반사율 저하가 작기 때문에, 발진 임계값을 작게 할 수 있다.
도 3b에 도시된 바와 같이, 기판(11)을 성장로(10)에 배치한다. 공정 S202에서는, 성막에 앞서 성장로(10)에 가스 G0을 공급하면서 기판(11)에 열처리를 행하여 개질된 주면(11c)을 형성한다. 이 열처리는 암모니아 및 수소를 포함하는 가스의 분위기 중에서 행해질 수 있다. 열처리 온도(T0)는, 예를 들어 섭씨 800도 이상 1200도 이하일 수 있다. 열처리 시간은, 예를 들어 10분 정도이다. 이 공정에 따르면, 주면(11a)의 경사에 의해서, 반극성 주면에 c면 주면과는 상이한 표면 구조가 형성된다. 성막에 앞서 열처리를 기판(11)의 주면(11a)에 실시함으로써, c면 주면에서는 얻을 수 없는 반도체 주면에 개질이 생긴다. 질화갈륨계 반도체로 이루어지는 에피택셜 성장막이 기판(11)의 개질된 주면(11c) 상에 퇴적된다.
도 3c에 도시된 바와 같이, 공정 S203에서는, 열처리의 후에, 제1 도전형 질화갈륨계 반도체 영역(13)을 기판(11)의 표면(11c) 상에 에피택셜로 성장시킨다. 이 성장을 위해 유기 금속 기상 성장법이 이용된다. 성장용 원료 가스로는 갈륨원, 인듐원, 알루미늄원 및 질소원이 사용된다. 갈륨원, 인듐원 및 질소원은, 각각, 예를 들어 TMG, TMI, TMA 및 NH3이다. 이 성장을 위해, 원료 가스 G1을 성장로(10)에 공급한다. 질화갈륨계 반도체 영역(13)의 주면(13a)은, 질화갈륨계 반도체의 c면으로부터 거의 경사각 β로 경사져 있다. 제1 도전형 질화갈륨계 반도체 영역(13a)은, 하나 또는 복수의 질화갈륨계 반도체층(예를 들어, 질화갈륨계 반도체층(25, 27, 29))을 포함할 수 있다. 예를 들어, 질화갈륨계 반도체층(25, 27, 29)은, 각각, n형 AlGaN층, n형 GaN층 및 n형 InGaN층일 수 있다. 질화갈륨계 반도체층(25, 27, 29)은, 기판(11)의 주면(11c) 상에 순서대로 에피택셜로 성장된다. n형 AlGaN층(25)은 예를 들어 기판(11)의 전체 표면을 덮는 중간층이며, 예를 들어 섭씨 1100도에서 성장된다. n형 AlGaN층(25)의 두께는 예를 들어 50 ㎚이다. n형 AlGaN층(25) 상에 n형 GaN층(27)을 섭씨 950도에서 성장된다. n형 GaN 예를 들어 n형 캐리어를 공급하기 위한 층이며, n형 GaN층(27)의 두께는 2000 ㎚이다. n형 GaN층(27) 상에 n형 InGaN층(29)이 섭씨 840도에서 성장된다. n형 InGaN층(29)은 예를 들어 활성층을 위한 완충층이며, n형 InGaN층(29)의 두께는 100 ㎚이다.
다음 공정에서는, 도 4 및 도 5에 도시된 순서에 따라서, 질화물계 반도체 발광 소자의 활성층(15)을 제작한다. 활성층(15)은 460 ㎚ 이상 550 ㎚ 이하의 파장 영역에 피크 파장을 갖는 발광 스펙트럼을 생성하도록 설치된다. 상기한 파장 범위에 있어서, 활성층에 있어서의 피에조 분극의 방향을 적절한 방향으로 선택할 수 있게 된다.
공정 S204에서는, 도 4a에 도시된 바와 같이, 질화갈륨계 반도체로 이루어지고 활성층(15)의 양자 우물 구조를 위한 장벽층(17)을 형성한다. 성장로(10)에 원료 가스 G2를 공급하고, 장벽층(17)은 완충층 상에 성장 온도 TB에서 성장된다. 이 장벽층(17)은 InYGa1 - YN(인듐 조성 Y:0≤Y≤0.05, Y는 스트레인 조성)으로 이루어진다. 장벽층(17)의 성장은, 예를 들어 섭씨 700도 이상 섭씨 1000도 이하의 온도 범위 내의 성장 온도 TB에서 행해진다. 본 실시예에서는, 갈륨원 및 질소원을 포함하는 원료 가스 G2를 성장로(10)에 공급하여 언도프(undope) GaN을 성장 온도 TB에서 성장시킨다. GaN 장벽층의 두께는 예를 들어 15 ㎚이다. 장벽층(17)은 주면(13a) 상에 성장되기 때문에, 장벽층(17)의 표면은 주면(13a)의 표면 구조를 이어받는다.
장벽층(17)의 성장 종료 후에, 갈륨 원료의 공급을 정지하여 질화갈륨계 반도체의 퇴적을 정지시킨다. 장벽층(17)을 성장한 후에, 우물층을 성장하기 전에 성장 온도 TB로부터 성장 온도 TW로 성장로의 온도를 변경한다. 이 변경 기간 중에, 예를 들어 암모니아라는 질소원 가스를 성장로(10)에 공급한다.
공정 S205에서는, 도 4b에 도시된 바와 같이, 성장로(10)의 온도를 우물층 성장 온도 TW로 유지하면서, 장벽층(17) 상에 양자 우물 구조를 위한 우물층(19)을 성장한다. 우물층(19)은 InXGa1 -XN(인듐 조성 X:0<X<1, X는 스트레인 조성)인, 인듐을 포함하는 질화갈륨계 반도체로 이루어진다. 우물층(19)은 장벽층(17)의 밴드갭 에너지보다 작은 밴드갭 에너지를 갖는다. 우물층(19)의 성장 온도 TW는, 성장 온도 TB 이하일 수 있고, 혹은 성장 온도 TB보다 낮을 수 있다. 본 실시예에서는, 갈륨원, 인듐원 및 질소원을 포함하는 원료 가스 G3을 성장로(10)에 공급하여 언도프 InGaN을 성장시킨다. 우물층(19)의 막 두께는 1 ㎚ 이상 10 ㎚ 이하일 수 있다. 또한, InXGa1 - XN 우물층(19)의 인듐 조성 X는 0.10보다 클 수 있다. 우물층(19)의 인듐 조성 X는 0.5보다 작을 수 있다. 이 범위의 인듐 조성을 갖는 InGaN의 성장이 가능해지고, 파장 440 ㎚ 이상 550 ㎚ 이하의 발광 소자를 얻을 수 있다. 우물층(19)의 성장은, 예를 들어 섭씨 600도 이상 섭씨 900도 이하의 온도 범위 내의 성장 온도 TW에서 행해진다. InGaN 우물층의 두께는 예를 들어 3 ㎚이다. 우물층(19)의 주면은 장벽층(17)의 주면 상에 에피택셜로 성장되기 때문에, 우물층(19)의 표면은 장벽층(17)의 표면 구조를 이어받는다. 또한, 장벽층(17)의 주면의 경사각에 따라서, 질화갈륨계 반도체의 c면으로부터 소정의 범위의 각도로 경사진다.
우물층(19)의 성장이 완료한 후에, 장벽층을 성장시키기 전에 성장 온도 TW로부터 성장 온도 TB로 성장로(10)의 온도를 변경한다. 이 변경 기간 중에, 예를 들어 암모니아라는 질소원 가스를 성장로(10)에 공급한다. 성장로(10)의 승온이 완료된 후에, 도 4c에 도시된 바와 같이, 공정 S206에서는, 성장로(10)의 온도를 성장 온도 TB로 유지하고, 원료 가스 G4를 성장로(10)에 공급하면서, 질화갈륨계 반도체로 이루어지는 장벽층(21)을 성장시킨다. 본 실시예에서, 장벽층(21)은 예를 들어 GaN으로 이루어지고, 장벽층(21)의 두께는 예를 들어 15 ㎚이다. 장벽층(21)의 주면은 우물층(19)의 주면 상에 에피택셜로 성장되기 때문에, 장벽층(21)의 표면은 우물층(19)의 표면 구조를 이어받는다. 우물층(19)은 장벽층(21)으로부터의 응력에 따른 스트레인을 내포하고, 이 스트레인은 예를 들어 압축적이다. 활성층(15)은 교대로 배열된 우물층(19) 및 장벽층(17, 21)을 포함할 수 있다. 활성층(15)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 포함하고, 혹은 벌크 반도체층으로 이루어질 수 있다.
공정 S207에서 동일하게 반복 성장을 행하여, 도 5a에 도시된 바와 같이, 양자 우물 구조의 활성층(15)을 성장시킨다. 활성층(15)은 3개의 우물층(19)과 4개의 장벽층(17, 21)을 포함한다. 이 후에, 공정 S208에서, 도 5b에 도시된 바와 같이, 원료 가스 G5를 공급하여 발광층(23) 등 필요한 반도체층을 성장시킨다. 활성층(15)과 제2 도전형 질화갈륨계 반도체 영역(31)과의 사이에 있는 발광층(23) 내의 반도체층의 밴드갭은, 제2 도전형 질화갈륨계 반도체 영역(31) 내에 있고 발광층(23)에 인접하는 질화갈륨계 반도체층의 밴드갭보다 작다.
도 5c에 도시된 바와 같이, 공정 S209에서는, 발광층(23) 상에 원료 가스 G6을 공급하여 제2 도전형 질화갈륨계 반도체 영역(31)을 에피택셜로 성장시킨다. 이 성장은, 성장로(10)를 이용하여 행해진다. 제2 도전형 질화갈륨계 반도체 영역(31)은, 예를 들어 전자 블록층(33), p형 클래드층(35) 및 p형 컨택트층(37)을 포함할 수 있다. 전자 블록층은 예를 들어 AlGaN으로 이루어질 수 있다. p형 클래드층은 p형 GaN, AlGaN, InAlGaN으로 이루어질 수 있다. p형 컨택트층(37)은 p형 GaN으로 이루어질 수 있다. 본 실시예에서, 전자 블록층(33), p형 클래드층(35), p형 컨택트층(37)의 성장 온도는, 예를 들어 섭씨 1100도이다. 제2 도전형 질화갈륨계 반도체 영역(31)의 형성의 후에, 도 5c에 도시된 에피택셜 웨이퍼(E)가 완성된다. 필요한 경우에는, 반도체 레이저의 광 가이드를 위해 한 쌍의 광 가이드층을 성장시킬 수 있다. 한 쌍의 광 가이드층은 활성층을 그 사이에 둔다. 이들 광가이드층은 예를 들어, InGaN 또는 GaN으로 이루어질 수 있다.
에피택셜 웨이퍼(E)에 있어서, 제1 도전형 질화갈륨계 반도체 영역(13), 발광층(23), 및 제2 도전형 질화갈륨계 반도체 영역(31)은 기판(11)의 주면(11a)의 법선축 방향으로 배열되어 있을 수 있다. 해당 육방정계 반도체의 c축 방향은 기판(11)의 주면(11a)의 법선축 방향과 상이하다.
다음 공정에서, 에피택셜 웨이퍼(E) 상에 전극을 형성한다. 제1 전극(예를 들어, 애노드 전극)이 상기한 컨택트층 상에 형성되는 것과 함께, 제2 전극(예를 들어, 캐소드 전극)이 기판의 이면(11b) 상에 형성된다.
전극의 형성의 후에, 공진기면을 형성하기 위해서 가공함과 함께 레이저 바(bar)를 형성할 수 있다. 공진기면을 형성하기 위하여 가공은 예를 들어 클리비지, 드라이 에칭 등에 의해서 형성된 단부면을 공진기면으로 하는 반도체 레이저으 제작이 가능해진다. 또한, 기판(11)의 주면(11a)의 경사 방향이 질화갈륨계 반도체의 a축(m축)의 방향이면, m면(a축)을 클리비지면으로서 사용할 수 있다.
상기한 발광 소자 형성에 사용한 면방위 또는 각도 범위는 이하와 같이 결정된다. 활성층에서의 피에조 분극의 방향을 적절한 방향으로 선택하는 순서를 설명한다.
공정 S101에서는, 발광층에서의 피에조 분극의 방향을 추정하기 위해서, III족 질화물 반도체로 이루어지는 기판 주면을 위한 하나 또는 복수의 경사각을 선택한다.
공정 S102에서는, 선택된 경사각을 갖는 기판 주면을 제공하는 기판을 준비한다. 기판 주면은 III족 질화물 반도체로 이루어진다.
공정 S103에서는, 선택된 경사각으로 발광층을 위한 양자 우물 구조와 p형 및 n형 질화갈륨계 반도체층을 성장시켜 기판 생산물을 준비한다. 기판 생산물의형성에는 상기한 발광 소자 형성에 사용한 장치 및 프로세스를 적용할 수 있다.
공정 S104에서는, 기판 생산물의 포토루미네선스의 측정을 기판 생산물에 바이어스를 인가하면서 행하여, 기판 생산물의 포토루미네선스의 바이어스 의존성을 얻는다. 구체적으로 설명하면, 공정 S104에서, 제작한 디바이스에 바이어스를 인가하면서 PL 스펙트럼을 측정할 수 있는 PL 측정 장치를 준비한다. 도 6a는 PL 측정 장치의 구조의 일 실시예를 도시한 도면이다. PL 측정 장치는, 디바이스 DEV에 여기광을 조사하는 여기 광원(93), 디바이스(DEV)로부터의 포토루미네선스를 검출하는 PL 검출기(95), 디바이스(DEV)에 가변 바이어스를 인가하는 장치(97)를 포함한다. 기판 생산물에 바이어스를 인가하면서, 포토루미네선스의 바이어스 의존성을 측정하였다. 바이어스 의존성의 측정 결과는, 예를 들어 도 6b에 도시된 그래프 상의 특성선이 된다. 어느 정도 크기의 순방향 바이어스 전압이 인가되면, 디바이스(DEV)는 일렉트로루미네선스(eletroluminescence)를 발한다. 일렉트로루미네선스는 작은 순바이어스 및 역바이어스의 전압에서는 발생하지 않는다.
임의 범위의 오프각을 갖는 반극성면 및 GaN 웨이퍼의 c면 상에 제작되는 디바이스는 발광층에 플러스 피에조 분극이 생긴다. 이 디바이스의 특성은 도 6b의 특성선 PLB(+)에 의해 표시된다. PL 발광의 피크 파장은, EL 발광 전압까지는 바이어스가 증가함에 따라서 장파장으로 시프트한다. EL 발광 전압을 초과하면, 바이어스가 증가함에 따라서 단파장으로 시프트한다.
GaN 웨이퍼의 무극성면 상에 제작되는 디바이스는, 발광층의 피에조 분극이 없다. 이 디바이스의 특성은 도 6b의 특성선 PLB(NP)에 의해 표시된다. PL 발광의 피크 파장은, 제로(zero) 바이어스 전압까지는, 약간이지만 바이어스가 증가함에 따라서 단파장으로 시프트한다. 플러스 바이어스에서 피크 파장의 시프트는 거의 생기지 않는다.
본 실시형태에 따른 특정한 오프각 범위를 갖는 반극성면 상에 제작되는 디바이스는 발광층에 마이너스의 피에조 분극이 생긴다. 이 디바이스의 특성은 도 6b의 특성선 PLB(-)에 의해 표시된다. PL 발광의 피크 파장은, EL 발광 전압까지는 바이어스가 증가함에 따라서 약간 단파장으로 시프트한다.
공정 S105에서는, 측정된 바이어스 의존성으로부터, 기판 주면에서의 선택된 경사각 각각에 있어서 발광층에서의 피에조 분극의 방향의 추정을 행한다. 발광층에서의 피에조 분극의 방향은 도 6b에서의 측정 결과에 기초하여 판정된다.
공정 S106에서는, 피에조 분극의 방향의 추정으로부터, 복수의 경사각을 포함하는 각도 범위의 구분을 피에조 분극의 플러스 마이너스 부호에 따라서 행한다. 구분에 기초하여 상기한 판정이 행해진다. 피에조 분극의 방향의 추정에서는 피에조 분극의 플러스 마이너스 부호가 명확해진다. 이 부호로부터, 복수의 경사각을 포함하는 각도 범위가 플러스 피에조 분극을 나타내는 각도 범위 및/또는 마이너스 피에조 분극을 나타내는 각도 범위로 구분된다. III족 질화물 기판을 이용하여 기판 생산물을 제작할 때, III족 질화물 기판과 발광층의 관계에 관련되는 피에조 분극의 부호를 판별할 수 있다.
공정 S107에서는, 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 추정에 기초하여 판단하여, 반도체 발광 소자의 제작을 위한 성장 기판(11)의 면방위를 선택한다.
예를 들어, 우물층에서의 피에조 분극의 방향이 n형 질화물계 반도체층으로부터 p형 질화물계 반도체층을 향하도록(플러스 방향의 피에조 분극), 성장 기판(11)의 주면(11a)을 선택할 수 있다. 이 선택에 의해, 피에조 분극의 방향에 관한 추정에 기초하여 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 조정하여, 원하는 피에조 분극을 우물층에 제공할 수 있다.
공정 S108에서는, 복수의 경사각에 따른 각도 범위의 일부 또는 전부에 있어서 피에조 분극의 방향이 n형 III족 질화물 반도체층으로부터 p형 III족 질화물 반도체층을 향하는 플러스 방향임을 추정이 나타낼 때, 플러스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면의 기판을 성장 기판으로서 준비한다. 원하는 피에조 분극이 플러스 방향일 때, 준비해야 할 성장 기판은 플러스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면을 갖는다.
공정 S109에서는, 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 피에조 분극의 방향이 p형 III족 질화물 반도체층으로부터 n형 III족 질화물 반도체층을 향하는 마이너스 방향임을 추정이 나타낼 때, 마이너스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면의 기판을 성장 기판으로서 준비한다. 원하는 피에조 분극이 플러스 방향일 때, 준비해야 할 성장 기판은 마이너스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면을 갖는다.
또한, 예를 들어, 우물층에 있어서의 피에조 분극의 방향이 p형 질화물계 반도체층으로부터 n형 질화물계 반도체층을 향하도록(마이너스 방향의 피에조 분극), 성장 기판(11)의 주면(11a)을 선택할 수 있다. 이 선택에 의해, 피에조 분극의 방향에 관한 추정에 기초하여 기판 주면에 대응하는 경사각 및 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 조정하여, 원하는 피에조 분극을 우물층에 제공할 수 있다.
공정 S110에서는, 복수의 경사각에 따른 각도 범위의 일부 또는 전부에 있어서 피에조 분극의 방향이 n형 III족 질화물 반도체층으로부터 p형 III족 질화물 반도체층을 향하는 플러스 방향임을 추정이 나타낼 때, 플러스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면의 기판을 성장 기판(11)으로서 준비할 수 있다. 원하는 피에조 분극이 마이너스 방향일 때, 준비해야 할 성장 기판은 플러스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면을 갖는다.
공정 S111에서는, 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 피에조 분극의 방향이 p형 III족 질화물 반도체층으로부터 n형 III족 질화물 반도체층을 향하는 마이너스 방향임을 추정이 나타낼 때, 마이너스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면의 기판을 성장 기판(11)으로서 준비할 수 있다. 원하는 피에조 분극이 마이너스 방향일 때, 준비해야 할 성장 기판은 마이너스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면을 갖는다.
공정 S112에서는, 반도체 발광 소자를 위한 반도체 적층을 성장 기판(11)의 주면(11a) 상에 형성한다.
(실시예 1)
발광 다이오드(LED)를 갖는 디바이스 1 내지 디바이스 9를 제작하였다. 도 7은 디바이스 1 내지 디바이스 9의 LED 구조를 도시한 도면이다. 단, 디바이스 2 및 6은, 예를 들어 극성면 및 무극성면 상에 제작된다. 도 7에 도시되는 LED 구조를 위해, 디바이스 1 내지 디바이스 9를 위한 면방위를 각각 갖는 복수의 GaN 기판(71)을 준비하였다. 또한, 각 GaN 기판(71)의 주면(71a)은 도 8에 도시된 면방위 및 오프각을 갖고 있다. 오프각 α는 c축 방향으로 연장하는 기준축(Cx)에 직교하는 기준 평면(Sc)과 기판 주면이 이루는 각도로서 규정된다. GaN 기판(71)을 성장로에 배치하고, 암모니아(NH3) 및 수소(H2)를 성장로에 공급하여, 섭씨 1050도의 분위기에서 GaN 기판(71)을 10분간 유지하였다. 이 전처리(서멀 클리닝)의 후에, 원료 가스를 성장로에 공급하여 이하와 같이 에피택셜 적층 구조를 유기 금속 기상 성장법으로 제작하였다.
우선, 두께 2 ㎛의 n형 Gan층(72)을 섭씨 1100도에서 성장시켰다. 두께 100 ㎚의 n형 InGaN 스트레인 완화층(73)을 섭씨 800도에서 성장시켰다. 완화층(73)의 인듐 조성은 0.02였다. 계속해서, 발광층(74)을 성장하였다. 발광층(74)은 15 ㎚의 GaN으로 이루어지는 장벽층과, 3 ㎚의 InGaN으로 이루어지는 우물층이 교대로 적층된 양자 우물 구조를 갖는다. GaN 기판(71)의 오프각에 따라 우물층에 대한 In 주입의 용이한 정도가 상이하다. 그 때문에, 우물층이 원하는 조성이 되고 원하는 발광 파장이 되도록, 우물층과 장벽층의 성장 온도를 조절하였다. 우물층과 장벽층의 성장을 반복하여 3층의 우물층을 성장하였다. 계속해서, 20 ㎚의 p형 AlGaN 전자 블록층(75)을 발광층(74)상에 섭씨 1000도에서 성장시켰다. 전자 블록층(75)의 알루미늄 조성은 0.18이었다. 계속해서, 50 ㎚의 p형 GaN 컨택트층(76)을 전자 블록층(75) 상에 섭씨 1000도에서 성장시켰다. p형 GaN 컨택트층(76) 상에는 Ni/Au로 이루어지는 애노드 전극(77)을 형성함과 함께, Ti/Al로 이루어지는 캐소드 전극(79)을 GaN 기판(71)의 이면에 형성하였다. 또한, 애노드 전극(77) 상에는 Ti/Au로 이루어지는 패드 전극(78)을 형성하였다.
도 8을 참조하면, 디바이스 1 내지 디바이스 9에서의 주면의 면방위, 오프각(각도 α) 및 발광 파장이 도시되어 있다. 도 8에 도시한 바와 같이, 디바이스 1 내지 디바이스 9의 면방위는 각각 (10-12), (0001), (11-22), (10-11), (20-21), (10-10), (20-2-1), (20-21), (20-2-1)이다. 또한, 디바이스 1 내지 디바이스 9의 오프각은, m축 또는 a축 방향으로 각각 43도(m축 방향), 0도, 58도(a축 방향), 62도(m축 방향), 75도(m축 방향), 90도(m축 방향). 105도(m축 방향), 75도(m축 방향), 105도(m축 방향)이었다. 디바이스 1 내지 디바이스 9의 발광 파장은 약 500 ㎚ 또는 약 400 ㎚였다.
다음에, 디바이스 1 내지 디바이스 9에 대해서, 바이어스 인가하면서 각 LED에 대하여 애노드 전극(77)의 위에서부터 여기광을 조사하고, PL(포토루미네선스)의 바이어스 의존성을 측정함으로써 각각의 우물층의 피에조 분극의 방향을 결정하였다. 이러한 바이어스 인가에 있어서의 밴드 다이어그램의 변화를 도 9 및 도 10을 참조하면서 설명한다.
도 9 및 도 10은 우물층 및 장벽층에 있어서의 밴드 다이어그램을 도시하고 있다. 도 9는 플러스가 강한 피에조 분극을 나타내는 우물층의 에너지 밴드를 도시하고 있고, 도 10은 플러스가 약한 피에조 분극 또는 마이너스 피에조 분극을 나타내는 우물층의 에너지 밴드를 도시한다. 이들 도면에서의 횡축 플러스의 방향은 n형 질화물계 반도체층으로부터 p형 질화물계 반도체층을 향하는 방향과 일치한다. 도 9a 및 도 10a는 바이어스가 인가되어 있지 않은 발광층에서의 밴드 다이어그램을 나타내고 있고, 도 9b 및 도 10b는, 순바이어스가 인가된 발광층에서의 밴드 다이어그램을 나타내고 있다.
도 9에 도시된 바와 같이 강한 플러스 피에조 분극을 도시하는 우물층에서는, 순바이어스 인가에 의해 우물층의 전도대(Ec)와 가전자대(Ev)의 기울기 방향이 변화된다. 이 때문에, 순바이어스 인가에 의해 우물층의 전도대(Ec) 내의 최저 에너지 레벨과 가전자대(Ev) 내의 최고 에너지 레벨과의 차(Gw)가 작아진다. 그 결과, 순ㄹ바이어스 인가에 의해 PL 파장의 바이어스 의존성은 적색 시프트를 나타내게 된다.
한편, 도 10에 도시된 바와 같이, 매우 작은 피에조 분극 및 마이너스 피에조 분극을 나타내는 우물층에서는, 순바이어스 인가에 의해, 우물층의 전도대(Ec)와 가전자대(Ev)의 기울기 방향은 같지만, 전도대(Ec) 및 가전자대(Ev)의 기울기 크기가 작아진다. 이에 따라, 순바이어스 인가에 의해 우물층의 전도대(Ec)의 최저 에너지 레벨과 가전자대(Ev) 내의 최고 에너지 레벨의 차(Gw)가 커진다. 그 결과, 순바이어스 인가에 의해 PL 파장의 바이어스 의존성은 청색 시프트를 나타내게 된다. 동일한 측정(PL/EL 스펙트럼의 바이어스 의존성의 측정)을 디바이스 1 내지 디바이스 9에 대해서 절대 온도 100K에서 행하였다.
도 11a, 도 11b 및 도 11c는 대표적인 PL 스펙트럼의 바이어스 의존성 측정 결과를 도시한 도면이며, 구체적으로는 각각 디바이스 2, 디바이스 1 및 디바이스 5의 PL/EL 스펙트럼의 바이어스 의존성 측정 결과를 도시한 도면이다. 도 11에서, 횡축은 스펙트럼 피크(예를 들어 PL 스펙트럼)의 파장을 나타내고, 종축은 규격화된 PL 강도와 EL 강도를 나타낸다. 인가 바이어스가 마이너스값으로부터 제로(zero) 그리고 근소한 플러스값인 범위에서는 EL 발광이 생기고 있지 않다. 이 전압 범위에 있어서, 디바이스 2에서 PL 피크 파장은 적색 시프트를 나타내고, 디바이스 1에서 PL 피크 파장은 거의 변화하지 않았다. 이 결과는, 디바이스 2 및 디바이스 1에 있어서 우물층의 피에조 분극 부호는 플러스임을 나타낸다. 또한, 상기한 전압 범위에 있어서, 디바이스 5에서 PL 피크 파장은 청색 시프트를 나타내었다. 이 결과는, 디바이스 5에 있어서 우물층의 피에조 분극 부호는 마이너스임을 나타낸다.
도 12는 PL 피크 파장의 시프트량과 오프각의 관계를 도시한 도면이다. 기판 주면의 오프각에 대한 파장 시프트량의 의존성은, 디바이스 1 내지 디바이스 9에서의 바이어스 인가 PL 측정 결과로부터 추정하였다. PL 피크 파장의 시프트량은, 바이어스의 무(無)인가 또는 0 V의 바이어스 인가에서 측정한 PL 피크 파장과, EL 발광 개시 직후의 PL 피크 파장의 차로서 규정된다. 도 12에 있어서, 디바이스 5(면방위 (10-10), 오프각 90도(m축 방향))의 주면이 m면이기 때문에, 디바이스 5의 우물층에서의 내부 전계가 제로가 된다. 이 때문에, 도 12의 결과로부터 이해되는 바와 같이, 디바이스 5의 파장 시프트량보다도 큰 파장 시프트량을 나타내는 다른 디바이스는 플러스 피에조 분극을 갖고, 디바이스 5의 파장 시프트량보다도 작은 파장 시프트량의 다른 디바이스는 마이너스 피에조 분극을 갖는다. 도 12에 도시된 바와 같이, 디바이스 1 및 디바이스 2에서의 피에조 분극의 방향이 플러스이고, 디바이스 3 내지 5에서의 우물층의 피에조 분극의 방향이 마이너스이다. 또한, 도 12는 디바이스 10 및 디바이스 11의 PL 피크 파장의 시프트량에 대응하는 플롯을 도시하고 있다. 디바이스 10은 디바이스 3과 동일한 조건으로 제작되고, 또한 디바이스 11은 디바이스 5와 동일한 조건으로 제작되었다.
기판 면방위의 선택에서 하나 이상의 면방위를 나타내는 각도가 선택될 수 있다. 하나의 면방위에서의 피에조 분극의 방향으로부터 그 면방위에 대응하는 각도 및 이 각도 근방에서의 피에조 분극의 방향 부호를 추정할 수 있다. 또한, 기판 면방위의 선택에서 2개 이상의 면방위를 나타내는 각도가 선택될 수 있다. 2개의 각도 각각에서의 피에조 분극의 방향으로부터, 그 2개의 각도의 사이의 범위에서의 피에조 분극의 방향 부호를 추정할 수 있다. 또한, 기판 면방위의 선택에서 3개 이상의 면방위를 나타내는 각도가 선택될 수 있다. 3개의 각도 각각에서의 피에조 분극의 방향으로부터, 인접하는 2개의 각도 사이의 범위 각각에서의 피에조 분극의 방향 부호를 추정할 수 있다. 예를 들어, 한쪽 각도 범위가 플러스 피에조 분극이며 다른 한쪽 각도 범위가 마이너스 피에조 분극인 것; 양쪽 각도 범위가 플러스 피에조 분극인 것; 양쪽 각도 범위가 마이너스 피에조 분극인 것으로 추정할 수 있다.
도 12에 도시된 디바이스 1 내지 6을 위한 피에조 분극 방향의 추정 데이터 전부 또는 일부를 이용하여, 피에조 분극의 플러스 마이너스 부호에 따라서 각도 범위를 구분할 수 있다. 기판의 선택을 위한 판단은 상기한 구분에 기초하여 행해진다.
각도 범위의 구분에 따르면, 예를 들어, 디바이스 3 내지 5의 우물층은 마이너스 피에조 분극을 나타낸다. 마이너스 피에조 분극을 이용한 효과를 얻을 때에는 디바이스 3 내지 5의 면방위에 대응하는 각도 범위의 기판 주면을 이용한다. 한편, 플러스 피에조 분극을 이용한 효과를 얻을 때에는 디바이스 3 내지 5의 면방위에 대응하는 각도 범위의 이면에 대응하는 기판을 이용한다.
각도 범위의 구분에 따르면, 예를 들어, 디바이스 1의 우물층은 플러스 피에조 분극을 나타낸다. 플러스 피에조 분극을 이용한 효과를 얻을 때에는 디바이스 1의 면방위에 대응하는 각도의 근방에 대응하는 기판 주면을 이용한다. 한편, 마이너스 피에조 분극을 이용한 효과를 얻을 때에는, 디바이스 1의 면방위에 대응하는 각도 근방의 이면에 대응하는 기판을 이용한다. GaN 기판의 표면 및 이면을 적절히 골라서 사용하여 동일한 LED를 제작한 경우, 우물층의 피에조 분극으로 설계한 그대로의 부호를 얻을 수 있다. 따라서, (11-2-2)면(디바이스 3의 GaN 기판의 이면에 해당), (10-1-1)면(디바이스 4의 GaN 기판의 이면에 해당) 및 (20-2-1)면(디바이스 5의 GaN 기판의 이면에 해당, 디바이스 7의 GaN 기판의 주면)을 주면으로 하는 GaN 기판을 이용하여 동일한 LED를 제작할 때, 우물층의 피에조 분극의 부호를 플러스로 할 수 있다.
플러스 피에조 분극을 갖는 우물층을 이용하는 것에 의한 기술적 기여 중 하나는 발광 소자의 구동 전압의 저감이다. 이하, 디바이스 7의 전압-전류 특성을 디바이스 5의 전압-전류 특성과 비교하였다. 디바이스 5의 GaN 기판의 이면은 디바이스 7의 GaN 기판의 주면에 해당한다. 이미 설명한 바와 같이, 디바이스 7에서의 우물층의 피에조 분극의 방향은 플러스 방향이며, 디바이스 5의 우물층의 피에조 분극의 방향은 마이너스 방향이다. 도 13은 디바이스 7 및 디바이스 5의 전압-전류 특성의 측정 결과를 도시한 도면이다. 도 13에 도시된 바와 같이, 디바이스 7의 구동 전압은 디바이스 5의 구동 전압보다 낮아졌다. 이것은 우물층의 피에조 분극의 부호가 플러스일 때, 구동 전압의 저감이 가능해짐을 나타낸다.
동일하게, 디바이스 9에서의 전압-전류 특성을 디바이스 8에서의 전압-전류 특성과 비교할 때, 디바이스 8의 GaN 기판의 이면은 디바이스 9의 GaN 기판의 주면에 해당한다. 전술된 바와 같이, 디바이스 9의 우물층의 피에조 분극의 방향은 플러스 방향이고, 디바이스 8의 우물층의 피에조 분극의 방향은 마이너스 방향이다. 도 14는 디바이스 9 및 디바이스 8의 전압-전류 특성의 측정 결과를 도시한 도면이다. 도 14에 도시된 바와 같이, 디바이스 9의 구동 전압이 디바이스 8의 구동 전압보다 낮아졌다. 이것은 우물층의 피에조 분극의 부호가 플러스일 때, 구동 전압의 저감이 가능해짐을 나타낸다. 도 14에서의 400 ㎚ 파장대의 발광 다이오드에 있어서 구동 전압이 저감되는 크기는, 도 13에 도시된 500 ㎚ 파장대의 발광 다이오드에 있어서 구동 전압이 저감되는 크기에 비해서 작다. 구동 전압의 저감 수정도가 작은 이유로, 디바이스 8 및 9에서의 우물층의 전도대의 포텐셜이 얕기 때문에, 우물층의 피에조 분극의 방향이 마이너스 방향인 디바이스 8에서도 전자가 우물층에서 인접하는 우물층으로 비교적 용이하게 이동할 수 있다고 생각된다. 이로부터, 구동 전압을 저하시키는 효과는 우물층의 피에조 분극의 방향을 플러스 방향으로 함으로써 얻어지지만, 우물층의 전도대의 포텐셜이 깊을 때에 보다 현저히 발휘된다고 생각된다. 이 우물층의 깊이는 추정에 따르면, 0.7 eV 이상이다. 우물층의 피에조 분극의 방향이 플러스 방향일 때, 도 15에 도시된 바와 같이, 우물층과 장벽층의 밴드갭 에너지 차가 0.7 eV 이상인 발광층에서도, 다중 양자 우물 구조 전체에 걸쳐 전자를 공급할 수 있다.
도 16은 스트레인을 내포하는 발광층에서의 피에조 전계의 방향을 설명하는 도면이다. 도 16a 내지 도 16c는 극성면(c면) 상에 형성된 발광층에서의 피에조 전계를 설명하는 도면이다. 도 16d 및 도 16e는 무극성면(a면, m면) 상에 형성된 발광층에서의 피에조 전계를 설명하는 도면이다. 도 16f 및 도 16g는 반극성면 상에 형성된 발광층에서의 피에조 전계를 설명하는 도면이다.
도 16a를 참조하면, 발광층 P는 극성면(c면) 상에 형성된 장벽층 B1, B2 및 우물층 W1을 포함한다. 우물층 W1은 장벽층 B1, B2의 사이에 놓여있다. 우물층 W1에서의 피에조 전계 EPZ의 방향은 p층으로부터 n층으로의 방향을 향하고 있다. 우물층 W1에서는 전도대의 밴드 바닥 및 가전자의 밴드 바닥이 n층으로부터 p층으로의 방향으로 내려가 있다. 기호 EC0는 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타내고 있다. 도 16b를 참조하면, 발광층 P에 작은 순방향 전압이 인가되어 있다. 이러한 발광층 P에서는 전도대의 밴드 바닥 및 가전자의 밴드 바닥의 경사가 전압 인가에 의해 커져 있다. 기호 EC1은 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타내고, 에너지차 EC0는 에너지차 EC1보다 크다. 도 16c를 참조하면, 발광층 P에 큰 순방향 전압이 인가되어 있다. 이러한 발광층 P에서는 전도대의 밴드 바닥 및 가전자의 밴드 바닥의 경사가 스크리닝(screening)에 의해 작아져 있다. 기호 EC2는 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타내고, 에너지차 EC2는 에너지차 EC0보다 크다. 인가 전압에 의해 야기되는 에너지차의 변화가 청색 시프트의 원인이다.
도 16d를 참조하면, 발광층 NP는 무극성면(a면, m면) 상에 형성된 장벽층 B3, B4 및 우물층 W2를 포함한다. 우물층 W2는 장벽층 B3, B4의 사이에 놓여있다. 우물층 W2가 무극성면 상에 형성되어 있기 때문에, 피에조 전계 EPZ는 제로이다. 우물층 W2에서는 전도대의 밴드 바닥 및 가전자의 밴드 바닥이 p층으로부터 n층으로의 방향으로 내려가 있다. 기호 ENP0는 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타내고 있다. 도 16e를 참조하면, 발광층 NP에 순방향 전압이 인가되어 있다. 이러한 발광층 NP에서는, 전도대의 밴드 바닥 및 가전자의 밴드 바닥의 경사가 전압 인가에 의해 거의 없어져 있다. 기호 ENP1은 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타내고, 에너지차 ENP0는 에너지차 ENP1보다도 작다. 발광층(NP)에는 피에조 전계가 제로이기 때문에, 우물층의 캐리어량이 증가해도 스크리닝이 생기는 일이 없다. 그러므로, 인가 전압에 의해 야기되는 에너지차의 변화가 없기 때문에, 청색 시프트가 관측되지 않는다.
도 16f를 참조하면, 발광층 SP-는 특정한 오프각으로 경사진 반극성면 상에 형성된 장벽층 B5, B6 및 우물층 W3을 포함한다. 우물층 W3은 장벽층 B5, B6의 사이에 놓여있다. 우물층 W3이 반극성면 상에 형성되어 있기 때문에, 피에조 전계 EPZ는 극성면 상에서의 값보다도 작다. 우물층 W3에서는 전도대의 밴드 바닥 및 가전자의 밴드 바닥이 p층으로부터 n층으로의 방향으로 내려가 있다. 기호 ESP0는 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타낸다. 도 16g을 참조하면, 발광층 SP-에 순방향 전압이 인가되어 있다. 이러한 발광층 SP-에서는 전도대의 밴드 바닥 및 가전자의 밴드 바닥의 경사가 전압 인가에 의해 작아져 있다. 기호 ENP1은 전도대의 밴드 바닥과 가전자의 밴드 바닥과의 사이의 에너지차를 나타내고 있고, 에너지차 ESP0는 에너지차 ESP1보다 작다. 발광층 SP-의 피에조 전계는 p층으로부터 n층으로의 방향과 역방향의 성분을 가지며, 그 값이 극성면 상의 값보다도 작기 때문에, 스크리닝의 정도도 작다. 그러므로, 인가 전압에 의해 야기되는 에너지차의 변화가 작기 때문에 청색 시프트가 매우 작다.
본 실시형태에 따른 경사각의 면방위를 갖는 우물층(발광층 SP-)은 도 16f및 도 16g 도시된 바와 같이 행동한다. 한편, 본 실시형태에 따른 경사각의 면방위와 상이한 반극성면 상의 우물층(발광층 SP+)은 도 16a 내지 도 16c에 도시된 바와 같이 행동한다.
계속해서, 반극성면 상에 형성된 발광층에 대해서 더 설명한다. 도 17은 스트레인을 내포하는 발광층에서의 피에조 분극의 방향을 설명하는 도면이다. 도 17a및 도 17b는 플러스 피에조 분극을 갖는 발광층 SP+를 도시하고 있다. 발광층 SP+는 장벽층 B7, B8 및 우물층 W4를 포함한다. 우물층 W4는 장벽층 B7, B8의 사이에 놓여있다. 발광층 SP+에 인접하여, 장벽층의 밴드갭보다 큰 밴드갭을 갖는 질화갈륨계 반도체층 P가 표시되어 있다. 질화갈륨계 반도체층 P는, 예를 들어 p형 전자 블록층 또는 p형 클래드층일 수 있다. 우물층 W4에서의 피에조 전계의 방향은 p층으로부터 n층으로의 방향이며, 질화갈륨계 반도체층 P에서의 피에조 전계의 방향은 n층으로부터 p층으로의 방향이다. 이 때문에, 발광층 SP+와 질화갈륨계 반도체층 P와 계면에는 전도대에 딥 DIP1이 형성된다. 그러므로, 딥 DIP1에 의해, 질화갈륨계 반도체층 P의 전자 장벽이 낮아진다. 딥 DIP1의 크기는 예를 들어 0.2 eV 정도이다.
한편, 도 17c 및 도 17d는 마이너스 피에조 분극을 갖는 발광층 SP-을 도시하고 있다. 발광층 SP-에 인접하여, 장벽층의 밴드갭보다 큰 밴드갭을 갖는 질화갈륨계 반도체층 P가 표시되어 있다. 우물층 W3에서의 피에조 전계의 방향은 n층으로부터 p층으로의 방향이고, 질화갈륨계 반도체층 P에서의 피에조 전계의 방향은 p층으로부터 n층으로의 방향이다. 이 때문에, 발광층 SP-와 질화갈륨계 반도체층 P의 계면에는, 전도대가 아니라 가전자대에 딥이 형성된다. 그러므로, 발광층으로부터의 전자에 대한 장벽이 전도대의 딥 DIP2에 의해 낮아지지 않고, 질화갈륨계 반도체층 P는 발광층으로부터의 전자를 충분히 저지할 수 있다. 딥 DIP2의 크기는 예를 들어 0.1 eV 정도이다.
III족 질화물 광소자에 있어서 피에조 분극에 따른 특성을 이용하는 것이 유용함이 보어졌다. 상기한 설명에 있어서의 피에조 분극의 기여는 예시이며, 이들에 한정되는 것은 아니다.
적합한 실시형태에 있어서 본 발명의 원리를 나타내고 설명해 왔지만, 본 발명은, 그와 같은 원리로부터 일탈하지 않고 배치 및 상세에 있어서 변경될 수 있음은 당업자가 인식할 수 있다. 본 발명은, 본 실시형태에 개시된 특정한 구성에 한정되는 것이 아니다. 따라서, 특허청구범위 및 그 정신의 범위에서 오는 모든 수정 및 변경에 권리를 청구한다.
이상 설명한 바와 같이, 본 실시형태에 따르면, 반도체 발광 소자를 제작하는 방법이 제공될 수 있고, 이 방법은 활성층에서의 피에조 분극의 방향을 적절한 방향으로 선택 가능하게 된다.
10 : 성장로 11 : 성장 기판
13 : 질화갈륨계 반도체 영역 15 : 활성층
17 : 장벽층 19 : 우물층
21 : 장벽층 23 : 발광층
25, 27, 29 : 질화갈륨계 반도체층
31 : 제2 도전형 질화갈륨계 반도체 영역
33 : 전자 블록층 35 : p형 클래드층
37 : p형 컨택트층, E : 에피택셜 웨이퍼
71 : GaN 기판, 72 : n형 GaN 가이드층
73 : n형 InGaN 스트레인 완화층 74 : 발광층
75 : p형 AlGaN 전자 블록층 76 : p형 GaN 컨택트층
77 : 절연막 78 : 애노드 전극
79 : 캐소드 전극

Claims (20)

  1. 반도체 발광 소자를 제작하는 방법으로서,
    발광층에서의 피에조 분극의 방향을 추정하기 위해서, III족 질화물 반도체로 이루어지는 기판 주면을 위한 하나 또는 복수의 경사각을 선택하는 공정과,
    상기 선택된 경사각을 가지며 III족 질화물 반도체로 이루어지는 기판 주면의 기판을 준비하는 공정과,
    상기 선택된 경사각으로 상기 발광층을 위한 양자 우물 구조와 p형 및 n형 질화갈륨계 반도체층을 성장시켜 기판 생산물을 준비하는 공정과,
    상기 기판 생산물의 포토루미네선스의 측정을 상기 기판 생산물에 바이어스를 인가하면서 행하여, 상기 기판 생산물의 포토루미네선스의 바이어스 의존성을 얻는 공정과,
    상기 측정된 바이어스 의존성으로부터, 상기 기판 주면의 상기 선택된 경사각 각각에 있어서 상기 발광층에서의 피에조 분극의 방향의 추정을 행하는 공정과,
    상기 기판 주면에 대응하는 경사각 및 상기 기판 주면의 이면에 대응하는 경사각 중 어느 하나의 사용을 상기 추정에 기초하여 판단하여, 상기 반도체 발광 소자의 제작을 위한 성장 기판의 면방위를 선택하는 공정과,
    상기 반도체 발광 소자를 위한 반도체 적층을 상기 성장 기판의 주면 상에 형성하는 공정을 구비하고,
    상기 성장 기판의 상기 주면은 상기 III족 질화물 반도체로 이루어지고,
    상기 경사각은 상기 기판 주면과 상기 III족 질화물 반도체의 (0001)면이 이루는 각도에 의해서 규정되며,
    상기 반도체 적층은 제1 III족 질화물 반도체 영역, 발광층 및 제2 III족 질화물 반도체 영역을 포함하고,
    상기 발광층은 상기 제1 III족 질화물 반도체 영역과 상기 제2 III족 질화물 반도체 영역의 사이에 마련되며,
    상기 발광층은 우물층 및 장벽층을 포함하고,
    상기 우물층 및 상기 장벽층 각각은, 상기 III족 질화물 반도체의 c축으로 연장되는 기준축에 직교하는 면으로부터 경사진 기준 평면을 따라서 연장되어 있으며,
    상기 우물층은 제1 질화갈륨계 반도체로 이루어지고,
    상기 장벽층은 상기 제1 질화갈륨계 반도체와 다른 제2 질화갈륨계 반도체로 이루어지며,
    상기 우물층은 스트레인을 내포하고,
    상기 제1 III족 질화물 반도체 영역은 하나 또는 복수의 n형 III족 질화물 반도체층을 포함하며,
    상기 제2 III족 질화물 반도체 영역은 하나 또는 복수의 p형 III족 질화물 반도체층을 포함하는 것인, 반도체 발광 소자를 제작하는 방법.
  2. 제1항에 있어서, 상기 피에조 분극의 방향의 추정으로부터, 상기 피에조 분극의 플러스 마이너스 부호에 따라서 상기 복수의 경사각을 포함하는 각도 범위의 구분을 행하는 공정을 더 구비하고,
    상기 판단은 상기 구분에 기초하여 행해지는 것인, 반도체 발광 소자를 제작하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 기판 생산물은 III족 질화물 기판을 이용하여 제작되는 것인, 반도체 발광 소자를 제작하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 발광층의 발광 파장이 460 ㎚ 이상 550 ㎚ 이하인 것인, 반도체 발광 소자를 제작하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 복수의 경사각을 선택하는 상기 공정에서는, 2개 이상의 면방위를 나타내는 각도가 선택되는 것인, 반도체 발광 소자를 제작하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 성장 기판의 면방위는 상기 경사각이 40도 이상 140도 이하인 각도 범위에 포함되는 것인, 반도체 발광 소자를 제작하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 우물층은 InGaN으로 이루어지고,
    상기 장벽층은 InGaN 또는 GaN으로 이루어지며,
    상기 우물층의 압축 스트레인은 상기 장벽층으로부터의 응력에 따른 것이고,
    상기 기판 생산물은 GaN 기판을 이용하여 제작되는 것인, 반도체 발광 소자를 제작하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 성장 기판의 주면은, 상기 우물층에서의 피에조 분극의 방향이 상기 n형 III족 질화물 반도체층으로부터 상기 p형 III족 질화물 반도체층을 향하도록 선택되는 것인, 반도체 발광 소자를 제작하는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 발광층은 다중 양자 우물 구조를 갖고,
    상기 장벽층의 밴드갭 에너지와 상기 우물층의 밴드갭 에너지의 차는 0.7 eV 이상인 것인, 반도체 발광 소자를 제작하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 복수의 경사각에 따른 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 n형 III족 질화물 반도체층으로부터 상기 p형 III족 질화물 반도체층을 향하는 플러스 방향임을 상기 추정이 나타낼 때, 상기 플러스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더 구비하는 것인, 반도체 발광 소자를 제작하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 p형 III족 질화물 반도체층으로부터 상기 n형 III족 질화물 반도체층을 향하는 마이너스 방향임을 상기 추정이 나타낼 때, 상기 마이너스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더 구비하는 것인, 반도체 발광 소자를 제작하는 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 성장 기판의 면방위는 40도 이상 50도 이하 및 90도보다 크고 130도 이하의 각도 범위에 있고,
    상기 기판 생산물은 GaN 기판을 이용하여 제작되는 것인, 반도체 발광 소자를 제작하는 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 성장 기판의 면방위는 {10-12}면, {11-2-2}면, {10-1-1}면, 및 {20-2-1}면 중 어느 하나인 것인, 반도체 발광 소자를 제작하는 방법.
  14. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 성장 기판의 주면은, 상기 우물층에서의 피에조 분극의 방향이 상기 p형 III족 질화물 반도체층으로부터 상기 n형 III족 질화물 반도체층을 향하도록 선택되는 것인, 반도체 발광 소자를 제작하는 방법.
  15. 제1항 내지 제7항 및 제14항 중 어느 한 항에 있어서, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 n형 III족 질화물 반도체층으로부터 상기 p형 III족 질화물 반도체층을 향하는 플러스 방향임을 상기 추정이 나타낼 때, 상기 플러스 방향의 피에조 분극을 나타내는 경사각의 면방위의 이면을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더 구비하는 것인, 반도체 발광 소자를 제작하는 방법.
  16. 제1항 내지 제7항, 제14항 및 제15항 중 어느 한 항에 있어서, 상기 복수의 경사각에 의한 각도 범위의 일부 또는 전부에 있어서 상기 피에조 분극의 방향이 상기 p형 III족 질화물 반도체층으로부터 상기 n형 III족 질화물 반도체층을 향하는 마이너스 방향임을 상기 추정이 나타낼 때, 상기 마이너스 방향의 피에조 분극을 나타내는 경사각을 제공하는 주면의 기판을 상기 성장 기판으로서 준비하는 공정을 더 구비하는 것인, 반도체 발광 소자를 제작하는 방법.
  17. 제1항 내지 제7항 및 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제2 III족 질화물 반도체 영역은 상기 장벽층의 밴드갭보다도 큰 질화갈륨계 반도체층을 포함하고,
    상기 제2 III족 질화물 반도체 영역의 상기 질화갈륨계 반도체층은, 상기 발광층에 인접하고 있으며,
    상기 질화갈륨계 반도체층은 전자 블록층을 포함하고,
    상기 성장 기판의 주면은 63도 이상 80도 이하의 각도 범위이며,
    상기 기판 생산물은 GaN 기판을 이용하여 제작되는 것인, 반도체 발광 소자를 제작하는 방법.
  18. 제17항에 있어서, 상기 성장 기판의 면방위는 {20-21}면인 것인, 반도체 발광 소자를 제작하는 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 경사각은 상기 III족 질화물 반도체의 c축을 m축 방향으로 기울인 각도로서 규정되는 것인, 반도체 발광 소자를 제작하는 방법.
  20. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 경사각은 상기 III족 질화물 반도체의 c축을 a축 방향으로 기울인 각도로서 규정되는 것인, 반도체 발광 소자를 제작하는 방법.
KR1020127010666A 2009-09-30 2010-09-22 반도체 발광 소자를 제작하는 방법 KR20120057658A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009228764A JP4835741B2 (ja) 2009-09-30 2009-09-30 半導体発光素子を作製する方法
JPJP-P-2009-228764 2009-09-30
PCT/JP2010/066420 WO2011040309A1 (ja) 2009-09-30 2010-09-22 半導体発光素子を作製する方法

Publications (1)

Publication Number Publication Date
KR20120057658A true KR20120057658A (ko) 2012-06-05

Family

ID=43780832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127010666A KR20120057658A (ko) 2009-09-30 2010-09-22 반도체 발광 소자를 제작하는 방법

Country Status (7)

Country Link
US (1) US8357558B2 (ko)
EP (1) EP2485283A1 (ko)
JP (1) JP4835741B2 (ko)
KR (1) KR20120057658A (ko)
CN (1) CN102549781B (ko)
TW (1) TW201126758A (ko)
WO (1) WO2011040309A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273796A1 (en) * 2011-04-29 2012-11-01 The Regents Of The University Of California High indium uptake and high polarization ratio for group-iii nitride optoelectronic devices fabricated on a semipolar (20-2-1) plane of a gallium nitride substrate
JP5651077B2 (ja) 2011-06-29 2015-01-07 住友電気工業株式会社 窒化ガリウム系半導体レーザ素子、及び、窒化ガリウム系半導体レーザ素子の製造方法
JP2015532009A (ja) * 2012-08-30 2015-11-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 発光ダイオードのための｛２０−２−１｝半極性窒化ガリウムのｐｅｃエッチング
US8969109B1 (en) 2013-09-05 2015-03-03 International Business Machines Corporation Tunable light-emitting diode
CN103529310B (zh) * 2013-09-25 2015-12-23 中国科学院半导体研究所 一种利用光致发光谱测量GaN基LED的极化电场的方法
JP6477642B2 (ja) * 2016-09-23 2019-03-06 日亜化学工業株式会社 発光素子
JP7560829B2 (ja) 2020-11-20 2024-10-03 セイコーエプソン株式会社 発光装置およびプロジェクター

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622444B2 (ja) * 1997-09-26 2005-02-23 ノーリツ鋼機株式会社 写真処理機及びその動作制御情報更新システム
JP3955367B2 (ja) * 1997-09-30 2007-08-08 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 光半導体素子およびその製造方法
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
EP1900013A4 (en) * 2005-06-01 2010-09-01 Univ California TECHNOLOGY FOR GROWTH AND MANUFACTURE OF SEMIPOLARS (GA, AL, IN, B) N THIN FILMS, HETEROSTRUCTURES AND COMPONENTS
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
CN101874309B (zh) * 2008-09-11 2013-01-30 住友电气工业株式会社 氮化物类半导体光元件、用于氮化物类半导体光元件的外延晶片及制造半导体发光元件的方法
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板

Also Published As

Publication number Publication date
TW201126758A (en) 2011-08-01
WO2011040309A1 (ja) 2011-04-07
JP2011077395A (ja) 2011-04-14
EP2485283A1 (en) 2012-08-08
JP4835741B2 (ja) 2011-12-14
US8357558B2 (en) 2013-01-22
US20110076788A1 (en) 2011-03-31
CN102549781A (zh) 2012-07-04
CN102549781B (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
KR101142672B1 (ko) 질화물계 반도체 광소자, 질화물계 반도체 광소자용의 에피택셜 웨이퍼, 및 반도체 발광 소자를 제조하는 방법
JP4450112B2 (ja) 窒化物系半導体光素子
US8803274B2 (en) Nitride-based semiconductor light-emitting element
KR20090091019A (ko) Ｉｉｉ족 질화물 발광 소자 및 ｉｉｉ족 질화물계 반도체 발광 소자를 제작하는 방법
KR20120057658A (ko) 반도체 발광 소자를 제작하는 방법
JP2008118049A (ja) ＧａＮ系半導体発光素子
KR101213860B1 (ko) 질화물계 반도체 발광 소자
JP5252042B2 (ja) Ｉｉｉ族窒化物半導体発光素子、及びｉｉｉ族窒化物半導体発光素子を作製する方法
TW201320392A (zh) 氮化物半導體發光元件、及氮化物半導體發光元件之製造方法
JP5332959B2 (ja) 窒化物系半導体光素子
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4404164B1 (ja) 半導体発光素子を製造する方法
JP2011205161A (ja) 半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee