KR20120037099A - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120037099A
KR20120037099A KR1020100098650A KR20100098650A KR20120037099A KR 20120037099 A KR20120037099 A KR 20120037099A KR 1020100098650 A KR1020100098650 A KR 1020100098650A KR 20100098650 A KR20100098650 A KR 20100098650A KR 20120037099 A KR20120037099 A KR 20120037099A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
buffer layer
Prior art date
Application number
KR1020100098650A
Other languages
English (en)
Other versions
KR101719625B1 (ko
Inventor
강대성
정성훈
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100098650A priority Critical patent/KR101719625B1/ko
Publication of KR20120037099A publication Critical patent/KR20120037099A/ko
Application granted granted Critical
Publication of KR101719625B1 publication Critical patent/KR101719625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

발광 소자는 기판, 상기 기판 상에 형성되며, 상기 기판과의 격자 상수 차이로 인한 결정 결함에 기인하는 전위들을 갖는 버퍼층, 상기 버퍼층 상에 형성되며, 상기 버퍼층의 인접하는 전위들을 상부로 갈수록 한 곳으로 수렴시키는 전위 모음층, 상기 전위 모음층 상에 형성되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성되는 활성층, 및 상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함한다.

Description

발광 소자 및 그 제조 방법{A light emitting device and a method of fabricating the light emitting device}
실시예는 발광 소자 및 그 제조 방법에 관한 것이다.
일반적으로 자외선, 청색, 녹색 LED(Light Emitting Device)와 같은 발광 소자를 제작하기 위한 기판으로 사파이어 기판을 사용한다. 사파이어 기판과, 사파이어 기판 상에 성장되는 GaN층 간에는 격자상수 및 열팽창 계수의 차이가 발생하게 되어 결정 결함이 발생한다.
사파이어 기판과 GaN층 사이의 격자상수의 차이를 줄여 이러한 결정 결함을 방지하기 위하여 저온 성장되는 GaN 버퍼층을 사파이어 기판 상에 형성하고, 버퍼층 상에 GaN층을 고온 성장시킨다.
그러나, 저온에서 성장시킨 GaN 버퍼층은 많은 양의 결정성 결함을 가지기 때문에 저온 성장 버퍼층 위에 GaN층을 바로 고온 성장시키게 되면 많은 양의 결정성 결함이 고온 성장 GaN층으로 전파되어 전위(dislocation)라고 하는 결함이 발생된다. 이러한 전위는 누설 전류의 주요한 제공원으로 발광 소자의 고전압 동작시 열 발생 및 파손 등을 유발할 수 있다.
실시예는 고품질의 발광 소자를 제공한다.
실시예에 따른 발광 소자는 기판, 상기 기판 상에 형성되며, 상기 기판과의 격자 상수 차이로 인한 결정 결함에 기인하는 전위들을 갖는 버퍼층, 상기 버퍼층 상에 형성되며, 상기 버퍼층의 인접하는 전위들을 상부로 갈수록 한 곳으로 수렴시키는 전위 모음층, 상기 전위 모음층 상에 형성되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 형성되는 활성층, 및 상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함한다.
실시 예는 격자 결함을 줄이고, 고품질의 발광 구조물을 얻을 수 있다.
도 1은 도 5에 도시된 버퍼층, 언도프트 반도체층, 및 전위 모음층의 단면도를 나타낸다.
도 2는 도 1에 도시된 버퍼층, 언도프트반도체층, 및 전위 모음층 내에서의 전위 밀도 감소를 나타낸다.
도 3은 도 2에 도시된 전위 모음층 표면에 나타나는 게더링 전위의 브이-그루브를 나타낸다.
도 4는 도 6에 도시된 그루브 갭필층을 나타낸다.
도 5은 실시예에 따른 발광 소자의 단면도를 나타낸다.
도 6은 다른 실시예에 따른 발광 소자를 나타낸다.
도 7은 실시예에 따른 발광 소자 패키지를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법 및 발광 소자 패키지를 설명한다.
도 5는 실시예에 따른 발광 소자(600)의 단면도를 나타낸다. 도 5을 참조하면, 발광 소자(600)는 기판(110), 버퍼층(120), 언도프트 반도체층(130), 전위 모음층(140), 발광 구조물(610), 제1 전극(620), 및 제2 전극(625)을 포함한다.
기판(110)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
실시예에 따른 발광 소자(600)는 기판(110)과 발광 구조물(610) 사이의 격자상수의 차이에 의한 결정 결함을 방지하기 위하여 기판(110)과 발광 구조물(610) 사이에 버퍼층(120), 언도프트 반도체층(130), 및 전위 모음층(dislocation gathering layer, 140)이 순차로 적층된 구조를 갖는다.
도 1은 도 5에 도시된 버퍼층(120), 언도프트 반도체층(130), 및 전위 모음층(140)의 단면도를 나타내며, 도 2는 도 1에 도시된 버퍼층(120), 언도프트 반도체층(130), 및 전위 모음층(140) 내에서의 전위 밀도 감소를 나타낸다.
도 1 및 도 2를 참조하면, 기판(110)과 발광 구조물을 구성하는 질화물 반도체 물질과는 격자 상수와 열팽창 계수의 차이로 인해 질화물 반도체 물질 성장시 또는 성장 후 내부적으로 많은 스트레스를 받게 되고 결함이 발생하게 되는데, 이를 극복하기 위해 기판(110)의 격자 상수와 그 위에 성장하고자 하는 질화물 반도체층의 격자 상수의 차이를 줄이기 위하여 기판(110) 위에 버퍼층(120)을 형성한다.
버퍼층(120)은 3족 원소 및 5족 원소가 결합된 재료의 형태를 가질 수 있다.예컨대 버퍼층(120)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(120)은 단일층 또는 다층 구조일 수 있으며, 2족 원소(Mg 등) 또는 4족 원소(Si 등)가 불순물로 도핑될 수도 있다.
버퍼층(120)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 버퍼층(120)은 저온에서 고온(예컨대, 500~1500℃)까지의 성장 온도 조건에서 단결정의 박막을 성장할 수 있다.
버퍼층(120) 상에는 언도프트 반도체층(130)이 형성된다. 언도프트 반도체층(130)은 그 위에 적층되는 반도체층의 품질을 향상시키기 위함이다. 언도프트 반도체층은 undoped GaN층으로 구현할 수 있다. 언도프트 반도체층(130)은 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 900~1300℃의 성장 온도 조건에서 성장시킬 수 있다.
도 1 및 도 2에서는 버퍼층(120) 및 언도프트 반도체(130)을 모두 형성하는 것을 실시예로 하였지만, 이에 한정되는 것은 아니며, 기판(110) 상에 버퍼층(120) 및 언도프드 반도체층(130) 중 적어도 하나를 형성할 수 있다.
버퍼층(120)에 의하여 기판(110)과 발광 구조물 사이의 격자 상수의 차이는 감소하지만, 기판(110)과 버퍼층(120) 사이에도 격자 상수의 차이는 여전히 존재하며, 이로 인하여 버퍼층(120) 내에는 여전히 격자 상수 차이에 의한 결정 결함이 존재한다.
이러한 결정 결함으로 인하여 버퍼층(120) 및 언도프트 반도체층(130) 내에는 전위들(211 내지 246)이 발생하며, 언도프트 반도체층(130) 표면에는 전위들(211 내지 246)에 기인하는 피트(pit, 260)들이 발생한다. 여기서 전위(dislocation)이라 함은 주기적인 결정 구조에서 원자가 빠져 있는 것을 공공(vacancy)이라 하는데, 이들 공공이 불규칙한 형태로 모여 있는 것을 말한다.
전위 모음층(140)은 언도프트 반도체층(130) 상에 형성되며, 나사형 전위 밀도를 고의적으로 발생시켜 결함 밀도를 줄이는 역할을 한다.
전위 모음층(140)은 InGaN층일 수 있으며, 그 조성식은 Inx(GaN)(1-x), x≥0.5일 수 있다. 예컨대, 언도프트 반도체층(130)의 성장 온도보다 낮은 성장 온도 조건, 예컨대, 500 ~ 900℃에서 In 대비 GaN의 몰분율을 50%이하로 흘리면서 10nm ~ 900 nm의 두께로 전위 모음층(140)을 성장할 수 있다.
언도프트 반도체층(130)의 성장 온도보다 낮은 성장 온도 조건 하에서 In 대비 GaN의 몰분율을 50%이하로 흘리면서 전위 모음층(140)을 성장시키면, 언도프트 반도체층(130) 내의 인접하는 전위들(예컨대, 212 내지 216)은 전위 모음층(140) 내에서 나사 또는 나선형 모양으로 회전하여 서로 모이게 되고, 결국 전위 모음층(140) 표면에서 한 곳으로 모이게 된다. 따라서 언도프트 반도체층(130) 내의 전위 밀도에 비하여, 전위 모음층(140) 내에서의 전위 밀도는 감소한다.
도 3은 도 2에 도시된 전위 모음층(140) 표면에 나타나는 게더링 전위의 브이-그루브(v-grove)를 나타낸다. 도 3을 참조하면, 이와 같이 언도프트 반도체층(130) 내의 인접하는 전위들(예컨대, 211 내지 213)은 서로 모이게 되어 전위 모음층(140)은 표면에서 한 곳으로 수렴하고, 수렴된 전위 모음층(140) 표면에는 브이-그루브(v-grove)가 형성된다. 이하 하부의 인접 전위들이 상부의 전위 모음층(140) 표면의 한 곳으로 수렴된 전위를 "게더링 전위(gathering dislocation, 252,254,256,258)라 한다.
발광 구조물(610)은 전위 밀도가 감소된 전위 모음층(140) 상에 성장된다. 따라서 고품질의 발광 구조물(610)을 성장시킬 수 있다. 발광 구조물(610)은 3족 내지 5족 원소 중 적어도 하나를 포함하는 질화물 반도체층일 수 있다.
발광 구조물(610)은 제1 도전형 반도체층(612), 활성층(614), 및 제2 도전형 반도체층(616)이 순차로 적층된 형태일 수 있다.
제1 도전형 반도체층(612)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 예를 들어, 제1 도전형 반도체층(612)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 이때 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트일 수 있다.
활성층(614)은 제1 도전형 반도체층(612) 상 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(614)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.
제2 도전형 반도체층(616)은 활성층(614) 상에 형성되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(72)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 이때 제2 도전형 도펀트는 Mg, Zn, Ca,Sr,Ba 등과 같은 P형 도펀트일 수 있다.
제1 도전형 반도체층(612) 및 제2 도전형 반도체층(616) 각각은 단층 또는 다층으로 형성될 수 있다.
발광 구조물(610)은 제1 도전형 반도체층(612)의 일부 영역을 노출하도록 제2 도전형 반도체층(616), 활성층(614) 및 제1 도전형 반도체층(612)의 일부가 식각된 구조이다.
제2 도전형 반도체층(616) 표면에 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 중 적어도 어느 하나의 물질로 이루어지는 전도층(미도시)이 추가로 형성될 수 있다.
전도층은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(614)으로부터 제2 도전형 반도체층(616)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
제2 전극(625)은 제2 도전형 반도체층(616) 상에 형성된다. 전도층이 추가로 형성될 경우에는 제2 전극(625)은 전도층 상에 형성될 수도 있다. 제1 전극(620)은 식각에 의하여 노출되는 제1 도전형 반도체층(612)의 일부 영역 상에 형성된다.
도 5의 실시예에서는 수평형 칩 구조를 중심으로 설명하고 있으나 이에 한정되는 것은 아니며, 수직형, 플립칩 구조, 비아홀 구조 등의 칩에도 적용될 수 있다.
도 6은 다른 실시예에 따른 발광 소자(700)를 나타낸다. 도 6을 참조하면, 발광 소자(600)는 기판(110), 버퍼층(120), 언도프트 반도체층(130), 전위 모음층(140), 그루브 갭필 층(groove gap-fill layer, 410), 발광 구조물(610), 제1 전극(620), 및 제2 전극(625)을 포함한다.
도 6에 도시된 기판(110), 버퍼층(120), 언도프트반도체층(130), 전위 모음층(140), 발광 구조물(610), 제1 전극(620), 및 제2 전극(625)은 도 5에서 설명한 바와 동일하므로 중복을 피하기 위하여 설명을 생략한다.
도 6에 도시된 발광 소자(700)는 전위 모음층(140) 상에 그루브 갭필 층(410)이 추가로 형성된다.
도 4는 도 6에 도시된 그루브 갭필층을 나타낸다. 도 4를 참조하면, 그루브 갭필층(410)은 도 2에 도시된 인접하는 전위들(예컨대, 211 내지 213)이 수렴하는 전위 모음층(140) 표면의 한 곳에 형성되는 브이-그루브(v-groove)들을 봉합하여 게더링 전위들(252,254,256,258)을 피닝(pinning) 또는 밴딩(banding)한다.
그루브 갭필층(410)은 다수의 갭필층들, 예컨대, 제1 갭필층(512), 제2 갭필층(514), 제3 갭필층(516), 및 제4 갭필층(518)을 포함한다.
제1 갭필층(512)은 전위 모음층(140) 상에 형성되며, 제1 갭필층(512) 내부에는 게더링 전위들(252,254,256,258) 각각에 대응하는 제1 피트(pit, P1)가 형성된다.
제1 피트(P1)는 제1 갭필층(512)의 성장 과정에서 자발적으로 형성될 수 있다. 예컨대, 750 ~ 900℃로 상대적으로 고온에서 빠른 속도로 제1 갭필층(512)을 전위 모음층(140) 상에 2D 성장시킬 경우, 게더링 전위와 같이 결함이 형성된 영역에 대응하는 제1 갭필층(512) 내에는 V 형상의 제1 피트(P1)가 형성될 수 있다.
제1 피트(P1)가 형성된 제1 갭필층(512) 상에 성장 조건을 달리하여 제2 피트를 갖는 제2 갭필층(514), 제3 피트(P3)를 갖는 제3 갭필층(516), 및 제4 갭필층(518)을 순차적으로 성장시킴으로써 최종적으로 성장되는 제4 갭필층(518)에는 피트(pit)가 존재하지 않도록 평탄화시킨다. 즉 전위 모음층(140)의 게더링 전위들은 제1 내지 제4 갭필층들(512 내지 518)에 의하여 봉합되어 밴딩된다.
예컨대, 제2 갭필층(514)을 제1 피트(P1)가 형성된 제1 갭필층(512) 상에 제1 갭필층(512)의 성장 온도보다 낮은 온도 조건에서 3D 성장시키면 제2 갭필층(514) 내에는 제1 피트(P1)와 상응하여 제2 피트(P2)가 형성되는데, 제2 피트(P2)는 제1 피트(P1)에 비하여 기울기가 감소된다.
연속하여 제2 갭필층(514) 상에 제3 갭필층(516)을 3D 성장시키면, 제3 갭필층(516) 내에는 제2 피트(P2)보다 기울기가 더 감소된 제3 피트(P3)가 형성된다. 결국 제3 갭필층(516) 상에 제4 갭필층(516)을 3D 성장시키면, 최종적으로 제4 갭필층(516)은 피트가 없는 평평한 표면을 갖게 될 수 있다.
도 4에는 제1 내지 제4 갭필층(514)을 도시하였지만, 갭필층들의 수는 이에 한정되는 것은 아니며, 성장 조건에 따라 그 수는 다양할 수 있다.
예컨대, 제1 내지 제4 갭필층(512 내지 518) 형성을 위한 물질은 전위 모음층(140)에 포함되는 물질(예컨대, Ga)보다 원자 반경이 작은 물질(예컨대, Al 또는 Zn 등)일 수 있다.
그리고 제1 내지 제4 갭필층(512 내지 518)은 전위 모음층(140)에 포함되는 물질(예컨대, Ga)보다 원자 반경이 작은 물질(예컨대, Al 또는 Zn 등)을 전위 모음층에 포함되는 물질(예컨대, Ga)의 유량 대비 50% 이하로 공급하면서 2D 성장 또는 3D 성장시켜 형성할 수 있다.
즉 제1 내지 제4 갭필층들(512 내지 518)은 AlGaN, 또는 ZnGaN일 수 있으며, Ga 대비 Al 또는 Zn의 몰분율이 50% 이하일 수 있으며, 그 조성식은 Aly(GaN)(1-y), y≥0.5일 수 있다.
상술한 바와 같이 그루브 갭필층(410)은 전위 모음층(140)의 게더링 전위들(252 내지 258)을 밴딩하므로 그루브 갭필층(410) 상에 고품질의 발광 구조물(610)을 성장시킬 수 있다.
도 7은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 7을 참조하면, 발광 소자 패키지는 패키지 몸체(810), 제1 금속층(812), 제2 금속층(814), 발광 소자(820), 제1 와이어(822), 제2 와이어(824), 반사판(830) 및 봉지층(840)을 포함한다.
패키지 몸체(810)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(810)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(812) 및 제2 금속층(814)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(810)의 표면에 배치된다. 발광 소자(820)는 제1 와이어(822) 및 제2 와이어(824)를 통하여 제1 금속층(812) 및 제2 금속층(814)과 전기적으로 연결된다. 이때 도 7에 도시되는 발광 소자(820)는 도 5 및 도 6에 도시된 실시예에 따른 발광 소자들 중 어느 하나일 수 있다.
예컨대, 제1 와이어(822)는 도 5에 도시된 발광 소자의 제2 전극(625)과 제1 금속층(812)을 전기적으로 연결하고, 제2 와이어(824)는 제1 전극(620)과 제2 금속층(814)을 전기적으로 연결할 수 있다.
반사판(830)은 발광 소자(820)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(810)의 캐버티 측벽에 형성된다. 반사판(830)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(840)은 패키지 몸체(810)의 캐버티 내에 위치하는 발광 소자(820)를 포위하여 발광 소자(820)를 외부 환경으로부터 보호한다. 봉지층(840)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(840)은 발광 소자(820)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시예들의 발광 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판, 120: 버퍼층
130: 언도프트 반도체층, 140: 전위 모음층
410: 그루브 갭필층, 610: 발광 구조물
620: 제1 전극 625: 제2 전극.

Claims (8)

  1. 기판;
    상기 기판 상에 형성되며, 상기 기판과의 격자 상수 차이로 인한 결정 결함에 기인하는 전위들을 갖는 버퍼층;
    상기 버퍼층 상에 형성되며, 상기 버퍼층의 인접하는 전위들을 상부로 갈수록 한 곳으로 수렴시키는 전위 모음층;
    상기 전위 모음층 상에 형성되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 형성되는 활성층; 및
    상기 활성층 상에 형성되는 제2 도전형 반도체층을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 버퍼층은,
    InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함하는 발광 소자.
  3. 제1항에 있어서, 상기 발광 소자는,
    상기 버퍼층 상에 언도프트(undoped) 반도체층을 더 포함하는 발광 소자.
  4. 제1항에 있어서, 상기 전위 모음층은,
    Inx(GaN)(1-x), x≥0.5인 발광 소자.
  5. 제1항에 있어서,
    상기 인접하는 전위들이 수렴하는 상기 전위 모음층 표면의 한 곳에 브이-그루브(v-groove)가 형성되는 발광 소자.
  6. 제5항에 있어서, 상기 발광 소자는,
    상기 브이-그루브를 봉합하여 밴딩하는 그루브 갭필층을 더 포함하는 발광 소자.
  7. 제1항에 있어서, 상기 그루브 갭필층은,
    AlGaN, 또는 ZnGaN이고, Ga 대비 Al 또는 Zn의 몰분율이 50% 이하인 발광 소자.
  8. 제1항에 있어서,
    상기 인접하는 전위들은 상기 전위 모음층 내에서 나사 또는 나선형 모양으로 회전하여 상기 전위 모음층 표면의 한 곳으로 수렴하는 발광 소자.
KR1020100098650A 2010-10-11 2010-10-11 발광 소자 및 그 제조 방법 KR101719625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100098650A KR101719625B1 (ko) 2010-10-11 2010-10-11 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098650A KR101719625B1 (ko) 2010-10-11 2010-10-11 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120037099A true KR20120037099A (ko) 2012-04-19
KR101719625B1 KR101719625B1 (ko) 2017-03-24

Family

ID=46138362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098650A KR101719625B1 (ko) 2010-10-11 2010-10-11 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101719625B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621369B2 (en) 2017-12-27 2023-04-04 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010284A (ko) * 2007-07-23 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090010284A (ko) * 2007-07-23 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621369B2 (en) 2017-12-27 2023-04-04 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR101719625B1 (ko) 2017-03-24

Similar Documents

Publication Publication Date Title
US8426887B2 (en) Light emitting device and light emitting device package
US8497493B2 (en) Growth substrate and light emitting device
EP3016151B1 (en) Light emitting device
US9136430B2 (en) Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
TWI605612B (zh) 發光裝置
KR102019914B1 (ko) 발광 소자
KR101782079B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US20130146841A1 (en) Light emitting device package
KR20130066308A (ko) 발광소자
US9112092B2 (en) Light emitting device and light emitting device package
KR101719625B1 (ko) 발광 소자 및 그 제조 방법
KR101662242B1 (ko) 발광 소자 및 발광 소자 패키지
KR101700792B1 (ko) 발광 소자
KR101104645B1 (ko) 발광 소자 및 그의 제조 방법
KR101745996B1 (ko) 발광소자
KR20110101427A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102584464B1 (ko) 반도체 소자
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR101672321B1 (ko) 발광 소자
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR102317473B1 (ko) 자외선 발광소자 및 조명시스템
KR102070979B1 (ko) 반도체 소자
KR20130061342A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 4