KR20120032946A - A printed circuit board and a method of manufacturing the same - Google Patents

A printed circuit board and a method of manufacturing the same Download PDF

Info

Publication number
KR20120032946A
KR20120032946A KR1020100094521A KR20100094521A KR20120032946A KR 20120032946 A KR20120032946 A KR 20120032946A KR 1020100094521 A KR1020100094521 A KR 1020100094521A KR 20100094521 A KR20100094521 A KR 20100094521A KR 20120032946 A KR20120032946 A KR 20120032946A
Authority
KR
South Korea
Prior art keywords
layer
cavity
buildup
printed circuit
circuit board
Prior art date
Application number
KR1020100094521A
Other languages
Korean (ko)
Inventor
정광천
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100094521A priority Critical patent/KR20120032946A/en
Publication of KR20120032946A publication Critical patent/KR20120032946A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to implement a thin printed circuit board by respectively mounting a first device and a second device in a first cavity and a second cavity. CONSTITUTION: A core layer(110) has a first cavity passing through both sides thereof. A first device(120) is mounted in the first cavity. A first insulation layer(130) is filled between an inner wall of the first cavity and the first device. A first buildup layer(140) is formed on one side or both sides of the core layer. A second device(150) is mounted in the second cavity passing through the first buildup layer. A second insulation layer(160) is filled between an inner wall of the second cavity and the second device.

Description

인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THE SAME}Printed circuit board and manufacturing method thereof {A PRINTED CIRCUIT BOARD AND A METHOD OF MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(Integrated Circuit) 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다. In general, a printed circuit board is formed of copper foil on one or both sides of a board made of various thermosetting synthetic resins to arrange and fix integrated circuits (ICs) or electronic components on the board, and to implement electrical wiring therebetween and then coated with an insulator. .

최근 전자제품은 다기능화 및 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체칩, 및 반도체칩과 주기판을 연결시켜주는 반도체칩 실장 인쇄회로기판도 매우 빠른 속도로 발전하고 있다. Recently, the trend of multifunctional and high speed electronic products is progressing at a rapid pace. To cope with this trend, semiconductor chips and printed circuit boards for connecting semiconductor chips and main boards are also developing at a very high speed.

이러한 인쇄회로기판의 발전에 요구되는 사항은 인쇄회로기판의 고속화 및 고밀도화와 밀접하게 연관되어 있으며, 이들을 만족시키기 위해서는 인쇄회로기판의 경박단소화, 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호전달 구조 등 인쇄회로기판의 많은 개선 및 발전이 필요한 실정이다.
The requirements for the development of such printed circuit boards are closely related to the high speed and high density of printed circuit boards. Many improvements and developments of printed circuit boards, such as transmission structures, are needed.

도 1은 종래기술에 따른 인쇄회로기판(10)의 단면도이다. 이하, 이를 참조하여 종래기술에 따른 인쇄회로기판(10)을 설명하면 다음과 같다.
1 is a cross-sectional view of a printed circuit board 10 according to the prior art. Hereinafter, referring to the printed circuit board 10 according to the prior art as follows.

종래의 인쇄회로기판(10)은 내층절연층(11), 내층회로층(12), 전자소자(15), 외층절연층(13), 및 외층회로층(14)을 포함한다.The conventional printed circuit board 10 includes an inner insulating layer 11, an inner circuit layer 12, an electronic device 15, an outer insulating layer 13, and an outer circuit layer 14.

여기서, 내층절연층(11)에는 캐비티(16; Cavity)가 형성되어 전자소자(15)가 실장되고, 외층절연층(13)이 캐비티(16)의 내부로 함침되어 전자소자(15)를 고정할 수 있다. 또한, 내층회로층(12)은 내층절연층(11) 상에, 외층회로층(14)은 외층절연층(13) 상에 형성되어 인쇄회로기판(10)과 전자소자(15) 간의 전기적 신호를 전달할 수 있다.
Here, the cavity 16 (cavity) is formed in the inner layer insulating layer 11 to mount the electronic device 15, and the outer layer insulating layer 13 is impregnated into the cavity 16 to fix the electronic device 15. can do. In addition, the inner circuit layer 12 is formed on the inner insulation layer 11, and the outer circuit layer 14 is formed on the outer insulation layer 13 to provide electrical signals between the printed circuit board 10 and the electronic device 15. Can be passed.

그러나, 종래와 같은 인쇄회로기판(10)의 경우, 높이가 서로 다른 다수의 전자소자(15)를 실장하는 경우, 캐비티(16)의 두께가 모두 동일하기 때문에 높이가 다른 전자소자(15)를 실장하기 어려운 문제점이 있었다. 또한, 높이가 서로 다른 전자소자(15)를 하나의 인쇄회로기판(10)에 실장하는 경우, 높이가 다른 어느 하나의 전자소자(15)는 외층절연층(13) 상에 실장해야 되기 때문에, 인쇄회로기판(10)의 전체 두께가 두꺼워지는 문제점이 있었다.However, in the case of the conventional printed circuit board 10, when mounting a plurality of electronic devices 15 having different heights, the electronic devices 15 having different heights may be replaced because the thicknesses of the cavity 16 are all the same. There was a problem that was difficult to mount. In addition, when the electronic devices 15 having different heights are mounted on one printed circuit board 10, any one of the electronic devices 15 having different heights must be mounted on the outer insulation layer 13. There is a problem that the overall thickness of the printed circuit board 10 becomes thick.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 높이가 서로 다른 소자를 모두 캐비티에 실장하여 박판화를 구현하는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.The present invention has been made to solve the problems of the prior art as described above, and an object of the present invention is to provide a printed circuit board and a method for manufacturing the same by mounting the elements having different heights in the cavity.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 양면을 관통하는 제1 캐비티가 형성된 코어층, 상기 제1 캐비티에 실장된 제1 소자, 상기 제1 캐비티의 내벽과 상기 제1 소자 간에 채워지는 제1 절연층, 상기 코어층의 일면 또는 양면에 형성되는 제1 빌드업층, 상기 코어층을 포함하여 상기 제1 빌드업층을 관통하는 제2 캐비티에 실장되는 제2 소자, 및 상기 제2 캐비티의 내벽과 상기 제2 소자 간에 채워지는 제2 절연층을 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, a printed circuit board may include a core layer having a first cavity penetrating both surfaces, a first device mounted on the first cavity, an inner wall of the first cavity, and a gap between the first device. A first insulating layer, a first buildup layer formed on one or both surfaces of the core layer, a second element including the core layer and mounted in a second cavity passing through the first buildup layer, and the second cavity And a second insulating layer filled between the inner wall and the second element.

여기서, 상기 제1 빌드업층에 형성되는 제2 빌드업층을 더 포함하는 것을 특징으로 한다.Here, the method further includes a second buildup layer formed on the first buildup layer.

또한, 상기 제1 빌드업층에 포함되는 제1 빌드업 절연층은 상기 제1 절연층과 동일한 물질인 것을 특징으로 한다.In addition, the first build-up insulating layer included in the first build-up layer is characterized in that the same material as the first insulating layer.

또한, 상기 제2 빌드업층에 포함되는 제2 빌드업 절연층은 상기 제2 절연층과 동일한 물질인 것을 특징으로 한다.In addition, the second build-up insulating layer included in the second build-up layer is characterized in that the same material as the second insulating layer.

또한, 상기 제1 소자는 상기 제1 빌드업층에 포함되는 제1 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 한다.The first device may be electrically connected to a first buildup circuit layer included in the first buildup layer.

또한, 상기 제2 소자는 상기 제2 빌드업층에 포함되는 제2 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 한다.The second device may be electrically connected to a second buildup circuit layer included in the second buildup layer.

또한, 상기 제2 소자의 높이는 상기 제1 소자의 높이보다 높은 것을 특징으로 한다.
In addition, the height of the second element is characterized in that higher than the height of the first element.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, 양면을 관통하는 제1 캐비티가 형성된 코어층을 준비하는 단계, 상기 제1 캐비티에 제1 소자를 실장하는 단계, 상기 제1 캐비티의 내벽과 상기 제1 소자 간에 제1 절연층을 채우고 상기 코어층의 일면 또는 양면에 제1 빌드업층을 형성하는 단계, 상기 코어층을 포함하여 상기 제1 빌드업층을 관통하는 제2 캐비티를 형성하는 단계, 상기 제2 캐비티에 제2 소자를 실장하는 단계, 및 상기 제2 캐비티의 내벽과 상기 제2 소자 간에 제2 절연층을 채우고 상기 제1 빌드업층에 제2 빌드업층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, a method of manufacturing a printed circuit board may include preparing a core layer having a first cavity penetrating both surfaces thereof, mounting a first element in the first cavity, and Filling a first insulating layer between an inner wall and the first element and forming a first buildup layer on one or both surfaces of the core layer, including a core layer to form a second cavity penetrating the first buildup layer; And mounting a second device in the second cavity, and filling a second insulating layer between the inner wall of the second cavity and the second device and forming a second buildup layer in the first buildup layer. Characterized in that.

이때, 상기 제1 빌드업층에 포함되는 제1 빌드업 절연층은 상기 제1 절연층과 동일한 물질인 것을 특징으로 한다.At this time, the first build-up insulating layer included in the first build-up layer is characterized in that the same material as the first insulating layer.

또한, 상기 제2 빌드업층에 포함되는 제2 빌드업 절연층은 상기 제2 절연층과 동일한 물질인 것을 특징으로 한다.In addition, the second build-up insulating layer included in the second build-up layer is characterized in that the same material as the second insulating layer.

또한, 상기 제1 소자는 상기 제1 빌드업층에 포함되는 제1 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 한다.The first device may be electrically connected to a first buildup circuit layer included in the first buildup layer.

또한, 상기 제2 소자는 상기 제2 빌드업층에 포함되는 제2 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 한다.The second device may be electrically connected to a second buildup circuit layer included in the second buildup layer.

또한, 상기 코어층을 준비하는 단계 이후에 상기 제1 캐비티의 일면에 제1 테이프를 접합하는 단계를 포함하고, 상기 제1 빌드업층을 형성하는 단계는, 상기 제1 캐비티의 내벽과 상기 제1 소자 간에 제1 절연층을 채우고 상기 코어층의 타면에 제1 빌드업층을 형성하는 단계, 및 상기 제1 테이프를 제거하고, 상기 코어층의 일면에 제1 빌드업층을 형성하는 단계를 포함하는 것을 특징으로 한다.The method may further include bonding a first tape to one surface of the first cavity after preparing the core layer, and forming the first build-up layer may include an inner wall of the first cavity and the first cavity. Filling the first insulating layer between the devices and forming a first buildup layer on the other surface of the core layer, and removing the first tape and forming a first buildup layer on one surface of the core layer. It features.

또한, 상기 제2 캐비티를 형성하는 단계 이후에 상기 제2 캐비티의 일면에 제2 테이프를 접합하는 단계를 포함하고, 상기 제2 빌드업층을 형성하는 단계는, 상기 제2 캐비티의 내벽과 상기 제2 소자 간에 제2 절연층을 채우고 상기 코어층의 타면에 형성된 상기 제1 빌드업층에 제2 빌드업층을 형성하는 단계, 및 상기 제2 테이프를 제거하고, 상기 코어층의 일면에 형성된 상기 제1 빌드업층에 제2 빌드업층을 형성하는 단계를 포함하는 것을 특징으로 한다.The method may further include bonding a second tape to one surface of the second cavity after the forming of the second cavity, and the forming of the second buildup layer may include an inner wall of the second cavity and the first cavity. Filling a second insulating layer between two devices and forming a second buildup layer on the first buildup layer formed on the other surface of the core layer; and removing the second tape, and the first formed on one surface of the core layer. And forming a second buildup layer in the buildup layer.

또한, 상기 제2 소자의 높이는 상기 제1 소자의 높이보다 높은 것을 특징으로 한다.
In addition, the height of the second element is characterized in that higher than the height of the first element.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법은 높이가 서로 다른 제1 소자 및 제2 소자를 두께가 서로 다른 제1 캐비티 및 제2 캐비티에 각각 실장함으로써, 인쇄회로기판의 박판화를 구현하는 장점이 있다.According to the present invention, a printed circuit board and a method of manufacturing the same are mounted on the first cavity and the second cavity having different thicknesses, respectively, so that the printed circuit board can be thinned. have.

또한, 본 발명에 따르면, 높이가 다른 제2 소자를 제2 캐비티에 실장하기 때문에, 인쇄회로기판의 표면에 소자를 실장하지 않을 수 있으므로, 기계적 충격에 의한 인쇄회로기판의 내성이 향상되는 장점이 있다.In addition, according to the present invention, since the second element having a different height is mounted in the second cavity, the element may not be mounted on the surface of the printed circuit board, so that the resistance of the printed circuit board due to mechanical impact is improved. have.

또한, 본 발명에 따르면, 제1 소자 및 제2 소자를 실장하는 과정에서 테이프를 이용하기 때문에, 제조공정이 간단한 장점이 있다.In addition, according to the present invention, since the tape is used in the process of mounting the first element and the second element, the manufacturing process has a simple advantage.

도 1은 종래기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 8은 도 2에 도시한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.1 is a cross-sectional view of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to a preferred embodiment of the present invention.
3 to 8 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 2.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objects, particular advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판의 구조Printed Circuit Board Structure

도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100)에 대해 설명하기로 한다.2 is a cross-sectional view of a printed circuit board 100 according to a preferred embodiment of the present invention. Hereinafter, the printed circuit board 100 according to the present exemplary embodiment will be described with reference to the drawings.

도 2에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은, 코어층(110), 제1 소자(120), 제1 절연층(130), 제1 빌드업층(140), 제2 소자(150), 제2 절연층(160), 및 제2 빌드업층(170)을 포함한다.
As shown in FIG. 2, the printed circuit board 100 according to the present exemplary embodiment may include a core layer 110, a first element 120, a first insulating layer 130, a first build-up layer 140, The second device 150 includes a second device 150, a second insulating layer 160, and a second buildup layer 170.

코어층(110)은 인쇄회로기판(100)의 기본이 되는 부재이다.The core layer 110 is a member that is the basis of the printed circuit board 100.

여기서, 코어층(110)은 내층절연층(111)에 내층회로층(112)이 형성된 형태일 수 있다. 이때, 내층절연층(111)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 내층절연층(111)으로 프리프레그를 채용하여 인쇄회로기판(100)을 더 얇게 제작할 수 있다. 또는 내층절연층(111)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현가능할 수 있다. 이외에도, 내층절연층(111)으로서 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다. 또한, 내층회로층(112)은 전기전도성이 우수한 금속으로서, 금, 은, 구리, 니켈 등을 포함할 수 있다. 또한, 도 4에서는 코어층(110)을 내층절연층(111)과 내층회로층(112)이 포함된 단층으로 도시하였으나, 다층의 절연층과 회로층, 및 비아로 구성된 빌드업층일 수도 있다. Here, the core layer 110 may have a form in which the inner circuit layer 112 is formed on the inner insulation layer 111. In this case, the inner insulation layer 111 may be a composite polymer resin that is typically used as an interlayer insulation material. For example, a prepreg may be used as the inner insulation layer 111 to make the printed circuit board 100 thinner. Alternatively, a microcircuit may be easily implemented by adopting an Ajinomoto build up film (ABF) as the inner insulation layer 111. In addition, an epoxy resin such as FR-4 and BT (Bismaleimide Triazine) may be used as the inner insulation layer 111, but is not particularly limited thereto. In addition, the inner circuit layer 112 is a metal having excellent electrical conductivity, and may include gold, silver, copper, nickel, and the like. In addition, in FIG. 4, the core layer 110 is illustrated as a single layer including the inner insulation layer 111 and the inner circuit layer 112, but may be a build-up layer including a multilayer insulation layer, a circuit layer, and vias.

한편, 코어층(110)에는 제1 캐비티(113)가 형성될 수 있다. 제1 캐비티(113)는 제1 소자(120)가 실장되는 공간으로서, 제1 소자(120)의 크기를 고려하여 그에 필요한 만큼 공간을 확보하는 것이 바람직하다. 구체적으로, 제1 캐비티(113)의 넓이는 제1 소자(120)보다 넓고 높이는 제1 소자(120)와 비슷하거나 더 높게 형성될 수 있다. 또한, 제1 캐비티(113)는 코어층(110)의 양면을 관통하는 형태로 형성될 수 있다.
Meanwhile, the first cavity 113 may be formed in the core layer 110. The first cavity 113 is a space in which the first element 120 is mounted, and in consideration of the size of the first element 120, it is preferable to secure a space as necessary. In detail, the width of the first cavity 113 may be wider than that of the first device 120, and the height of the first cavity 113 may be similar to or higher than that of the first device 120. In addition, the first cavity 113 may be formed to penetrate both surfaces of the core layer 110.

제1 소자(120)는 코어층(110)의 제1 캐비티(113)에 실장되는 부재이다.The first element 120 is a member mounted in the first cavity 113 of the core layer 110.

여기서, 제1 소자(120)는 반도체, IC 칩 등의 능동소자 또는 커패시터, 인덕터 등의 수동소자일 수 있다. 또한, 제1 소자(120)의 일면에는 제1 단자부(121)가 형성될 수 있으며, 제1 단자부(121)는 내층회로층(112), 또는 이후에 설명되는 제1 빌드업 회로층(142)과 전기적으로 연결될 수 있다. 이때, 제1 단자부(121)와 내층회로층(112) 및/또는 제1 빌드업 회로층(142)의 연결은 비아를 통한 직접 연결이 될 수도 있고 와이어를 통한 연결일 수도 있다. Here, the first device 120 may be an active device such as a semiconductor or an IC chip, or a passive device such as a capacitor or an inductor. In addition, a first terminal portion 121 may be formed on one surface of the first element 120, and the first terminal portion 121 may include an inner circuit layer 112 or a first build-up circuit layer 142 described later. ) Can be electrically connected. In this case, the connection between the first terminal portion 121 and the inner circuit layer 112 and / or the first build-up circuit layer 142 may be a direct connection through a via or a connection through a wire.

한편, 제1 소자(120)가 코어층(110)의 제1 캐비티(113)에 실장되기 때문에, 제1 소자(120)의 실장에 의해 인쇄회로기판(100)의 전체 높이가 커지는 현상은 발생되지 않는다.
On the other hand, since the first element 120 is mounted in the first cavity 113 of the core layer 110, a phenomenon in which the overall height of the printed circuit board 100 increases due to the mounting of the first element 120 occurs. It doesn't work.

제1 절연층(130)은 코어층(110)의 제1 캐비티(113)에 채워지는 부재이다.The first insulating layer 130 is a member filled in the first cavity 113 of the core layer 110.

여기서, 제1 절연층(130)은 제1 캐비티(113)의 내벽과 제1 소자(120) 간의 공간을 채우도록 형성될 수 있다. 따라서, 제1 절연층(130)은 제1 소자(120)를 제1 캐비티(113)에 고정하는 역할을 수행할 수 있다. 또한, 제1 절연층(130)은 반경화 상태에서 적당한 흐름성을 갖고 경화 상태에서 제1 소자(120)를 고정하는 역할을 수행할 수 있는 물질로서, 예를 들어, 프리프레그로 구성될 수 있다.
Here, the first insulating layer 130 may be formed to fill a space between the inner wall of the first cavity 113 and the first element 120. Therefore, the first insulating layer 130 may serve to fix the first element 120 to the first cavity 113. In addition, the first insulating layer 130 may have a proper flow in the semi-cured state and may serve to fix the first element 120 in the hardened state. For example, the first insulating layer 130 may be formed of a prepreg. have.

제1 빌드업층(140)은 코어층(110)의 일면 또는 양면에 형성되는 부재로서, 제1 빌드업 절연층(141), 제1 빌드업 회로층(142), 및 제1 빌드업 비아(143)를 포함할 수 있다.The first buildup layer 140 is a member formed on one or both surfaces of the core layer 110, and includes a first buildup insulating layer 141, a first buildup circuit layer 142, and a first buildup via ( 143).

여기서, 제1 빌드업 절연층(141)은 코어층(110)의 일면 또는 양면에 직접 형성될 수 있다. 또한, 제1 빌드업 절연층(141)은 제1 캐비티(113)의 내부에 채워지는 제1 절연층(130)과 동일한 물질로서 일체로 형성될 수 있다.Here, the first build-up insulating layer 141 may be directly formed on one surface or both surfaces of the core layer 110. In addition, the first build-up insulating layer 141 may be integrally formed of the same material as the first insulating layer 130 filled in the first cavity 113.

또한, 제1 빌드업 회로층(142)은 제1 빌드업 절연층(141) 상에 형성되어 여러 전기적 신호를 처리할 수 있다. 이때, 제1 빌드업 회로층(142)은 코어층(110)의 내층회로층(112)과 제1 빌드업 비아(143)를 통해 전기적으로 연결될 수 있다. 한편, 제1 빌드업 회로층(142)은 예를 들어, 비아를 통해 제1 소자(120)의 제1 단자부(121)와 전기적으로 연결될 수 있다.In addition, the first buildup circuit layer 142 may be formed on the first buildup insulation layer 141 to process various electrical signals. In this case, the first buildup circuit layer 142 may be electrically connected to the inner circuit layer 112 of the core layer 110 through the first buildup via 143. The first build-up circuit layer 142 may be electrically connected to the first terminal 121 of the first device 120 through, for example, a via.

한편, 제1 빌드업층(140)에는 코어층(110)을 포함하여 제1 빌드업층(140)을 관통하는 제2 캐비티(144)가 형성될 수 있다. 여기서, 제2 캐비티(144)는 코어층(110) 뿐만 아니라 코어층(110)의 일면 또는 양면에 형성된 제1 빌드업층(140)까지 모두 관통하므로, 제1 캐비티(113)의 두께보다 두꺼운 두께를 가질 수 있다. 또한, 제2 캐비티(144)는 제2 소자(150)의 크기 등을 고려하여 설계될 수 있다.
Meanwhile, a second cavity 144 including the core layer 110 and penetrating the first buildup layer 140 may be formed in the first buildup layer 140. Here, the second cavity 144 penetrates not only the core layer 110 but also all the first build-up layers 140 formed on one or both surfaces of the core layer 110, so that the thickness is thicker than the thickness of the first cavity 113. It can have In addition, the second cavity 144 may be designed in consideration of the size of the second element 150.

제2 소자(150)는 제2 캐비티(144)에 실장되는 부재이고, 제2 절연층(160)은 제2 소자(150)가 실장된 제2 캐비티(144)에 채워지는 부재이다.The second element 150 is a member mounted on the second cavity 144, and the second insulating layer 160 is a member filled in the second cavity 144 on which the second element 150 is mounted.

여기서, 제2 소자(150)는 제1 소자(120)와 같이 능동소자 또는 수동소자 등일 수 있고, 일면에 제2 단자부(151)가 형성될 수 있다. 또한, 제2 단자부(151)는 제1 빌드업 회로층(142) 및/또는 제2 빌드업 회로층(172)과 전기적으로 연결될 수 있다.Here, the second device 150 may be an active device or a passive device like the first device 120, and the second terminal unit 151 may be formed on one surface thereof. In addition, the second terminal unit 151 may be electrically connected to the first build-up circuit layer 142 and / or the second build-up circuit layer 172.

또한, 제2 캐비티(144)의 두께가 제1 빌드업층(140)의 높이만큼 제1 캐비티(113)의 두께보다 두껍기 때문에, 제2 소자(150)는 제1 소자(120)보다 상대적으로 높은 높이를 갖는 소자일 수 있다. 따라서, 본 실시예에 따른 인쇄회로기판(100)은 높이가 서로 다른 제1 소자(120)와 제2 소자(150)를 하나의 인쇄회로기판(100)에 실장하는 것이 가능하다. 또한, 높이가 다른 제2 소자(150)를 제2 캐비티(144)에 실장하기 때문에, 인쇄회로기판(100)의 표면에 소자를 실장하지 않아도 되므로, 인쇄회로기판(100)의 박판화를 구현할 수 있다. 또한, 표면에 실장되는 소자가 없기 때문에, 기계적 충격에 대한 인쇄회로기판(100)의 내성이 향상될 수 있다.In addition, since the thickness of the second cavity 144 is thicker than the thickness of the first cavity 113 by the height of the first build-up layer 140, the second device 150 is relatively higher than the first device 120. It may be a device having a height. Therefore, the printed circuit board 100 according to the present exemplary embodiment may mount the first element 120 and the second element 150 having different heights on one printed circuit board 100. In addition, since the second element 150 having a different height is mounted on the second cavity 144, the element may not be mounted on the surface of the printed circuit board 100, so that the printed circuit board 100 may be thinned. have. In addition, since there is no device mounted on the surface, the resistance of the printed circuit board 100 to mechanical impact may be improved.

한편, 제2 절연층(160)은 제2 캐비티(144)에 채워지는 물질로서, 제2 캐비티(144)의 내벽과 제2 소자(150)간의 공간을 채우도록 형성될 수 있다. 또한, 제2 절연층(160)은 제1 절연층(130)과 같이, 예를 들어, 프리프레그로 구성될 수 있다.
Meanwhile, the second insulating layer 160 is a material filled in the second cavity 144 and may be formed to fill a space between the inner wall of the second cavity 144 and the second element 150. In addition, like the first insulating layer 130, the second insulating layer 160 may be formed of, for example, a prepreg.

제2 빌드업층(170)은 제1 빌드업층(140)에 형성되는 부재로서, 제2 빌드업 절연층(171), 제2 빌드업 회로층(172), 및 제2 빌드업 비아(173)를 포함할 수 있다.The second buildup layer 170 is a member formed in the first buildup layer 140 and includes a second buildup insulating layer 171, a second buildup circuit layer 172, and a second buildup via 173. It may include.

여기서, 제2 빌드업 절연층(171)은 제2 절연층(160)과 동일한 물질로 구성될 수 있고, 제2 빌드업 비아(173)는 제2 빌드업 회로층(172)과 제1 빌드업 회로층(142)을 전기적으로 연결할 수 있다. 또한, 제2 빌드업 회로층(172)은 제2 소자(150)의 제2 단자부(151)와 전기적으로 연결될 수 있다.Here, the second build-up insulating layer 171 may be made of the same material as the second insulating layer 160, and the second build-up via 173 may include the second build-up circuit layer 172 and the first build. The up circuit layer 142 may be electrically connected. In addition, the second build-up circuit layer 172 may be electrically connected to the second terminal unit 151 of the second device 150.

한편, 본 실시예에서는 제1 빌드업층(140) 및 제2 빌드업층(170)이 단층의 절연층과 회로층을 포함하는 것으로 설명하였으나, 본 발명은 이에 한정되지 않고, 제1 빌드업층(140) 및 제2 빌드업층(170)은 다층의 절연층과 회로층을 포함할 수 있다.
Meanwhile, in the present exemplary embodiment, the first buildup layer 140 and the second buildup layer 170 have been described as including a single insulating layer and a circuit layer. However, the present invention is not limited thereto, and the first buildup layer 140 is not limited thereto. ) And the second buildup layer 170 may include multiple insulating layers and a circuit layer.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 3 내지 도 8은 도 2에 도시한 인쇄회로기판(100)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여, 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 제조방법을 설명하면 다음과 같다.
3 to 8 are cross-sectional views illustrating a method of manufacturing the printed circuit board 100 shown in FIG. 2. Hereinafter, referring to this, a manufacturing method of the printed circuit board 100 according to the preferred embodiment of the present invention will be described.

먼저, 도 3에 도시한 바와 같이, 제1 캐비티(113)가 형성된 코어층(110)을 준비한다.First, as shown in FIG. 3, the core layer 110 in which the first cavity 113 is formed is prepared.

이때, 제1 캐비티(113)는 코어층(110)의 양면을 관통하고, 제1 소자(120)가 실장될 수 있을 정도의 충분한 크기로 형성될 수 있다. 또한, 제1 캐비티(113)는 예를 들어, 가공드릴 등을 이용하여 형성할 수 있다.In this case, the first cavity 113 may penetrate both surfaces of the core layer 110, and may be formed to a size sufficient to allow the first element 120 to be mounted. In addition, the first cavity 113 may be formed using, for example, a machining drill.

한편, 코어층(110)에 포함되는 내층회로층(112)은 제1 캐비티(113)의 가공 전 또는 가공 후에 형성될 수 있고, 예를 들어, 서브트랙티브(Subtractive) 공법, 어디티브(Additive) 공법, 세미 어디티브(Semi-additive) 공법, 또는 변형된 세미 어디티브 공법(Modified semi-additive) 공법 등을 이용하여 형성될 수 있다.
Meanwhile, the inner circuit layer 112 included in the core layer 110 may be formed before or after the processing of the first cavity 113. For example, a subtractive method or an additive ) Method, a semi-additive method, or a modified semi-additive method.

다음, 도 4에 도시한 바와 같이, 제1 캐비티(113)의 일면을 폐쇄하고, 제1 캐비티(113)에 제1 소자(120)를 위치시킨다.Next, as shown in FIG. 4, one surface of the first cavity 113 is closed and the first element 120 is positioned in the first cavity 113.

이때, 제1 캐비티(113)의 일면에 제1 테이프(180)를 부착하여 제1 캐비티(113)의 일면을 폐쇄할 수 있다. 여기서, 제1 테이프(180)는 제1 절연층(130)이 제1 캐비티(113)에 채워져서 제1 소자(120)를 고정하기 전에 임시적으로 사용되는 부재로서, 제거한 후 인쇄회로기판(100)에 잔여물이 남지 않는 물질로 구성되는 것이 바람직하다. 또한, 제1 절연층(130)을 제1 캐비티(113)에 채우는 과정에서 많은 열이 발생하는바, 제1 테이프(180)는 내열성이 큰 물질로 구성되는 것이 바람직하다. 이러한 물질로서, 제1 테이프(180)는 예를 들어, 실리콘 접착제가 도포된 폴리이미드(PI) 재질의 필름으로 제작된 것을 이용할 수 있다.At this time, the first tape 180 may be attached to one surface of the first cavity 113 to close one surface of the first cavity 113. Here, the first tape 180 is a member that is temporarily used before the first insulating layer 130 is filled in the first cavity 113 to fix the first element 120, and after removal, the printed circuit board 100 is removed. It is preferred to be composed of a material that does not leave a residue in). In addition, since a lot of heat is generated in the process of filling the first insulating layer 130 in the first cavity 113, the first tape 180 is preferably made of a material having a high heat resistance. As the material, the first tape 180 may be made of, for example, a polyimide (PI) film coated with a silicone adhesive.

한편, 제1 캐비티(113)의 일면에 형성된 제1 테이프(180)에 제1 소자(120)를 부착시켜 고정할 수 있다. 또한, 제1 소자(120)의 일면에 형성된 제1 단자부(121)가 제1 테이프(180)에 접합되도록 제1 소자(120)를 배치할 수 있다.
Meanwhile, the first device 120 may be attached to and fixed to the first tape 180 formed on one surface of the first cavity 113. In addition, the first device 120 may be disposed such that the first terminal portion 121 formed on one surface of the first device 120 is bonded to the first tape 180.

다음, 도 5에 도시한 바와 같이, 제1 소자(120)가 위치된 제1 캐비티(113)의 내부에 제1 절연층(130)을 채우고, 코어층(110)의 타면에 제1 빌드업층(140)을 형성한다.Next, as shown in FIG. 5, the first insulating layer 130 is filled in the first cavity 113 in which the first element 120 is positioned, and the first build-up layer is formed on the other surface of the core layer 110. 140 is formed.

이때, 제1 절연층(130)이 제1 캐비티(113)의 내부에 채워지면 제1 절연층(130)이 제1 소자(120)를 제1 캐비티(113)에 고정하기 때문에, 더 이상 제1 테이프(180)는 필요하지 않을 수 있다. 또한, 제1 빌드업층(140)에 포함되는 제1 빌드업 절연층(141)은 제1 절연층(130)과 동일한 물질로 구성될 수 있고, 제1 빌드업 절연층(141)과 제1 절연층(130)은 일체로서 한 번의 공정에 의해 형성될 수 있다.At this time, when the first insulating layer 130 is filled in the interior of the first cavity 113, the first insulating layer 130 fixes the first element 120 to the first cavity 113. 1 tape 180 may not be required. In addition, the first buildup insulation layer 141 included in the first buildup layer 140 may be made of the same material as the first insulation layer 130, and the first buildup insulation layer 141 and the first The insulating layer 130 may be formed by one process as a whole.

또한, 제1 빌드업 회로층(142)을 형성할 때, 제1 빌드업 회로층(142)을 제1 소자(120)의 제1 단자부(121)와 전기적으로 연결할 수 있다.
In addition, when the first build-up circuit layer 142 is formed, the first build-up circuit layer 142 may be electrically connected to the first terminal portion 121 of the first device 120.

다음, 도 6에 도시한 바와 같이, 불필요해진 제1 테이프(180)를 제거하고, 코어층(110)의 일면에도 제1 빌드업층(140)을 형성한다.Next, as shown in FIG. 6, the unnecessary first tape 180 is removed, and the first buildup layer 140 is also formed on one surface of the core layer 110.

이때, 제1 테이프(180)를 이용하여 제1 소자(120)를 고정하고 제1 절연층(130) 및 제1 빌드업층(140)을 형성하는바, 제조공정이 상대적으로 간단해질 수 있다.
In this case, the first device 120 is fixed using the first tape 180 and the first insulating layer 130 and the first build-up layer 140 are formed. Thus, the manufacturing process may be relatively simple.

다음, 도 7에 도시한 바와 같이, 코어층(110)을 포함하여 제1 빌드업층(140)을 관통하는 제2 캐비티(144)를 형성한다.Next, as shown in FIG. 7, the second cavity 144 penetrating the first build-up layer 140 is formed including the core layer 110.

이때, 제2 캐비티(144)는 코어층(110) 뿐만 아니라 제1 빌드업층(140)까지 관통하는바, 제2 캐비티(144)의 두께는 제1 캐비티(113)의 두께보다 두꺼울 수 있다.
In this case, the second cavity 144 penetrates not only the core layer 110 but also the first build-up layer 140, and the thickness of the second cavity 144 may be thicker than the thickness of the first cavity 113.

다음, 도 8에 도시한 바와 같이, 제2 캐비티(144)에 제2 소자(150)를 실장하고, 제2 캐비티(144)에 제2 절연층(160)을 채우며, 제1 빌드업층(140)에 제2 빌드업층(170)을 형성한다.Next, as shown in FIG. 8, the second element 150 is mounted in the second cavity 144, the second insulating layer 160 is filled in the second cavity 144, and the first build-up layer 140 is formed. ) To form a second build-up layer 170.

이때, 제2 소자(150)의 실장 및 제2 빌드업층(170)의 형성 과정은 제1 소자(120)의 실장 및 제1 빌드업층(140)의 형성 과정과 같이, 제2 테이프(미도시)를 이용할 수 있다. 또한, 제2 절연층(160)과 제2 빌드업 절연층(171)은 동일한 물질로 구성될 수 있고, 일체로 한 번의 공정에 의해 형성될 수 있다.
In this case, the mounting process of the second device 150 and the formation of the second build-up layer 170 may be performed in the same manner as the mounting process of the first device 120 and the formation of the first build-up layer 140. ) Can be used. In addition, the second insulating layer 160 and the second build-up insulating layer 171 may be made of the same material, and may be integrally formed by one process.

이와 같은 제조공정에 의해 도 8에 도시한, 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)이 제조된다.By such a manufacturing process, the printed circuit board 100 according to the preferred embodiment of the present invention shown in FIG. 8 is manufactured.

이후에 제2 빌드업 회로층(172)을 보호하는 보호층을 형성하고 패드부를 노출시키는 개구부를 더 가공할 수 있다.
Afterwards, a protective layer may be formed to protect the second build-up circuit layer 172, and the openings exposing the pad part may be further processed.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, and the technical field of the present invention is related to the present invention. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

110 : 코어층 111 : 내층절연층
112 : 내층회로층 113 : 제1 캐비티
120 : 제1 소자 121 : 제1 단자부
130 : 제1 절연층 140 : 제1 빌드업층
141 : 제1 빌드업 절연층 142 : 제1 빌드업 회로층
143 : 제1 빌드업 비아 144 : 제2 캐비티
150 : 제2 소자 151 : 제2 단자부
160 : 제2 절연층 170 : 제2 빌드업층
171 : 제2 빌드업 절연층 172 : 제2 빌드업 회로층
173 : 제2 빌드업 비아 180 : 제1 테이프110: core layer 111: inner layer insulating layer
112: inner circuit layer 113: first cavity
120: first element 121: first terminal portion
130: first insulating layer 140: first build-up layer
141: first buildup insulation layer 142: first buildup circuit layer
143: first build-up via 144: second cavity
150: second element 151: second terminal portion
160: second insulating layer 170: second build-up layer
171: second buildup insulating layer 172: second buildup circuit layer
173: second build-up via 180: first tape

Claims (15)

양면을 관통하는 제1 캐비티가 형성된 코어층;
상기 제1 캐비티에 실장된 제1 소자;
상기 제1 캐비티의 내벽과 상기 제1 소자 간에 채워지는 제1 절연층;
상기 코어층의 일면 또는 양면에 형성되는 제1 빌드업층;
상기 코어층을 포함하여 상기 제1 빌드업층을 관통하는 제2 캐비티에 실장되는 제2 소자; 및
상기 제2 캐비티의 내벽과 상기 제2 소자 간에 채워지는 제2 절연층;
을 포함하는 인쇄회로기판.A core layer having a first cavity penetrating both surfaces thereof;
A first element mounted in the first cavity;
A first insulating layer filled between the inner wall of the first cavity and the first element;
A first build-up layer formed on one or both surfaces of the core layer;
A second device including the core layer and mounted in a second cavity passing through the first build-up layer; And
A second insulating layer filled between the inner wall of the second cavity and the second element;
Printed circuit board comprising a. 청구항 1에 있어서,
상기 제1 빌드업층에 형성되는 제2 빌드업층;
을 더 포함하는 것을 특징으로 하는 인쇄회로기판.The method according to claim 1,
A second buildup layer formed on the first buildup layer;
Printed circuit board further comprising a. 청구항 1에 있어서,
상기 제1 빌드업층에 포함되는 제1 빌드업 절연층은 상기 제1 절연층과 동일한 물질인 것을 특징으로 하는 인쇄회로기판.The method according to claim 1,
The first buildup insulating layer included in the first buildup layer is a printed circuit board, characterized in that the same material as the first insulating layer. 청구항 2에 있어서,
상기 제2 빌드업층에 포함되는 제2 빌드업 절연층은 상기 제2 절연층과 동일한 물질인 것을 특징으로 하는 인쇄회로기판.The method according to claim 2,
The second buildup insulating layer included in the second buildup layer is a printed circuit board, characterized in that the same material as the second insulating layer. 청구항 1에 있어서,
상기 제1 소자는 상기 제1 빌드업층에 포함되는 제1 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.The method according to claim 1,
The first device is a printed circuit board, characterized in that electrically connected with the first build-up circuit layer included in the first build-up layer. 청구항 2에 있어서,
상기 제2 소자는 상기 제2 빌드업층에 포함되는 제2 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판.The method according to claim 2,
The second device is a printed circuit board, characterized in that electrically connected with the second build-up circuit layer included in the second build-up layer. 청구항 1에 있어서,
상기 제2 소자의 높이는 상기 제1 소자의 높이보다 높은 것을 특징으로 하는 인쇄회로기판.The method according to claim 1,
The height of the second element is a printed circuit board, characterized in that higher than the height of the first element. 양면을 관통하는 제1 캐비티가 형성된 코어층을 준비하는 단계;
상기 제1 캐비티에 제1 소자를 실장하는 단계;
상기 제1 캐비티의 내벽과 상기 제1 소자 간에 제1 절연층을 채우고 상기 코어층의 일면 또는 양면에 제1 빌드업층을 형성하는 단계;
상기 코어층을 포함하여 상기 제1 빌드업층을 관통하는 제2 캐비티를 형성하는 단계;
상기 제2 캐비티에 제2 소자를 실장하는 단계; 및
상기 제2 캐비티의 내벽과 상기 제2 소자 간에 제2 절연층을 채우고 상기 제1 빌드업층에 제2 빌드업층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.Preparing a core layer having a first cavity penetrating both surfaces thereof;
Mounting a first device in the first cavity;
Filling a first insulating layer between the inner wall of the first cavity and the first element and forming a first buildup layer on one or both surfaces of the core layer;
Forming a second cavity including the core layer and penetrating the first buildup layer;
Mounting a second device in the second cavity; And
Filling a second insulating layer between the inner wall of the second cavity and the second element and forming a second buildup layer on the first buildup layer;
And a step of forming the printed circuit board. 청구항 8에 있어서,
상기 제1 빌드업층에 포함되는 제1 빌드업 절연층은 상기 제1 절연층과 동일한 물질인 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
The first build-up insulating layer included in the first build-up layer is a manufacturing method of a printed circuit board, characterized in that the same material as the first insulating layer. 청구항 8에 있어서,
상기 제2 빌드업층에 포함되는 제2 빌드업 절연층은 상기 제2 절연층과 동일한 물질인 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
The second build-up insulating layer included in the second build-up layer is a manufacturing method of a printed circuit board, characterized in that the same material as the second insulating layer. 청구항 8에 있어서,
상기 제1 소자는 상기 제1 빌드업층에 포함되는 제1 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
And the first device is electrically connected to a first buildup circuit layer included in the first buildup layer. 청구항 8에 있어서,
상기 제2 소자는 상기 제2 빌드업층에 포함되는 제2 빌드업 회로층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
And the second device is electrically connected to a second buildup circuit layer included in the second buildup layer. 청구항 8에 있어서,
상기 코어층을 준비하는 단계 이후에 상기 제1 캐비티의 일면에 제1 테이프를 접합하는 단계를 포함하고,
상기 제1 빌드업층을 형성하는 단계는,
상기 제1 캐비티의 내벽과 상기 제1 소자 간에 제1 절연층을 채우고 상기 코어층의 타면에 제1 빌드업층을 형성하는 단계; 및
상기 제1 테이프를 제거하고, 상기 코어층의 일면에 제1 빌드업층을 형성하는 단계;
를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
Bonding a first tape to one surface of the first cavity after preparing the core layer;
Forming the first build up layer,
Filling a first insulating layer between the inner wall of the first cavity and the first element and forming a first buildup layer on the other surface of the core layer; And
Removing the first tape and forming a first buildup layer on one surface of the core layer;
Method of manufacturing a printed circuit board comprising a. 청구항 8에 있어서,
상기 제2 캐비티를 형성하는 단계 이후에 상기 제2 캐비티의 일면에 제2 테이프를 접합하는 단계를 포함하고,
상기 제2 빌드업층을 형성하는 단계는,
상기 제2 캐비티의 내벽과 상기 제2 소자 간에 제2 절연층을 채우고 상기 코어층의 타면에 형성된 상기 제1 빌드업층에 제2 빌드업층을 형성하는 단계; 및
상기 제2 테이프를 제거하고, 상기 코어층의 일면에 형성된 상기 제1 빌드업층에 제2 빌드업층을 형성하는 단계;
를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
Bonding a second tape to one surface of the second cavity after forming the second cavity,
Forming the second build up layer,
Filling a second insulating layer between the inner wall of the second cavity and the second element and forming a second buildup layer on the first buildup layer formed on the other surface of the core layer; And
Removing the second tape and forming a second buildup layer on the first buildup layer formed on one surface of the core layer;
Method of manufacturing a printed circuit board comprising a. 청구항 8에 있어서,
상기 제2 소자의 높이는 상기 제1 소자의 높이보다 높은 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 8,
The height of the second element is a manufacturing method of a printed circuit board, characterized in that higher than the height of the first element.
KR1020100094521A 2010-09-29 2010-09-29 A printed circuit board and a method of manufacturing the same KR20120032946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100094521A KR20120032946A (en) 2010-09-29 2010-09-29 A printed circuit board and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100094521A KR20120032946A (en) 2010-09-29 2010-09-29 A printed circuit board and a method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120032946A true KR20120032946A (en) 2012-04-06

Family

ID=46135857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100094521A KR20120032946A (en) 2010-09-29 2010-09-29 A printed circuit board and a method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120032946A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160055457A (en) * 2014-11-10 2016-05-18 삼성전기주식회사 Substrate having an embedded thermoelectric module, semiconductor package and method of manufacturing the same
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160055457A (en) * 2014-11-10 2016-05-18 삼성전기주식회사 Substrate having an embedded thermoelectric module, semiconductor package and method of manufacturing the same
US10332755B2 (en) 2015-04-07 2019-06-25 Samsung Electronics Co., Ltd. Package substrates and methods of fabricating the same

Similar Documents

Publication Publication Date Title
US8299366B2 (en) Wiring board and method for manufacturing the same
KR101058621B1 (en) Semiconductor package and manufacturing method thereof
US9474158B2 (en) Printed wiring board
US8891245B2 (en) Printed wiring board
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
JP6504665B2 (en) Printed circuit board, method of manufacturing the same, and electronic component module
KR100653249B1 (en) Metal core, package board and fabricating method therefore
JP2017050315A (en) Printed wiring board and method of manufacturing the same
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JPWO2007126090A1 (en) CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD
US8186042B2 (en) Manufacturing method of a printed board assembly
JP5989814B2 (en) Embedded substrate, printed circuit board, and manufacturing method thereof
KR102194721B1 (en) Printed circuit board and manufacturing method thereof
JPWO2010007704A1 (en) Flex-rigid wiring board and electronic device
KR102186148B1 (en) Embedded board and method of manufacturing the same
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
JP2015510686A (en) Method and apparatus for substrate core layer
KR101298280B1 (en) Embedded printed circuit board and manufacturing method thereof
KR20140143567A (en) Semiconductor package board and method for maunfacturing the same
KR101109261B1 (en) A printed circuit board and a method of manufacturing the same
KR20150135046A (en) Package board, method for manufacturing the same and package on packaage having the thereof
KR102306719B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR102356810B1 (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination