KR20120032307A - 고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극 - Google Patents
고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극 Download PDFInfo
- Publication number
- KR20120032307A KR20120032307A KR1020100093895A KR20100093895A KR20120032307A KR 20120032307 A KR20120032307 A KR 20120032307A KR 1020100093895 A KR1020100093895 A KR 1020100093895A KR 20100093895 A KR20100093895 A KR 20100093895A KR 20120032307 A KR20120032307 A KR 20120032307A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- oxide
- thickness
- semiconductor substrate
- hafnium
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910000449 hafnium oxide Inorganic materials 0.000 claims abstract description 59
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 6
- -1 indium-phosphide compound Chemical class 0.000 claims abstract description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 111
- 239000013078 crystal Substances 0.000 description 13
- 238000002441 X-ray diffraction Methods 0.000 description 7
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000000024 high-resolution transmission electron micrograph Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- LKZQVAFXXIATRL-UHFFFAOYSA-N C(C)[Hf]NC Chemical compound C(C)[Hf]NC LKZQVAFXXIATRL-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극을 제조함에 있어서 게이트 산화막을 형성하는 공정에 관한 것으로서, 인듐포스파이드(InP) 화합물로 이루어지는 반도체 기판을 사용하고, 상기 반도체 기판 위에 하프늄옥사이드(Hf-Oxide) 물질로 이루어진 산화막의 두께를 조절하여 증착하는 단계를 포함하는 게이트 산화막 형성방법 및 이에 의해서 형성된 산화막을 포함하는 게이트 전극에 관한 것이다.
본 발명에 따르면, 고유전막인 하프늄옥사이드 산화막의 형성에 있어서 그 두께를 조절하여 반도체 기판과 산화막간의 계면층을 제거할 수 있어 산화막의 등가산화막두께(equivalant oxide thickness, EOT)를 감소시키고 유전율을 증가시켜 정전용량 값을 증가시키므로 소자의 전기적 특성을 향상시킬 수 있고, 계면층 제거를 위한 클리닝 공정 단계를 줄이고 기존 공정의 변화없이 소자의 특성을 향상시킬 수 있어서 공정효율도 향상시킬 수 있다. 또한, 기판과 산화막 사이의 계면응력을 조절하여 소자 채널 부분의 전하 이동도를 향상시킬 수도 있다.
본 발명에 따르면, 고유전막인 하프늄옥사이드 산화막의 형성에 있어서 그 두께를 조절하여 반도체 기판과 산화막간의 계면층을 제거할 수 있어 산화막의 등가산화막두께(equivalant oxide thickness, EOT)를 감소시키고 유전율을 증가시켜 정전용량 값을 증가시키므로 소자의 전기적 특성을 향상시킬 수 있고, 계면층 제거를 위한 클리닝 공정 단계를 줄이고 기존 공정의 변화없이 소자의 특성을 향상시킬 수 있어서 공정효율도 향상시킬 수 있다. 또한, 기판과 산화막 사이의 계면응력을 조절하여 소자 채널 부분의 전하 이동도를 향상시킬 수도 있다.
Description
본 발명은 반도체 소자의 게이트 전극 제조에 있어서 게이트 산화막을 형성하는 방법에 관한 것으로서, 더욱 상세하게는 등가산화막의 두께를 감소시키고 소자 채널 부분의 전하 이동도를 향상시킨 게이트 산화막을 형성하는 방법에 관한 것이다.
최근 이동통신과 휴대용 단말기 등의 발전과 보급이 가속화되면서 응답 속도(response time)가 빠르고 저전력을 소모하는 소자의 개발이 중요한 실정이다.또한, 반도체 소자의 집적도가 증가하면서 소자의 크기는 필연적으로 작아지게 되고 소자의 크기가 작아지면서 게이트 산화막의 두께가 얇아지게 되고 약 40Å 이하의 전기적 두께를 갖는 것이 요구되고 있다. 그러나 이와 같이 산화막의 두께가 얇아짐에 따라서 기판과 게이트 전극 사이의 직접 터널링(direct tunneling)에 의해서 누설전류(gate leakage current)가 증가하여 트랜지스터의 이상 작동을 유발하며 디램(DRAM)과 같은 반도체 메모리 소자의 경우 커패시터와 관련된 리프레시 타임(refresh time)이 감소하는 등의 여러 가지 문제점들이 발생하였다.
이와 같은 문제를 해결하기 위하여, 기존의 실리콘 옥사이드(SiO2)보다 직접 터널링이 방지될 수 있을 정도로 충분한 물리적 두께를 유지하면서 전기적 두께를 감소시킬 수 있는 고유전율의 절연막(high-k dielectric)으로 게이트 절연막을 형성하고자는 하는 연구가 활발하고, 응답속도를 조절하는 데 있어서 전하의 이동도(charge mobility)를 조절하려는 시도가 활발히 연구 중이다. 특히, 기존 소자에서 채널 부분에 사용되고 있는 Si기판을 이보다 전하 이동도가 빠른 SiGe 혹은 Ⅲ-Ⅴ족 화합물 반도체 물질로 바꾸거나, 기존의 단결정 Si에 응력(strain)을 가해서 strain Si를 이용할려고 하고 있다.
그러나 상기의 방법은 기판과 산화막 사이에 계면층이 형성되어 EOT를 증가시키고 산화막의 유전율을 감소시켜서 정전용량 값을 떨어뜨리는 등 소자의 전기적 특성을 저하시키는 문제점이 있다.
또한, 고유전율 물질을 산화막으로 하면서 전도막 내지는 금속장벽막을 추가하여 누설전류를 감소시키는 방법이 있으나, EOT를 유지할 수 없고 기판에 손상이 생기는 문제점이 있다.
따라서, 본 발명이 해결하고자 하는 첫 번째 과제는 등가산화막(EOT)을 감소시키고 유전율을 증가시켜서 정전용량 값을 증가시켜서 전기적 특성이 우수한 반도체 소자의 게이트 산화막의 형성방법을 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 상기의 게이트 산화막 형성방법에 의해서 제조된 게이트 산화막을 포함하는 반도체 소자의 게이트 전극을 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 달성하기 위하여,
반도체 소자의 게이트 전극 제조에 있어서, 인듐포스파이드(InP) 화합물로 이루어지는 반도체 기판을 사용하고, 상기 반도체 기판 위에 하프늄옥사이드(Hf-Oxide) 물질로 이루어진 산화막의 두께를 조절하여 증착하는 단계를 포함하는 게이트 산화막 형성방법을 제공한다.
본 발명의 일 실시예에 의하면, 본 발명에 따른 게이트 산화막 형성방법은 상기 하프늄옥사이드 산화막의 두께를 조절하여 상기 반도체 기판과 상기 산화막 사이의 계면응력을 조절하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 의하면, 상기 하프늄옥사이드 산화막의 두께를 5.5 ~11㎚로 조절하여 상기 반도체 기판위에 산화막을 증착할 수 있다.
본 발명의 다른 실시예에 의하면, 하프늄옥사이드 산화막의 두께가 5.5 ~ 11㎚에서 반도체 기판과 상기 산화막 사이에 계면층이 생성되지 않는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 의하면, 상기 하프늄옥사이드 산화막의 두께가 5.5 ~ 11㎚에서 반도체 기판과 상기 산화막 사이의 계면응력이 0.095 ~ 0.55 %일 수 있다.
본 발명은 상기 두 번째 과제를 달성하기 위하여,
인듐포스파이드(InP) 반도체 기판과, 상기 반도체 기판 위에서 게이트 절연막으로 형성되는 하프늄옥사이드(Hf-Oxide) 산화막을 포함하고, 상기 하프늄옥사이드 산화막의 두께가 5.5 ~ 11㎚인 것을 특징으로 하는 게이트 전극을 제공하는 것이다.
본 발명의 일 실시예에 의하면, 상기 게이트 전극에서 인듐포스파이드 반도체 기판과 상기 하프늄옥사이드 산화막 사이의 계면응력이 0.095 ~ 0.55 %일 수 있다.
본 발명에 따르면, 고유전막인 하프늄옥사이드 산화막의 형성에 있어서 그 두께를 조절하여 반도체 기판과 산화막간의 계면층을 제거할 수 있어 산화막의 등가산화막두께(equivalant oxide thickness, EOT)를 감소시키고 유전율을 증가시켜서 정전용량 값을 증가시켜서 소자의 전기적 특성을 향상시킬 수 있고, 계면층 제거를 위한 클리닝 공정 단계를 줄이고 기존 공정의 변화없이 소자의 특성을 향상시킬 수 있어서 공정효율도 향상시킬 수 있다. 또한, 기판과 산화막 사이의 계면응력을 조절하여 소자 채널 부분의 전하 이동도를 향상시킬 수도 있다.
도 1은 인듐포스파이드(InP) 기판위에 약 2㎚ 두께의 하프늄옥사이드(Hf-oxide) 산화막을 증착한 경우 산화막의 고분해능 투과전자현미경사진이다.
도 2는 인듐포스파이드(InP) 기판위에 약 6㎚ 두께의 하프늄옥사이드(Hf-oxide) 산화막을 증착한 경우 산화막의 고분해능 투과전자현미경사진이다.
도 3은 인듐포스파이드(InP) 기판위에 약 11㎚ 두께의 하프늄옥사이드(Hf-oxide) 산화막을 증착한 경우 산화막의 고분해능 투과전자현미경사진이다.
도 4는 인듐포스파이드(InP) 기판위에 증착되는 하프늄옥사이드(Hf-oxide) 산화막의 두께에 따른 계면응력의 변화에 의한 결정상 변화에 대한 결과인 X-선 회절강도의 측정 결과를 나타낸 그래프이다.
도 2는 인듐포스파이드(InP) 기판위에 약 6㎚ 두께의 하프늄옥사이드(Hf-oxide) 산화막을 증착한 경우 산화막의 고분해능 투과전자현미경사진이다.
도 3은 인듐포스파이드(InP) 기판위에 약 11㎚ 두께의 하프늄옥사이드(Hf-oxide) 산화막을 증착한 경우 산화막의 고분해능 투과전자현미경사진이다.
도 4는 인듐포스파이드(InP) 기판위에 증착되는 하프늄옥사이드(Hf-oxide) 산화막의 두께에 따른 계면응력의 변화에 의한 결정상 변화에 대한 결과인 X-선 회절강도의 측정 결과를 나타낸 그래프이다.
이하, 본 발명을 상세하게 설명한다.
본 발명은 반도체 소자에서 게이트 산화막으로 사용되는 하프늄옥사이드를 사용하여 게이트 산화막을 형성할 때, 하프늄옥사이드 산화막의 두께를 조절하여 채널물질인 InP 기판과의 계면층(interface layer)을 제어하고, 채널 물질인 InP기판과의 계면(interface)에서의 응력을 조절하여 전하이동도(charge mobility)의 향상을 이루는 게이트 산화막 형성방법에 관한 것이다.
본 발명의 바람직한 구현예에 의하면, 게이트 산화막을 형상함에 있어서, 인듐포스파이드(InP) 화합물로 이루어지는 반도체 기판을 사용하고, 상기 반도체 기판 위에 하프늄옥사이드(Hf-Oxide) 물질로 이루어진 산화막의 두께를 조절하여 증착하는 단계를 포함할 수 있다.
본 발명에서 상기 반도체 기판은 종래의 Si기판 대신에 이보다 전하 이동도가 빠른 SiGe 또는 Ⅲ-Ⅴ족 화합물 반도체 기판을 사용할 수 있고, 바람직하게는 InP기판을 사용할 수 있다. 또한, 산화막 물질은 고유전율 물질인 HfOX 물질을 사용하여 게이트 산화막을 형성한다.
또한, 산화막의 형성은 ALD(atomic layer desposition)법, PEALD(plasma enhanced atomic layer desposition)법, CVD(chemical vapor desposition)법, PECVD(plsma enhanced chemical vapor desposition)법, PLD(pulsed laser desposition)법, MBE(molecular beam epitaxy)법 및 스퍼터링법으로 이루어진 군으로부터 선택되는 어느 하나의 방법을 사용할 수 있다.
상기 하프늄옥사이드 산화막의 증착시 하프늄 성분으로는 C16H36HfO4나 TDEAHf, TEMAHf와 같이 하프늄을 함유하는 유기금속 화합물을 사용하고, 반응가스(reactants)로서는 오존(O3), 플라즈마 산소(O2) 또는 수증기(H2O)를 사용할 수 있다.
본 발명의 바람직한 다른 구현예에 의하면, 게이트 산화막을 형성함에 있어서, 상기 하프늄옥사이드 산화막의 두께를 조절하여 상기 반도체 기판과 상기 산화막 사이의 계면응력을 조절하는 단계를 더 포함할 수 있다.
본 발명의 바람직한 다른 구현예에 의하면, 상기 하프늄옥사이드 산화막의 두께를 5.5 ~ 11㎚로 조절하여 상기 반도체 기판위에 증착할 수 있고, 바람직하게는 6 ~ 11㎚일 수 있다.
상기 하프늄옥사이드 산화막의 두께로 증착시 기판과 산화막 사이에 계면층이 만들어지지 않는 것을 특징으로 하여 산화막을 형성하는 공정에서 추가로 계면층을 제거하는 클리닝 공정이 요구되지 않는다.
도 1 내지 도 3에서는 고분해능 투과전자현미경(high resolution transmission electron microscopy)으로 측정된 하프늄옥사이드(Hf-oxide) 산화막의 두께에 따른 계면층(interfacial layer)의 변화를 나타내었다.
상기 하프늄옥사이드(Hf-oxide) 산화막의 두께가 약 2nm인 샘플에서는 에서는 계면층(interfacial layer)이 약 1.2nm 형성된 것을 확인할 수 있고, 하프늄옥사이드(Hf-oxide) 산화막의 두께가 약 6nm와 11nm인 샘플에서는 두 샘플 모두 계면층이 없는 것을 확인할 수 있다.
상기의 결과에서 볼 때, 본 발명에 따른 산화막 형성 방법에 있어서, 하프늄옥사이드 산화막의 두께가 6nm 이하에서 계면 층의 제거가 완료된 것으로 판단할 수 있다.
게이트 산화막을 형성함에 있어서, 본 발명에 따른 산화막 형성방법에 따른 하프늄옥사이드(Hf-oxide) 산화막의 두께 조절을 통하여 계면 층 (interfacial layer)의 형성 정도를 제어 할 수 있고, 특히 두께가 6nm 이상인 하프늄옥사이드 (Hf-oxide) 산화막에서는 계면층이 완전히 제거된 산화막을 얻을 수 있다.
하프늄옥사이드 산화막을 2㎚ 두께로 증착한 경우에는 계면층이 약 1.2㎚ 형성되어 산화막의 등가산화막두께(equivalant oxide thickness, EOT, 산화막의 두께를 SiO2 산화막 두께로 환산한 값을 의미한다.)가 증가되나, 본 발명에 따른 산화막 두께의 범위에서는 EOT를 감소시키고 유전율 (dielectric constant)을 증가시켜 정전용량(capacitance) 값을 증가시키는 등의 소자의 전기적 특성을 향상시킬 수 있을 것으로 판단된다.
도 4에서는 X-선 회절 (X-ray diffraction, XRD)로 측정된 하프늄 옥사이드 (Hf-oxide) 산화막의 두께에 따른 계면 응력 (interfacial strain) 변화에 의한 결정상 변화에 대한 결과를 나타내었다.
도 4를 통해 하프늄 옥사이드(Hf-oxide) 산화막의 두께가 약 2nm인 샘플에서 산화막은 단사정계(monoclinic) 구조이고, 산화막의 두께가 6nm인 샘플에서는 단사정계(monoclinic) 구조와 정방정계(tetragonal) 구조임을 확인할 수 있다.
특히, 2nm 두께의 산화막에 대한 X-선 회절 결과에서 42o 근처에서 나타나는 단사정계에 해당하는 피크(peak)가 6nm 두께의 산화막에서는 보다 낮은 각도(low angle)쪽으로 이동(shift)한 것을 확인할 수 있는데, 이는 계면 응력(interfacial strain)에 의해 하프늄옥사이드(Hf-oxide)산화막이 압축에 의한 스트레스(stress)를 받기 때문이다.
또한, 이는 6nm의 산화막에서 측정된 정방정계 구조 역시 6nm 두께의 산화막일 때 2nm 두께의 산화막 보다 더 큰 계면 응력이 걸려 있음을 알 수 있다. 11nm 두께의 산화막에서 정방정계 구조에 해당하는 피크(peak)의 강도(intensity)가 가장 큰 것으로 보아 11 nm 두께의 산화막과 기판 사이에 계면 응력이 가장 크다는 것을 알 수 있다. 즉, 하프늄옥사이드(Hf-oxide) 산화막의 두께가 두꺼워질수록 계면 응력(interfacial strain)이 커짐을 알 수 있다.
본 발명의 바람직한 구현예에 의하면, 상기 하프늄옥사이드 산화막의 두께가 5.5 ~ 11㎚에서 반도체 기판과 상기 산화막 사이의 계면응력이 0.095 ~ 0.55 %일 수 있다.
상기에서 계산된 계면응력은 InP 기판의 결정 배열과 하프늄옥사이드 산화막의 결정 배열간에 결정이 상호 매칭되지 않는 비율로서, (기판 결정의 거리 - 산화막결정의 거리)/(기판 결정의 거리)×100으로 계산할 수 있다.
상기 단사정계 구조의 하프늄옥사이드 6㎚ 샘플에서는 계면응력이 0.519%이고, 정방정계 구조의 하프늄옥사이드 11㎚ 샘플에서는 계면응력이 0.097%이다. 즉, 산화막의 두께가 두꺼워질수록 결정구조가 정방정계 구조로 바뀌어야 압축에 의한 스트레스를 덜 받기 때문에 그 결정구조가 바뀐 것을 알 수 있고, 산화막의 두께를 조절하여 박막의 결정구조를 변경시켜서 계면응력의 크기를 조절할 수 있다.
본 발명에 따른 산화막 형성방법에 의하면, 하프늄 옥사이드(Hf-oxide) 산화막의 두께 조절을 통해서 계면에 압축 응력(compressive strain)의 크기를 조절할 수 있으므로 산화막의 계면에서의 원하는 양의 응력(strain)을 줄 수 있다. 전하가 이동하는 채널 영역인 기판과 게이트 산화막 사이의 계면의 응력을 조절하는 것이므로 적절한 계면 응력을 걸어줌으로써 전하 이동도 (charge mobility)를 조절할 수 있는 것을 특징으로 한다.
본 발명의 바람직한 구현예에 의하면, 반도체 소자의 게이트 전극에 있어서, 인듐포스파이드(InP) 반도체 기판과, 상기 반도체 기판 위에서 게이트 절연막으로 형성되는 하프늄옥사이드(Hf-Oxide) 산화막을 포함하고, 상기 하프늄옥사이드 산화막의 두께는 5.5 ~ 11㎚일 수 있다.
본 발명의 바람직한 다른 구현예에 의하면, 상기 인듐포스파이드 반도체 기판과 상기 하프늄옥사이드 산화막 사이의 계면응력이 0.095 ~ 0.55 %일 수 있다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명한다. 그러나, 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
<실시예>
실시예 1
본 발명에 따른 InP 기판 위의 하프늄옥사이드 산화막은 cold wall type의 ALD 챔버(연세대학교 BIT-FAB)를 이용하여 증착하였다. HfO2 증착을 위하여 하프늄(Hf)은 tetrakis ethylmethylamino hafnium(TEMAHf) 유기금속 화합물 프리커서를 사용하였고, 산소원으로 반응가스는 수증기(H2O)를 사용하여 증착하였다. 또한, HfO2 산화막 증착 과정에서 증착 조건은 챔버 내의 압력은 0.1 torr, substrate temperature 350 °C를 유지하여 증착하였다. TEMAHf와 수증기(H2O)를 사용하여 약 2㎚ 두께의 하프늄옥사이드 박막이 형성되도록 수행하여 제작하였다.
실시예 2
상기 실시예 1과 동일한 방법으로 제작하였고, TEMAHf와 수증기(H2O)를 사용하여 약 6㎚ 두께의 하프늄옥사이드 박막이 형성되도록 수행하여 제작하였다.
실시예 3
상기 실시예 1과 동일한 방법으로 제작하였고, TEMAHf와 수증기(H2O)를 사용하여 약 11㎚ 두께의 하프늄옥사이드 박막이 형성되도록 수행하여 제작하였다.
<평가예>
평가예 1. 상기 실시예에 따라 제작된 산화막의 고분해능 전자현미경 사진 관찰.
상기 실시예 1 내지 3에 따라 제작된 기판과 산화막간의 계면층 제어 형태를 관찰하기 위하여 샘플링과 이온 밀링을 한 후에 고분해능 투과전자현미경(HRTEM, high resolution transmission electron microscopy, 성균관대 공동기기원 Tecnai G2 F30)장비로 HRTEM 사진을 측정하였다.
고분해능 투과전자현미경 사진에서 기판, 계면층, 산화막은 각각을 이루고 있는 원소의 질량 차이에 의한 명암 차이를 이용하여 구별하였다. 도 1 내지 도 3은 각각 두께가 2㎚, 6㎚, 11㎚인 하프늄옥사이드 박막에서 계면층 형성 정도에 대한 결과를 알 수 있다.
두께가 약 2nm인 샘플에서는 계면층이 약 1.2nm 형성된 것을 확인할 수 있고, 두께가 약 6nm와 11nm인 샘플에서는 두 샘플 모두 계면층이 없는 것을 확인할 수 있다. 따라서, 하프늄옥사이드 산화막의 두께가 6nm이하에서 계면 층의 제거가 완료된 것으로 판단할 수 있다.
이에 따라서, 산화막의 두께 조절을 통하여 계면층 형성 정도를 제어 할 수 있고, 특히 두께가 6nm 이상인 하프늄옥사이드 산화막에서는 계면층이 완전히 제거된 산화막을 얻을 수 있어 EOT를 감소시키고 유전율을 증가시켜 정전용량값을 증가시킬 수 있음을 알 수 있다.
평가예 2. 상기 실시예에 따라 제작된 산화막의 X-선 회절 분석
상기 실시예 1 내지 3에 따라 제작된 산화막의 두께에 따른 계면응력의 변화에 의한 결정상 변화를 관측하기 위하여, 한국표준과학연구원의 XRD장비(XRD, 리카쿠 장비)를 사용하여 X-선 회절 분석을 수행하였다. 측정범위 25 ~ 80°, 주사간격 0.02°, 각 간격별 주사시간은 1.2초로 설정하여 theta-2theta 스캔 방식으로 회절값을 측정하였다.
2nm 두께의 산화막에 대한 X-선 회절 결과에서 42o 근처에서 나타나는 단사정계에 해당하는 피크가 6nm 두께의 산화막에서는 보다 낮은 각도쪽으로 이동한 것을 확인할 수 있는데, 이는 계면 응력(interfacial strain)에 의해 하프늄옥사이드(Hf-oxide)산화막이 압축에 의한 스트레스(stress)를 받기 때문이다. 또한, 이는 6nm의 산화막에서 측정된 정방정계 구조 역시 6nm 두께의 산화막일 때 2nm 두께의 산화막보다 더 큰 계면 응력이 걸려 있음을 알 수 있다. 11nm 두께의 산화막에서 정방정계 구조에 해당하는 피크(peak)의 강도(intensity)가 가장 큰 것으로 보아 11 nm 두께의 산화막과 기판 사이에 계면 응력이 가장 크다는 것을 알 수 있다. 이처럼 산화막의 두께를 조절하여 박막의 결정구조를 변경시켜서 계면응력의 크기를 조절할 수 있다. 이는 전하가 이동하는 채널 영역인 기판과 게이트 산화막 사이의 계면의 응력을 조절하는 것이므로 적절한 계면 응력을 걸어줌으로써 전하 이동도 (charge mobility)를 조절 할 수 있음을 알 수 있다.
Claims (6)
- 반도체 소자의 게이트 산화막을 형성함에 있어서,
인듐포스파이드(InP) 화합물로 이루어지는 반도체 기판을 사용하고, 상기 반도체 기판 위에 하프늄옥사이드(Hf-Oxide) 물질로 이루어진 산화막의 두께를 조절하여 증착하는 단계를 포함하는 게이트 산화막 형성방법. - 제 1 항에 있어서,
상기 하프늄옥사이드 산화막의 두께 조절은 상기 반도체 기판과 상기 산화막 사이의 계면응력이 0.095 ~ 0.55 %가 되도록 수행되는 것을 특징으로 하는 게이트 산화막 형성방법. - 제 1항에 있어서,
상기 하프늄옥사이드 산화막의 두께를 5.5 ~ 11㎚로 조절하여 상기 반도체 기판위에 증착하는 것을 특징으로 하는 게이트 산화막 형성방법. - 제 3 항에 있어서,
상기 반도체 기판과 상기 산화막 사이에 계면층이 생성되지 않는 것을 특징으로 하는 게이트 산화막 형성방법. - 인듐포스파이드(InP) 반도체 기판; 및
상기 반도체 기판 위에서 게이트 절연막으로 형성되는 하프늄옥사이드(Hf-Oxide) 산화막;을 포함하고,
상기 하프늄옥사이드 산화막의 두께는 5.5 ~ 11㎚인 것을 특징으로 하는 게이트 전극. - 제 5 항에 있어서,
상기 인듐포스파이드 반도체 기판과 상기 하프늄옥사이드 산화막 사이의 계면응력이 0.095 ~ 0.55 % 인 것을 특징으로 하는 게이트 전극.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100093895A KR101141244B1 (ko) | 2010-09-28 | 2010-09-28 | 고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100093895A KR101141244B1 (ko) | 2010-09-28 | 2010-09-28 | 고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120032307A true KR20120032307A (ko) | 2012-04-05 |
| KR101141244B1 KR101141244B1 (ko) | 2012-05-04 |
Family
ID=46135447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100093895A KR101141244B1 (ko) | 2010-09-28 | 2010-09-28 | 고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101141244B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306008B2 (en) | 2013-09-03 | 2016-04-05 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200109086A (ko) | 2019-03-12 | 2020-09-22 | 연세대학교 산학협력단 | 반도체 기판의 표면 상태를 개선하는 게이트 전극의 제조방법 및 이에 따라 제조된 게이트 전극 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050258491A1 (en) * | 2004-05-14 | 2005-11-24 | International Business Machines Corporation | Threshold and flatband voltage stabilization layer for field effect transistors with high permittivity gate oxides |
| KR20080106797A (ko) * | 2007-06-04 | 2008-12-09 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR20090066661A (ko) * | 2007-12-20 | 2009-06-24 | 연세대학교 산학협력단 | 하프늄 실리케이트 박막 제조방법 |
-
2010
- 2010-09-28 KR KR1020100093895A patent/KR101141244B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9306008B2 (en) | 2013-09-03 | 2016-04-05 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9929239B2 (en) | 2013-09-03 | 2018-03-27 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101141244B1 (ko) | 2012-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8323988B2 (en) | Zr-substituted BaTiO3 films | |
| CN110911492B (zh) | 电子器件和制造该电子器件的方法 | |
| US8497542B2 (en) | ZrXHfYSn1-X-YO2 films as high K gate dielectrics | |
| US8765616B2 (en) | Zirconium-doped tantalum oxide films | |
| US7521331B2 (en) | High dielectric film and related method of manufacture | |
| KR100620451B1 (ko) | 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법 | |
| US20060035405A1 (en) | Methods of manufacturing a thin film including hafnium titanium oxide and methods of manufacturing a semiconductor device including the same | |
| KR20140144222A (ko) | 원자층 퇴적 | |
| US7465618B2 (en) | Semiconductor device and method for fabricating the same | |
| US7071519B2 (en) | Control of high-k gate dielectric film composition profile for property optimization | |
| US20060081905A1 (en) | Dielectric multilayer of microelectronic device and method of fabricating the same | |
| KR101141244B1 (ko) | 고유전율 물질인 하프늄옥사이드 산화막의 두께 조절을 이용한 게이트 산화막 형성방법 및 이를 이용한 게이트 전극 | |
| Lee et al. | Dysprosium Incorporation for Phase Stabilization of Atomic-Layer-Deposited HfO2 Thin Films | |
| Kim et al. | Toward low-thermal-budget Hafnia-based ferroelectrics via atomic layer deposition | |
| Song et al. | Improvement of the electrical and interfacial propertie of TiN/ZrO2 by a modulated atomic layer deposition process with controlled O3 dosing | |
| CN110993603A (zh) | 半导体结构及其形成方法 | |
| WO2012154789A2 (en) | Methods for manufacturing high dielectric constant films | |
| Kim et al. | Annealing effect on physical and electrical characteristics of thin HfO2, HfSixOy and HfOyNz films on Si | |
| JP2010535428A (ja) | ＣＥＴスケーリング用高ｋ誘電体の処理方法 | |
| Maeng et al. | Comparative studies of atomic layer deposition and plasma-enhanced atomic layer deposition Ta2O5 and the effects on electrical properties of in situ nitridation | |
| Quah et al. | Comparative study of oxidizing ambient infused with varying nitrogen flow rates for fabrication of ternary nitrided AlZrO based MOS capacitor | |
| KR100844956B1 (ko) | 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법 | |
| KR20050081022A (ko) | 원자층 화학 증착법에 의한 금속 실리 알루미네이트박막의 제조방법 | |
| Zhu et al. | Effect of Gd and Si co-doping on the band alignment and electrical properties of HfO 2 dielectric films prepared by atomic layer deposition | |
| Morisaki et al. | Effects of interface oxide layer on HfO 2 gate dielectrics [MISFETS] |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150306 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160519 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180418 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190423 Year of fee payment: 8 |