KR20120020433A - 유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치 - Google Patents

유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치 Download PDF

Info

Publication number
KR20120020433A
KR20120020433A KR1020100084051A KR20100084051A KR20120020433A KR 20120020433 A KR20120020433 A KR 20120020433A KR 1020100084051 A KR1020100084051 A KR 1020100084051A KR 20100084051 A KR20100084051 A KR 20100084051A KR 20120020433 A KR20120020433 A KR 20120020433A
Authority
KR
South Korea
Prior art keywords
matrix
flats
rate
block
rows
Prior art date
Application number
KR1020100084051A
Other languages
English (en)
Inventor
이문호
이미성
장쉐이친
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020100084051A priority Critical patent/KR20120020433A/ko
Publication of KR20120020433A publication Critical patent/KR20120020433A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

유클리드 기하에 기반한 다중 레이트 QC LDPC 코드 생성방법 및 장치가 제공된다. 본 다중 레이트 QC LDPC 코드 생성방법은, 열들이 유클리드 기하에서 제1 플랫들이고 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성하는 단계, 베이스 행렬 B에서 1들을 CPM으로 대체하고 0들을 영행렬로 대체하여 모-행렬 HM을 획득하는 단계, 및 모-행렬 HM에 있는 블럭 행들을 결합하여 유효 행렬 HE j를 획득하는 단계를 포함한다. 이에 의해, 코드 길이가 동일하고, 멀티 레이트이며, 높은 스토핑 세트들을 가지는 다중 레이트 QC LDPC 코드를 생성하여 이용할 수 있게 된다.

Description

유클리드 기하에 기반한 다중 레이트 ＱＣ ＬＤＰＣ 코드 생성 방법 및 장치{Method for constructing multiple-rate Quasi-Cyclic LDPC Codes Based on Euclidean Geometries}
본 발명은 LDPC 코드 생성 방법에 관한 것으로, 더욱 상세하게는 다중 레이트 QC LDPC 코드(Multiple-Rate Quasi-Cyclic Low Density Parity Check Code)를 생성하는 방법 및 장치에 관한 것이다.
통신 시스템은 종종 각기 다른 레이트로 동작할 것이 필요하다. 이를 간단히 구현하기 위해, 하나의 디코더가 각기 다른 코드 레이트의 코드들을 디코딩하여야 한다.
LDPC에 대해 이를 해결하기 위한 방법은, 낮은 레이트의 코드를 펑쳐링(puncturing)하여 높은 레이트의 코드를 생성하는 것이다. 하지만, 펑쳐링은 코드 길이를 감소시켜, 성능 열화를 유발하는 문제가 있다.
LDPC에 대해 이를 해결하기 위한 다른 방법은, 높은 레이트의 코드를 쇼트닝(shortening)하여 낮은 레이트의 코드를 생성하는 것이다. 하지만, 펑쳐링과 마찬가지로, 쇼트닝도 코드 길이를 감소시켜, 성능 열화를 유발하는 문제가 있다.
한편, 패리티 체크 행렬에서의 행 결합(row combining)에 의해, 높은 레이트의 QC 유효 LDPC 코드(QC effective LDPC code)가 낮은 레이트의 QC 모(母) LDPC 코드로부터 생성될 수 있다. 이 코드는 동일한 기본 디코더 구조를 유지하면서, 각기 다른 레이트를 지원할 수 있다.
모-행렬의 행 결합에 의해 생성되는 유효 코드는, 다른 체크 노드를 통해 모-코드의 체크 노드와 연결한 코드와 동등하다.
도 1은 행 결합을 통해 1/2 레이트 LDPC 코드로부터 획득된 3/4 레이트 LDPC 코드를 나타낸 도면이다. 도 1에 도시된 바에 따르면, 3/4 레이트 유효 코드는 1/2 레이트 모-코드의 체크 노드 2개를 각각 연결하여 획득됨을 알 수 있다.
여기서, 연결될 체크 노드들은 공통되는 변수 노드(variable node)에 연결되어서는 안된다는 점에 유념하여야 한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 유클리드 기하에서의 하이퍼플랜들의 평행 번들을 기반으로 다중 레이트 QC LDPC 코드를 생성하는 방법 및 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른, 다중 레이트 QC LDPC 코드 생성방법은, 열들이 유클리드 기하에서 제1 플랫들이고, 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성하는 단계; 상기 베이스 행렬 B에서, 1들을 CPM(Circulant Permutation Matrix)으로 대체하고, 0들을 영행렬로 대체하여, 모-행렬 HM을 획득하는 단계; 및 상기 모-행렬 HM에 있는 블럭 행들을 결합하여, 유효 행렬 HE j를 획득하는 단계;를 포함한다.
상기 베이스 행렬 B는 아래의 수학식으로 나타내며,
Figure pat00001
b1, b2, ..., bδ는, 제2 플랫들의 평행 번들들 P1, P2, ..., Pδ(1<δ≤K)에 대한 δ개의 입사 행렬들인 것이 바람직하다.
상기 제2 플랫들은, 상기 제1 플랫들을 포함할 수 있다.
상기 제1 플랫들은 갈로아 필드 상에서 μ1-차원의 유클리드 기하이고, 상기 제2 플랫들은 갈로아 필드 상에서 μ2-차원의 유클리드 기하이며, 상기 0 ≤ μ1 < μ2 ≤ d이고, 상기 d는 양의 정수일 수 있다.
상기 모-행렬 HM 은, 아래의 수학식으로 나타내며,
Figure pat00002
여기서, HMi는 bi이고, p(d-μ2)s개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것이 바람직하다.
상기 HMi의 블럭 행들은, 동일 블럭 행에서 CPM을 갖지 않을 수 있다.
상기유효 행렬 HE j 은 아래의 수학식으로 나타내며,
Figure pat00003
여기서, HEi j 는 HMi 에 대응되며, p(d-μ2)s-j개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것이 바람직하다.
각기 다른 레이트를 갖을 수 있는 유효 행렬들의 개수는 (d-μ2)s일 수 있다.
상기 HM 에 대해 설계된 코드 레이트는
Figure pat00004
이고, 상기 HE j 에 대해 설계된 코드 레이트는
Figure pat00005
일 수 있다.
한편, 본 발명에 따른 다중 레이트 QC LDPC 코드 생성기는, 열들이 유클리드 기하에서 제1 플랫들이고, 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성하는 베이스 행렬 생성부; 상기 베이스 행렬 B에서, 1들을 CPM(Circulant Permutation Matrix)으로 대체하고, 0들을 영행렬로 대체하여, 모-행렬 HM을 생성하는 모-행렬 생성부; 및 상기 모-행렬 HM에 있는 블럭 행들을 결합하여, 유효 행렬 HE j를 생성하는 유효 행렬 생성부;를 포함한다.
상기 베이스 행렬 B는 아래의 수학식으로 나타내며,
Figure pat00006
b1, b2, ..., bδ는, 제2 플랫들의 평행 번들들 P1, P2, ..., Pδ(1<δ≤K)에 대한 δ개의 입사 행렬들인 것이 바람직하다.
상기 제1 플랫들은 갈로아 필드 상에서 μ1-차원의 유클리드 기하이고, 상기 제2 플랫들은 갈로아 필드 상에서 μ2-차원의 유클리드 기하이며, 상기 0 ≤ μ1 < μ2 ≤ d이고, 상기 d는 양의 정수인 것이 바람직하다.
상기 모-행렬 HM 은, 아래의 수학식으로 나타내며,
Figure pat00007
여기서, HMi는 bi이고, p(d-μ2)s개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것이 바람직하다.
상기유효 행렬 HE j 은 아래의 수학식으로 나타내며,
Figure pat00008
여기서, HEi j 는 HMi 에 대응되며, p(d-μ2)s-j개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 따르면, 기존의 하드웨어 체계를 이용하면서도, 코드 길이가 동일하고, 멀티 레이트이며, 높은 스토핑 세트들(stopping sets)을 가지는 다중 레이트 QC LDPC 코드를 생성하여 이용할 수 있게 된다.
또한, 본 발명에 따라 생성되는 다중 레이트 QC LDPC 코드는 AWGN 채널에서 성능이 우수하고, 작은 에러 평단면(error floor)을 나타낸다.
도 1은 행 결합을 통해 1/2 레이트 LDPC 코드로부터 획득된 3/4 레이트 LDPC 코드를 나타낸 도면,
도 2는 본 발명의 일 실시예에 따른, 다중 레이트 QC LDPC 코드 생성방법의 설명에 제공되는 흐름도,
도 3은 시뮬레이션 2개의 예에서 상정한 LDPC 코드의 일부 요소들과 기존의 코드들을 나타낸 도면,
도 4는 동일한 레이트들에서 코드들의 BER 성능 비교를 나타낸 도면, 그리고,
도 5는 다중 레이트 QC LDPC 코드 생성기의 블럭도이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
1. 개요
본 발명에서는 다중 레이트 QC LDPC 코드(Multiple-Rate Quasi-Cyclic Low Density Parity Check Code)를 생성하는 방법을 제안한다. 이 코드는 유클리드 기하에서의 하이퍼플랜들(μ-플랫들)의 평행 번들(parallel bundle)을 기반으로 생성되는데, 구체적으로 도 2에 도시된 흐름도에 따라 생성한다.
도 2는 본 발명의 일 실시예에 따른, 다중 레이트 QC LDPC 코드 생성방법의 설명에 제공되는 흐름도이다.
다중 레이트 QC LDPC 코드를 생성하기 위해, 도 2에 도시된 바와 같이, 먼저 열들이 유클리드 기하에서 제1 플랫들이고, 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성한다(S110).
다음, 베이스 행렬 B에서, 1들을 CPM(Circulant Permutation Matrix)으로 대체하고, 0들을 영행렬로 대체하여, 모-행렬 HM을 획득한다(S120).
이후, 모-행렬 HM에 있는 블럭 행들을 결합하여, 유효 행렬 HE j를 획득한다(S130).
한편, 모-행렬과 유효 행렬을 생성함에 있어서는, 1) 모-행렬에 결합될 행들은 동일 열에 1이 없고, 2) 모-코드와 유효 코드의 체크 노드 각 분포(degree distribution)는 집중되어야 하며, 3) 작은 스토핑 세트들을 피해야 한다.
이하에서는, 유클리드 기하에서 2개의 다른 차원의 플랫들에 기반하여 베이스 행렬을 생성하는 방법, 모-행렬과 유효 행렬을 생성하는 방법을 설명한 후, 본 실시예에 따라 생성한 코드와 IEEE 802.16e에서 제안하는 LDPC 코드의 시뮬레이션 결과를 비교한다.
2. 베이스 행렬 생성
EG(d,ps)는 갈로아 필드(Galois Feld) GF(ps) 상에서 d-차원 유클리드 기하를 의미한다. 여기서, p는 프라임이고, d,s는 양의 정수이다. C0, C1, ... , Cμ는 EG(d,ps)에서 μ+1 개의 선형 독립 점들이다. 여기서, 0≤μ≤d이다.
C0 + β1C1 + ... +βμCμ(여기서, βi∈GF(ps), 0≤i≤μ) 형식의 pμs 점들은, C0 점을 관통하는 μ-플랫으로 구성된다. 점은 0-플랫이고, 선은 1-플랫이다.
μ1, μ2는 정수이고, 0 ≤ μ1 < μ2 ≤ d이며, 주어진 μ2-플랫에 포함된 N(μ2,μ1,s,p)개의 μ1-플랫들과 주어진 μ1-플랫들을 포함하는 A(m,μ2,μ1,s,p)개의 μ2-플랫들이 있다. 여기서, N(μ2,μ1,s,p)는 아래의 수학식 1로 표현되고, A(m,μ2,μ1,s,p)는 아래의 수학식 2로 표현된다.
Figure pat00009
Figure pat00010
μ1-플랫들은 1부터 N(d,μ1,s,p)까지 번호 매김된다. 주어진 μ2-플랫 F와 F의 입사 벡터(incidence vector) VF = (v1, v2, ... , vN (d,μ1,s,p))는 N(d,μ1,s,p)개의 이진 행 값들인데, 만약 EG(d,ps)의 i번째 μ1-플랫이 F에 포함되면 vi=1이고, 그렇지 않으면 vi=0이다. VF의 웨이트는 N(μ2,μ1,s,p)인데, F에 포함된 μ1-플랫들의 개수이다.
μ-플랫과 이에 평행한 μ플랫들을 평행 번들이라고 정의한다. 평행 번들의 μ-플랫들은 서로 평행하다.
한편, EG(d,ps)에서 μ2-플랫들은 평행 번들들로 나눌 수 있다. 평행 번들에서 μ2-플랫들의 개수는 p(d-μ2)s이고, μ2-플랫들의 평행 번들의 개수는 K개이며, K는 아래의 수학식 3으로 나타낼 수 있다.
Figure pat00011
μ2-플랫들의 평행 번들들을 P1, P2, ... , PK로 나타낸다. 각 평행 번들 Pi에 대해, p(d-μ2)s×N(d,μ1,s,p) 개의 입사 행렬(incidence matrix) bi를 생성하는데, bi의 행들은 EG(d,ps)의 μ1-플랫들 상에서 Pi의 p(d-μ2)s개의 μ2-플랫들의 입사 벡터들이다. 따라서, bi의 행들과 열들은, 평행 번들 Pi의 μ2-플랫들과 EG(d,ps)의 μ1-플랫들에 각각 대응된다.
평행 번들에서 μ2-플랫들은 서로소(disjoint)이다. 만약, μ1-플랫이 점이면(μ1=0), 평행 번들의 개수 K는 주어진 점, A(d,μ2,μ1,s,p)를 포함하는 μ2-플랫들의 개수와 같다. 따라서, 평행 번들은 각 점들이 한 번만 나타나는 EG(d,ps)의 모든 점들을 포함한다. 그러나, μ1≥1이고 μ2<d이면, 각 Pi에서 μ1-플랫들의 개수 J는 수학식 4와 같다.
Figure pat00012
Pi에서 μ1-플랫들의 개수 J는 수학식 1에 나타난 EG(d,ps)의 μ1-플랫들의 개수보다 작고, μ1-플랫들 모두가 μ2-플랫들의 각 평행 번들에 포함되지 않는다.
b1, b2, ..., bδ를, P1, P2, ..., Pδ(1<δ≤K)에 대한 δ개의 입사 행렬들로 상정한다. 그러면, 베이스 행렬은 수학식 5와 같이 나타낼 수 있다.
Figure pat00013
여기서, B는 N(d,μ1,s,p)개의 열과 δp(d-μ2)s개의 열로 이루어진다.
B의 행 웨이트는 N(μ2,μ1,s,p)이다. B의 열 웨이트는 가변적인데, δ에서 최대이다. B의 일부 열들에서 열 웨이트가 0이나 1인 것이 가능하다. 이 경우, 입사 행렬 b1, b2, ..., bδ의 일부를 다른 입사 행렬 bδ+1, bδ+2, ..., bK로 대체한다.
B가 일반적인 열 웨이트를 갖는 2가지 특별한 경우가 있다.
첫 번째 경우는 μ1-플랫이 점(μ1=0)인 경우이다. bi 는 μ2-플랫들의 평행 번들의 입사 행렬이기 때문에, bi의 각 열의 웨이트는 1이다. 따라서, B는 열 웨이트 δ를 갖는다.
두 번째 경우는, δ가 K와 같은 경우이다. 이 경우, 각 μ1-플랫은 A(d,μ2,μ1,s,p) 개의 μ1-플랫들에 포함된다. 따라서, B의 열 웨이트는 상수 A(d,μ2,μ1,s,p)이다.
3. QC 모-행렬과 유효 행렬 생성
QC 모-행렬 HM은 B에서, 1을 q×q CPM(circulant permutation matrix)으로 대체하고, 0을 q×q 영행렬로 대체하여 획득된다. 따라서, B의 각 행은 HM에서 q×q 서브 행렬의 블럭 행이고, B의 각 열은 HM에서 q×q 서브 행렬의 블럭 열이다.
모-행렬 HM 은 아래의 수학식 6과 같다.
Figure pat00014
여기서, HMi 는 bi 이며, p(d-μ2)s 개의 블럭 행들과 N(d,μ1,s,p) 개의 블럭 열들을 갖는다.
HMi의 블럭 행들(block rows)은 동일 블럭 열(block column)에서 CPM을 갖지 않는다. 각 평행 번들 Pi 에서 μ2-플랫들은 서로소이기 때문에(공통되는 점이 없음), Pi 에서 2개의 μ2-플랫들의 2개의 입사 벡터들은 공통되는 하나의 요소도 갖을 수 없다. 따라서, bi의 행들은 동일 열에서 1을 갖지 않는다. 그 결과, HMi에서 블럭 행들은 동일 블럭 열에서 CPM을 갖지 않는다.
j = 1, 2, ... , D의 경우, HM j 을 HM의 블럭 행들의 수를 결합하여 획득되는 유효 행렬로 상정한다. 모든 유효 코드들에 대해, QC 구조를 유지하기 위한 방법이 있다. 각 행들을 결합하는 대신, HMi 와 HMj 가 결합된다면, HMi의 k행과 HMj의 k행이 k={1, ... , q}에 대해 결합되도록 블럭 행들이 결합되어야 할 것이다.
블럭 행은 HMi 과 HMj의 중첩(superposition)을 의미한다. 결과적으로, 모-코드와 유효 코드들의 코드 길이는 동일하며, 아래의 수학식 7과 같다.
Figure pat00015
이하에서, 다중 레이트 QC LDPC 코드 생성을 위해 고려하여야 하는 3가지 기법에 대해 상세히 설명한다.
1) 모-행렬에서 결합될 행들은 동일 열에서 1을 갖지 않는다. 전술한 바로부터, 각 HMi 마다 각 블럭 열에는 최대 1개의 CPM이 있어, HMi 은 동일 열에 1을 갖고 있지 않음을 알 수 있다.
2) 집중 각 분포(concentrated degree distribution)는, 모든 노드가 동일 각이거나 모든 각들이 서로의 각에 있는 각 분포이다.
3) 모-행렬과 유효 코드의 체크 노드 각 분포는 집중되어져야 한다. B의 행 웨이트는 상수 N(μ2,μ1,s,p)이므로, HM 의 체크 노드들은 동일한 각을 갖는다. 만약 HEi j 의 모든 블럭 행들이 동일한 개수의 HMi의 블럭 행들을 결합하여 생성되었다면, 유효 코드에 대한 체크 노드 각 분포는 집중될 것이다.
각 HMi의 블럭 행들의 개수는 p(d-μ2)s임에 유념하고, HEi j에서 하나의 블럭 행을 얻기 위해, HMi의 모든 pj 블럭 행들을 결합한다. HE j는 일반적인 행 웨이트 pjN(μ2,μ1,s,p)를 가지므로, 집중 체크 노드 각 분포이다. 유효 행렬 HE j 은 아래의 수학식 8과 같다.
Figure pat00016
여기서, HEi j 는 HMi 에 대응되고, 이는 p(d-μ2)s-j 개의 블럭 행들과 N(d,μ1,s,p) 개의 블럭 열들을 갖는다. 결과적으로, 각기 다른 레이트를 갖을 수 있는 유효 행렬들의 개수는 아래의 수학식 9와 같다.
Figure pat00017
그리고, HM 에 대해 설계된 코드 레이트는 아래의 수학식 10과 같다.
Figure pat00018
그리고, HE j 에 대해 설계된 코드 레이트는 아래의 수학식 11과 같다.
Figure pat00019
수학식 10과 수학식 11을 통해, d, p, s, μ1, μ2 및 δ를 적절히 선택함으로서, 코드 레이트를 조정하는 것이 가능함을 알 수 있다.
실제 코드 레이트는 수학식 10과 수학식 11 보가 약간 클 수 있는데, 패리티 체크 행렬의 행들이 선형으로 종속되기 때문이다.
CPM의 천이 값들이 HM and HE j에서 짧은 순환(short cycles)을 방지하기 위해 할당된다. 짧은 순환으을 방지하기 위해 사용되는 기법이 본 실시예에 따른 모-행렬 HM를 생성하기 위해 사용되어, 모-행렬 HM 과 유효 행렬 HE j 가 짧은 순환들, 예를 들면 길이 4의 순환들을 갖지 않도록 한다.
스토핑 거리(stopping distance)는 에러 평단면을 결정한다. 직관적으로, 큰 스토핑 세트를 가지는 베이스 행렬 B를 기반으로 생성되는 QC LDPC 코드는 좋은 성능을 보인다. 유클리드 기하에서 2개의 다른 차원의 μ-플랫들에 기반하여 생성한 LDPC 행렬은 큰 스토핑 세트를 갖는다. 따라서, EG(d,ps)의 μ1-플랫들 상에서 μ2-플랫들에 기반하여 생성한 베이스 행렬 B는 큰 스토핑 세트를 갖는다. 그리고, 본 실시예에 따른, B와 유효 행렬 HM에 관련한 HE j를 기반으로 생성된 모-행렬 HM는 우수한 성능을 가진다.
4. 시뮬레이션 결과
이하에서는, 본 실시예에 따른 코드들의 2가지 예를 제시하고, IEEE 802.16e에 따른 LDPC 코드와 비교한다.
예시 1(일반적인 상황)
유클리드 기하를 EG(5,2)로 상정한다. μ1=0, μ2=3, δ=4(4개의 평행 번들) 및 q=72라 한다. 16×32의 일반적인 베이스 행렬 B를 생성한다. B의 0들을 72×72 영행렬로 대체하고, 1들을 72×72 CPM으로 대체한다. 그러면, 1152×2304 모-행렬 HM를 획득하게 된다. 행 결합 기법을 이용하여, 768×2304의 유효 행렬 HE 1과 576×2304의 유효 행렬 HE 2을 얻을 수 있다. HM, HE 1 and HE 2 의 널 공간(null space)은 QC LDPC 코드에 rM= 1/2, r1 = 3/4 및 r2 = 7/8로 레이트들을 각각 부여한다. 코드 길이 L = 2304이다.
예시 2(비일반적인 상황)
유클리드 기하를 EG(4,2)로 상정한다. μ1=1, μ2=2, δ=4(4개의 평행 번들) 및 q=127라 한다. 60×120의 비일반적인 베이스 행렬 B를 생성한다. B의 0들을 127×127 영행렬로 대체하고, 1들을 127×127 CPM으로 대체한다. 그러면, 7620×15240 모-행렬 HM를 획득하게 된다. 행 결합 기법을 이용하여, 3810×15240의 유효 행렬 HE 1과 1905×15240의 유효 행렬 HE 2을 얻을 수 있다. HM, HE 1 and HE 2 의 널 공간(null space)은 QC LDPC 코드에 rM= 1/2, r1 = 3/4 및 r2 = 7/8로 레이트들을 각각 부여한다. 코드 길이 L = 15240이다.
위 2개의 예에서 LDPC 코드의 일부 요소들과 기존의 코드들이 도 3에 주어져 있다. 반복적 디코딩의 BER 면에서 에러 성능 계산을 위해, AWGN 채널상에서 BPSK 전송을 상정한다.
동일한 레이트들에서 이 코드들의 BER 성능 비교를 도 4에 나타내었다. 도 4에 도시된 바에 따르면, 본 실시예에 따른 코드가 낮은 에러 평탄면을 가지고 있음을 확인할 수 있다.
5. 다중 레이트 QC LDPC 코드 생성기
이하에서는, 지금까지 설명한 방법에 따라 다중 레이트 QC LDPC 코드를 생성하는 코드 생성기에 대해, 도 5를 참조하여 상세히 설명한다. 도 5는 다중 레이트 QC LDPC 코드 생성기의 블럭도이다.
도 5에 도시된 바와 같이, 다중 레이트 QC LDPC 코드 생성기는, 베이스 행렬 생성부(210), 모-행렬 생성부(220) 및 유효행렬 생성부(230)를 구비한다.
베이스 행렬 생성부(210)는 열들이 유클리드 기하에서 제1 플랫들이고, 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성한다.
모-행렬 생성부(220)는 베이스 행렬 생성부(210)가 생성한 베이스 행렬 B에서, 1들을 CPM(Circulant Permutation Matrix)으로 대체하고, 0들을 영행렬로 대체하여, 모-행렬 HM을 생성한다.
유효행렬 생성부(230)는 모-행렬 생성부(220)가 생성한 모-행렬 HM에 있는 블럭 행들을 결합하여, 유효 행렬 HE j를 생성한다.
유효행렬 생성부(230)에서 생성된 유효 행렬 HE j은 다중 레이트 QC LDPC 코드로 활용된다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
210 : 베이스 행렬 생성부
220 : 모-행렬 생성부
230 : 유효행렬 생성부

Claims (14)

  1. 열들이 유클리드 기하에서 제1 플랫들이고, 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성하는 단계;
    상기 베이스 행렬 B에서, 1들을 CPM(Circulant Permutation Matrix)으로 대체하고, 0들을 영행렬로 대체하여, 모-행렬 HM을 획득하는 단계;
    상기 모-행렬 HM에 있는 블럭 행들을 결합하여, 유효 행렬 HE j를 획득하는 단계;를 포함하는 것을 특징으로 하는 다중 레이트 QC LDPC 코드(Multiple-Rate Quasi-Cyclic Low Density Parity Check Code) 생성방법.
  2. 제 1항에 있어서,
    상기 베이스 행렬 B는 아래의 수학식으로 나타내며,
    Figure pat00020

    b1, b2, ..., bδ는, 제2 플랫들의 평행 번들들 P1, P2, ..., Pδ(1<δ≤K)에 대한 δ개의 입사 행렬들인 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  3. 제 2항에 있어서,
    상기 제2 플랫들은, 상기 제1 플랫들을 포함하는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  4. 제 3항에 있어서,
    상기 제1 플랫들은 갈로아 필드 상에서 μ1-차원의 유클리드 기하이고,
    상기 제2 플랫들은 갈로아 필드 상에서 μ2-차원의 유클리드 기하이며,
    상기 0 ≤ μ1 < μ2 ≤ d이고,
    상기 d는 양의 정수인 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  5. 제 4항에 있어서,
    상기 모-행렬 HM 은,
    아래의 수학식으로 나타내며,
    Figure pat00021

    여기서, HMi는 bi이고, p(d-μ2)s개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  6. 제 5항에 있어서,
    상기 HMi의 블럭 행들은, 동일 블럭 행에서 CPM을 갖지 않는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  7. 제 5항에 있어서,
    상기유효 행렬 HE j 은 아래의 수학식으로 나타내며,
    Figure pat00022

    여기서, HEi j 는 HMi 에 대응되며, p(d-μ2)s-j개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  8. 제 7항에 있어서,
    각기 다른 레이트를 갖을 수 있는 유효 행렬들의 개수는 (d-μ2)s인 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  9. 제 7항에 있어서,
    상기 HM 에 대해 설계된 코드 레이트는
    Figure pat00023
    이고,
    상기 HE j 에 대해 설계된 코드 레이트는
    Figure pat00024
    인 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  10. 열들이 유클리드 기하에서 제1 플랫들이고, 행들이 제2 플랫들의 평행 번들인 베이스 행렬 B를 생성하는 베이스 행렬 생성부;
    상기 베이스 행렬 B에서, 1들을 CPM(Circulant Permutation Matrix)으로 대체하고, 0들을 영행렬로 대체하여, 모-행렬 HM을 생성하는 모-행렬 생성부;
    상기 모-행렬 HM에 있는 블럭 행들을 결합하여, 유효 행렬 HE j를 생성하는 유효 행렬 생성부;를 포함하는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성기.
  11. 제 10항에 있어서,
    상기 베이스 행렬 B는 아래의 수학식으로 나타내며,
    Figure pat00025

    b1, b2, ..., bδ는, 제2 플랫들의 평행 번들들 P1, P2, ..., Pδ(1<δ≤K)에 대한 δ개의 입사 행렬들인 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  12. 제 11항에 있어서,
    상기 제1 플랫들은 갈로아 필드 상에서 μ1-차원의 유클리드 기하이고,
    상기 제2 플랫들은 갈로아 필드 상에서 μ2-차원의 유클리드 기하이며,
    상기 0 ≤ μ1 < μ2 ≤ d이고,
    상기 d는 양의 정수인 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  13. 제 12항에 있어서,
    상기 모-행렬 HM 은,
    아래의 수학식으로 나타내며,
    Figure pat00026

    여기서, HMi는 bi이고, p(d-μ2)s개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
  14. 제 13항에 있어서,
    상기유효 행렬 HE j 은 아래의 수학식으로 나타내며,
    Figure pat00027

    여기서, HEi j 는 HMi 에 대응되며, p(d-μ2)s-j개의 블럭 행들과 N(d,μ1,s,p)개의 블럭 열들을 갖는 것을 특징으로 하는 다중 레이트 QC LDPC 코드 생성방법.
KR1020100084051A 2010-08-30 2010-08-30 유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치 KR20120020433A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100084051A KR20120020433A (ko) 2010-08-30 2010-08-30 유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084051A KR20120020433A (ko) 2010-08-30 2010-08-30 유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20120020433A true KR20120020433A (ko) 2012-03-08

Family

ID=46129019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084051A KR20120020433A (ko) 2010-08-30 2010-08-30 유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치

Country Status (1)

Country Link
KR (1) KR20120020433A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993834A (zh) * 2015-06-20 2015-10-21 荣成市鼎通电子信息科技有限公司 基于查找表的wpan中qc-ldpc并行编码器
CN107508659A (zh) * 2017-09-15 2017-12-22 哈尔滨工程大学 面向卫星导航系统星间链路数传的自适应编码调制方法
CN108270451A (zh) * 2018-01-22 2018-07-10 西安电子科技大学 一种应用于量子通信系统的准循环量子ldpc码的增强方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993834A (zh) * 2015-06-20 2015-10-21 荣成市鼎通电子信息科技有限公司 基于查找表的wpan中qc-ldpc并行编码器
CN107508659A (zh) * 2017-09-15 2017-12-22 哈尔滨工程大学 面向卫星导航系统星间链路数传的自适应编码调制方法
CN108270451A (zh) * 2018-01-22 2018-07-10 西安电子科技大学 一种应用于量子通信系统的准循环量子ldpc码的增强方法
CN108270451B (zh) * 2018-01-22 2021-06-04 西安电子科技大学 一种应用于量子通信系统的准循环量子ldpc码的增强方法

Similar Documents

Publication Publication Date Title
JP5976960B2 (ja) 高並列性、低エラーフロア、および簡単な符号化原理を有するリフトされたｌｄｐｃ符号のための設計
Sasidharan et al. A high-rate MSR code with polynomial sub-packetization level
CN101355402B (zh) 一类低密度奇偶校验码的实现方法及装置
BR112015031113B1 (pt) Aparelho de transmissão de sinal de radiodifusão de televisão (tv) para transmitir dados de radiodifusão de tv, método de transmissão de sinal de radiodifusão de televisão (tv) de um aparelho de transmissão de sinal de radiodifusão de tv para transmitir dados de radiodifusão de tv, aparelho receptor, e método de recebimento
Kasai et al. Multiplicatively repeated nonbinary LDPC codes
WO2011071293A2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
Huang et al. Secret sharing with optimal decoding and repair bandwidth
Su Pliable fractional repetition codes for distributed storage systems: Design and analysis
KR20120020433A (ko) 유클리드 기하에 기반한 다중 레이트 ｑｃ ｌｄｐｃ 코드 생성 방법 및 장치
KR101503653B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
CN101882972B (zh) 一种Raptor码的解码方法
Kalsi et al. A base matrix method to construct column weight 3 quasi-cyclic LDPC codes with high girth
CN102651651B (zh) 利用割圆陪集构造准循环ldpc码的构造方法和装置
KR101125100B1 (ko) 천공 기술을 활용하는 리드 솔로몬 기반 준순환 저밀도 패리티 검사 부호 생성 방법과 이를 이용하는 부호화 및 복호화 방법 및 저장 장치.
Liu et al. Explicit constructions of high-rate MSR codes with optimal access property over small finite fields
Hou et al. New regenerating codes over binary cyclic codes
Park Construction of Quasi-Cyclic LDPC Codes Using a Class of Balanced Incomplete Block Designs with Irregular Block Sizes.
Mazumdar et al. Local recovery properties of capacity achieving codes
CN107565977B (zh) 一种基于同构理论的规则准循环ldpc码构造方法
EP3493435A1 (en) Encoding method and apparatus
Li et al. A New Construction of $(k+ 2, k) $ Minimal Storage Regenerating Code Over F 3 With Optimal Access Property for All Nodes
Zhang et al. Low complexity encoding algorithm of RS-based QC-LDPC codes
Wang et al. Design of efficiently encodable nonbinary LDPC codes for adaptive coded modulation
Fu et al. Overhead-free in-place recovery and repair schemes of XOR-based regenerating codes
Arabaci et al. A class of non-binary regular girth-8 LDPC codes for optical communication channels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application