KR20120020061A - 발광 소자, 발광 소자 패키지, 라이트 유닛 - Google Patents

발광 소자, 발광 소자 패키지, 라이트 유닛 Download PDF

Info

Publication number
KR20120020061A
KR20120020061A KR20110084235A KR20110084235A KR20120020061A KR 20120020061 A KR20120020061 A KR 20120020061A KR 20110084235 A KR20110084235 A KR 20110084235A KR 20110084235 A KR20110084235 A KR 20110084235A KR 20120020061 A KR20120020061 A KR 20120020061A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
light
electrode
Prior art date
Application number
KR20110084235A
Other languages
English (en)
Other versions
KR101795053B1 (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Publication of KR20120020061A publication Critical patent/KR20120020061A/ko
Application granted granted Critical
Publication of KR101795053B1 publication Critical patent/KR101795053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Abstract

실시 예에 따른 발광 소자는, 지지 기판; 상기 지지 기판 위에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 발광 구조층 위에 배치되며, 상기 전극에 비하여 두께가 더 두꺼운 볼륨층; 을 포함한다.

Description

발광 소자, 발광 소자 패키지, 라이트 유닛{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, LIGHT UNIT}
본 기재는 발광 소자, 발광 소자 패키지, 라이트 유닛에 관한 것이다.
발광 소자는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종이다. 발광 소자의 예로서 발광 다이오드, 레이저 다이오드 등이 있다. 발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
이에 기존의 광원을 발광 소자로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광 소자를 사용하는 경우가 증가되고 있는 추세이다.
실시 예는 광 추출 효율을 향상시키고 넓은 지향각을 갖는 발광 소자, 발광 소자 패키지, 라이트 유닛을 제공한다.
실시 예에 따른 발광 소자는, 지지 기판; 상기 지지 기판 위에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 발광 구조층 위에 배치되며, 상기 전극에 비하여 두께가 더 두꺼운 볼륨층; 을 포함한다.
실시 예에 따른 발광 소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광 소자; 상기 발광 소자에 전기적으로 연결된 제1 전극층 및 제2 전극층; 을 포함하고, 상기 발광 소자는, 지지 기판; 상기 지지 기판 위에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 발광 구조층 위에 배치되며, 상기 전극에 비하여 두께가 더 두꺼운 볼륨층; 을 포함한다.
실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광 소자; 상기 발광 소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광 소자는, 지지 기판; 상기 지지 기판 위에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 상기 발광 구조층 위에 배치되며, 상기 전극에 비하여 두께가 더 두꺼운 볼륨층; 을 포함한다.
실시 예에 따른 발광 소자, 발광 소자 패키지, 라이트 유닛은 광 추출 효율을 향상시키고 넓은 지향각을 제공할 수 있는 장점이 있다.
도 1은 실시 예에 따른 발광 소자의 단면도이다.
도 2 내지 도 14는 실시 예에 따른 발광 소자의 제조 방법을 나타낸 도면들이다.
도 15는 제1 변형 예에 따른 발광 소자의 단면도이다.
도 16은 제2 변형 예에 따른 발광 소자의 단면도이다.
도 17은 제3 변형 예에 따른 발광 소자의 단면도이다.
도 18은 제4 변형 예에 따른 발광 소자의 단면도이다.
도 19는 제5 변형 예에 따른 발광 소자의 단면도이다.
도 20은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 21은 실시 예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다.
도 22는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하 첨부된 도면을 참조하여 실시 예를 설명한다.
도 1은 실시 예에 따른 발광 소자의 단면도이다.
도 1을 참조하면 본 실시 예에 따른 발광 소자(100)는, 전도성 지지 기판(175), 상기 전도성 지지 기판(175) 위에 빛을 생성하는 발광 구조층(135), 상기 발광 구조층(135) 위에 전극(115)을 포함한다.
상기 발광 구조층(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함할 수 있다. 상기 제1 및 제2 도전형 반도체층(110, 130)으로부터 제공되는 전자 및 정공이 상기 활성층(120)에서 재결합(recombination)됨으로써 빛을 생성할 수 있다.
상기 전도성 지지 기판(175)과 상기 발광 구조층(135) 사이에는 접합층(170), 반사층(160), 오믹 접촉층(150), 전류 차단층(current blocking layer, CBL)(145), 보호 부재(140) 등이 배치될 수 있다. 상기 발광 구조층(135)의 측면으로 패시베이션층(180)이 배치될 수 있다.
상기 전도성 지지 기판(175)은 상기 발광 구조층(135)을 지지하며 상기 전극(115)과 함께 상기 발광 구조층(135)에 전원을 제공할 수 있다. 상기 전도성 지지 기판(175)은 예를 들어, Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함할 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 전도성 지지 기판(175) 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.
상기 전도성 지지 기판(175)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 발광 소자(100)의 설계에 따라 달라질 수 있다.
상기 전도성 지지 기판(175) 위에 상기 접합층(170)이 배치될 수 있다. 상기 접합층(170)은 본딩층으로서, 상기 반사층(160)과 상기 보호 부재(140) 아래에 배치될 수 있다. 상기 접합층(170)은 상기 반사층(160), 상기 오믹층(150)의 단부 및 상기 보호 부재(140)에 접촉되어, 상기 반사층(160), 상기 오믹층(150) 및 상기 보호 부재(140) 사이의 접착력을 강화시켜 줄 수 있다.
상기 접합층(170)은 배리어 금속 또는 본딩 금속을 포함하다. 예를 들어, 상기 접합층(170)은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Al, Si, Ag, Ta 및 이들의 합금 중 적어도 하나를 포함할 수 있다.
상기 접합층(170) 위에는 상기 반사층(160)이 배치될 수 있다. 상기 반사층(160)은 상기 발광 구조층(135)에서 발생되어 상기 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100)의 발광 효율을 개선시켜 줄 수 있다.
예를 들어, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있다.
상기 반사층(160) 위에 상기 오믹층(150)이 형성될 수 있다. 상기 오믹층(150)은 상기 제2 도전형 반도체층(130)에 오믹 접촉되어 상기 발광 구조층(135)에 전원이 원활히 공급될 수 있도록 한다. 상기 오믹층(150)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Pt, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 단층 또는 다층으로 구현될 수 있다.
이와 같이 실시 예에서는 상기 반사층(160)의 상면이 상기 오믹층(150)과 접촉하는 것을 예시하였다. 그러나 상기 반사층(160)이 상기 보호 부재(140), 상기 전류 차단층(145) 또는 상기 발광 구조층(135)과 접촉하는 것도 가능하다.
상기 오믹층(150)과 상기 제2 도전형의 반도체층(130) 사이에는 상기 전류 차단층(145)이 배치될 수 있다. 상기 전류 차단층(145)의 상면은 상기 제2 도전형 반도체층(130)과 접촉하고, 상기 전류 차단층(145)의 하면 및 측면은 상기 오믹층(150)과 접촉할 수 있다.
상기 전류 차단층(145)은 상기 전극(115)과 수직 방향으로 적어도 일부가 중첩되도록 배치될 수 있다. 이에 따라 상기 전극(115)과 상기 전도성 지지 기판(175) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
상기 전류 차단층(145)은 전기 절연성을 가지는 물질, 상기 반사층(160) 또는 상기 접합층(170)보다 전기 전도도가 낮은 물질, 또는 상기 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 배치될 수 있다. 예를 들어, 상기 전류 차단층(145)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
이와 같이 상기 오믹층(150)이 상기 전류 차단층(145)의 하면 및 측면에 접촉하는 것을 예시하였으나, 이에 한정되지는 않는다. 따라서, 상기 오믹층(150)과 상기 전류 차단층(145)이 서로 이격되어 배치되거나, 상기 오믹층(150)이 상기 전류 차단층(145)의 측면에만 접촉될 수도 있다. 또는, 상기 전류 차단층(145)이 상기 반사층(160)과 상기 오믹층(150) 사이에 배치될 수도 있다.
상기 접합층(170)의 상면의 둘레 영역에 상기 보호 부재(140)가 배치될 수 있다. 즉, 상기 보호 부재(140)는 상기 발광 구조층(135)과 상기 접합층(170) 사이의 둘레 영역에 배치될 수 있다. 상기 보호 부재(140)는 링 형상, 루프 형상, 프레임 형상 등으로 배치될 수 있다. 상기 보호 부재(140)는 일부분이 발광 구조층(135)과 수직 방향에서 중첩될 수 있다.
상기 보호 부재(140)는 상기 접합층(170)과 상기 활성층(120) 사이의 측면에서의 거리를 증가시켜 상기 접합층(170)과 상기 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 그리고 상기 보호 부재(140)가 상기 발광 구조층(135)과 상기 전도성 지지부재(175) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.
또한, 상기 보호 부재(140)는 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 상기 발광 구조층(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 접합층(170)에서 발생된 파편이 상기 제2 도전형 반도체층(130)과 상기 활성층(120) 사이 또는 상기 활성층(120)과 상기 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생될 수 있다. 상기 보호 부재(140)는 이러한 전기적 단락이 발생되는 것을 방지한다. 상기 보호 부재(140)는 아이솔레이션 에칭 시 깨지지 않거나 파편이 발생되지 않는 물질, 또는 극히 일부분이 깨지거나 소량의 파편이 발생되더라도 전기적 단락을 일으키지 않는 절연성 물질로 형성될 수 있다. 상기 보호 부재(140)는 아이솔레이션층 또는 채널층으로 지칭될 수도 있다.
상기 보호 부재(140)는 전기 절연성을 가지는 물질, 상기 반사층(160) 또는 상기 접합층(170)보다 전기 전도성이 낮은 물질, 또는 상기 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 상기 보호 부재(140)는, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.
그리고 상기 오믹층(150) 및 상기 보호 부재(140) 위에 상기 발광 구조층(135)이 배치될 수 있다. 상기 발광 구조층(135)의 측면은 복수 개의 칩을 단위 칩 영역으로 구분하는 아이솔레이션 에칭에 의해 경사를 가질 수 있다.
상기 발광 구조층(135)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있다. 상기 발광 구조층(135)은 상기 제1 도전형 반도체층(110), 상기 제2 도전형 반도체층(130) 및 이들 사이에 위치한 상기 활성층(120)을 포함할 수 있다. 이때, 상기 제2 도전형 반도체층(130)이 상기 오믹층(150)과 상기 보호 부재(140) 위에 위치하고, 상기 활성층(120)이 상기 제2 도전형 반도체층(130) 위에 위치하고, 상기 제1 도전형 반도체층(110)이 상기 활성층(120) 위에 위치할 수 있다.
상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 상기 제1 도전형 반도체층(110)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 구현될 수 있다. 예를 들어, 상기 제1 도전형 반도체층(110)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 상기 제1 도전형 반도체층(110)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 구현될 수 있다. 상기 활성층(120)이 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 상기 활성층(120)은 InGaN을 포함하는 우물층과 GaN을 포함하는 장벽층이 교대로 적층되어 형성될 수 있다.
상기 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층이 배치될 수도 있으며, 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다.
상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 상기 제2 도전형 반도체층(130)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, 상기 제2 도전형 반도체층(130)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 상기 제2 도전형 반도체층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 설명에서는 상기 제1 도전형 반도체층(110)이 n형 반도체층을 포함하고 상기 제2 도전형 반도체층(130)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시 예가 이에 한정되는 것은 아니다. 따라서, 상기 제1 도전형 반도체층(110)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(130) 아래에 또 다른 n형 또는 p형 반도체층이 배치될 수도 있다. 이에 따라, 상기 발광 구조층(135)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 상기 발광 구조층(135)의 구조는 다양하게 변형될 수 있으며, 실시 예가 이에 한정되는 것은 아니다.
상기 발광 구조층(135)의 상면에는 광 추출 패턴(112)이 형성될 수 있다. 상기 광 추출 패턴(112)은 상기 발광 구조층(135)의 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 광 추출 패턴(112)은 랜덤한 형상 및 배열을 갖도록 구현될 수 있다. 또한 상기 광 추출 패턴(112)은 특정된 형상 및 배열을 갖도록 형성될 수 있다.
예를 들어, 상기 광 추출 패턴(112)은 50nm 내지 3000nm의 주기를 갖는 광 결정(photonic crystal) 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.
또한, 상기 광 추출 패턴(112)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조층(135) 위에 볼륨층(190)이 배치될 수 있다. 상기 볼륨층(190)은 전기 절연성과 투광성을 가지는 물질로 구현될 수 있다. 상기 볼륨층(190)은, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 등에서 적어도 하나의 물질을 포함할 수 있다.
이때, 상기 볼륨층(190)은 상기 발광 구조층(135)을 구성하는 물질(일례로, 질화 갈륨(GaN))보다 굴절률이 작은 물질로 구현될 수 있다. 또한 발광소자 패키지에 적용될 경우 발광 소자(100)를 몰딩하는 몰딩 부재(도 20의 참조부호 40)보다 굴절률이 큰 물질로 구현될 수 있다. 이와 같이 상기 발광 구조층(135)으로부터 상기 몰딩 부재로 갈수록 굴절률이 점차적으로 작아지도록 구현함으로써, 외부 광 추출 효율을 향상시킬 수 있게 된다. 실시 예에 의하면, 발광 소자(100)에서 발생된 빛이 외부로 좀더 잘 방출될 수 있게 된다. 일례로, SiO2의 굴절률이 대략 1.5, Al2O3의 굴절률이 대략 1.7로 상술한 조건을 만족할 수 있다.
본 실시 예에서는 일정 두께를 가지는 상기 볼륨층(190)을 상기 발광 구조층(135) 위에 배치하여 상기 발광 구조층(135)에서 생성된 빛이 상부 방향으로 집중되어 진행되는 것을 방지할 수 있다. 수평형 발광소자에 비하여 수직형 발광소자에서는, 상기 발광 구조층(135)의 상부 면적이 상기 발광 구조층(135)의 두께에 비하여 상대적으로 많이 크기 때문에 상기 발광 구조층(135)에서 발생된 빛이 수직 방향으로 집중되어 진행될 수 있다. 그러나, 본 실시 예에 의하면 상기 볼률층(190)이 제공됨에 따라 상기 발광 구조층(135)에서 발생된 빛이 상기 볼륨층(190)을 통과하면서 상부방향뿐만 아니라 측면방향으로도 방출될 수 있게 된다.
실시 예에 따른 발광소자에 의하면, 외부로 추출되는 빛이 수직 방향으로 집중될 경우에 발생될 수 있는 효율 저하를 방지할 수 있다. 예를 들어, 빛이 수직 방향으로 집중되어 방출되는 발광소자를 이용하여 발광소자 패키지를 구현하는 경우, 상부 방향으로만 빛이 집중되어 방출되므로 지향각이 작아지는 문제가 발생될 수 있다. 그러나 실시 예에 의하면, 상기 볼률층(190)에 의하여 외부로 추출되는 빛이 상부방향뿐만 아니라 측면방향으로도 진행되므로 넓은 지향각을 갖는 발광소자 패키지를 제공할 수 있게 된다. 또한, 실시 예에 따른 발광소자를 이용하여 발광소자 패키지를 구현하는 경우 형광체 열화(degradation) 등의 현상을 효과적으로 방지할 수 있다.
상기 볼륨층(190)의 상면에는 제2 광 추출 패턴(192)이 배치될 수 있다. 상기 제2 광 추출 패턴(192)은 표면에서 전반사되는 빛의 양을 최소화하여 발광 소자(100)의 광 추출 효율을 향상시킬 수 있다. 상기 제2 광 추출 패턴(192)은 랜덤한 형상 및 배열을 갖도록 구현될 수 있다. 또는 상기 제2 광 추출 패턴(192)은 특정된 형상 및 배열을 갖도록 구현될 수 있다.
예를 들어, 상기 제2 광 추출 패턴(192)은 50nm 내지 3000nm의 주기를 갖는 광 결정 구조가 배열되어 형성될 수 있다. 광 결정 구조는 간섭 효과 등에 의해 특정 파장 영역의 빛을 외부로 효율적으로 추출할 수 있다.
또한, 상기 제2 광 추출 패턴(192)은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
본 실시 예에서는 상기 볼륨층(190)의 노출되는 일면(즉, 도면의 상면)에 상기 제2 광 추출 패턴(192)를 제공하여, 광 추출 효과를 좀더 향상시킬 수 있다. 앞서 설명한 바와 같이 상기 제1 도전형 반도체층(110)에도 상기 광 추출 패턴(112)이 제공되지만, 결정의 불균일성에 의해 상기 광 추출 패턴(112)이 균일하게 형성되지 않을 수 있다. 즉, 상기 제1 도전형 반도체층(110)의 상면 중에 일부분이라도 평면인 부분이 존재할 수 있고 이에 의해 광 손실이 발생할 수 있다. 이에 본 실시 예에서는 상기 제1 도전형 반도체층(110) 위에 형성된 상기 볼륨층(190)의 일면에 상기 제2 광 추출 패턴(192)을 형성하여 이러한 광 손실을 최소화할 수 있다. 즉, 상기 광 추출 패턴(112) 및 상기 제2 광 추출 패턴(192)을 이중으로 형성하여 발광 효율을 최대화할 수 있다.
상기 볼륨층(190)의 두께(T1)는 1㎛ 내지 200㎛일 수 있다. 상기 볼륨층(190)의 두께(T1)가 1㎛ 미만인 경우에는 측면으로 빛을 추출시키는 효과를 충분히 구현하기 어려울 수 있으며 얇은 두께에 의하여 상기 볼륨층(190)의 상면에 상기 제2 광 추출 패턴(192)을 형성하기 어려울 수 있다. 또한, 상기 볼륨층(190)의 두께(T1)가 증가하면 상기 전도성 지지 기판(175)의 두께를 줄여야 하는데, 일반적으로 상기 전도성 지지 기판(175)의 두께를 늘릴수록 발광 효율을 향상시킬 수 있다. 이를 고려하여 상기 볼륨층(190)의 두께(T1)를 200㎛ 이하로 하여 상기 전도성 지지 기판(175)을 적절한 두께로 형성할 수 있다.
한편, 실시 예에 의하면, 도 17에 도시된 바와 같이, 상기 볼륨층(190)의 측면에 러프니스(roughness) 또는 요철 패턴이 제공될 수 있다. 이에 따라 상기 볼륨층(190)의 측면방향으로 더 많은 양의 빛이 추출될 수 있게 된다.
상기 제1 도전형 반도체층(110) 위에서 상기 볼륨층(190)이 형성되지 않은 영역에 상기 전극(115)이 배치될 수 있다. 실시 예에 의하면 상기 볼륨층(190) 내를 관통하면서 상기 제1 도전형 반도체층(110)의 일부(정확하게는, 상면의 일부)를 노출시키는 홀(107)을 형성하고, 상기 홀(107) 내에 상기 전극(115)이 배치될 수 있다.
상기 전극(115)의 폭(W1)은 상기 홀(107)의 폭(W2)과 같을 수 있다. 또는, 공정 마진(margin) 등을 고려하여 상기 전극(115)의 폭(W1)을 상기 홀(107)의 폭(W2)보다 작게 형성할 수 있다. 상기 홀(107)의 폭(W2)은 수㎛ 내지 수백㎛일 수 있다. 상기 홀(107)은, 도면에서와 같이 상기 볼륨층(190)에서의 폭이 균일할 수 있다. 또한 상기 홀(107)의 폭은 높이에 따라 변화될 수 있다. 예로서, 상기 제1 도전형 반도체층(110)에 인접하면서 상기 홀(107)의 폭이 감소하는 것도 가능하다.
그리고 상기 전극(115)의 두께(T2)는 0.5nm 내지 50nm의 범위로 형성될 수 있다. 이와 같은 두께(T2)는 상기 발광 구조층(135)에서 형성된 빛이 상기 전극(115)에 의해 흡수되지 않으면서 상기 발광 구조층(135)에 적절하게 전원을 공급할 수 있도록 결정된 것이다.
상기 전극(115)은, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
일례로, 상기 전극(115)은 상기 발광 구조층(135)과의 오믹 컨택을 위하여 상기 발광 구조층(135)에 접하여 형성되는 오믹층과, 상기 오믹층 위에 형성된 전극층을 포함하여 형성될 수 있다. 일례로, 상기 오믹층은 Cr, Al, V, Ti 등을 포함할 수 있다. 상기 전극층은, Ni, Al 등을 포함하는 배리어층, Cu 등을 포함하는 메탈층, Ni, Al 등을 포함하는 배리어층과, Au 등을 포함하는 와이어 본딩층이 차례로 적층되어 형성될 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 상기 전극층이 W층, WTi층, Ti층, Al층, 또는 Ag층과 같은 단일층으로 이루어지는 것도 가능함은 물론이다.
상기 제1 도전형 반도체층(110)의 상면에 상기 광 추출 패턴(112)이 형성되므로, 제조 공정에 의해 상기 전극(115)의 하면에도 상기 광 추출 패턴(112)에 대응하는 패턴이 자연스럽게 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. 또한 상기 전극(115)의 상면에도 상기 광 추출 패턴(112)에 대응되는 패턴이 형성될 수 있다.
상기 발광 구조층(135) 위에 상기 볼륨층(190) 및 상기 전극(115)이 형성되지 않은 부분에 패시베이션층(180)이 형성될 수 있다. 즉, 상기 패시베이션층(180)은 상기 제1 도전형 반도체층(110)의 상면과 측면, 그리고 상기 보호 부재(140)의 상면에 형성될 수 있으나, 이로 한정되지는 않는다.
이하, 도 2 내지 도 14를 참조하여 실시 예에 따른 발광 소자(100)의 제조 방법을 상세하게 설명한다. 다만, 앞에서 설명한 내용과 동일 또는 극히 유사한 내용은 생략하거나 간략하게 설명한다.
도 2 내지 도 14는 실시 예에 따른 발광 소자의 제조 방법을 나타낸 도면들이다.
도 2에 도시한 바와 같이, 성장 기판(101) 위에 발광 구조층(135)을 형성한다.
상기 성장 기판(101)은, 예를 들어, 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 상기 성장 기판(101)을 사용할 수 있음은 물론이다.
상기 발광 구조층(135)은 상기 성장 기판(101) 위에 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.
상기 발광 구조층(135)은, 예를 들어, 유기 금속 화학 증착법(metal organic chemical vapor deposition, MOCVD), 화학 증착법(chemical vapor deposition, CVD), 플라즈마 화학 증착법(plasma-enhanced chemical vapor deposition, PECVD), 분자선 성장법(molecular beam epitaxy, MBE), 수소화물 기상 성장법(hydride vapor phase epitaxy, HVPE) 등의 방법을 이용하여 형성될 수 있다. 그러나 이에 대해 한정하지는 않는다.
한편, 상기 발광 구조층(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층 및/또는 언도프트 질화물층이 형성될 수도 있다.
이어서, 도 3에 도시한 바와 같이, 상기 발광 구조층(135) 위에 단위 칩 영역에 대응하여 보호 부재(140)을 선택적으로 형성할 수 있다. 상기 보호 부재(140)는 패터닝된 마스크를 이용하여 단위 칩 영역의 둘레에 형성될 수 있다. 상기 보호 부재(140)는 전자빔(E-beam) 증착, 스퍼터링(sputtering), PECVD 방법과 같은 다양한 증착 방법을 이용하여 형성할 수 있다.
이어서, 도 4에 도시한 바와 같이, 상기 제2 도전형 반도체층(130) 위에 상기 전류 차단층(145)을 형성할 수 있다. 상기 전류 차단층(145)은 마스크 패턴을 이용하여 형성될 수 있다.
도 3 및 도 4에서는 상기 보호 부재(140)와 상기 전류 차단층(145)을 별도의 공정으로 형성하지는 것을 도시하였으나, 상기 보호 부재(140)와 상기 전류 차단층(145)을 동일한 재질로 형성하여 하나의 공정으로 동시에 형성하는 것도 가능하다. 예를 들어, 상기 제2 도전형 반도체층(130) 위에 SiO2층을 형성한 후, 마스크 패턴을 이용하여 상기 보호 부재(140)와 상기 전류 차단층(145)을 동시에 형성할 수 있다.
이어서, 도 5 및 도 6에 도시한 바와 같이, 상기 제2 도전형 반도체층(130) 및 상기 전류차단층(145) 위에 오믹층(150)과 반사층(160)을 차례로 형성할 수 있다.
상기 오믹층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링, PECVD 중 어느 하나의 방법에 의해 형성될 수 있다.
이어서, 도 7에 도시한 바와 같이, 접합층(170)을 매개로 하여 도 6의 구조물에 전도성 지지 기판(175)를 접합한다. 상기 접합층(170)은 상기 반사층(160), 상기 오믹층(150)의 단부 및 상기 보호 부재(140)에 접촉되어 이들 사이의 접착력을 강화시켜 줄 수 있다.
상술한 실시 예에서는 상기 전도성 지지 기판(175)이 상기 접합층(170)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 접합층(170)을 형성하지 않고 상기 전도성 지지 기판(175)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.
이어서, 도 8에 도시한 바와 같이, 상기 성장 기판(101)을 상기 발광 구조층(135)으로부터 제거한다. 도 8에서는 도 7에 도시된 구조물을 뒤집어서 도시하였다.
상기 성장 기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.
이어서, 도 9에 도시한 바와 같이, 상기 발광 구조층(135)을 단위 칩 영역에 따라 아이솔레이션 에칭을 실시하여 복수개의 발광 구조층(135)으로 분리한다. 예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.
이어서, 도 10에 도시한 바와 같이, 상기 보호 부재(140) 및 상기 발광 구조층(135) 위에 패시베이션층(180)을 형성하고, 상기 제1 도전형 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(180)을 선택적으로 제거한다. 그리고, 상기 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위하여 광 추출 패턴(112)을 형성한다. 상기 광 추출 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.
이어서, 도 11에 도시한 바와 같이, 도 10의 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다.
칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 칩을 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있다. 실시 예가 이에 한정되지는 않는다.
이어서, 도 12에 도시한 바와 같이, 상기 패시베이셔층(180)이 형성되지 않은 상기 발광 구조층(135)의 상면에 볼륨층(190)을 형성한다. 상기 볼륨층(190)은 전자빔(E-beam) 증착, 스퍼터링(Sputtering), 원자층증착(atomic layer deposition, ALD), CVD, PECVD, ALD 등의 방법을 이용하여 형성할 수 있다.
그리고, 상기 볼륨층(190)의 상면에 광 추출 효율 향상을 위하여 제2 광 추출 패턴(192)을 형성한다. 상기 제2 광 추출 패턴(192)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다.
이어서, 도 13에 도시한 바와 같이, 상기 볼륨층(190)의 일부를 관통하도록 홀(107)을 형성할 수 있다.
상기 홀(107)은 예를 들어, 유도 결합 플라즈마(inductively coupled plasma, ICP) 장비를 이용한 드라이 에칭 또는 KOH, H2SO4, H3PO4와 같은 에천트를 사용한 웨트 에칭을 사용하여 형성될 수 있으나, 이에 대해 한정하지는 않는다.
이어서, 도 14에 도시한 바와 같이, 상기 홀(107)에 의해 노출된 상기 제1 도전형 반도체층(110)의 상면에 전극(115)을 형성할 수 있다. 상기 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다.
한편, 이상에서는 칩 분리 공정이 진행된 후에 상기 볼륨층(190) 및 상기 전극(115)이 형성되는 예를 설명하였다. 그러나, 상기 볼륨층(190) 및 상기 전극(115)이 형성된 후에 칩 분리 공정이 수행될 수도 있다. 실시 예에 따른 발광소자 제조방법은 이에 한정되지 않으며, 구체적인 공정은 설계에 따라 다양하게 변형될 수 있다.
이하, 도 15 내지 도 19를 참조하여 변형 예들에 따른 발광 소자 및 이의 제조 방법에 대하여 설명한다.
도 15는 제1 변형 예에 따른 발광 소자의 단면도이다.
도 15를 참조하면, 본 변형 예에서는 전극(115)이 제1 도전형 반도체층(110)의 상면에서 볼륨층(190)의 외곽으로 위치한다. 따라서, 볼륨층(190)을 관통하는 별도의 홀(도 14의 참조부호 107)을 형성하는 공정을 생략할 수 있으므로 공정을 단순화할 수 있다.
본 변형에 따른 발광 소자는 홀을 형성하는 공정을 제외하고는 도 2 내지 도 12, 그리고 도 14와 유사한 공정에 의해 제조될 수 있다. 여기서, 상기 제1 도전형 반도체층(110) 위에 상기 전극(115)을 먼저 형성하고 그 이후에 상기 볼륨층(190)을 형성하는 변형도 가능하다.
한편, 실시 예에 의하면, 도 18에 도시된 바와 같이, 상기 볼륨층(190)의 측면에 러프니스(roughness) 또는 요철 패턴이 제공될 수 있다. 이에 따라 상기 볼륨층(190)의 측면방향으로 더 많은 양의 빛이 추출될 수 있게 된다.
도 16은 제2 변형 예에 따른 발광 소자의 단면도이다.
도 16을 참조하면, 본 변형 예에서는 전극(115)이 제1 도전형 반도체층(110) 위에서 볼륨층(190)의 외곽, 좀더 정확하게는 제1 도전형 반도체층(110)의 측면에 배치될 수 있다.
본 변형에 따른 발광 소자에 의하면, 도 2 내지 도 12의 공정을 수행한 후 상기 제1 도전형 반도체층(110)의 측면을 덮는 패시베이션층(180)의 영역에 개구부(185)를 형성하고 상기 개구부(185) 내에 상기 전극(115)을 형성할 수 있다.
도면에서는 상기 전극(115)이 상기 제1 도전형 반도체층(110)의 측면에만 위치하는 것으로 도시하였으나, 상기 전극(115)이 상기 제1 도전형 반도체층(110)의 상면으로부터 측면까지 연장되어 형성되는 것도 가능하다.
한편, 실시 예에 의하면, 도 19에 도시된 바와 같이, 상기 볼륨층(190)의 측면에 러프니스(roughness) 또는 요철 패턴이 제공될 수 있다. 이에 따라 상기 볼륨층(190)의 측면방향으로 더 많은 양의 빛이 추출될 수 있게 된다.
이하 본 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도 20을 참조하여 설명한다. 도 20은 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 20을 참조하면, 실시 예에 따른 발광 소자 패키지는 패키지 몸체(20)와, 상기 패키지 몸체(20)에 제공된 제1 전극층(31) 및 제2 전극층(32)과, 상기 패키지 몸체(20)에 제공되어 상기 제1 및 제2 전극층(31, 32)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(40)를 포함한다.
상기 패키지 몸체(20)는 폴리프탈아미드(polyphthal amide, PPA), 액정고분자(liquid crystal polymer, LCP), 폴리아미드9T(polyamid9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어(Al2O3), 세라믹, 인쇄회로기판(PCB) 등을 포함할 수 있다. 그러나 본 실시 예가 이러한 물질에 한정되는 것은 아니다.
상기 패키지 몸체(20)에는 상부가 개방되는 리세스(34)가 제공될 수 있다. 상기 리세스(34)의 측면은 상기 리세스(34)의 바닥면에 수직하거나 경사질 수 있다.
상기 패키지 몸체(20)에는 상기 발광 소자(100)에 전기적으로 연결되는 상기 제1 전극층(31) 및 상기 제2 전극층(32)이 배치된다. 상기 제1 전극층(31) 및 상기 제2 전극층(32)은 소정 두께를 가지는 금속 플레이트로 형성될 수 있다. 상기 제1 전극층(31) 및 상기 제2 전극층(32)의 표면에 다른 금속층이 도금될 수도 있다. 상기 제1 전극층(31) 및 상기 제2 전극층(32)은 전도성이 우수한 금속으로 구성될 수 있다. 이러한 금속으로는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 등이 있다.
상기 제1 및 제2 전극층(31, 32)은 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 및 제2 전극층(31, 32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 리세스(34) 내에는 상기 제1 전극층(31) 및 상기 제2 전극층(32)과 전기적으로 연결된 상기 발광 소자(100)가 배치한다. 상기 발광 소자(100)는 상기 제1 전극층(31) 및 상기 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시 예에서는 상기 발광 소자(100)가 상기 제1 전극층(31)과 와이어(50)를 통해 전기적으로 연결되고 상기 제2 전극층(32)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.
상기 발광 소자(100)를 포위하면서 몰딩 부재(40)가 형성되어 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩 부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
앞서 설명한 바와 같이, 상기 몰딩 부재(40)의 굴절률이 발광 소자(100)의 볼륨층(도 1의 참조부호 190, 이하 동일)의 굴절률보다 작은 값을 갖도록 선택함으로써 광 추출 효율을 좀더 향상시킬 수 있다.
상술한 실시 예들 및 변형 예들에 따른 발광 소자 패키지는 백라이트 유닛, 지시 장치, 램프, 가로등과 같은 조명 시스템에 적용될 수 있다. 이를 도 21 및 도 22를 참조하여 설명한다.
도 21은 실시 예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 21의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 한정되지 않는다.
도 21을 참조하면, 백라이트 유닛(1100)은, 바텀 커버(1140), 상기 바텀 커버(1140) 내에 배치된 광 가이드 부재(1120), 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사 시트(1130)가 배치될 수 있다.
상기 바텀 커버(1140)는 상기 광가이드 부재(1120), 상기 발광 모듈(1100) 및 상기 반사 시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 또는 수지로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
상기 발광 모듈(1110)은, 기판(700)에 탑재된 복수의 발광 소자 패키지(600)를 포함할 수 있다. 복수의 발광 소자 패키지(600)는 상기 광가이드 부재(1120)에 빛을 제공한다.
도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 커버(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 상기 발광 모듈(1110)은 상기 바텀 커버(1140) 내에서 상기 광가이드 부재(1120)의 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있다. 이는 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하다.
상기 광가이드 부재(1120)는 상기 바텀 커버(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)으로부터 제공받은 빛을 면광원화하여, 표시 패널로 가이드할 수 있다.
상기 광가이드 부재(1120)는, 예를 들어, 도광판(light guide panel, LGP) 일 수 있다. 상기 광가이드 부재(1120)는 예를 들어, 폴리메틸메타아크릴레이트(polymethyl metaacrylate, PMMA)와 같은 아크릴 수지, 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 고리형 올레핀 공중합체(COC), 폴리카보네이트(poly carbonate, PC), 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
상기 광가이드 부재(1120)의 상측에 광학 시트(1150)가 배치될 수 있다.
상기 광학 시트(1150)는, 예를 들어, 확산 시트, 집광 시트, 휘도 상승 시트 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 확산 시트, 집광 시트, 휘도 상승 시트, 형광 시트가 적층되어 형성될 수 있다. 확산 시트는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 이 확산된 광이 집광 시트에 의해 표시 패널로 집광될 수 있다. 이때, 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광이다. 휘도 상승 시트는 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 집광 시트는, 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 그리고 휘도 상승 시트는, 예를 들어, 조도 강화 필름(dual brightness enhancement film) 일 수 있다. 또한, 형광 시트는 형광체가 푸함된 투광성 플레이트 또는 필름일 수 있다.
상기 광가이드 부재(1120)의 아래에는 상기 반사 시트(1130)가 배치될 수 있다. 상기 반사 시트(1130)는 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. 상기 반사 시트(1130)는 반사율이 좋은 수지, 예를 들어, PET, PC, 폴리비닐클로라이드(poly vinyl chloride), 레진 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 22는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 22의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 22를 참조하면, 조명 유닛(1200)은, 케이스 몸체(1210), 상기 케이스 몸체(1210)에 제공된 발광 모듈(1230), 상기 케이스 몸체(1210)에 제공되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.
상기 케이스 몸체(1210)는 방열 특성이 양호한 물질로 형성되는 것이 바람직하며, 예를 들어 금속 또는 수지로 형성될 수 있다.
상기 발광 모듈(1230)은, 기판(700) 및 상기 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다.
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(printed circuit board, PCB), 메탈 코아(metal core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(700)은 빛을 효율적으로 반사하는 물질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(700) 위에는 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다.
상기 발광 소자 패키지(600)는 각각 적어도 하나의 발광 소자를 포함할 수 있다. 발광 소자는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 소자 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 소자를 포함할 수 있다.
상기 발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 소자, 적색 발광 소자 및 녹색 발광 소자를 조합하여 배치할 수 있다. 또한, 상기 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있다. 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 형광 시트에는 황색 형광체가 포함될 수 있다. 이때, 상기 발광 모듈(1230)에서 방출된 청색광은 상기 형광 시트를 지나 황색광이 될 수 있으며, 최종적으로 청색광과 황색광이 혼합되어 백색광으로 보여질 수 있다.
상기 연결 단자(1220)는 상기 발광 모듈(1230)과 전기적으로 연결되어 전원을 공급할 수 있다. 도 22에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 조명 시스템은 효율 특성이 우수한 발광 소자 패키지를 포함함으로써, 우수한 광 효율 및 특성을 가질 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자
110: 제1 도전형 반도체층
115: 전극
120: 활성층
130: 제2 도전형 반도체층
135: 발광 구조층
140: 보호 부재
145: 전류 차단층
150: 오믹 접촉층
160: 반사층
170: 접합층
175: 전도성 지지 기판
180: 패시베이션층
190: 볼륨층

Claims (16)

  1. 지지 기판;
    상기 지지 기판 위에 배치되며, 제1 도전형 반도체층, 제2 도전형 반도체층, 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층;
    상기 제1 도전형 반도체층에 전기적으로 연결된 전극;
    상기 발광 구조층 위에 배치되며, 상기 전극에 비하여 두께가 더 두꺼운 볼륨층;
    을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 볼륨층의 두께는 1㎛ 내지 20㎛인 발광 소자.
  3. 제1항에 있어서, 상기 볼륨층은 SiO2, SiOx, SiOxNy, Si3N4, TiO2 , Al2O3 중 적어도 하나의 물질을 포함하는 발광 소자.
  4. 제1항에 있어서, 상기 볼륨층은 상기 제1 도전형 반도체층 위에 배치되며, 상기 전극은 상기 제1 도전형 반도체층 위에서 상기 볼륨층이 형성되지 않은 영역에 이격되어 배치된 발광 소자.
  5. 제4항에 있어서, 상기 볼륨층은 상기 제1 도전형 반도체층을 일부 노출하는 홀을 포함하고, 상기 전극이 상기 홀 내에 배치된 발광 소자.
  6. 제4항에 있어서, 상기 전극이 상기 볼륨층의 외곽에 배치된 발광 소자.
  7. 제6항에 있어서, 상기 전극이 상기 제1 도전형 반도체층의 상면에 배치된 발광 소자.
  8. 제1항에 있어서, 상기 전극의 적어도 일부가 상기 제1 도전형 반도체층의 측면에 배치된 발광 소자.
  9. 제1항에 있어서, 상기 볼륨층의 일면에 광 추출 패턴이 제공된 발광 소자.
  10. 제1항에 있어서, 상기 발광 구조층의 상면은 광 추출 패턴을 포함하는 발광 소자.
  11. 제1항에 있어서, 상기 볼륨층의 측면에 러프니스(roughness)가 제공된 발광 소자.
  12. 제1항에 있어서, 상기 지지 기판과 상기 발광 구조층 사이에 배치되고, 상기 전극과 수직방향에서 적어도 일부분이 중첩되는 전류 차단층을 더 포함하는 발광 소자.
  13. 제1항에 있어서, 상기 볼륨층은 상기 발광 구조층에 비하여 더 낮은 굴절율을 갖는 물질로 형성된 발광 소자.
  14. 제1항에 있어서, 상기 발광 구조층 아래에 배치되며, 상기 제2 도전형 반도체층에 전기적으로 연결된 반사 전극을 포함하는 발광 소자.
  15. 몸체;
    상기 몸체 위에 배치되며, 제1항 내지 제14항 중의 어느 한 항에 의한 발광 소자;
    상기 발광 소자에 전기적으로 연결된 제1 전극층 및 제2 전극층;
    을 포함하는 발광 소자 패키지.
  16. 기판;
    상기 기판 위에 배치되며, 제1항 내지 제14항 중의 어느 한 항에 의한 발광 소자;
    상기 발광 소자로부터 제공되는 빛이 지나가는 광학 부재;
    를 포함하는 라이트 유닛.
KR1020110084235A 2010-08-26 2011-08-23 발광 소자, 발광 소자 패키지, 라이트 유닛 KR101795053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100083162 2010-08-26
KR20100083162 2010-08-26

Publications (2)

Publication Number Publication Date
KR20120020061A true KR20120020061A (ko) 2012-03-07
KR101795053B1 KR101795053B1 (ko) 2017-11-07

Family

ID=44534032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084235A KR101795053B1 (ko) 2010-08-26 2011-08-23 발광 소자, 발광 소자 패키지, 라이트 유닛

Country Status (4)

Country Link
US (1) US8686456B2 (ko)
EP (1) EP2423987B1 (ko)
KR (1) KR101795053B1 (ko)
CN (1) CN102386313B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118502A (ko) * 2012-04-20 2013-10-30 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
WO2013183878A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
US9276164B2 (en) * 2012-11-26 2016-03-01 Epistar Corporation Optoelectronic device and method for manufacturing the same
CN105074941B (zh) * 2012-12-06 2019-10-08 首尔伟傲世有限公司 发光二极管、照明模块、照明设备和背光单元
TWI520383B (zh) * 2013-10-14 2016-02-01 新世紀光電股份有限公司 發光二極體封裝結構
KR102530758B1 (ko) 2016-06-21 2023-05-11 삼성전자주식회사 반도체 발광소자 패키지
TWI686962B (zh) * 2019-04-30 2020-03-01 錼創顯示科技股份有限公司 微型發光元件、結構及其顯示裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60329576D1 (de) * 2002-01-28 2009-11-19 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
US6831302B2 (en) * 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
TWI234298B (en) * 2003-11-18 2005-06-11 Itswell Co Ltd Semiconductor light emitting diode and method for manufacturing the same
US7189591B2 (en) * 2003-12-19 2007-03-13 Nitto Denko Corporation Process for producing light-emitting semiconductor device
JP4805831B2 (ja) * 2004-03-18 2011-11-02 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置
US7259402B2 (en) 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
KR100638666B1 (ko) * 2005-01-03 2006-10-30 삼성전기주식회사 질화물 반도체 발광소자
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8410510B2 (en) * 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same
KR100900288B1 (ko) * 2007-10-29 2009-05-29 엘지전자 주식회사 발광 소자
DE102008015551A1 (de) * 2008-03-25 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung
KR101064082B1 (ko) * 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR100992657B1 (ko) * 2009-02-16 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014045B1 (ko) 2009-02-18 2011-02-10 엘지이노텍 주식회사 발광소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118502A (ko) * 2012-04-20 2013-10-30 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
WO2013183878A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US9306125B2 (en) 2012-06-08 2016-04-05 Lg Innotek Co., Ltd. Light-emitting device, light-emitting device package, and light unit
US9419184B2 (en) 2012-06-08 2016-08-16 Lg Innotek Co., Ltd. Light-emitting device, light-emitting device package, and light unit

Also Published As

Publication number Publication date
CN102386313B (zh) 2014-12-31
EP2423987A2 (en) 2012-02-29
US8686456B2 (en) 2014-04-01
CN102386313A (zh) 2012-03-21
EP2423987B1 (en) 2019-10-02
EP2423987A3 (en) 2014-12-03
KR101795053B1 (ko) 2017-11-07
US20120049226A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
EP2432036B1 (en) Light emitting diode
EP2434545B1 (en) Light emitting device
US8916891B2 (en) Light emitting device, light emitting device package, method of manufacturing light emitting device, and lighting system
US8835972B2 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101795053B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛
KR20120111364A (ko) 발광 소자 및 발광 소자 패키지
KR101734550B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120019750A (ko) 발광 소자
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20130031674A (ko) 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법
KR101865919B1 (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR20120042516A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지
KR20120047184A (ko) 발광 소자 및 이의 제조 방법
KR20120011163A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120022091A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120058350A (ko) 발광 소자
KR20120087034A (ko) 발광 소자 및 발광 소자 패키지
KR20120029869A (ko) 발광 소자
KR20120052789A (ko) 발광 소자
KR20110120388A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120038337A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant