KR20120016783A - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents
유기 발광 디스플레이 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120016783A KR20120016783A KR1020100079229A KR20100079229A KR20120016783A KR 20120016783 A KR20120016783 A KR 20120016783A KR 1020100079229 A KR1020100079229 A KR 1020100079229A KR 20100079229 A KR20100079229 A KR 20100079229A KR 20120016783 A KR20120016783 A KR 20120016783A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- capacitor
- active layer
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 136
- 238000003860 storage Methods 0.000 claims abstract description 56
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 238000002425 crystallisation Methods 0.000 claims abstract description 45
- 230000008025 crystallization Effects 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 74
- 239000004065 semiconductor Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 16
- 238000010956 selective crystallization Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 4
- 238000012423 maintenance Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 229
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- -1 polyethylene dihydroxythiophene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
결정화에 사용되는 레이저의 효율이 향상되는 동시에 유지비가 절감된 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하기 위하여, 본 발명은 활성층, 게이트 전극 및 소스/드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자; 상기 활성층과 동일층에 형성된 커패시터 제1 전극 및 제1 절연층을 사이에 두고 상기 커패시터 제1 전극과 마주보도록 형성된 커패시터 제2 전극을 포함하는 스토리지 커패시터; 및 상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극을 포함하는 유기 발광 디스플레이 장치를 제공한다.
Description
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것으로, 상세하게는 결정화에 사용되는 레이저의 효율이 향상된 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
액티브 매트릭스형(Active Matrix type, AM) 유기 발광 디스플레이 장치는 각 픽셀마다 픽셀 구동회로를 구비하며, 이 픽셀 구동회로는 실리콘을 이용한 박막 트랜지스터(Thin Film Transistor: TFT)를 포함한다. 박막 트랜지스터를 구성하는 실리콘으로는 비정질 실리콘 또는 다결정질 실리콘이 사용된다.
픽셀 구동회로에 사용되는 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT: a-Si TFT)는 소스, 드레인 및 채널을 구성하는 반도체 활성층이 비정질 실리콘이기 때문에 1㎠/Vs 이하의 낮은 전자 이동도를 갖는다. 이에 따라 최근에는 상기 비정질 실리콘 박막 트랜지스터를 다결정질 실리콘 박막 트랜지스터(polycrystalline silicon TFT: poly-Si TFT)로 대체하는 경향으로 가고 있다. 이러한 다결정질 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 전자 이동도가 크고, 빛의 조사에 대한 안정성이 우수하다. 따라서, 이 다결정질 실리콘 박막 트랜지스터는 AM 유기 발광 디스플레이 장치의 구동 및/또는 스위칭 박막 트랜지스터의 활성층으로 사용되기에 매우 적합하다.
상기와 같은 다결정질 실리콘을 여러 가지 방법으로 제작할 수 있는데, 이는 다결정질 실리콘을 직접 증착하는 방법과, 비정질 실리콘을 증착한 후 결정화하는 방법으로 크게 두 가지로 구분될 수 있다.
다결정질 실리콘을 직접 증착하는 방법에는 열화학기상증착법(Chemical Vapor Deposition: CVD), Photo CVD, HR(hydrogen radical) CVD, ECR(electron cyclotron resonance) CVD, PE(Plasma Enhanced) CVD, LP(Low Pressure) CVD 등의 방법이 있다.
한편, 비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(Solid Phase Crystallization: SPC)법, 엑시머 레이저(Excimer Laser Crystallization: ELC)법, 금속 유도 결정화(Metal Induced Crystallization: MIC)법, 금속 유도 측면 결정화(Metal Induced Lateral Crystallization: MILC)법, 연속측면고상화(Sequential Lateral Solidification: SLS)법 등이 있다.
이와 같이 비정질 실리콘을 증착한 후 이를 결정화하기 위한 결정화 장비가 도 1에 도시되어 있다.
상기 결정화 장비(9)는 레이저 빔(L)을 발생하는 레이저 발생장치(91)와, 상기 레이저 발생장치를 통해 방출된 레이저 빔(L)을 집속시키는 집속렌즈(92)와, 상기 집속렌즈(92)를 통과한 레이저 빔(L)을 일정한 비율로 축소하는 축소렌즈(93)로 구성된다.
상기 레이저 발생장치(91)는 광원에서 가공되지 않은 레이저 빔(L)을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저 빔(L)의 에너지 크기를 조절하고, 상기 집속렌즈(92)를 통해 레이저 빔(L)을 조사하게 된다.
한편, 상기 레이저 발생장치(91)에 대응되는 위치에는 비정질 실리콘층이 증착된 기판(10)이 고정된 x-y스테이지(94)가 위치한다. 이때, 상기 기판(10)의 모든 영역을 결정화하기 위해서는 상기 x-y스테이지(94)를 이동하여 줌으로써 결정영역을 확대해 나가는 방법을 사용한다.
전술한 바와 같은 종래의 결정화 장비를 이용하여 실리콘을 결정화하는 방법을 알아본다.
일반적으로, 결정질 실리콘은 상기 기판에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 실리콘층을 증착한 후에 이를 레이저를 이용해 결정화하여 형성한다. 상기 비정질 실리콘층은 일반적으로 화학기상증착법(CVD) 등을 이용하여 기판에 증착하게 된다.
그런데, 종래 레이저 빔을 이용한 결정화는 기판의 전 영역, 즉 화소 영역과 회로 영역을 모두 결정화하였으며, 화소 영역에서도 채널 영역과 저장 영역과 발광 영역을 모두 결정화하였다. 또한, 레이저 빔의 빔 폭이 제한되어 있기 때문에, 레이저 발생장치 또는 기판이 서로에 대해 상대적으로 이동하면서 결정화가 이루어진다. 그런데, 유기 발광 디스플레이 장치가 대형화되어감에 따라 결정화를 수행하여야 하는 면적 또한 점점 대형화되어가며, 따라서 레이저 발생장치에서 레이저를 발생시키기 위한 유지비가 상승하고 생산성이 저하된다는 문제점이 존재하였다.
본 발명은 결정화에 사용되는 레이저의 효율이 향상되는 동시에 유지비가 절감된 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 활성층, 게이트 전극 및 소스/드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자; 상기 활성층과 동일층에 형성된 커패시터 제1 전극 및 제1 절연층을 사이에 두고 상기 커패시터 제1 전극과 마주보도록 형성된 커패시터 제2 전극을 포함하는 스토리지 커패시터; 및 상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극을 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 활성층은 다결정질 실리콘으로 형성되고, 상기 커패시터 제1 전극은 비정질 실리콘으로 형성될 수 있다.
본 발명에 있어서, 상기 연결 전극은 상기 게이트 전극과 동일층에 동일 물질로 형성될 수 있다.
여기서, 상기 제1 절연층은 상기 활성층과 상기 커패시터 제1 전극을 덮도록 형성되고, 상기 제1 절연층에서 상기 활성층 및 상기 커패시터 제1 전극과 대응되는 각 영역에 소정의 컨택 홀들이 형성되며, 상기 컨택 홀들을 통해 상기 연결 전극이 상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결할 수 있다.
본 발명에 있어서, 상기 연결 전극은 상기 소스/드레인 전극과 동일층에 동일 물질로 형성될 수 있다.
여기서, 제2 절연층을 더 포함하고, 상기 제1 절연층 및 상기 제2 절연층은 상기 활성층과 상기 커패시터 제1 전극을 덮도록 형성되고, 상기 제1 절연층 및 상기 제2 절연층에서 상기 활성층 및 상기 커패시터 제1 전극과 대응되는 각 영역에 소정의 컨택 홀들이 형성되며, 상기 컨택 홀들을 통해 상기 연결 전극이 상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결할 수 있다.
다른 측면에 관한 본 발명은 기판상에 형성된 활성층 및 상기 활성층과 동일층에 소정 간격 이격되어 형성된 커패시터 제1 전극; 상기 활성층 및 상기 커패시터 제1 전극을 덮도록 형성된 제1 절연층; 상기 제1 절연층 상에 형성된 게이트 전극 및 상기 게이트 전극과 동일층에 동일 물질로 소정 간격 이격되어 상기 활성층 및 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극; 상기 게이트 전극 및 상기 연결 전극을 덮도록 형성된 제2 절연층; 상기 제2 절연층 상에 형성된 소스/드레인 전극 및 상기 소스/드레인 전극과 동일층에 동일 물질로 소정 간격 이격되어 형성된 커패시터 제2 전극; 및 상기 소스/드레인 전극과 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자;를 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 활성층은 다결정질 실리콘으로 형성되고, 상기 커패시터 제1 전극은 비정질 실리콘으로 형성될 수 있다.
또 다른 측면에 관한 본 발명은 기판상에 형성된 활성층 및 상기 활성층과 동일층에 소정 간격 이격되어 형성된 커패시터 제1 전극; 상기 활성층 및 상기 커패시터 제1 전극을 덮도록 형성된 제1 절연층; 상기 제1 절연층 상에 형성된 게이트 전극 및 상기 게이트 전극과 동일층에 동일 물질로 소정 간격 이격되어 형성된 커패시터 제2 전극; 상기 게이트 전극 및 상기 커패시터 제2 전극을 덮도록 형성된 제2 절연층; 상기 제2 절연층 상에 형성된 소스/드레인 전극 및 상기 소스/드레인 전극과 동일층에 동일 물질로 형성되어 상기 활성층 및 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극; 및 상기 소스/드레인 전극과 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자;를 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 활성층은 다결정질 실리콘으로 형성되고, 상기 커패시터 제1 전극은 비정질 실리콘으로 형성될 수 있다.
또 다른 측면에 관한 본 발명은 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되는 유기 발광 소자와, 상기 박막 트랜지스터와 소정 간격 이격하여 형성되며 상기 박막 트랜지스터와 전기적으로 연결되는 스토리지 커패시터를 포함하는 다수 개의 픽셀들이 형성된 화소 영역; 및 상기 화소 영역을 둘러싸도록 형성되며 상기 화소 영역으로 전원 및 전기 신호를 공급하는 회로 영역;을 포함하고, 상기 회로 영역에 형성된 반도체층은 다결정질 실리콘으로 형성되며, 상기 화소 영역에 형성된 반도체층은 다결정질 실리콘과 비정질 실리콘이 교번하여 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 박막 트랜지스터에 형성된 반도체층은 다결정질 실리콘으로 형성되고, 상기 스토리지 커패시터에 형성된 반도체층은 비정질 실리콘으로 형성될 수 있다.
본 발명에 있어서, 상기 박막 트랜지스터에 형성된 반도체층과 상기 스토리지 커패시터에 형성된 반도체층은 서로 전기적으로 연결될 수 있다.
또 다른 측면에 관한 본 발명은, 기판상에 반도체층을 증착하는 단계; 상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계; 상기 반도체층을 패터닝하여 활성층 및 커패시터 제1 전극을 형성하는 단계; 상기 활성층 및 상기 커패시터 제1 전극 각각의 일부를 노출하는 컨택 홀을 갖는 제1 절연층을 형성하는 단계; 상기 활성층 및 상기 커패시터 제1 전극의 노출된 영역과 각각 접촉하는 연결 전극과, 게이트 전극을 각각 형성하는 단계; 상기 활성층의 양단부의 일부를 노출하는 컨택 홀을 갖는 제2 절연층을 형성하는 단계; 및 상기 활성층의 노출된 양측과 접촉하는 소스/드레인 전극 및 커패시터 제2 전극을 각각 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
본 발명에 있어서, 상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는, 상기 활성층이 형성될 영역만을 결정화할 수 있다.
본 발명에 있어서, 상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는, 레이저 발생장치가 상기 기판에 대하여 상대적으로 이동하면서 결정화를 수행하는 동안, 상기 레이저 발생장치가 상기 활성층이 형성될 영역을 통과할 때만 상기 레이저 발생장치를 온(ON) 시킬 수 있다.
또 다른 측면에 관한 본 발명은, 기판상에 반도체층을 증착하는 단계; 상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계; 상기 반도체층을 패터닝하여 활성층 및 커패시터 제1 전극을 형성하는 단계; 상기 활성층 및 상기 커패시터 제1 전극 상에 제1 절연층을 형성하고, 상기 제1 절연층 상에 게이트 전극 및 커패시터 제2 전극을 각각 형성하는 단계; 상기 게이트 전극 및 상기 커패시터 제2 전극 상에 제2 절연층을 형성하는 단계; 상기 제1 절연층 및 상기 제2 절연층을 패터닝하여, 상기 활성층의 양단부의 일부를 노출하는 제1 컨택 홀과, 상기 활성층 및 상기 커패시터 제1 전극 각각의 일부를 노출하는 제2 컨택 홀을 형성하는 단계; 상기 활성층의 노출된 양측과 접촉하는 소스/드레인 전극과, 상기 활성층 및 상기 커패시터 제1 전극의 노출된 영역과 각각 접촉하는 연결 전극을 각각 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
본 발명에 있어서, 상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는, 상기 활성층이 형성될 영역만을 결정화할 수 있다.
본 발명에 있어서, 상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는, 레이저 발생장치가 상기 기판에 대하여 상대적으로 이동하면서 결정화를 수행하는 동안, 상기 레이저 발생장치가 상기 활성층이 형성될 영역을 통과할 때만 상기 레이저 발생장치를 온(ON) 시킬 수 있다.
또 다른 측면에 관한 본 발명은, 화소 영역 및 회로 영역을 포함하는 유기 발광 디스플레이 장치의 제조 방법에 있어서, 상기 회로 영역에 형성된 반도체층을 결정화할 때는 레이저 발생장치를 온(ON) 상태로 유지하면서 결정화를 진행하고, 상기 화소 영역에 형성된 반도체층을 결정화할 때는 레이저 발생장치를 주기적으로 온(ON) 및 오프(OFF) 하면서 결정화를 진행하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
이와 같은 본 발명에 의해서, 결정화에 사용되는 레이저의 효율이 향상되는 동시에 유지비가 절감되는 효과를 얻을 수 있다.
도 1은 비정질 실리콘을 증착한 후 이를 결정화하기 위한 결정화 장비를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 3은 레이저 발생장치에서 조사된 레이저 빔이 기판을 결정화하는 공정의 일 실시예를 나타내는 도면이다.
도 4는 레이저 발생장치에서 조사된 레이저 빔이 기판을 결정화하는 공정의다른 실시예를 나타내는 도면이다.
도 5는 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 일 실시예를 나타내는 평면도이다.
도 6은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 다른 실시예를 나타내는 평면도이다.
도 7은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 일 실시예를 나타내는 단면도이다.
도 8은 저장 영역의 커패시터 전극으로써 다결정질 실리콘이 사용되었을 경우, 전압에 따른 커패시턴스(capacitance) 값을 나타내는 그래프이다.
도 9는 저장 영역의 커패시터 전극으로써 비정질 실리콘이 사용되며 저장 영역의 커패시터 전극과 채널 영역의 활성층을 전기적으로 연결했을 경우, 전압에 따른 커패시턴스(capacitance) 값을 나타내는 그래프이다.
도 10 내지 도 20은 도 7에 도시된 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 나타내는 단면도이다.
도 21은 도 2의 유기 발광 디스플레이 장치를 구성하는 다른 실시예를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 나타낸 평면도이다.
도 3은 레이저 발생장치에서 조사된 레이저 빔이 기판을 결정화하는 공정의 일 실시예를 나타내는 도면이다.
도 4는 레이저 발생장치에서 조사된 레이저 빔이 기판을 결정화하는 공정의다른 실시예를 나타내는 도면이다.
도 5는 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 일 실시예를 나타내는 평면도이다.
도 6은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 다른 실시예를 나타내는 평면도이다.
도 7은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 일 실시예를 나타내는 단면도이다.
도 8은 저장 영역의 커패시터 전극으로써 다결정질 실리콘이 사용되었을 경우, 전압에 따른 커패시턴스(capacitance) 값을 나타내는 그래프이다.
도 9는 저장 영역의 커패시터 전극으로써 비정질 실리콘이 사용되며 저장 영역의 커패시터 전극과 채널 영역의 활성층을 전기적으로 연결했을 경우, 전압에 따른 커패시턴스(capacitance) 값을 나타내는 그래프이다.
도 10 내지 도 20은 도 7에 도시된 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 나타내는 단면도이다.
도 21은 도 2의 유기 발광 디스플레이 장치를 구성하는 다른 실시예를 나타내는 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 나타낸 평면도이다.
본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)는 TFT(thin film transistor) 및 발광 화소 등을 포함하는 제1 기판(10) 및 상기 제1 기판(10)과 실링을 통해 합착되는 제2 기판(미도시)을 포함한다.
제1 기판(10)에는 박막 트랜지스터(TFT), 유기 발광 소자(EL), 스토리지 커패시터(Cst) 등이 형성될 수 있다. 또한, 제1 기판(10)은 LTPS(crystalline silicon) 기판, 유리 기판, 플라스틱 기판, 스테인리스 스틸(Stainless Using Steel; SUS) 기판 등일 수 있다.
제2 기판(미도시)은 제1 기판(10)에 구비된 TFT 및 발광 화소 등을 외부 수분, 공기 등으로부터 차단하도록 제1 기판(10) 상에 배치되는 봉지 기판일 수 있다. 제2 기판(미도시)은 제1 기판(10)과 대향되도록 위치하고, 제1 기판(10)과 제2 기판(미도시)은 그 가장자리를 따라 배치되는 실링 부재(12)에 의해 서로 접합된다. 제2 기판(미도시)은 투명 재질의 유리 기판 또는 플라스틱 기판일 수 있다.
제1 기판(10)은 빛이 출사되는 화소 영역(PA)과 이 화소 영역(PA)의 외곽에 위치한 회로 영역(CA)을 포함한다. 본 발명의 실시예들에 따르면, 화소 영역(PA) 외측의 회로 영역(CA)에 실링 부재(12)가 배치되어, 제1 기판(10)과 제2 기판(미도시)을 접합한다.
상술한 바와 같이, 제1 기판(10)의 화소 영역(PA)에는 유기 발광 소자(EL), 이를 구동하는 박막 트랜지스터(TFT) 및 이들과 전기적으로 연결된 배선이 형성된다. 그리고, 회로 영역(CA)에는 화소 영역(PA)의 배선으로부터 연장 형성된 패드 전극(PE)이 포함될 수 있다.
여기서, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)는 화소 영역(PA)의 반도체층은 전체 결정화(fully crystallization)가 수행되는 반면, 회로 영역(CA)의 반도체층은 선택 결정화(selectively crystallization)가 수행되는 것을 일 특징으로 한다.
상세히, 종래 레이저 빔을 이용한 결정화는 기판의 전 영역, 즉 화소 영역과 회로 영역을 모두 결정화하였으며, 화소 영역에서도 채널 영역과 저장 영역과 발광 영역을 모두 결정화하였다. 그런데, 유기 발광 디스플레이 장치가 대형화되어감에 따라 결정화를 수행하여야 하는 면적 또한 점점 대형화되어가며, 따라서 레이저 발생장치에서 레이저를 발생시키기 위한 유지비가 상승하고 생산성이 저하된다는 문제점이 존재하였다.
이와 같은 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)는, 전체가 높은 전자 이동도를 요구하는 회로 영역(CA)의 경우 전체적으로 결정화를 수행하는 반면, 특정 부분 예를 들어 박막 트랜지스터(TFT) 부분만 높은 전자 이동도를 요구하는 화소 영역(PA)의 경우, 그 부분만 선택적으로 결정화를 수행하는 것이다. 그리고 이와 같은 전체 결정화(fully crystallization) 또는 선택 결정화(selectively crystallization)는 레이저의 온(ON)/오프(OFF)를 제어함으로써 수행될 수 있다. 즉, 전체 결정화를 요하는 회로 영역(CA)을 결정화할 때는 레이저 발생장치를 온(ON)으로 유지한 상태에서 기판 또는 레이저 발생장치가 서로에 대해 이동하면서 결정화를 수행한다. 반면, 선택 결정화를 요하는 화소 영역(PA)을 결정화할 때는, 레이저 발생장치를 오프(OFF)로 유지한 상태에서 기판 또는 레이저 발생장치가 서로에 대해 이동하다가, 결정화가 필요한 부분, 예를 들어 박막 트랜지스터(TFT) 부분을 지날 때만 레이저 발생장치를 온(ON) 시켜서 결정화를 수행하는 것이다.
즉, 도 3(a) 내지 도 3(c)에 도시된 바와 같이, 기판(10)이 레이저 발생장치(미도시)에 대하여 이동하는 과정에서, 기판(10)의 회로 영역(CA)이 레이저 발생장치에서 조사된 레이저 빔(L)을 지날 때는, 레이저 발생장치를 온(ON)으로 유지한 상태에서 기판이 이동하면서 결정화를 수행한다. 한편, 기판(10)의 화소 영역(PA)이 레이저 발생장치에서 조사된 레이저 빔(L)을 지날 때는, 레이저 발생장치를 오프(OFF)로 유지한 상태에서 기판이 화살표 방향으로 이동하다가, 결정화가 필요한 부분, 예를 들어 박막 트랜지스터(TFT) 부분을 지날 때만 레이저 발생장치를 온(ON) 시켜서 결정화를 수행하는 것이다.
이와 같이 화소 영역(PA)과 회로 영역(CA)의 결정화 방법을 달리하여, 회로 영역(CA)에서는 전체 결정화(fully crystallization)가 수행되는 반면, 화소 영역(PA)에서는 선택 결정화(selectively crystallization)가 수행됨으로써, 레이저 발생장치의 효율을 극대화하고 유지비를 절감하는 동시에 생산성이 향상되는 효과를 얻을 수 있다.
도 4는 레이저 발생장치에서 조사된 레이저 빔이 기판(10)을 결정화하는 공정의 다른 실시예를 나타내는 도면이다. 도 4에 도시된 바와 같이, 유기 발광 디스플레이 장치의 대형화가 이루어짐에 따라, 하나의 마더 글래스(mother glass) 상에 다수 개의 패널(즉, 유기 발광 디스플레이 장치)이 형성될 수도 있다. 이때, 도 4에 도시된 바와 같이, 패널들이 두 열로 배치되어 있을 경우, 기판의 이동 방향에 대하여 서로 이웃하는 패널들의 회로 영역(CA)이 서로 인접하도록 형성될 수 있다. 즉, 이웃한 두 개의 패널에 있어서 전체 결정화를 수행하기 위해 온(ON) 상태로 유지되어야 하는 회로 영역(CA)이 서로 인접하게 배치되어 연속적으로 형성됨으로써, 이웃한 두 개의 패널에 걸쳐서 전체 결정화를 한 번만 수행해도 되는 것이다.
이하에서는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)의 화소 영역(PA)의 일 픽셀의 구성을 기술하도록 한다.
도 5는 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 일 실시예를 나타내는 평면도이고, 도 6은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 다른 실시예를 나타내는 평면도이다.
도 5 및 도 6을 참조하면, 본 발명의 유기 발광 디스플레이 장치(1)의 일 픽셀은 채널 영역(2), 저장 영역(3) 및 발광 영역(4)을 포함한다. 여기서, 도 5에는 채널 영역(2), 저장 영역(3) 및 발광 영역(4)이 일 방향을 따라서 나란히 형성되는 픽셀 구성이 도시되어 있고, 도 6에는 저장 영역(3)과 발광 영역(4)이 서로 이웃하도록 길이 방향으로 길게 형성되고, 그 일 측에 채널 영역(2)이 저장 영역(3) 및 발광 영역(4)과 각각 이웃하도록 형성되는 구성이 도시되어 있다.
이때, 도 5 및 도 6에 도시된 바와 같이, 하나의 픽셀 내에서도 높은 전자 이동도를 요구하는 영역은 채널 영역(2)과 저장 영역(3) 뿐이며, 일 픽셀의 전체 면적의 절반 이상을 차지하는 발광 영역(4)은 높은 전자 이동도를 요구하지 아니한다. 따라서, 채널 영역(2)과 저장 영역(3)만이 결정화를 필요로 한다. 그런데, 저장 영역(3)의 면적 또한 채널 영역(2)의 면적과 거의 동일할 정도로 넓은 면적을 차지하기 때문에, 저장 영역(3)을 결정화하지 않고 비정질 실리콘을 저장 영역(3)의 전극으로 활용할 수 있는 방안을 강구한다면, 일 픽셀의 전체 면적의 일부인 채널 영역(2) 만을 결정화해도 되기 때문에, 레이저의 유지비용이 감소하는 동시에 레이저 이용의 효율성이 향상될 수 있을 것이다.
이를 위하여, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)는 채널 영역(2)에 형성된 반도체층만을 선택적으로 결정화하여 다결정질 실리콘 상태의 활성층을 형성하고, 저장 영역(3)에 형성된 반도체층은 결정화를 하지 않은 비정질 실리콘 상태의 커패시터 제1 전극을 형성한다. 그리고 상기 활성층과 커패시터 제1 전극을 덮는 절연층 상에 컨택 홀을 형성하고, 상기 컨택 홀을 통해 상기 활성층과 커패시터 제1 전극을 전기적으로 연결하여, 커패시터 제1 전극이 전극으로서의 기능을 수행할 수 있도록 하는 것을 일 특징으로 하는바, 이하에서는 이에 대하여 상세히 설명하도록 한다.
도 7은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 일 실시예를 나타내는 단면도이다.
도 7을 참조하면, 본 발명의 유기 발광 디스플레이 장치(1)의 일 픽셀은 채널 영역(2), 저장 영역(3) 및 발광 영역(4)을 포함한다.
채널 영역(2)에는 구동소자로서 박막 트랜지스터(TFT)가 구비된다. 박막 트랜지스터(TFT)는, 활성층(211), 게이트 전극(214) 및 소스/드레인 전극(216a/216b)으로 구성된다. 상기 게이트 전극(214)과 활성층(211) 사이에는 이들 간의 절연을 위한 제1 절연층(13)이 개재되어 있다. 또한, 상기 활성층(211)의 양쪽 가장자리에는 고농도의 불순물이 주입된 소스/드레인 영역이 형성되어 있으며, 이들은 상기 소스/드레인 전극(216a/216b)에 각각 연결되어 있다.
저장 영역(3)에는 스토리지 커패시터(Cst)가 구비된다. 스토리지 커패시터(Cst)는 커패시터 제1 전극(311) 및 커패시터 제2 전극(316)으로 이루어지며, 이들 사이에 제1 절연층(13)이 개재된다. 여기서, 상기 커패시터 제1 전극(311)은 상기 박막 트랜지스터(TFT)의 활성층(211)과 동일한 층에 동일한 물질로 형성될 수 있다. 한편, 상기 커패시터 제2 전극(316)은 상기 박막 트랜지스터(TFT)의 소스/드레인 전극(216a/216b)과 동일한 층에 동일한 물질로 형성될 수 있다.
여기서, 채널 영역(2)의 활성층(211)은 다결정질 실리콘으로 형성된 반면, 활성층(211)과 동일한 층에 형성된 저장 영역(3)의 커패시터 제1 전극(311)은 비정질 실리콘으로 형성된다. 즉, 비정질 실리콘 상태의 반도체층이 기판(10)상에 증착된 후, 선택적 결정화를 통해 채널 영역(2)의 비정질 실리콘은 다결정질 실리콘으로 결정화된 반면, 저장 영역(3)의 비정질 실리콘은 결정화되지 않고 그대로 유지되는 것이다.
한편, 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치(1)는 채널 영역(2)과 활성층(211)과 저장 영역(3)의 커패시터 제1 전극(311)을 전기적으로 연결하는 연결 전극(314)을 더 포함한다. 즉, 채널 영역(2)과 활성층(211)과 저장 영역(3)의 커패시터 제1 전극(311)을 덮도록 형성된 제1 절연층(13) 상에 컨택 홀(도 13의 H1, H2 참조)을 형성한 후, 그 상부에 상기 컨택 홀을 채우도록 연결 전극(314)을 형성함으로써, 채널 영역(2)과 활성층(211)과 저장 영역(3)의 커패시터 제1 전극(311)을 전기적으로 연결하는 것이다. 여기서, 연결 전극(314)은 채널 영역(2)의 게이트 전극(214)과 동일한 층에 동일한 물질로 형성될 수 있다.
발광 영역(4)에는 유기 발광 소자(EL)가 구비된다. 유기 발광 소자(EL)는 상기 박막 트랜지스터(TFT)의 소스/드레인 전극(216a/216b) 중 하나와 접속된 화소 전극(418), 화소 전극(418)과 마주보도록 형성된 대향 전극(421) 및 그 사이에 개재된 중간층(420)으로 구성된다. 상기 화소 전극(418)은 투명한 전도성 물질로 형성된다.
도 8은 저장 영역의 커패시터 전극으로써 다결정질 실리콘이 사용되었을 경우, 전압에 따른 커패시턴스(capacitance) 값을 나타내는 그래프이고, 도 9는 본 발명의 일 실시예에 따라 저장 영역의 커패시터 전극으로써 비정질 실리콘이 사용되며 저장 영역의 커패시터 전극과 채널 영역의 활성층을 전기적으로 연결했을 경우, 전압에 따른 커패시턴스(capacitance) 값을 나타내는 그래프이다.
도 8에 도시된 바와 같이, 저장 영역의 커패시터 전극으로써 다결정질 실리콘이 사용되었을 경우, 스토리지 커패시터(Cst)의 커패시턴스(capacitance) 값은 대략 1.4e-11(F) ~ 1.6e-11이다. 그리고, 도 9에 도시된 바와 같이, 저장 영역의 커패시터 전극으로써 비정질 실리콘이 사용되며 저장 영역의 커패시터 전극과 채널 영역의 활성층을 전기적으로 연결했을 경우, 스토리지 커패시터(Cst)의 커패시턴스(capacitance) 값은 대략 0.6e-11(F) ~ 1.6e-11이다. 이는 도 8에 도시된 커패시턴스(capacitance) 값보다는 약간 작지만, 스토리지 커패시터(Cst)로서 기능하기에는 충분한 값이다. 이와 같은 실험 결과를 통해 채널 영역의 활성층과 저장 영역의 커패시터 제1 전극을 전기적으로 연결시킴으로써, 이와 같이 저장 영역의 커패시터 전극으로써 다결정질 실리콘을 사용하지 않고 비정질 실리콘을 사용하는 것이 가능해짐을 알 수 있는 것이다.
이하에서는 도 7에 도시된 배면 발광형 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 설명한다. 도 10 내지 도 20은 도 7에 도시된 유기 발광 디스플레이 장치의 제조 공정을 개략적으로 나타내는 단면도이다.
먼저, 도 10에 도시된 바와 같이, 기판(10) 상부에 반도체층(11)을 증착한다.
상세히, 기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재 또는 금속 재 등, 다양한 재질의 기판을 이용할 수 있다.
상기 반도체층(11)은 열화학기상증착법(Chemical Vapor Deposition: CVD), Photo CVD, HR(hydrogen radical) CVD, ECR(electron cyclotron resonance) CVD, PE(Plasma Enhanced) CVD, LP(Low Pressure) CVD 등 다양한 증착 방법에 의해 증착될 수 있다. 여기서 반도체층은 비정질 실리콘(amorphous silicon) 층으로 형성될 수 있다.
한편, 기판(10)상에 반도체층(11)을 증착하기 이전에, 기판(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층 및/또는 버퍼층과 같은 절연층(미도시)이 구비될 수 있다. 상기 절연층(미도시)은 SiO2 및/또는 SiNx 등을 사용하여, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
다음으로, 도 11에 도시된 바와 같이 레이저 발생장치(91)를 기판(10)에 대해 이동시키거나 또는 기판(10)을 레이저 발생장치(91)에 대해 이동시키면서, 반도체층(11)에서 채널 영역(도 7의 2 참조)의 활성층(도 7의 211 참조)이 될 소정 영역(11a)만 결정화한다. 이와 같은 선택적 결정화는 레이저 발생장치(91)를 오프(OFF)로 유지한 상태에서 기판 또는 레이저 발생장치가 서로에 대해 이동하다가, 결정화가 필요한 소정 영역(11a)을 지날 때만 레이저 발생장치를 온(ON) 시켜서 결정화를 수행하는 것이다. 도 11에는 한 픽셀 내에서의 레이저 빔의 파형만이 도시되어 있으나, 레이저 발생장치가 이동하여 각 픽셀을 지나면서 도 11의 레이저 빔의 파형이 반복적으로 발생할 것이다.
여기서 반도체층(11)은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 다결정질 실리콘(polycrystalline silicon)으로 결정화될 수 있다.
다음으로, 도 12에 도시된 바와 같이, 반도체층(11)을 패터닝하여, 박막 트랜지스터(TFT)의 활성층(211)과 스토리지 커패시터(Cst)의 커패시터 제1 전극(311)을 형성한다. 즉, 반도체층(11)은 제1 마스크(미도시)를 사용한 마스크 공정에 의해, 박막 트랜지스터(TFT)의 활성층(211) 및 커패시터(Cst)의 커패시터 제1 전극(311)으로 패터닝된다. 여기서, 박막 트랜지스터(TFT)의 활성층(211)은 다결정질 실리콘이며, 커패시터(Cst)의 커패시터 제1 전극(311)은 비정질 실리콘이다. 본 실시예에서는, 활성층(211)과 커패시터 제1 전극(311)이 분리 형성되었으나, 활성층(211)과 커패시터 제1 전극(311)을 일체로 형성할 수도 있다.
다음으로, 도 13에 도시된 바와 같이, 활성층(211)과 커패시터 제1 전극(311)이 형성된 기판(10)의 전면에 제1 절연층(13)을 증착한 후, 소정의 컨택 홀(H1, H2)을 형성한다.
여기서, 제1 절연층(13)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 상기 제1 절연층(13)은, 박막 트랜지스터(TFT)의 활성층(211)과 게이트 전극(도 7의 214 참조) 사이에 개재되어 박막 트랜지스터(TFT)의 게이트 절연막 역할을 하며, 커패시터 제2 전극(도 7의 315 참조)과 커패시터 제1 전극(311) 사이에 개재되어 커패시터(Cst)의 유전체층 역할을 하게 된다.
그리고, 이와 같은 제1 절연층(13)이 제2 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 컨택 홀(H1, H2)이 형성된다. 여기서, 컨택 홀(H1)은 활성층(211)의 일부를 노출시키고, 컨택 홀(H2)은 커패시터 제1 전극(311)의 일부를 노출시킨다.
다음으로, 도 14에 도시된 바와 같이, 제1 절연층(13) 상부에 제1 도전층(14)을 증착한다.
여기서, 제1 도전층(14)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 또는 제1 도전층(14)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 또한, 상기 제1 도전층(14)은 상기 컨택 홀(H1, H2)들을 충진할 수 있을 정도로 충분한 두께로 증착될 수 있다.
다음으로, 도 15에 도시된 바와 같이, 제1 도전층(14)을 패터닝하여, 박막 트랜지스터(TFT)의 게이트 전극(214)과 연결 전극(314)을 형성한다. 즉, 제1 도전층(14)은 제3 마스크(미도시)를 사용한 마스크 공정에 의해, 박막 트랜지스터(TFT)의 게이트 전극(214) 및 연결 전극(314)으로 패터닝된다. 이와 같은 연결 전극(314)에 의해 활성층(211)과 커패시터 제1 전극(311)이 전기적으로 연결될 수 있으며, 이를 통해 비정질 실리콘으로 이루어진 커패시터 제1 전극(311)이 전극으로서의 역할을 수행할 수 있게 되는 것이다.
다음으로, 도 16에 도시된 바와 같이, 제1 절연층(13), 게이트 전극(214) 및 연결 전극(314)이 형성된 기판(10)의 전면에 제2 절연층(15)을 증착한 후, 소정의 컨택 홀(H3, H4)을 형성한다.
상기 제2 절연층(15)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성된다. 제2 절연층(15)은 충분한 두께로 형성되어, 예컨대 전술한 제1 절연층(13)보다 두껍게 형성되어, 박막 트랜지스터의 게이트 전극(214)과 소스/드레인 전극(도 7의 216a/216b 참조) 사이의 층간 절연막 역할을 수행한다. 한편, 제2 절연층(15)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 제1 절연층(13)과 같은 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
그리고, 이와 같은 제2 절연층(15)이 제4 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 컨택 홀(H3, H4)이 형성된다. 여기서, 컨택 홀(H3, H4)은 활성층(211)의 양단부의 소스/드레인 영역의 일부를 노출시킨다.
다음으로, 도 17에 도시된 바와 같이, 상기 층간 절연막(15)을 덮도록 기판(10) 전면에 제2 도전층(16)을 증착한다.
상기 제2 도전층(16)은 전술한 제1 도전층(14)과 동일한 도전 물질 가운데 선택할 수 있으며, 이에 한정되지 않고 다양한 도전 물질들로 형성될 수 있다. 또한, 상기 도전 물질은 전술한 컨택 홀들(H3, H4)을 충진할 수 있을 정도로 충분한 두께로 증착될 수 있다.
다음으로, 도 18에 도시된 바와 같이, 제2 도전층(도 17의 16 참조)을 패터닝하여, 소스/드레인 전극(216a/216b) 및 커패시터 제2 전극(316)을 각각 형성한다.
상세히, 상기 제2 도전층(도 17의 16 참조)을 제5 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝하여 소스/드레인 전극(216a/216b) 및 커패시터 제2 전극(316)을 형성한다. 따라서 소스/드레인 전극(216a/216b) 및 커패시터 제2 전극(316)은 동일층에서 동일 물질로 형성된다.
다음으로, 도 19에 도시된 바와 같이, 제2 절연층(15), 소스/드레인 전극(216a/216b) 및 커패시터 제2 전극(316)이 형성된 기판(10)의 전면에 제3 절연층(17)을 증착한 후, 소정의 컨택 홀(H5)을 형성한다.
여기서, 제3 절연층(17)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 상기 제3 절연층(13)은, 패시베이션막 역할을 하게 된다.
그리고, 이와 같은 제3 절연층(17)이 제6 마스크(미도시)를 사용한 마스크 공정에 의해 패터닝됨으로써 컨택 홀(H5)이 형성된다. 여기서, 컨택 홀(H5)은 소스/드레인 전극(216a/216b)의 일부를 노출시킨다.
다음으로, 도 21에 도시된 바와 같이, 상기 제3 절연층(17)을 덮도록 기판(10) 전면에 제3 도전층(미도시)을 증착한 후, 이를 패터닝하여 화소 전극(18)을 형성한다.
이후, 도 7에 도시된 바와 같이, 화소 전극(418)의 양단부를 덮도록 화소 정의막(pixel define layer: PDL)(19)을 형성한 후, 화소 정의막(19)에 의해 정의된 발광 영역에 유기 발광층을 포함하는 중간층(420) 및 대향 전극(421)을 형성한다.
상기 중간층(420)은 유기 발광층(emissive layer: EML)과, 그 외에 정공 수송층(hole transport layer: HTL), 정공 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL), 및 전자 주입층(electron injection layer: EIL) 등의 기능층 중 어느 하나 이상의 층이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다.
상기 중간층(420)은 저분자 또는 고분자 유기물로 구비될 수 있다.
저분자 유기물로 형성되는 경우, 중간층(420)은 유기 발광층을 중심으로 화소 전극(418)의 방향으로 정공 수송층 및 정공 주입층 등이 적층되고, 대향 전극(421) 방향으로 전자 수송층 및 전자 주입층 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 고분자 유기물로 형성되는 경우에는, 중간층(420)은 유기 발광층을 중심으로 화소 전극(418) 방향으로 정공 수송층만이 포함될 수 있다. 정공 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소 전극(418) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
상기 대향 전극(421)은 기판(10) 전면에 증착되어 공통 전극으로 형성될 수 있다. 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 화소 전극(418)은 애노드 전극으로 사용되고, 대향 전극(421)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
유기 발광 디스플레이 장치가 기판(10)의 방향으로 화상이 구현되는 배면 발광형(bottom emission type)의 경우, 화소 전극(418)은 투명전극이 되고 대향 전극(421)은 반사 전극이 된다. 이때 반사 전극은 일함수가 적은 금속, 예를 들자면, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, 또는 이들의 화합물을 얇게 증착하여 형성할 수 있다.
도 21은 도 2의 유기 발광 디스플레이 장치를 구성하는 한 픽셀의 다른 실시예를 나타내는 단면도이다.
도 21을 참조하면, 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치(1')의 일 픽셀은 채널 영역(2), 저장 영역(3) 및 발광 영역(4)을 포함한다. 여기서, 다른 일 실시예에 따른 유기 발광 디스플레이 장치(1')의 일 픽셀은 연결 전극(316)이 게이트 전극과 동일한 층에 형성되는 것이 아니라, 소스/드레인 전극(216a/216b)과 동일한 층에 형성된다는 점에서 전술한 실시예와 구별된다.
채널 영역(2)에는 구동소자로서 박막 트랜지스터(TFT)가 구비된다. 박막 트랜지스터(TFT)는, 활성층(211), 게이트 전극(214) 및 소스/드레인 전극(216a/216b)으로 구성된다. 상기 게이트 전극(214)과 활성층(211) 사이에는 이들 간의 절연을 위한 제1 절연층(13)이 개재되어 있다. 또한, 상기 활성층(211)의 양쪽 가장자리에는 고농도의 불순물이 주입된 소스/드레인 영역이 형성되어 있으며, 이들은 상기 소스/드레인 전극(216a/216b)에 각각 연결되어 있다.
저장 영역(3)에는 스토리지 커패시터(Cst)가 구비된다. 스토리지 커패시터(Cst)는 커패시터 제1 전극(311) 및 커패시터 제2 전극(314')으로 이루어지며, 이들 사이에 제1 절연층(13)이 개재된다. 여기서, 상기 커패시터 제1 전극(311)은 상기 박막 트랜지스터(TFT)의 활성층(211)과 동일한 층에 동일한 물질로 형성될 수 있다. 한편, 상기 커패시터 제2 전극(314')은 상기 박막 트랜지스터(TFT)의 게이트 전극(214)과 동일한 층에 동일한 물질로 형성될 수 있다.
여기서, 채널 영역(2)의 활성층(211)은 다결정질 실리콘으로 형성된 반면, 활성층(211)과 동일한 층에 형성된 저장 영역(3)의 커패시터 제1 전극(311)은 비정질 실리콘으로 형성된다. 즉, 비정질 실리콘이 기판(10)상에 증착된 후, 선택적 결정화를 통해 채널 영역(2)의 비정질 실리콘은 다결정질 실리콘으로 결정화된 반면, 저장 영역(3)의 비정질 실리콘은 결정화되지 않고 그래도 유지되는 것이다.
한편, 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치(1)는 채널 영역(2)과 활성층(211)과 저장 영역(3)의 커패시터 제1 전극(311)을 전기적으로 연결하는 연결 전극(316')을 더 포함한다. 즉, 채널 영역(2)과 활성층(211)과 저장 영역(3)의 커패시터 제1 전극(311)을 덮도록 형성된 제1 절연층(13) 및 제2 절연층(15) 상에 컨택 홀을 형성한 후, 그 상부에 상기 컨택 홀을 채우도록 연결 전극(316')을 형성함으로써, 채널 영역(2)과 활성층(211)과 저장 영역(3)의 커패시터 제1 전극(311)을 전기적으로 연결하는 것이다. 여기서, 연결 전극(316')은 채널 영역(2)의 소스/드레인 전극(216a/216b)과 동일한 층에 동일한 물질로 형성될 수 있다.
발광 영역(4)에는 유기 발광 소자(EL)가 구비된다. 유기 발광 소자(EL)는 상기 박막 트랜지스터(TFT)의 소스/드레인 전극(216a/216b) 중 하나와 접속된 화소 전극(418), 화소 전극(418)과 마주보도록 형성된 대향 전극(421) 및 그 사이에 개재된 중간층(420)으로 구성된다. 상기 화소 전극(418)은 투명한 전도성 물질로 형성된다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
1: 유기 발광 디스플레이 장치 2: 채널 영역
211: 활성층 214: 게이트 전극
216a/216b: 소스/드레인 전극 3: 저장 영역
311: 커패시터 제1 전극 314: 연결 전극
316: 커패시터 제2 전극 4: 발광 영역
418: 화소 전극 420: 중간층
421: 대향 전극
211: 활성층 214: 게이트 전극
216a/216b: 소스/드레인 전극 3: 저장 영역
311: 커패시터 제1 전극 314: 연결 전극
316: 커패시터 제2 전극 4: 발광 영역
418: 화소 전극 420: 중간층
421: 대향 전극
Claims (20)
- 활성층, 게이트 전극 및 소스/드레인 전극을 포함하는 박막 트랜지스터;
상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자;
상기 활성층과 동일층에 형성된 커패시터 제1 전극 및 제1 절연층을 사이에 두고 상기 커패시터 제1 전극과 마주보도록 형성된 커패시터 제2 전극을 포함하는 스토리지 커패시터; 및
상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극을 포함하는 유기 발광 디스플레이 장치. - 제 1 항에 있어서,
상기 활성층은 다결정질 실리콘으로 형성되고, 상기 커패시터 제1 전극은 비정질 실리콘으로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 제 1 항에 있어서,
상기 연결 전극은 상기 게이트 전극과 동일층에 동일 물질로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 제 3 항에 있어서,
상기 제1 절연층은 상기 활성층과 상기 커패시터 제1 전극을 덮도록 형성되고, 상기 제1 절연층에서 상기 활성층 및 상기 커패시터 제1 전극과 대응되는 각 영역에 소정의 컨택 홀들이 형성되며, 상기 컨택 홀들을 통해 상기 연결 전극이 상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결하는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 제 1 항에 있어서,
상기 연결 전극은 상기 소스/드레인 전극과 동일층에 동일 물질로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 제 5 항에 있어서,
제2 절연층을 더 포함하고,
상기 제1 절연층 및 상기 제2 절연층은 상기 활성층과 상기 커패시터 제1 전극을 덮도록 형성되고, 상기 제1 절연층 및 상기 제2 절연층에서 상기 활성층 및 상기 커패시터 제1 전극과 대응되는 각 영역에 소정의 컨택 홀들이 형성되며, 상기 컨택 홀들을 통해 상기 연결 전극이 상기 활성층과 상기 커패시터 제1 전극을 전기적으로 연결하는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 기판상에 형성된 활성층 및 상기 활성층과 동일층에 소정 간격 이격되어 형성된 커패시터 제1 전극;
상기 활성층 및 상기 커패시터 제1 전극을 덮도록 형성된 제1 절연층;
상기 제1 절연층 상에 형성된 게이트 전극 및 상기 게이트 전극과 동일층에 동일 물질로 소정 간격 이격되어 상기 활성층 및 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극;
상기 게이트 전극 및 상기 연결 전극을 덮도록 형성된 제2 절연층;
상기 제2 절연층 상에 형성된 소스/드레인 전극 및 상기 소스/드레인 전극과 동일층에 동일 물질로 소정 간격 이격되어 형성된 커패시터 제2 전극; 및
상기 소스/드레인 전극과 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자;를 포함하는 유기 발광 디스플레이 장치. - 제 7 항에 있어서,
상기 활성층은 다결정질 실리콘으로 형성되고, 상기 커패시터 제1 전극은 비정질 실리콘으로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 기판상에 형성된 활성층 및 상기 활성층과 동일층에 소정 간격 이격되어 형성된 커패시터 제1 전극;
상기 활성층 및 상기 커패시터 제1 전극을 덮도록 형성된 제1 절연층;
상기 제1 절연층 상에 형성된 게이트 전극 및 상기 게이트 전극과 동일층에 동일 물질로 소정 간격 이격되어 형성된 커패시터 제2 전극;
상기 게이트 전극 및 상기 커패시터 제2 전극을 덮도록 형성된 제2 절연층;
상기 제2 절연층 상에 형성된 소스/드레인 전극 및 상기 소스/드레인 전극과 동일층에 동일 물질로 형성되어 상기 활성층 및 상기 커패시터 제1 전극을 전기적으로 연결하는 연결 전극; 및
상기 소스/드레인 전극과 전기적으로 연결되는 화소 전극, 발광층을 포함하는 중간층 및 대향 전극이 순차 적층된 유기 발광 소자;를 포함하는 유기 발광 디스플레이 장치. - 제 9 항에 있어서,
상기 활성층은 다결정질 실리콘으로 형성되고, 상기 커패시터 제1 전극은 비정질 실리콘으로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 박막 트랜지스터와, 상기 박막 트랜지스터와 전기적으로 연결되는 유기 발광 소자와, 상기 박막 트랜지스터와 소정 간격 이격하여 형성되며 상기 박막 트랜지스터와 전기적으로 연결되는 스토리지 커패시터를 포함하는 다수 개의 픽셀들이 형성된 화소 영역; 및
상기 화소 영역을 둘러싸도록 형성되며 상기 화소 영역으로 전원 및 전기 신호를 공급하는 회로 영역;을 포함하고,
상기 회로 영역에 형성된 반도체층은 다결정질 실리콘으로 형성되며, 상기 화소 영역에 형성된 반도체층은 다결정질 실리콘과 비정질 실리콘이 교번하여 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 제 11 항에 있어서,
상기 박막 트랜지스터에 형성된 반도체층은 다결정질 실리콘으로 형성되고, 상기 스토리지 커패시터에 형성된 반도체층은 비정질 실리콘으로 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 제 11 항에 있어서,
상기 박막 트랜지스터에 형성된 반도체층과 상기 스토리지 커패시터에 형성된 반도체층은 서로 전기적으로 연결되는 것을 특징으로 하는 유기 발광 디스플레이 장치. - 기판상에 반도체층을 증착하는 단계;
상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계;
상기 반도체층을 패터닝하여 활성층 및 커패시터 제1 전극을 형성하는 단계;
상기 활성층 및 상기 커패시터 제1 전극 각각의 일부를 노출하는 컨택 홀을 갖는 제1 절연층을 형성하는 단계;
상기 활성층 및 상기 커패시터 제1 전극의 노출된 영역과 각각 접촉하는 연결 전극과, 게이트 전극을 각각 형성하는 단계;
상기 활성층의 양단부의 일부를 노출하는 컨택 홀을 갖는 제2 절연층을 형성하는 단계; 및
상기 활성층의 노출된 양측과 접촉하는 소스/드레인 전극 및 커패시터 제2 전극을 각각 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조 방법. - 제 14 항에 있어서,
상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는,
상기 활성층이 형성될 영역만을 결정화하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법. - 제 14 항에 있어서,
상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는,
레이저 발생장치가 상기 기판에 대하여 상대적으로 이동하면서 결정화를 수행하는 동안, 상기 레이저 발생장치가 상기 활성층이 형성될 영역을 통과할 때만 상기 레이저 발생장치를 온(ON) 시키는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법. - 기판상에 반도체층을 증착하는 단계;
상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계;
상기 반도체층을 패터닝하여 활성층 및 커패시터 제1 전극을 형성하는 단계;
상기 활성층 및 상기 커패시터 제1 전극 상에 제1 절연층을 형성하고, 상기 제1 절연층 상에 게이트 전극 및 커패시터 제2 전극을 각각 형성하는 단계;
상기 게이트 전극 및 상기 커패시터 제2 전극 상에 제2 절연층을 형성하는 단계;
상기 제1 절연층 및 상기 제2 절연층을 패터닝하여, 상기 활성층의 양단부의 일부를 노출하는 제1 컨택 홀과, 상기 활성층 및 상기 커패시터 제1 전극 각각의 일부를 노출하는 제2 컨택 홀을 형성하는 단계;
상기 활성층의 노출된 양측과 접촉하는 소스/드레인 전극과, 상기 활성층 및 상기 커패시터 제1 전극의 노출된 영역과 각각 접촉하는 연결 전극을 각각 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조 방법. - 제 17 항에 있어서,
상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는,
상기 활성층이 형성될 영역만을 결정화하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법. - 제 17 항에 있어서,
상기 반도체층의 일부만을 결정화하는 선택적 결정화를 수행하는 단계는,
레이저 발생장치가 상기 기판에 대하여 상대적으로 이동하면서 결정화를 수행하는 동안, 상기 레이저 발생장치가 상기 활성층이 형성될 영역을 통과할 때만 상기 레이저 발생장치를 온(ON) 시키는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법. - 화소 영역 및 회로 영역을 포함하는 유기 발광 디스플레이 장치의 제조 방법에 있어서,
상기 회로 영역에 형성된 반도체층을 결정화할 때는 레이저 발생장치를 온(ON) 상태로 유지하면서 결정화를 진행하고,
상기 화소 영역에 형성된 반도체층을 결정화할 때는 레이저 발생장치를 주기적으로 온(ON) 및 오프(OFF) 하면서 결정화를 진행하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100079229A KR101807848B1 (ko) | 2010-08-17 | 2010-08-17 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
| US13/183,168 US8575601B2 (en) | 2010-08-17 | 2011-07-14 | Organic light-emitting display device and method of manufacturing the same |
| CN201110229810.0A CN102376745B (zh) | 2010-08-17 | 2011-08-08 | 有机发光显示装置及其制造方法 |
| TW100129288A TWI553847B (zh) | 2010-08-17 | 2011-08-16 | 有機發光顯示裝置及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100079229A KR101807848B1 (ko) | 2010-08-17 | 2010-08-17 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120016783A true KR20120016783A (ko) | 2012-02-27 |
| KR101807848B1 KR101807848B1 (ko) | 2017-12-12 |
Family
ID=45593346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100079229A KR101807848B1 (ko) | 2010-08-17 | 2010-08-17 | 유기 발광 디스플레이 장치 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8575601B2 (ko) |
| KR (1) | KR101807848B1 (ko) |
| CN (1) | CN102376745B (ko) |
| TW (1) | TWI553847B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140073213A (ko) * | 2012-12-06 | 2014-06-16 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
| KR20150024734A (ko) * | 2013-08-27 | 2015-03-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR20190014564A (ko) * | 2019-01-28 | 2019-02-12 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056429B1 (ko) * | 2010-03-16 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101901362B1 (ko) * | 2011-11-07 | 2018-09-27 | 삼성디스플레이 주식회사 | 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법 |
| KR20130133501A (ko) * | 2012-05-29 | 2013-12-09 | 삼성디스플레이 주식회사 | 평판표시장치 |
| KR102124025B1 (ko) * | 2013-12-23 | 2020-06-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| KR102597464B1 (ko) * | 2016-06-10 | 2023-11-06 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR102620018B1 (ko) * | 2016-09-30 | 2024-01-02 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 오픈 쇼트 검사방법 |
| US20180308692A1 (en) * | 2017-04-25 | 2018-10-25 | University Of Dayton | Crystalline transition metal dichalcogenide films and methods of making same |
| KR102654289B1 (ko) * | 2018-10-05 | 2024-04-03 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR20200110504A (ko) * | 2019-03-13 | 2020-09-24 | 삼성디스플레이 주식회사 | 유기금속 화합물, 이를 포함하는 유기 발광 소자 및 이를 포함하는 장치 |
| KR20210014834A (ko) * | 2019-07-30 | 2021-02-10 | 삼성디스플레이 주식회사 | 유기금속 화합물 및 이를 포함한 유기 발광 소자 |
| CN110752235A (zh) * | 2019-10-28 | 2020-02-04 | 合肥维信诺科技有限公司 | 阵列基板的制作方法及阵列基板 |
| CN111244146A (zh) * | 2020-01-22 | 2020-06-05 | 合肥鑫晟光电科技有限公司 | 一种显示面板及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG118110A1 (en) * | 2001-02-01 | 2006-01-27 | Semiconductor Energy Lab | Organic light emitting element and display device using the element |
| KR100885843B1 (ko) * | 2002-08-31 | 2009-02-27 | 엘지디스플레이 주식회사 | 유기전계발광 표시소자 및 그 제조방법 |
| KR100556702B1 (ko) | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100637182B1 (ko) | 2004-11-10 | 2006-10-23 | 삼성에스디아이 주식회사 | 평판 표시장치 및 그 제조방법 |
| KR100833956B1 (ko) | 2005-05-04 | 2008-05-30 | 엘지디스플레이 주식회사 | 비정질 실리콘 결정화용 광학 마스크 |
| CN100353248C (zh) * | 2005-07-04 | 2007-12-05 | 友达光电股份有限公司 | 像素结构与其制造方法 |
| KR100796654B1 (ko) * | 2006-06-02 | 2008-01-22 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US20090278121A1 (en) * | 2008-05-08 | 2009-11-12 | Tpo Displays Corp. | System for displaying images and fabrication method thereof |
| US8169386B2 (en) * | 2008-08-19 | 2012-05-01 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display |
| KR20100081772A (ko) * | 2009-01-07 | 2010-07-15 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
| KR20100082557A (ko) * | 2009-01-09 | 2010-07-19 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 |
-
2010
- 2010-08-17 KR KR1020100079229A patent/KR101807848B1/ko active IP Right Grant
-
2011
- 2011-07-14 US US13/183,168 patent/US8575601B2/en active Active
- 2011-08-08 CN CN201110229810.0A patent/CN102376745B/zh active Active
- 2011-08-16 TW TW100129288A patent/TWI553847B/zh active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140073213A (ko) * | 2012-12-06 | 2014-06-16 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
| US9012916B2 (en) | 2012-12-06 | 2015-04-21 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| US9202828B2 (en) | 2012-12-06 | 2015-12-01 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| US9685326B2 (en) | 2012-12-06 | 2017-06-20 | Samsung Display Co., Ltd. | Method of manufacturing a polysilicon (poly-Si) layer |
| KR20150024734A (ko) * | 2013-08-27 | 2015-03-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR20190014564A (ko) * | 2019-01-28 | 2019-02-12 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201210016A (en) | 2012-03-01 |
| KR101807848B1 (ko) | 2017-12-12 |
| US8575601B2 (en) | 2013-11-05 |
| CN102376745A (zh) | 2012-03-14 |
| US20120043546A1 (en) | 2012-02-23 |
| TWI553847B (zh) | 2016-10-11 |
| CN102376745B (zh) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101807848B1 (ko) | 유기 발광 디스플레이 장치 및 그 제조 방법 | |
| KR101193197B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| KR101815256B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR101889918B1 (ko) | 유기 발광 디스플레이 장치 및 이의 제조 방법 | |
| TWI559522B (zh) | 有機發光顯示裝置及其製造方法 | |
| US8933451B2 (en) | Organinc light emitting display device and method of manufacturing the same | |
| KR101922177B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 | |
| US8643019B2 (en) | Organic light emitting display device and manufacturing method for the same | |
| US10096624B2 (en) | Display substrate comprising interconnected first and second wirings and display device including the same | |
| KR101780250B1 (ko) | 유기 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR102050480B1 (ko) | 유기 발광 표시 장치의 제조 방법 | |
| KR20130053053A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 | |
| KR100647599B1 (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| US20120001156A1 (en) | Organic light emitting diode display | |
| KR20120063747A (ko) | 유기 발광 디스플레이 장치 및 이의 제조 방법 | |
| KR20120126950A (ko) | 유기발광표시장치 및 이의 제조방법 | |
| KR102116493B1 (ko) | 유기발광표시장치 및 이의 제조방법 | |
| US10431641B2 (en) | Thin film transistor substrate, an organic light-emitting display apparatus using the same, and a method of manufacturing the thin film transistor substrate | |
| US9349978B2 (en) | Organic light emitting display device and method of manufacturing the same | |
| KR100563060B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| KR100637252B1 (ko) | 유기 발광 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |