KR20120012966A

KR20120012966A - 데이터 획득

Info

Publication number: KR20120012966A
Application number: KR1020117025158A
Authority: KR
Inventors: 마르크 에이. 차포; 랜달 피. 루타
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2009-03-26
Filing date: 2010-02-18
Publication date: 2012-02-13
Also published as: WO2010109354A3; WO2010109354A2; US20120097856A1; US8735832B2; RU2541133C2; BRPI1006527A2; CN102414579B; JP5771180B2; CN102414579A; EP2411840A2; EP2411840B1; JP2012521555A; RU2011143143A

Abstract

이미징 검출기는 신틸레이터(scintillator) 어레이(202), 신틸레이터 어레이(202)에 광학적으로 결합된 광센서 어레이(204), 전류-주파수(I/F) 변환기(314), 그리고 논리(312)를 포함한다. I/F 변환기(314)는 적분기(302)와 비교기(310)를 포함하고, 현재의 적분 주기동안 광센서 어레이(204)에 의해 출력된 전하를, 전하를 나타내는 주파수를 갖는 디지털 신호로 변환한다. 논리(312)는 현재의 적분 주기에 대한 디지털 신호에 기초하여 다음 적분 주기에 대한 적분기(302)의 이득을 설정한다. 한 예에서, 현재 적분 주기에 대한 이득에 비교하여, 이득은 다음 적분 주기에 대하여 증가되고, 이는 방사선의 부재시 측정가능한 신호를 생성하기 위한 I/F 변환기(314)의 입력에서 주입된 바이어스 전류의 양을 감소시키도록 하며, 산탄(shot) 잡음, 플리커(flicker) 잡음, 및/또는 다른 잡음과 같은 잡음을 감소시킬 수 있다.

Description

데이터 획득{DATA ACQUISITION}

다음은 일반적으로 데이터 획득에 관한 것이며, 컴퓨터 단층촬영(computed tomography;CT)에서 특별한 애플리케이션을 찾는다. 그러나, 다른 의료적 이미징 애플리케이션들과 비의료적 이미징 애플리케이션들에서도 사용될 수 있다.

컴퓨터 단층촬영(CT) 스캐너는 세로 또는 z축에 대한 검사 영역 주위를 회전하는 회전가능한 갠트리(gantry) 상에 장착된 x선 튜브를 포함한다. 검출기 어레이(array)는 x선 튜브로부터 검사 영역의 반대편에서 각호(angular arc)를 대한다. 검출기 어레이는 검사 영역을 가로지르는 방사선과 그 안의 대상 또는 물체를 검출하고, 그를 나타내는 신호를 생성한다. 재구성기(reconstructor)는 신호를 재구성하고 체적(volumetric) 이미지 데이터를 생성한다. 체적 이미지 데이터는 하나 이상의 이미지들을 생성하도록 처리될 수 있다.

검출기 어레이는 일반적으로 광센서 어레이에 광학적으로 결합된 신틸레이터(scintillator) 어레이를 포함하며, 이는 처리 전자장치와 전기적으로 결합된다. 신틸레이터 어레이는 그에 침투한 방사선을 나타내는 광을 생성하며, 광센서 어레이는 광을 나타내는 전기적 신호를 생성하고, 처리 전자장치는 전기적 신호에 기초하여 검출된 방사선을 나타내는 디지털 데이터를 생성하는 아날로그-디지털(A/D) 변환기를 포함한다. 디지털 데이터는 재구성기에 의해 재구성된 신호를 생성하도록 처리된다.

불행하게도, 검출 기술은 보다 가늘어지고(more slices), 조각 폭들이 작아지고, 신호들이 낮아지며, 회전 시간들이 빨라지도록 계속 진화하고 있지만, 소음 및/또는 공간적 분해능의 제한들이 이미징 성능을 제한할 수 있다.

본 출원의 양상들은 위에서 언급된 사항들과 기타 사항들을 설명한다.

한 양상에 따라, 이미징 검출기는 신틸레이터 어레이, 신틸레이터 어레이와 광학적으로 결합된 광센서 어레이, 전류-주파수(I/F) 변환기, 그리고 논리(logic)를 포함한다. I/F 변환기는 적분기와 비교기를 포함한다. I/F 변환기는 현재의 적분 주기동안, 광센서 어레이에 의해 출력된 전하를, 전하를 나타내는 주파수를 갖는 디지털 신호로 변환한다. 논리는 현재의 적분 주기에 대한 디지털 신호에 기초하여 다음 적분 주기를 위한 적분기의 이득(gain)을 설정한다.

다른 실시예에서, 방법은 검출기 타일의 전류-주파수(I/F) 변환기를 통하여 방사선의 침투를 나타내는 전하를, 전하를 나타내는 주파수를 갖는 디지털 신호로 변환하는 단계와, I/F 변환기의 출력에 기초하여 I/F 변환기에 대한 이득을 식별하는 단계를 포함한다.

다른 실시예에서, 이미징 시스템은 검사 영역을 가로지르는 방사선을 방사하는 방사선원(radiation source)과 검사 영역을 가로지르는 방사선을 검출하는 검출기 어레이를 포함한다. 검출기 어레이는 신틸레이터 어레이, 신틸레이터 어레이에 광학적으로 결합된 광센서 어레이, 그리고 전류-주파수(I/F) 변환기를 포함한다. I/F 변환기는 적분기와 비교기를 포함하며, 현재의 적분 주기동안, 광센서 어레이로부터의 입력 전하를 전하를 나타내는 주파수를 갖는 디지털 신호로 변환한다. 논리는 현재의 적분 주기에 대한 디지털 신호에 기초하여 다음 적분 주기에 대한 적분기의 이득을 설정한다.

본 발명은 다양한 구성요소들과 구성요소들의 배열들, 그리고 다양한 단계들과 단계들의 배열들로 형태를 취할 수 있다. 도면들은 단지 바람직한 실시예들을 도시하는 목적들을 위한 것이며, 본 발명을 제한하는 것으로 해석되지 않는다.

도 1은 예시적인 이미징 시스템을 도시한 도면.
도 2는 예시적인 검출기 타일을 도시한 도면.
도 3은 예시적인 검출기 전자 장치를 도시한 도면.
도 4는 예시적인 검출기 전자 장치를 도시한 도면.
도 5는 예시적인 이득 커브들을 도시한 도면.
도 6은 예시적인 이득 스테핑 도면.
도 7은 예시적인 이득 스위칭 타이밍도.
도 8은 예시적인 방법을 도시한 도면.
도 9는 많은 커패시터들을 갖는 적분기 재설정(reset) 스위치를 도시한 도면.
도 10은 16개의 커패시터들을 갖는 적분기 재설정 스위치를 도시한 도면.

도 1은 컴퓨터 단층촬영(CT) 스캐너와 같은 이미징 시스템(100)을 도시한다. 이미징 시스템(100)은 일반적으로 움직이지 않는 갠트리(102)와 회전하는 갠트리(104)를 포함한다. 회전하는 갠트리(104)는 움직이지 않는 갠트리(102)에 의해 회전하도록 지지되며, 세로 또는 z축에 대해 검사 영역(106) 주위를 회전한다. x선 튜브와 같은 방사선원(108)은 회전하는 갠트리(104)에 의해 지지되며, 검사 영역(106)을 가로지르는 방사선을 방사한다.

방사선에 예민한 검출기 어레이(112)는 검사 영역(106)을 가로질러 방사선원들(108)의 반대편에서 각호를 대하고, 검사 영역(106)을 가로지르는 방사선을 검출한다. 도시된 실시예에서, 방사선에 예민한 검출기 어레이(112)는 가로 방향에서 z축으로의 방향을 따라 서로에 대해 배열된 복수의 검출기 모듈들(114)을 포함한다. 검출기 모듈(114)은 z축을 따라 서로에 대해 배열된 복수의 검출기 모자이크들 또는 타일들(116)을 포함한다. 한 예에서, 검출기 어레이(112)는 여기에 완전히 참조로 포함되는 2001년 7월 18일에 출원된 제목이 "Solid State X-Radiation Detector Modules and Mosaics thereof, and an Imaging Method and Apparatus Employing the Same"인 미국 특허 6,510,195B1에서 설명된 검출기 어레이와 실질적으로 유사하고 및/또는 이에 기초한다. 다른 검출기 어레이 배열들이 또한 여기에서 고안된다.

도 2로 돌아가면, 도 1의 A-A선에 따른 검출기 타일(116)의 단면도가 도시된다. 도시된 타일(116)은 광센서 어레이(204)와 물리적으로 그리고 광학적으로 결합된 신틸레이터(scintillator) 어레이(202)를 포함하고, 이는 기판(206)을 통해 전자장치(208)와 전기적으로 결합된다. 커넥터 핀들과 같은 전기적 경로들(212) 또는 다른 전기적 경로들은 전원들과 디지털 I/O 신호들을 운반한다. 이러한 타일의 예가 "A New 2D-Tiled Detector for Multislice CT," Luhta et al., Medical Imaging 2006: Physics of Medical Imaging, Vol.6142, pp.275-286(2006)에서 설명된다. 다른 적절한 타일이 여기에 완전히 참조로 포함되는 2006년 3월 30일 출원된, 제목이 "Radiation Detector Array"인 특허 출원 일련 번호 60/743,976에서 설명된다. 다른 전자장치가 또한 여기에서 고안된다.

도 3은 예시적인 전자장치(208)를 도시한다. 아날로그-디지털(A/D) 변환기(314)는 적분기(302)(증폭기(304)와 적분 커패시터(306))와 비교기(310)를 포함한다. 적분기(302)는 광센서 어레이(204)에 의해 출력된 전하와 만일 사용된다면 바이어스 전류(300)를 적분 주기동안 적분한다. 비교기(310)는 증폭기(304)의 출력을 문턱값과 비교하고, 출력이 문턱값 위로 올라갈 때 이러한 펄스를 나타내는 신호를 생성한다. 재설정 스위치(308)는 펄스의 생성에 응답하여 적분 주기 동안 적분기(302)를 재설정한다.

위의 구성에서, A/D 변환기(314)가 전류-주파수(I/F) 변환기로 사용되며, 이는 입력 전하를 나타내는 펄스 주파수와 함께 펄스 트레인(pulse train)을 생성한다. 이러한 전자장치의 예가 또한 여기에 완전히 참조로 포함되는 2001년 11월 7일에 출원된, 제목이 "Data Acquisition for Computed Tomography"인 미국 특허 6,671,345B2에서 설명된다. 다른 적절한 전자장치가 여기에 또한 완전히 참조로 포함되는 1975년 11월 28일 출원된, 제목이 "Data Acquisition for Computed Tomography"인 미국 특허 4,052,620에서 설명된다. 다른 변환기들이 또한 여기에서 고안된다.

디지털 논리(312)는 적분 주기 경계 상에서 비교기 출력의 펄스를 검출하는 것에 응답하여 적분기(302)를 재설정하도록 재설정 스위치(308)를 닫는 것 등을 포함하여, 재설정 스위치(308)를 제어한다. 이하의 상세한 설명에서 설명될 바와 같이, 재설정 스위치(308)는 둘 이상의 적분기 이득들에 대응하는 둘 이상의 재설정 커패시턴스들을 포함하도록 구성될 수 있고, 디지털 논리(312)는 적분기(302)에 대한 이득을 결정하도록 구성될 수 있으며, 이는 둘 이상의 재설정 커패시턴스들로부터 적절한 재설정 커패시턴스를 선택하는데 사용될 수 있다. 이는 보다 작은 전하 신호들을 위해서는 보다 높은 이득을, 보다 큰 전하 신호들을 위해서는 보다 낮은 이득을 동적으로 선택하거나, 또는 보다 작고 큰 전하 신호들을 측정하기 위해 동적인 범위를 동적으로 스위칭하는 것을 고려한다.

실제 검출기 신호들의 부재시 디지털화를 위한 최소 신호를 생성하도록 아날로그 바이어스 전류가 요청되기 때문에, 이득을 증가시키는 것은 예를 들면, 이득 팩터에 의해 바이어스 전류(300)의 양을 감소시키거나 또는 0으로 하도록 하고, 바이어스 전류(300)를 감소시키는 것은 산탄 잡음(shot noise)(예를 들면, 바이어스 전류 감소의 제곱근에 의해) 및/또는 플리커 잡음 감소를 바이어스 전류 감소에 비례하여 감소시킬 것이다. 선형성 오류들은 일반적으로 신호 레벨과 이득으로 스케일(scale)하며, 이득값은 만일 사용된다면 선형성 보정들로 사용될 수 있다. 낮은 신호 레벨들은 일반적으로 적절한 선형성을 가지며 따라서 이러한 보정들은 제한적이거나 생략될 수 있다. 전자장치(208)가 로그 변환을 포함하는 구조들에서, 이득 팩터는 로그 변환기로의 입력일 수 있으며, 로그 데이터를 사용하는 재구성 서브시스템으로 통과될 수 있다.

디지털 논리(312)는 또한 비교기(310)의 출력을 처리한다. 한 예에서, 이는 비교기(310)로부터의 다수의 펄스들을 계수하는 것과 적분 주기의 제 1 펄스로부터 적분 주기의 마지막 펄스까지의 시간을 결정하는 것을 포함한다. 이러한 데이터로부터, 디지털 논리 유닛(312)은 펄스들의 주파수를 나타내는 출력 신호(예를 들면, 적분 주기의 펄스들의 수/적분 주기에서 제 1 및 마지막 펄스들 사이의 시간)를 생성할 수 있고, 이는 입력 전하를 나타낸다.

도 1로 돌아가면, 재구성기(118)는 검출기 어레이(112)로부터의 신호를 재구성하고, 그를 나타내는 체적 이미지 데이터를 생성한다. 이미지 프로세서 등은 이미지 데이터에 기초하여 하나 이상의 이미지들을 생성할 수 있다. 범용 컴퓨팅 시스템은 오퍼레이터 콘솔(operator console;120)로 동작한다. 콘솔(120) 상에 있는 소프트웨어는 오퍼레이터가 시스템(100)의 동작을 제어하도록 한다. 침상과 같은 환자 지지대(122)는 검사 영역(106)의 환자와 같은 대상 또는 물체를 지지한다.

도 4는 재설정 스위치(308)와 논리(312)의 예시적인 실시예를 도시한다. 도시된 재설정 스위치(308)는 제 1 적분기 이득에 대응하는 제 1 커패시턴스를 갖고 제 1 스위치(404)에 결합된 제 1 커패시터(402)와, 제 2 적분기 이득에 대응하는 제 2 커패시턴스를 갖고 제 2 스위치(408)에 결합된 제 2 커패시터(406)를 포함한다. 두개의 스위치/커패시터 쌍들이 도시된 실시예에 보여지지만, 다른 실시예들에서 둘 이상의 스위치/커패시터 쌍들이 사용될 수 있다. 이러한 실시예들에서, 둘 이상의, 쌍들의 전부를 포함하는 상이한 적분기 이득들에 대응할 수 있다.

스위치들(404 및 408)의 각각은 대응하는 커패시터(402 또는 406)가 기준 전압과 전기적으로 통신하는 제 1 상태와 대응하는 커패시터(402 또는 406)가 적분기(302)의 입력과 전기적으로 통신하는 제 2 상태 사이에서 독립적으로 스위치한다. 스위치들(404 및 408)은 동시에 제 1 상태에 있을 수 있지만, 스위치들(404 또는 408) 중 하나만이 임의의 주어진 시간에서 제 2 상태에 있다. 제 2 상태에 있을 때, 각각의 커패시터는 적분기(302)를 재설정하도록 사용된다.

논리(312)는 비교기 출력 신호에서 펄스를 식별하고 그에 응답하여 재설정 신호를 생성하는 펄스 식별기(410) 포함한다. 재설정 신호는 스위치들(404 및 408) 중 선택된 하나를 스위칭하도록 하는 정보를 포함한다. 예를 들어, 신호는 적분 주기동안, 그 적분 주기동안 적분기(302)를 재설정하는 적분 주기에 대한 이득에 대응하는 스위치(404)(또는 스위치(408))를 스위칭하는 결과의 정보를 포함할 수 있다.

논리(312)는 또한 적분 주기에 대한 펄스 계수에 기초한 이득 신호를 생성하는 이득 신호 생성기(412)와 하나 이상의 문턱값들(414)을 포함한다. 계수기(416)는 적분 주기동안 식별된 펄스들을 계수하고, 펄스 계수값을 생성한다. 이득 신호는 이득 값 또는 이득 팩터(예를 들면 이득에서의 변화를 나타내는)를 나타내는 정보를 포함하고, 이는 스위치들(404 또는 408) 중 어느 것이 다음 적분 주기동안 재설정되는지를 나타낸다. 정보는 2진(binary) 또는 비-2진(non-binary) 데이터를 통해 표현될 수 있다.

이상은 현재의 적분 주기의 전하 신호 레벨에 기초하여 다음 적분 주기에 대한 이득을 동적으로 제어하는 것을 고려한다. 이와 같이, 입력 전하 신호 및 따라서 펄스 계수가 적분 주기에 대해 상대적으로 높을 때, 보다 낮은 이득/보다 높은 커패시턴스 커패시터가 다음 적분 주기를 위해 선택된다. 보다 낮은 이득 커패시터를 사용하는 것은 보다 높은 이득 커패시터를 사용하는 것에 비해 증폭기의 동적 범위의 상단부를 포화되기 전의 보다 큰 신호들을 수용할 수 있도록 확장한다.

입력 전하 신호 및 따라서 펄스 계수가 적분 주기에 대해 상대적으로 낮을 때, 보다 높은 이득/보다 낮은 커패시턴스 커패시터가 다음 적분 주기를 위해 선택된다. 보다 낮은 값의 커패시터를 사용하는 것은 보다 높은 값의 커패시터를 사용하는 것에 비해 동적인 범위의 하단부를 보다 작은 신호들을 측정하도록 확장한다. 여기서 논의되는 바와 같이, 동적인 범위의 하단부를 확장하는 것은 적분기(302)로 주입된 바이어스 전류의 양을 감소시키는 것을 고려한다.

상기 예에서, 스위치들(404 및 408)은 독립적으로 스위치되며, 적분기(302)는 제 1 이득에 대응하는 제 1 커패시터(402) 또는 제 2 이득에 대응하는 제 2 커패시터(406)를 적분기(302)의 입력으로 전기적으로 접속하는 것에 의해 재설정된다. 다른 실시예에서, 스위치들(404 및 408)은 또한 동시에 스위치될 수 있다. 이러한 실시예에서, 보다 낮은 재설정 이득은 스위치들(404 및 408) 모두를 동시에 닫는 것에 의해 설정될 수 있으며, 여기서 재설정 커패시턴스는 제 1 및 제 2 커패시턴스들의 합이다. 보다 높은 재설정 이득이 스위치(404)(또는 대안적으로 스위치(408))를 닫고 제 1 커패시터(402)(또는 제 2 커패시터(406))를 적분기(302)의 입력으로 전기적으로 접속하는 것에 의해 상술된 바와 같이 설정될 수 있다.

이렇게 커패시터를 공유하는 것은 제 2 커패시터(406)(또는 제 1 커패시터(402))가 커패시터가 공유되지 않는 실시예에 비해 작아질 수 있는 것처럼, 재설정 스위치(308)의 족적(footprint)을 감소시키는 것을 고려한다. 또한, 집적 회로들의 레이아웃에서, 주어진 크기의 커패시터들은 제어가능한 무-기생 스위치들(parasitic-free switchs)에 의해 접속된 보다 작은 커패시터들로 만들어질 수 있고, 여기서 하나의 큰 커패시턴스 값은 스위치들을 통해 접속된 복수의(예를 들면, 16개의) 동일한 또는 동일하지 않은 크기의 보다 작은 커패시터들로 만들어질 수 있다. 이는 회로의 이득(재설정 커패시턴스 값)이 디지털 2진 방식 또는 방법(예를 들면 1에서 16)으로 선택되는 것을 허용하고, 커패시터들의 값들이 그들의 레이아웃 위치를 통해 공정의 편차들을 고려하여 정확히 재생산되는 것을 허용하며, 이는 이득 스위칭을 위한 정밀한 선형성을 결과할 수 있어, 실질적으로 선형 이득 변화 구현의 생성을 고려한다.

상기의 하나의 비제한적 구현이 도 9에 블록도의 형태로 보여지며, 재설정 스위치(308)는 스위치들(904)을 통해 병렬로 전기적으로 접속될 수 있는 복수의 커패시터들(902)을 포함하며, 특별한 커패시턴스 값은 하나 이상의 스위치들(904)을 선택적으로 닫는 것에 의해 설정될 수 있다. 다른 비제한적 구현이 도 10에 블록도의 형태로 보여지며, 재설정 스위치(308)는 4개, 16개, 또는 다른 수의 재설정 커패시턴스 값들과 같은, 특별한 재설정 커패시턴스 값들을 제공하기 위해 선택적이고 전기적으로 병렬로 접속될 수 있는 16개의 커패시터들(C1,...,C16)을 포함한다. 도 9에 도시된 동일한 무-기생 스위치들이 도 10과 연결되어 사용될 수 있다.

표 1은 4개의 재설정 커패시턴스 값들(RS1,...,RS4)을 제공하도록 사용될 수 있는 커패시터들(C1,...,C16)의 비제한적 조합들을 보여주며, 따라서 커패시턴스들의 2진 조합들이 총 값의 1/16번째 증분의 커패시턴스의 값들을 생성하도록 선택될 수 있고, 표 2는 16개의 재설정 커패시턴스 값들(RS1,...,RS16)을 제공하도록 사용될 수 있는 커패시터들(C1,...,C16)의 비제한적 조합들을 보여준다.

두개의 상이한 이득들에 대한 동적 영역의 상하단부들의 예시가 도 5에 도시되며, y축은 A/D 변환기 출력 신호를 나타내고, x축은 적분기(302)의 입력에서의 전류를 나타낸다. 두개의 이득 커브들, 보다 낮은 이득 커브(504)와 보다 높은 이득 커브(502)가 도 5에 도시된다. 보다 낮은 이득 커브(504)는 보다 높은 이득 커브(502)에 대한 포화점(508)에 비해 보다 높은 전하 레벨 포화점(506)을 갖지만, 보다 높은 이득 커브(502)는 보다 낮은 이득 커브(504)의 잡음 플로어(512)에 비해 보다 낮은 잡음 플로어(510)를 갖는다. 이와 같이, 보다 낮은 이득 커브(504)는 보다 높은 전하 레벨들에 대해 잘 맞추어지며, 보다 높은 이득 커브(502)는 보다 낮은 전하 신호들에 대해 잘 맞추어진다. 선형 이득 커브들이 도시되었으나, 비선형 이득 커브들이 또한 여기에서 고려된다.

도 6은 적절한 이득 스테핑 도면의 예를 포함한다. y축은 적분 주기에 대한 이득을 나타내고 x축은 적분 주기에 대한 계수값을 나타낸다. 도시된 실시예에서, 이득은 1x와 4x 사이에서 스위치된다. 도시된 이득 단계들과 이득 스위칭 위치들은 설명의 목적들을 위해 제공되며, 본 발명을 제한하지 않는다. 다른 실시예들에서, 다른 이득 값(예를 들면, 1,2,4,16,32 등, 또는 비-2진 단계들)이 사용될 수 있으며 및/또는 둘 이상의 이득 값들이 사용될 수 있다(예를 들면, 4,8,16,...,512 등, 또는 비-2진 값들).

도시된 실시예에서, 이득이 1x에 있다고 가정하면, 이득은 다음 적분 주기에 대한 펄스 계수가 16 이상인 한 1x에 머무른다. 적분 주기에 대한 펄스 계수가 16 아래로 떨어지면, 상술된 바와 같은 보다 낮은 커패시턴스 커패시터를 선택하는 것을 통하여, 이후 다음 적분 주기에 대한 이득이 4x로 스위치된다. 4x의 이득은 다음 적분 주기에 대한 펄스 계수가 128보다 작은 한 4x에 머무른다. 다음 적분 주기에 대한 펄스 계수가 128 위로 올라가면, 다음 적분 주기에 대한 이득은 상술된 바와 같은 보다 높은 커패시턴스 커패시터를 선택하는 것을 통하여, 1x로 스위치된다.

도 7은 예시적인 이득 스위칭 타이밍도를 포함한다. 도시된 도면에서, 재설정 펄스(704) 후에 샘플 클럭의 양(positive)의 절반(706) 동안 이득은 702에서 스위치된다. 한 예에서, 적분기 재설정 커패시터를 충전하는데 충분한 시간이 있어서 재설정 전하가 정확할 것임이 보장될 수 있다. 다른 실시예에서, 이득은 다르게 스위치된다.

도 8은 방법을 도시한다.

802에서, 적분기 이득을 설정한다.

804에서, 적분 주기에 대해 적분기(302)를 재설정한다.

806에서, 적분 주기동안 전하를 축적한다.

808에서, 축적된 전하가 미리정해진 전하 문턱값을 초과하면 적분 주기동안 펄스를 생성한다.

810에서, 축적된 전하가 미리정해진 전하 문턱값을 초과하면 적분 주기동안 적분기(302)를 재설정한다.

812에서, 적분 주기에 대한 펄스들을 계수한다.

814에서, 미리정해진 범위의 밖으로 펄스 계수가 떨어지면 적분기(302)의 이득값을 변화시킨다. 여기서 설명된 바와 같이, 이는 펄스 계수들이 제 1 펄스 계수 문턱값보다 아래로 떨어질 때 이득을 증가시키는 것과 펄스 계수가 제 2 펄스 계수 문턱값보다 위로 상승할 때 이득을 감소시키는 것을 포함할 수 있다.

804 내지 814의 동작들은 하나 이상의 적분 주기들 동안 반복된다.

본 발명이 다양한 실시예들을 참조하여 여기서 설명되었다. 다른 것들로의 변경들 및 변화들이 명세서의 판독 중에 발생할 수 있다. 본 발명은 그들이 첨부된 청구항들 또는 그의 동등물들의 범주 내에 속하는 한에서는 이러한 모든 변경들 및 변화들을 포함하는 것으로 해석된다는 것이 의도된다.

Claims

이미징 검출기에 있어서:
신틸레이터 어레이(scintillator array;202)와;
상기 신틸레이터 어레이(202)에 광학적으로 결합된 광센서 어레이(204)와;
적분기(302)와 비교기(310)를 갖고, 현재의 적분 주기동안 상기 광센서 어레이(204)에 의해 출력된 전하를 상기 전하를 나타내는 주파수를 갖는 디지털 신호로 변환하는 전류-주파수(I/F) 변환기(314)와;
상기 현재의 적분 주기에 대한 상기 디지털 신호에 기초하여 다음 적분 주기를 위한 상기 적분기(302)의 이득(gain)을 설정하는 논리(logic;312)를 포함하는, 이미징 검출기.
제 1 항에 있어서, 상기 적분기(302)는 상기 전하를 축적하고, 상기 비교기(310)는 상기 축적된 전하가 미리정해진 문턱값을 넘을 때 펄스를 생성하며, 상기 논리(312)는 펄스가 생성될 때 상기 적분기(302)를 재설정(reset)하고 상기 현재의 적분 주기에 대한 상기 펄스 계수(count)에 기초하여 상기 이득을 설정하는, 이미징 검출기.
제 2 항에 있어서, 상기 논리(312)는 제 1 계수 문턱값 밑으로 떨어지는 상기 펄스 계수에 응답하여 상기 이득을 증가시키는, 이미징 검출기.
제 3 항에 있어서, 상기 이득을 증가시키는 것은 상기 I/F 변환기(314)의 상기 잡음 플로어(noise floor)를 감소시키고, 따라서 상기 I/F 변환기(314)에 의해 상대적으로 작은 전하가 측정되는 것을 허용하는, 이미징 검출기.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 논리(312)는 제 2 계수 문턱값 위로 상승하는 상기 펄스 계수에 응답하여 상기 이득을 감소시키는, 이미징 검출기.
제 5 항에 있어서, 상기 이득을 감소시키는 것은 상기 I/F 변환기(314)의 포화 레벨(saturation level)을 증가시키고, 따라서 상기 I/F 변환기(314)에 의해 포화 전에 상대적으로 높은 전하가 측정되는 것을 허용하는, 이미징 검출기.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 논리(312)에 의해 설정된 상기 이득에 기초하여 상기 적분기(302)를 재설정하는 재설정 스위치(308)를 더 포함하는, 이미징 검출기.
제 7 항에 있어서, 상기 재설정 스위치(308)는 적어도, 제 1 커패시턴스를 갖는 제 1 재설정 커패시터(402)와 제 2의 상이한 커패시턴스를 갖는 제 2 재설정 커패시터(406)를 포함하는, 이미징 검출기.
제 8 항에 있어서, 상기 제 1 및 제 2 커패시턴스들은 제 1 및 제 2 재설정 이득들에 대응하고, 상기 제 1 및 제 2 커패시터들(402, 406)은 상기 적분기(302)를 재설정하도록 선택적이고 대안적으로 사용되는, 이미징 검출기.
제 8 항에 있어서, 상기 제 1 또는 제 2 커패시턴스는 제 1 재설정 이득에 대응하고 상기 제 1 및 제 2 커패시턴스들의 합은 제 2 재설정 이득에 대응하며, 대안적으로, 상기 제 1 또는 제 2 커패시터(402, 406)는 상기 적분기(302)를 재설정하도록 사용되고 상기 제 1 및 제 2 커패시터들(402, 406)은 상기 적분기(302)를 재설정하도록 동시에 사용되는, 이미징 검출기.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 논리(312)는:
상기 비교기(310)의 출력에서 펄스들을 계수하는 계수기(416)와;
하나 이상의 계수 문턱값들(414)과;
상기 계수와 상기 하나 이상의 문턱값들(414)에 기초하여 상기 이득을 나타내는 이득 신호를 생성하는 이득 신호 생성기(412)를 포함하는, 이미징 검출기.
제 11 항에 있어서, 상기 논리(312)는:
상기 비교기(310)의 상기 출력에서 펄스들을 식별하는 펄스 식별기(410)로서, 상기 계수기(416)는 상기 식별된 펄스들을 계수하고, 상기 이득 신호 생성기(412)는 상기 식별된 펄스들의 상기 계수에 기초하여 상기 이득 신호를 생성하는, 상기 펄스 식별기를 더 포함하는, 이미징 검출기.
제 11 항 또는 제 12 항에 있어서, 상기 논리(312)는 상기 비교기(310)의 상기 출력에서의 펄스를 식별하는 상기 펄스 식별기(410)에 응답하여 상기 현재 적분 주기동안 상기 재설정 스위치(308)를 재설정하는, 이미징 검출기.
방법에 있어서:
방사선의 침투(impinging)를 나타내는 전하를 검출기 타일(116)의 전류-주파수(I/F) 변환기(314)를 통해 상기 전하를 나타내는 주파수를 갖는 디지털 신호로 변환하는 단계와;
상기 I/F 변환기(314)의 출력에 기초하여 상기 I/F 변환기(314)에 대한 이득을 식별하는 단계를 포함하는, 방법.
제 14 항에 있어서, 상기 I/F 변환기(314)에 대한 상기 이득을 식별하는 단계는 현재의 적분 주기에 대한 상기 I/F 변환기(314)의 상기 출력에 기초하여 다음 적분 주기에 대한 이득을 식별하는 단계를 포함하는, 방법.
제 14 항 또는 제 15 항에 있어서, 적어도 두개의 상이한 적분 주기들에 대하여 적어도 두개의 상이한 이득 값들 사이에서 상기 이득을 스위치하는 단계를 더 포함하는, 방법.
제 14 항 내지 제 16항 중 어느 한 항에 있어서:
상기 디지털 신호의 펄스들을 계수하는 단계와;
제 1 미리정해진 문턱값 밑으로 떨어지는 상기 펄스 계수에 응답하여 상기 이득을 증가시키는 단계를 더 포함하는, 방법.
제 17 항에 있어서, 제 2 미리정해진 문턱값 위로 상승하는 상기 펄스 계수에 응답하여 상기 이득을 감소시키는 단계를 더 포함하는, 방법.
제 18 항에 있어서, 상기 제 1 및 제 2 미리정해진 문턱값은 상이한, 방법.
제 16 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 이득을 스위치하는 단계는 제 1 및 제 2 커패시턴스들 사이에서 상기 적분기(302)의 재설정 커패시턴스를 스위치하는 단계를 포함하는, 이미징 검출기.
제 20 항에 있어서, 상기 재설정 커패시턴스를 스위치하는 단계는 각각 상이한 커패시턴스들을 갖는 제 1 및 제 2 재설정 커패시터들(402, 406) 사이에서 스위치하는 단계를 포함하는, 이미징 검출기.
제 20 항에 있어서, 상기 재설정 커패시턴스를 스위치하는 단계는 재설정 커패시터들의 제 1 세트와 재설정 커패시터들의 제 2 세트 사이에서 스위치하는 단계를 포함하며, 상기 재설정 커패시터들의 제 2 세트는 적어도 하나의 부가적인 재설정 커패시터를 전기적으로 병렬인 상기 재설정 커패시터들의 제 1 세트를 포함하는, 이미징 검출기.
제 16 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 이득을 스위치하는 단계는, 적분기(302)에 대한 미리정해진 재설정 커패시턴스에 기초하여, 스위치들(904)을 통해, 하나 이상의 적분기 재설정 스위치(308)의 복수의 커패시터들(902)을 디지털 2진 방식으로 병렬로 선택적이고 전기적으로 접속시키는 단계를 포함하는, 이미징 검출기.
제 14 항 내지 제 23 항 중 어느 한 항에 있어서, 상대적으로 작은 전하 신호들에 대해 상기 이득을 증가시키는 단계를 더 포함하는, 방법.
제 14 항 내지 제 24 항 중 어느 한 항에 있어서, 상대적으로 큰 전하 신호들에 대해 상기 이득을 감소시키는 단계를 더 포함하는, 방법.
이미징 시스템에 있어서:
검사 영역(106)을 가로지르는 방사선을 방사하는 방사선원(radiation source;108)과;
상기 검사 영역(106)을 가로지르는 방사선을 검출하는 검출기 어레이(112)를 포함하며,
상기 검출기 어레이(112)는:
신틸레이터 어레이(202)와;
상기 신틸레이터 어레이(202)에 광학적으로 결합된 광센서 어레이(204)와;
적분기(302)와 비교기(310)를 갖고, 현재의 적분 주기동안 상기 광센서 어레이(204)로부터의 입력 전하를 상기 전하를 나타내는 주파수를 갖는 디지털 신호로 변환하는 전류-주파수(I/F) 변환기(314)와;
상기 현재의 적분 주기에 대한 상기 디지털 신호에 기초하여 다음 적분 주기를 위한 상기 적분기(302)의 이득을 설정하는 논리(312)를 포함하는, 이미징 시스템.