KR20120007968A - 엘이디 패키지구조 및 그 패키지방법 - Google Patents

엘이디 패키지구조 및 그 패키지방법 Download PDF

Info

Publication number
KR20120007968A
KR20120007968A KR1020110066501A KR20110066501A KR20120007968A KR 20120007968 A KR20120007968 A KR 20120007968A KR 1020110066501 A KR1020110066501 A KR 1020110066501A KR 20110066501 A KR20110066501 A KR 20110066501A KR 20120007968 A KR20120007968 A KR 20120007968A
Authority
KR
South Korea
Prior art keywords
thin film
led chip
electrode
led
metal thin
Prior art date
Application number
KR1020110066501A
Other languages
English (en)
Inventor
센 보 린
Original Assignee
어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드 filed Critical 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드
Publication of KR20120007968A publication Critical patent/KR20120007968A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 대향하는 제1표면 및 제2표면을 갖는 한편 서로 절연되는 제1금속층 및 제2금속층을 구비하는 금속박막과, 제1전극 및 제2전극을 갖는 한편 금속박막의 제1표면에 설치되고, 제1전극은 제1금속층에 전기접속되며, 제2전극은 제2금속층에 전기접속되는 LED칩과, LED칩을 밀봉하는 한편 금속박막의 제2표면이 노출되도록 밀봉하는 유리 패키지체를 구비하는 LED 패키지구조를 제공한다.

Description

엘이디 패키지구조 및 그 패키지방법{LIGHT-EMITTING DIODE PACKAGE STRUCTURE AND METHOD FOR ENCAPSULATING IT}
본 발명은, LED 패키지구조 및 그 패키지방법에 관한 것이다.
LED(Light Emitting Diode，LED)는 일종의 전류를 특정한 파장영역의 빛으로 전환시키는 반도체소자이다. LED는 휘도가 높고, 동작 전압이 낮으며, 전류의 소모가 적고, 집적회로(integrated circuit)와의 정합이 용이하며, 구동이 간단하고, 수명이 길다는 등의 이점을 갖고 있기 때문에, 광원으로서 조명분야에 널리 사용되고 있다.
과학기술의 발전에 따라 LED 패키지체의 사이즈가 소형화 및 경박화(輕薄化)로 발전하고 있다. LED의 패키지구조는 일반적으로 전극패턴이 설치된 기판과, 이 기판에 설치된 LED칩, 및 LED칩을 기판에 밀봉하는 패키지 재료층을 포함한다. 상기 기판의 두께가 두껍기 때문에, 이와 같은 LED 패키지구조는 효과적으로 경박화될 수가 없다. 한편, 일반적인 LED 패키지구조는 수지를 패키지 재료로 채용하는데, 수지는 고온에서 쉽게 황화(黃化)되므로 LED의 출광 효율 및 사용수명에 영향을 미치게 된다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 박형(薄型)의 LED 패키지구조 및 그 패키지방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 대향하는 제1표면 및 제2표면을 갖는 한편 서로 절연되는 제1금속층 및 제2금속층을 구비하는 금속박막과, 제1전극 및 제2전극을 갖는 한편 상기 금속박막의 제1표면에 설치되고, 상기 제1전극은 상기 제1금속층에 전기접속되며, 상기 제2전극은 상기 제2금속층에 전기접속되는 LED칩과, 상기 LED칩을 밀봉하는 한편 상기 금속박막의 제2표면이 노출되도록 밀봉하는 유리 패키지체를 구비하는 LED 패키지구조를 제공한다.
또한, 본 발명은, 기판에 대향하는 제1표면 및 제1표면을 갖는 금속박막을 형성하는 단계와, 상기 금속박막을 패턴화하여 서로 절연되는 제1금속층 및 제2금속층을 형성하는 단계와, 상기 금속박막의 제1표면에 제1전극 및 제2전극을 갖는 LED칩을 설치하고, 상기 제1전극을 상기 제1금속층에 전기접속시키며, 상기 제2전극을 상기 제2금속층에 전기접속시키는 단계와, 유리재료를 채용하여 상기 금속박막에 설치되어 있는 상기 LED칩을 밀봉하도록 유리 패키지체를 형성하는 단계와, 상기 기판을 제거하여 상기 금속박막의 제2표면을 노출시키는 단계를 포함하는 LED 패키지구조의 패키지방법을 제공한다.
본 발명에 따른 LED 패키지구조에 있어서, 기판을 제거하여 금속박막의 표면을 노출시키고, 상기 금속박막을 LED칩의 전극으로 작용시켜 LED 패키지구조의 경박화를 효과적으로 실현한다. 동시에, 기판이 제거된 후, 금속박막의 제1금속층 및 제2금속층이 패키지체의 저부에 설치되어 있음으로써, 상기 LED 패키지구조의 표면실장이 효과적으로 진행된다. 또한, 본 발명에서 유리재료로 LED칩을 밀봉하게 되므로, 유리 재료의 우수한 내고온성에 의해 쉽게 황화되지 않으므로, 유리 패키지층은 고온하에서도 정상적으로 동작할 수 있게 된다.
도 1 내지 도 5는 본 발명의 제1실시형태에 따른 LED 패키지구조의 제조과정의 개략도이다.
도 6은 도 5에 도시된 LED 패키지구조에 반사방지막을 부가시킨 상태의 단면도이다.
도 7은 본 발명의 제2실시형태에 따른 LED 패키지구조의 단면도이다.
도 8은 본 발명의 제3실시형태에 따른 LED 패키지구조의 단면도이다.
도 9는 본 발명의 제4실시형태에 따른 LED 패키지구조의 단면도이다.
도 10은 도 9에 도시된 LED 패키지구조의 하나의 변형형태이다.
도 11는 본 발명의 제5실시형태에 따른 LED 패키지구조의 단면도이다.
도 12는 본 발명의 제6실시형태에 따른 LED 패키지구조의 단면도이다.
이하, 예시 도면을 참조하면서 본 발명에 따른 LED 패키지구조 및 그 패키지방법에 대해 상세히 설명한다.
도 5를 참조하면, 본 발명의 제1실시형태에 따른 LED 패키지구조(100)는 금속박막(110), 상기 금속박막(110)에 설치되어 있는 LED칩(120), 및 이 LED칩(120)을 밀봉하는 유리 패키지체(130)를 구비한다.
상기 금속박막(110)은 대향하는 제1표면(111) 및 제2표면(112)을 갖는 한편, 서로 절연되어 있는 제1금속층(113)과 제2금속층(114)을 구비한다. 상기 제1금속층(113) 및 상기 제2금속층(114)은 상기 LED 패키지구조(100)를 표면실장(surface mounted)할 경우에 외부와 접속되는 두개의 전극으로서 작용한다. 상기 금속박막(110)의 재료로서는 금(Au), 은(Ag), 동(Cu), 알루미늄(Al), 주석(Sn), 니켈(Ni), 코발트(Co) 중의 하나 또는 그들의 합금이다.
상기 LED칩(120)은 상기 금속박막(110)의 제1표면(111)에 설치되어 있다. 본 실시형태에 있어서, 상기 LED칩(120)은 상기 제1금속층(113)의 표면에 설치되어 있다. 상기 LED칩(120)은 그 양면에 설치되어 있는 제1전극(121) 및 제2전극(122)을 구비한다. 상기 제1전극(121)은 상기 제1금속층(113)에 접촉되어 상기 제1금속층(113)에 전기접속되고, 상기 제2전극(122)은 도선(참조부호 표기 없음)을 통해 상기 제2금속층(114)에 전기접속된다. 상기 LED 패키지구조(100)가 동작하는 경우, 상기 제1전극(121)과 상기 제2전극(122) 사이에 일정한 구동전압이 인가되어 상기 LED칩(120)이 발광(發光)된다. 상기 LED칩(120)의 설치방식은 요구에 따라 본 실시형태와 다를 수 있다. 예컨태, 플립칩(flip chip) 또는 공정(共晶)(공융물; 共融物)(eutectic) 구조의 LED칩을 채용하여 상기 LED칩을 금속박막에 직접 설치할 수 있다.
상기 유리 패키지체(130)는 상기 금속박막(110)에 설치되어 있는 상기 LED칩(120)을 밀봉한다. 상기 금속박막(110)의 제2표면(112)은 상기 유리 패키지체(130)의 외부에 노출되어 상기 제1금속층(113) 및 상기 제2금속층(114)을 효과적으로 외부와 전기접속되도록 하여, 상기 LED칩(120)의 정상적인 동작에 대응하는 구동전류 또는 구동전압을 제공한다. 상기 유리 패키지체(130) 재료로서는 SiO2 또는 NaOㆍnSiO2(n>0)가 채용된다. 도 6에 도시된 바와 같이, 상기 유리 패키지체(130)에는 1층의 반사방지막(anti-refection layer; 150)이 도금되어 있다. 상기 반사방지막(150)은 광선이 상기 유리 패키지체(130)와 외부 공기의 경계면에서의 반사율을 낮추어 출광효율을 향상시킬 수 있다. 본 발명의 제1실시형태에 있어서, 상기 반사방지막(150)은 광학 도금막으로서, 무기 금속산화물이다. 예컨대, 상기 반사방지막(150)은 산화 티탄(TiO2), 이산화 규소(SiO2) 또는 산화 알루미늄(Al2O3)에 의해 제작된다.
이하, 도 1 내지 도 5를 참조하면서 본 발명의 제1실시형태에 따른 LED 패키지구조(100)의 제조과정을 설명한다.
도 1을 참조하면, 먼저, 기판(140)을 제공한다. 상기 기판(140)은 규소 기판, 탄화규소(SiC) 기판, 사파이어(Sapphire; 주요성분은 Al2O3임) 기판, 산화 아연(ZnO) 기판, 금속 기판 또는 유리 기판일 수 있다. 다음으로, 상기 기판(140)의 표면에 진공 증착법(眞空蒸着) 또는 스퍼터링(sputtering) 방법에 의해 1층의 금속박막(110)을 형성한다. 상기 금속박막(110)은 대향하는 제1표면(111) 및 제2표면(112)을 갖는다. 상기 제2표면(112)과 상기 기판(140)은 서로 접촉되어 있다. 또한, 상기 금속박막(110)은 스크린인쇄 또는 도금 등의 방법에 의해 상기 기판에 설치될 수도 있다.
도 2를 참조하면, 상기 금속박막(110)을 패턴화하여 서로 절연되는 제1금속층(113) 및 제2금속층(114)을 형성한다. 구체적으로는, 상기 금속박막(110)의 표면에 감광층을 도포한 다음, 노광(露光) 및 현상(現像) 방법으로 상기 감광층에 필요한 패턴을 형성한 다음, 그에 대해 식각(蝕刻, etching)하여 상기 금속박막(110)에 상기 감광층의 패턴에 대응하는 패턴을 형성한다. 또한, 진공 증착 또는 스퍼터링을 진행하기 전에 상기 기판(140)의 표면에 일정한 패턴을 갖는 이산화규소(SiO2) 레지스트(resist)층을 형성하고, 진공 증착 또는 스퍼터링을 진행하는 과정에 있어서, 상기 금속박막(110)은 상기 기판(140)의 이산화규소(SiO2) 레지스트층이 피복되지 않은 영역에 형성되어 필요한 패턴을 형성한다. 그 다음, 상기 이산화규소(SiO2) 레지스트층을 제거한다.
도 3을 참조하면, 상기 금속박막(110)의 제1표면(111)에 LED칩(120)을 설치한다. 상기 LED칩(120)은 제1전극(121) 및 제2전극(122)을 구비하고, 상기 제1전극(121)은 용접 또는 공정(共晶)(공융물; 共融物) 결합 방법에 의해 상기 제1금속층(113)에 설치되는 한편 상기 제1금속층(113)에 전기접속된다. 상기 제2전극(122)은 와이어 본딩(wire bonding) 방법에 의해 상기 제2금속층(114)에 전기접속된다.
도 4를 참조하면, 유리 재료를 채용하여 상기 금속박막(110)에 설치되어 있는 상기 LED칩(120)을 밀봉해서 유리 패키지체(130)를 형성한다. 본 실시형태에 있어서, 상기 유리 패키지체(130)는 돌출 모양 또는 총알 모양의 구조를 갖는다.
도 5를 참조하면, 상기 기판(140)을 제거하여 상기 금속박막(110)의 제2표면(112)을 노출한다. 구체적 말하면, 레이저 절단, 연마, 식각 방법에 의해 상기 기판(140)을 제거하여, 상기 금속박막(110)의 제2표면(112)을 상기 유리 패키지체(130)의 외부에 노출시킨다. 이때, 상기 금속박막(110)은 상기 유리 패키지체(130)의 저부(底部)에 위치하고, 상기 기판(140)에 의해 지지되던 것이 상기 유리 패키지체(130)에 의해 지지된다.
본 실시형태에 있어서, 상기 유리 패키지체(130)는 상기 LED칩(120)의 지지구조로 작용하고, 상기 유리 패키지체(130) 저부에 위치하는 상기 금속박막(110)은 상기 LED칩(120)이 외부와 접속되는 전극으로 작용한다. 일반적인 LED 패키지구조와 비교하면, 본 실시형태에 따른 LED 패키지구조(100)는 기판(140)을 제거하는 것에 의해 효과적으로 박형화(薄型化)할 수 있다. 다시 말하면, 본 발명에 따른 LED 패키지구조(100)의 두께는 100㎛∼150㎛ 범위에 달할 수 있다. 또한, 유리 재료를 LED칩(120)의 패키지 재료로 채용함으로써, 유리의 우수한 내고온성에 의해, 종래와 같이 고온에서 수지 재료가 황화되어 출광효율이 저하되거나, 수명이 짧아지는 문제를 회피할 수 있게 된다.
본 발명에 따른 LED 패키지구조는 상기 실시형태에만 제한되는 것은 아니다.
도 7을 참조하면, 본 발명의 제2실시형태에 따른 LED 패키지구조(200)는 금속박막(210), 이 금속박막(210) 표면에 설치되어 있는 LED칩(220), 및 이 LED칩(220)을 밀봉하는 유리 패키지체(230)를 구비한다. 제1실시형태와 다른 점은, 본 실시형태에 따른 LED 패키지구조(200)가 형광 전환층(250)을 구비하는 것이다. 상기 형광 전환층(250)은 코팅 또는 점착의 방법에 의해 상기 유리 패키지체(230)의 표면에 설치된다. 상기 형광 전환층(250)의 재료로서는 석류석계(YAG) 형광분말, 질화물(nitride)계 형광분말, 인화물(phosphide), 황화물(sulfides) 또는 규산염 화합물(SixOy) 등이 채용된다. 상기 형광 전환층(250)은 상기 LED칩(220)에서 방사된 제1파장 영역의 광선을 제2파장 영역의 광선으로 전환하고, 상기 제1파장의 수치는 제2파장의 수치와 다르다. 예컨대, 청색 광선을 방사하는 LED칩(220)과 청색 광선을 황색 광선으로 전환하는 형광 전환층(250)을 결합하면, 상기 LED 패키지구조(200)는 백색 광선 또는 다파장의 혼합 광선을 출사한다. 상기 형광 전환층(250)은 에폭시(epoxy), 실리콘(silicone) 또는 여타의 패키지 재료를 더 포함할 수 있다.
또한, 형광 전환층의 설치 위치는 본 실시형태의 방식으로만 제한되는 것은 아니다.
도 8을 참조하면, 본 발명의 제3실시형태에 따른 LED 패키지구조(300)는 금속박막(310), 이 금속박막(310) 표면에 설치되어 있는 LED칩(320), 및 이 LED칩(320)을 밀봉하는 유리 패키지체(330)를 구비한다. 제2실시형태와 다른 점은, 상기 유리 패키지체(330)의 내부에 형광 입자(350)가 설치되어 있는 것이다. 상기 형광 입자(350)는 상기 유리 패키지체(330)를 형성하는 과정에서 유리 재료에 첨가되고, 상기 유리 재료가 경화(硬化)될 때, 상기 형광 입자(350)는 상기 유리 패키지체(330)의 내부에 고정된다. 본 실시형태에 있어서, 상기 형광 입자(350)는 상기 유리 패키지체(330)의 내부에 설치되어 있으므로, 외부환경의 영향을 받지 않아 상기 LED 패키지구조(300)의 안정성을 확보한다.
도 9를 참조하면, 본 발명의 제4실시형태에 따른 LED 패키지구조(400)는 금속박막(410), 이 금속박막(410)의 표면에 설치되어 있는 LED칩(420), 및 이 LED칩(420)을 밀봉하는 유리 패키지체(430)를 구비한다. 제1실시형태와 다른 점은, 상기 유리 패키지체(430)의 내부에 수용공간(431)이 존재하고, 상기 LED칩(420)이 이 수용공간(431) 내에 설치되어 있는 것이다. 본 실시형태에 있어서, 상기 유리 패키지체(430)는 상기 LED칩(420)과 직접 접촉하지 않으므로 상기 LED칩(420) 및 그 접속선(lead)은 패키지 과정의 온도의 영향을 받지 않아 성능의 저하를 초래하지 않는다. 패키지과정에 있어서, 유리 패키지 재료에 질소 또는 불활성 기체와 같은 보호 기체를 주입하여 상기 LED칩(420)과 상기 유리 패키지체(430) 사이에 기체 격리층(432)을 형성시킨다. 상기 기체 격리층(432)은 상기 LED칩(420)과 상기 유리 패키지체(430)가 직접 접촉하는 것을 방지한다. 또한, 상기 보호 기체는 수용공간(431) 내에 수증기가 진입(進入)되어 상기 LED칩(420)의 수명이 저하하거나 상기 LED칩(420)을 파손시키는 것을 회피할 수도 있다. 요구에 따라, 상기 수용공간(431)의 내벽에 1층의 형광 전환층(450)을 설치할 수 있다. 마찬가지로, 상기 형광 전환층(450)도 외부환경의 영향을 받지 않아 성능의 악화를 회피할 수 있다.
또한, 본 실시형태에 있어서, 상기 형광 전환층(450)은 상기 수용공간(431)의 내벽에만 설치되는 것은 아니다. 도 10을 참조하면, 상기 형광 전환층(450)은 상기 LED칩(420)의 표면을 피복하도록 설치되고, 상기 LED칩(420)이 방사한 광선은 상기 형광 전환층(450)을 경유한 다음, 상기 유리 패키지체(430)를 통해 외부로 출사된다.
상기 LED칩의 실장방식은 상기한 방식으로만 제한되는 것은 아니다. 도 11을 참조하면, 본 발명의 제5실시형태에 따른 LED 패키지구조(500)는 금속박막(510), 이 금속박막(510)의 표면에 설치되어 있는 LED칩(520), 및 이 LED칩(520)을 밀봉하는 유리 패키지체(530)를 구비한다. 본 실시형태에 있어서, 상기 유리 패키지체(530)는 돌출모양 또는 총알모양의 구조이다. 상기 금속박막(510)은 서로 절연되는 제1금속층(513) 및 제2금속층(514)을 포함한다. 상기 LED칩(520)은 제1전극(521) 및 제2전극(522)을 포함한다. 제1실시형태와 다른 점은, 상기 LED칩(520)은 접착제(560)에 의해 상기 제1금속층(511)의 표면에 고정된다. 상기 LED칩(520)의 제1전극(521) 및 제2전극(522)은 상기 LED칩(520)의 같은 측에 설치되어 있다. 상기 제1전극(521)은 와이어 본딩 방식에 의해 상기 제2금속층(513)에 전기접속되고, 상기 제2전극(522)은 와이어 본딩 방식에 의해 상기 제2금속층(514)에 전기접속된다. 또한, 상기 LED칩(520)는 공정(共晶; eutectic)결합 또는 플립칩(flip chip) 방법에 의해 상기 금속박막(510)의 표면에 설치될 수도 있다.
유리 패키지체의 구조는 상기한 구조로만 한정되는 것은 아니다. 도 12를 참조하면, 본 발명의 제6실시형태에 따른 LED 패키지구조(600)는 금속박막(610), 이 금속박막(610)의 표면에 설치되어 있는 LED칩(620), 및 이 LED칩(620)을 밀봉하는 유리 패키지체(630)를 구비한다. 상기 금속박막(610)은 서로 절연되는 제1금속층(613) 및 제2금속층(614)을 포함한다. 상기 LED칩(620)은 접착제(660)에 의해 상기 제1금속층(613)의 표면에 고정된다. 상기 LED칩(620)의 제1전극(621)은 상기 제1금속층(613)에 전기접속되고, 상기 LED칩(620)의 제2전극(622)은 상기 제2금속층(614)에 전기접속된다. 제5실시형태와 다른 점은, 본 실시형태의 유리 패키지체(630)의 출광면이 평면으로 설치된 것이다. 동시에, 상기 유리 패키지체(630)에 석류석계(YAG) 형광분말, 질화물(nitride) 형광분말, 인화물(phosphide), 황화물(sulfides), 규산염 화합물(SixOy) 등 재료로 제작되는 형광 전환층이 설치될 수도 있다.
이상, 본 발명을 바람직한 실시형태를 사용하여 설명하였으나, 본 발명의 범위는 특정 실시형태에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100,200,300,400,500,600 --- LED 패키지구조
110,210,310,410,510,610 --- 금속박막
111 --- 제1표면
112 --- 제2표면
113,513,613 --- 제1금속층
114,514,614 --- 제2금속층
120,220,320,420,520,620 --- LED칩
121,521,621 --- 제1전극
122,522,622 --- 제2전극
130,230,330,430,530,630 --- 유리 패키지체
140 --- 기판
150 --- 반사방지막
250,450 --- 형광 전환층
350 --- 형광 입자
431 --- 수용공간
432 --- 기체 격리층
560,660 --- 접착제

Claims (9)

  1. 대향하는 제1표면 및 제2표면을 갖는 한편 서로 절연되는 제1금속층 및 제2금속층을 구비하는 금속박막과,
    제1전극 및 제2전극을 갖는 한편 상기 금속박막의 제1표면에 설치되고, 상기 제1전극은 상기 제1금속층에 전기접속되며, 상기 제2전극은 상기 제2금속층에 전기접속되는 LED칩과,
    상기 LED칩을 밀봉하는 한편 상기 금속박막의 제2표면이 노출되도록 밀봉하는 유리 패키지체를 구비하는 것을 특징으로 하는 LED 패키지구조.
  2. 제1항에 있어서,
    상기 LED 패키지구조는 상기 유리 패키지체의 표면에 설치되는 형광 전환층을 더 구비하는 것을 특징으로 하는 LED 패키지구조.
  3. 제1항에 있어서,
    상기 유리 패키지체는 그 내부에 분산되어 있는 형광 입자를 포함하는 것을 특징으로 하는 LED 패키지구조.
  4. 제1항에 있어서,
    상기 유리 패키지체의 내부에 수용공간을 가지고, 상기 LED칩은 상기 수용공간 내에 설치되는 것을 특징으로 하는 LED 패키지구조.
  5. 제4항에 있어서,
    상기 수용공간의 내벽에 1층의 형광 전환층이 설치되어 있는 것을 특징으로 하는 LED 패키지구조.
  6. 제4항에 있어서,
    상기 LED칩의 표면에 1층의 형광 전환층이 설치되어 있는 것을 특징으로 하는 LED 패키지구조.
  7. 기판에 대향하는 제1표면 및 제1표면을 갖는 금속박막을 형성하는 단계와,
    상기 금속박막을 패턴화하여 서로 절연되는 제1금속층 및 제2금속층을 형성하는 단계와,
    상기 금속박막의 제1표면에 제1전극 및 제2전극을 갖는 LED칩을 설치하고, 상기 제1전극을 상기 제1금속층에 전기접속시키며, 상기 제2전극을 상기 제2금속층에 전기접속시키는 단계와,
    유리재료를 채용하여 상기 금속박막에 설치되어 있는 상기 LED칩을 밀봉하도록 유리 패키지체를 형성하는 단계와,
    상기 기판을 제거하여 상기 금속박막의 제2표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 LED 패키지구조의 패키지방법.
  8. 제7항에 있어서,
    밀봉하는 과정에 있어서, 상기 유리 패키지체 내에 형광 입자를 첨가하여 상기 형광 입자가 상기 유리 패키지체 내에 분산되게 하는 것을 특징으로 하는 LED 패키지구조의 패키지방법.
  9. 제7항에 있어서,
    밀봉하는 과정에 있어서, 상기 유리 패키지체에 수용공간을 형성하고, 상기 LED칩을 상기 수용공간 내에 설치하며, 형광 전환층을 상기 수용공간의 내벽 또는 LED칩의 표면에 설치하는 것을 특징으로 하는 LED 패키지구조의 패키지방법.
KR1020110066501A 2010-07-15 2011-07-05 엘이디 패키지구조 및 그 패키지방법 KR20120007968A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010226691.9 2010-07-15
CN2010102266919A CN102332522A (zh) 2010-07-15 2010-07-15 发光二极管封装结构及封装方法

Publications (1)

Publication Number Publication Date
KR20120007968A true KR20120007968A (ko) 2012-01-25

Family

ID=45466246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110066501A KR20120007968A (ko) 2010-07-15 2011-07-05 엘이디 패키지구조 및 그 패키지방법

Country Status (3)

Country Link
US (1) US20120012873A1 (ko)
KR (1) KR20120007968A (ko)
CN (1) CN102332522A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452857B1 (ko) * 2013-03-04 2014-10-22 주식회사 루멘스 발광소자 패키지 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227271B1 (en) * 2011-01-27 2012-07-24 Himax Technologies Limited Packaging method of wafer level chips
US8754440B2 (en) * 2011-03-22 2014-06-17 Tsmc Solid State Lighting Ltd. Light-emitting diode (LED) package systems and methods of making the same
CN103254889B (zh) * 2012-02-16 2015-12-09 赛恩倍吉科技顾问（深圳）有限公司 荧光粉薄膜制作方法及相应的发光二极管封装方法
CN104752582A (zh) * 2013-12-31 2015-07-01 展晶科技(深圳)有限公司 发光二极管封装方法
JP6733232B2 (ja) * 2016-03-16 2020-07-29 豊田合成株式会社 発光装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224000B2 (en) * 2002-08-30 2007-05-29 Lumination, Llc Light emitting diode component
TWM268733U (en) * 2004-09-10 2005-06-21 Sen Tech Co Ltd LED packaging structure containing fluorescent plate
WO2006126809A1 (en) * 2005-05-26 2006-11-30 Luxpia Co., Ltd. Very small light emitting diode package and manufacturing methods of it
CN100521269C (zh) * 2006-08-03 2009-07-29 丰田合成株式会社 固态器件
CN2911965Y (zh) * 2006-11-08 2007-06-13 秦波 白光发光二极管
CN101630668B (zh) * 2008-07-15 2011-09-28 展晶科技(深圳)有限公司 化合物半导体元件及光电元件的封装结构及其制造方法
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452857B1 (ko) * 2013-03-04 2014-10-22 주식회사 루멘스 발광소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
CN102332522A (zh) 2012-01-25
US20120012873A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
TWI608637B (zh) 發光裝置及其製造方法
KR101923738B1 (ko) 발광 장치 및 그 제조 방법
US9153745B2 (en) Light-emitting diode package and method of fabricating the same
JP4918238B2 (ja) 発光装置
US8188497B2 (en) Semiconductor device and method of manufacturing the same
WO2011099384A1 (ja) 発光装置および発光装置の製造方法
US11942569B2 (en) Methods and packages for enhancing reliability of ultraviolet light-emitting devices
JP5374876B2 (ja) 発光装置
TW201442301A (zh) 無基台之發光二極體（ｌｅｄ）元件及其製造方法
KR20120007968A (ko) 엘이디 패키지구조 및 그 패키지방법
JP2007116138A (ja) 発光装置
JP2007242856A (ja) チップ型半導体発光素子
US20200313049A1 (en) Light emitting diode package
CN104465940B (zh) 发光器件封装件
TWI648886B (zh) 發光二極體結構
JP2011100905A (ja) 発光装置および発光装置の製造方法
KR20140096722A (ko) 램프 유닛
US20140063822A1 (en) Wiring board, light-emitting device, and method of manufacturing the wiring board
KR20220004002A (ko) 발광 소자
EP2549553B1 (en) Led module and manufacturing method thereof
KR20130021290A (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
TWI406435B (zh) 發光二極體製造方法
US20130240925A1 (en) Light emitting diode package and method of manufacturing the same
JP5034342B2 (ja) 発光装置
JP6520482B2 (ja) 発光装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid