KR20120005133A - A light-emitting diode and method for fabricating the same - Google Patents

A light-emitting diode and method for fabricating the same Download PDF

Info

Publication number
KR20120005133A
KR20120005133A KR1020100065722A KR20100065722A KR20120005133A KR 20120005133 A KR20120005133 A KR 20120005133A KR 1020100065722 A KR1020100065722 A KR 1020100065722A KR 20100065722 A KR20100065722 A KR 20100065722A KR 20120005133 A KR20120005133 A KR 20120005133A
Authority
KR
South Korea
Prior art keywords
layer
emitting diode
semiconductor layer
light emitting
transparent electrode
Prior art date
Application number
KR1020100065722A
Other languages
Korean (ko)
Other versions
KR101143085B1 (en
Inventor
이헌
변경재
양기연
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100065722A priority Critical patent/KR101143085B1/en
Publication of KR20120005133A publication Critical patent/KR20120005133A/en
Application granted granted Critical
Publication of KR101143085B1 publication Critical patent/KR101143085B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Abstract

PURPOSE: A light emitting diode and a manufacturing method thereof are provided to improve optical extraction efficiency of the light emitting diode by forming an unevenness pattern layer in a transparent electrode layer or on the top of a second semiconductor layer. CONSTITUTION: A first semiconductor layer(18) having a first conductivity type is formed. An active layer(20) is formed on the first semiconductor layer. A second semiconductor layer(22) having a second conductive type which is opposite with the first conductivity type on the active layer. A transparent electrode layer is formed on the second semiconductor layer. An unevenness pattern layer(46) is formed on the second semiconductor layer using a nano imprinting technique. The unevenness pattern layer comprises one among TiO2, ZnO, AZO, ITO, and FTO.

Description

발광 다이오드 및 그 제조방법{A LIGHT-EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}LIGHT-EMITTING DIODE AND METHOD FOR FABRICATING THE SAME

본 발명은 발광 다이오드 및 그 제조방법에 관한 것이다. 보다 상세하게는, 높은 광 추출 효율을 가지는 발광 다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same. More particularly, the present invention relates to a light emitting diode having a high light extraction efficiency and a method of manufacturing the same.

질화갈륨(GaN) 계열의 발광 다이오드는 전력소모가 적고 수명이 길며 고휘도의 특성을 가지고 있다. 이러한 특성을 이용하여 질화갈륨 계열의 발광 다이오드는 LCD(Liquid Crystal Display) 백라이트(backlight), 차량용 조명, 교통 신호등 등 다양한 조명용 광원으로 널리 이용되고 있다. 그러나, 아직까지 발광 다이오드의 효율은 만족할 만한 수준에 이르지 못하고 있으며, 이에 발광 다이오드의 효율을 개선하기 위한 노력이 계속되고 있다.Gallium nitride (GaN) -based light emitting diodes have low power consumption, long lifespan, and high brightness. By using these characteristics, gallium nitride-based light emitting diodes are widely used as various light sources for lighting, such as liquid crystal display (LCD) backlights, vehicle lights, traffic lights, and the like. However, the efficiency of the light emitting diode has not reached a satisfactory level so far, and thus efforts to improve the efficiency of the light emitting diode have been continued.

발광 다이오드의 효율을 개선하기 위한 노력은 크게 두 가지로 나눌 수 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(internal quantum efficiency)을 개선시키기 위한 노력이고, 둘째는 광 추출 효율(light extraction efficiency)을 개선시키기 위한 노력이다. 내부 양자 효율은 현재 70 내지80%의 수준에 이르고 있어 개선의 여지가 많지 않으나, 광 추출 효율은 개선의 여지가 많다.Efforts to improve the efficiency of light emitting diodes can be divided into two categories. The first is an effort to improve the internal quantum efficiency determined by the crystal quality and the epilayer structure, and the second is an effort to improve the light extraction efficiency. The internal quantum efficiency is currently at the level of 70 to 80%, so there is little room for improvement, but the light extraction efficiency has much room for improvement.

광 추출 효율 개선을 위한 방법으로는 열 방출 구조 및 거칠어진 표면을 채용하여 내부 광 손실을 제거하는 방법이 주로 이용되고 있다. 이 중에서도, 거칠어진 표면은 발광 다이오드와 그 주변(예를 들면, 대기)의 굴절률 차이에 따른 전반사를 방지하기 위해서 발광 다이오드의 구성요소에 채용된다.As a method for improving light extraction efficiency, a method of removing internal light loss by employing a heat dissipation structure and a roughened surface is mainly used. Among these, the roughened surface is employed in the light emitting diode component in order to prevent total reflection due to the difference in refractive index between the light emitting diode and its surroundings (for example, the atmosphere).

일반적으로 질화갈륨 계열의 반도체 물질은 높은 굴절률을 가지고 있으므로 임계각이 상대적으로 크다. 임계각 이하의 각으로 표면에 입사된 광은 전반사되어 다시 발광 다이오드 내부로 되돌아 가는데, 이러한 광은 다시 반사되어 외부로 방출되기도 하나, 일부는 발광 다이오드 내부 또는 전극들에서 흡수되어 열로 손실된다. 발광 다이오드의 거칠어진 표면은 표면에 입사된 광이 전반사에 의해 발광 다이오드 내부로 돌아가는 것을 방지하여 광을 외부로 방출시키는 역할을 할 수 있다.In general, the gallium nitride-based semiconductor material has a high refractive index, so the critical angle is relatively large. The light incident on the surface at an angle below the critical angle is totally reflected and returned back to the inside of the light emitting diode, which is reflected back and emitted to the outside, but part of it is absorbed by the light emitting diode or the electrodes and is lost as heat. The roughened surface of the light emitting diode may serve to prevent light incident on the surface from returning to the inside of the light emitting diode by total reflection, thereby emitting light to the outside.

이러한 점에 착안하여 근래에 들어 발광 다이오드에 거칠어진 표면을 형성하는 여러 가지 기술들이 소개되고 있다. 그러나, 아직까지 발광 다이오드의 광 추출 효율은 만족할 만한 수준에 이르지 못하고 있으며, 광 추출 효율을 보다 효과적으로 개선할 수 있는 기술이 요구되고 있다.With this in mind, in recent years, various techniques for forming a rough surface on a light emitting diode have been introduced. However, the light extraction efficiency of the light emitting diode has not yet reached a satisfactory level, and there is a demand for a technology that can more effectively improve the light extraction efficiency.

본 발명은 광 추출 효율이 높은 발광 다이오드 및 그 제조방법을 제공하는 것을 그 목적으로 한다.An object of the present invention is to provide a light emitting diode having high light extraction efficiency and a method of manufacturing the same.

상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법은 (a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계; (b) 상기 제1 반도체층 상에 활성층을 형성하는 단계; (c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계; 및 (d) 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a light emitting diode according to an embodiment of the present invention comprises the steps of (a) forming a first semiconductor layer having a first conductivity (first conductivity); (b) forming an active layer on the first semiconductor layer; (c) forming a second semiconductor layer having a second conductivity type opposite to the first conductivity type on the active layer; And (d) forming an uneven pattern layer on the second semiconductor layer by using nanoimprinting techniques.

상기 요철 패턴층은 TiO2, ZnO, AZO, ITO, FTO 중 적어도 어느 하나를 포함할 수 있다.The uneven pattern layer may include at least one of TiO 2 , ZnO, AZO, ITO, and FTO.

상기 요철 패턴층의 굴절률은 1.8 내지 2.4일 수 있다.The refractive index of the uneven pattern layer may be 1.8 to 2.4.

상기 (d) 단계 이전에 상기 제2 반도체층 상에 투명 전극층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a transparent electrode layer on the second semiconductor layer before the step (d).

상기 제1 반도체층의 도전형은 n형이고, 상기 제2 반도체층의 도전형은 p형일 수 있다.The conductivity type of the first semiconductor layer may be n-type, and the conductivity type of the second semiconductor layer may be p-type.

상기 (d) 단계는, 소정의 패턴을 가지는 몰드에 고굴절률 물질이 분산된 레진 혼합물을 도포하는 단계; 및 상기 몰드를 상기 투명 전극층 상부에 압착시켜 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계를 포함할 수 있다.Step (d) may include applying a resin mixture in which a high refractive index material is dispersed in a mold having a predetermined pattern; And pressing the mold onto the transparent electrode layer to form the concave-convex pattern layer on the transparent electrode layer.

상기 몰드를 상기 투명 전극층 상부에 압착시키기 이전에 상기 투명 전극층과 상기 레진 혼합물과의 접착력을 향상시키기 위하여 상기 투명 전극층 상에 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에 적어도 하나의 공정을 수행할 수 있다.Prior to pressing the mold on the transparent electrode layer, an oxygen plasma treatment process, a cleaning process, an ultraviolet process, and an adhesion promoter are coated on the transparent electrode layer to improve adhesion between the transparent electrode layer and the resin mixture. At least one process may be performed.

상기 (d) 단계는, 상기 투명 전극층 상에 고굴절률 물질이 분산된 레진 혼합물층을 형성하는 단계; 및 소정의 패턴을 가지는 몰드로 상기 레진 혼합물층을 나노 임프린팅 하여 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계를 포함할 수 있다.Step (d) may include forming a resin mixture layer in which a high refractive index material is dispersed on the transparent electrode layer; And nano-imprinting the resin mixture layer with a mold having a predetermined pattern to form the uneven pattern layer on the transparent electrode layer.

상기 (d) 단계는, 상기 투명 전극층 상에 폴리머층을 형성하는 단계; 상기 폴리머층 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층을 형성하는 단계; 상기 마스크 패턴층을 마스크로 이용하여 상기 폴리머층을 식각함으로써 상기 투명 전극층 상에 볼록부를 형성하는 단계: 상기 볼록부 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계; 및 상기 폴리머층 및 상기 마스크 패턴층을 제거하는 단계를 포함할 수 있다.Step (d) may include forming a polymer layer on the transparent electrode layer; Forming a mask pattern layer on the polymer layer by using nanoimprinting techniques; Forming a convex portion on the transparent electrode layer by etching the polymer layer using the mask pattern layer as a mask: forming the concave-convex pattern layer on the transparent electrode layer by depositing a high refractive index material in the space between the convex portions Doing; And removing the polymer layer and the mask pattern layer.

상기 폴리머층의 식각은 산소 플라즈마를 이용하여 수행되며, 상기 마스크 패턴층은 상기 폴리머층에 비하여 산소 플라즈마에 대해서 높은 에치 저항성(etch resistance)을 가질 수 있다.The polymer layer may be etched using an oxygen plasma, and the mask pattern layer may have a higher etch resistance with respect to the oxygen plasma than the polymer layer.

상기 제1 반도체층의 도전형은 p형이고, 상기 제2 반도체층의 도전형은 n형일 수 있다.The conductivity type of the first semiconductor layer may be p-type, and the conductivity type of the second semiconductor layer may be n-type.

상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 발광 다이오드는 n형의 도전형(first conductivity)을 갖는 제1 반도체층; 상기 제1 반도체층 상에 형성되는 활성층; 상기 활성층 상에 형성되는 p형의 도전형을 갖는 제2 반도체층; 상기 제2 반도체층 상에 형성되는 투명 전극층; 및 상기 투명 전극층 상에 나노 임프린팅 기법을 이용하여 형성되는 요철 패턴층을 포함하는 것을 특징으로 한다.In order to achieve the above object, a light emitting diode according to an embodiment of the present invention comprises a first semiconductor layer having an n-type conductivity (first conductivity); An active layer formed on the first semiconductor layer; A second semiconductor layer having a p-type conductivity type formed on the active layer; A transparent electrode layer formed on the second semiconductor layer; And an uneven pattern layer formed on the transparent electrode layer by using nanoimprinting techniques.

상기의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 발광 다이오드는 p형의 도전형(first conductivity)을 갖는 제1 반도체층; 상기 제1 반도체층 상에 형성되는 활성층; 상기 활성층 상에 형성되는 n형의 도전형을 갖는 제2 반도체층; 및 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 형성되는 요철 패턴층을 포함하는 것을 특징으로 한다.In order to achieve the above object, a light emitting diode according to an embodiment of the present invention comprises a first semiconductor layer having a p-type conductivity (first conductivity); An active layer formed on the first semiconductor layer; A second semiconductor layer having an n-type conductivity type formed on the active layer; And an uneven pattern layer formed on the second semiconductor layer by using nanoimprinting techniques.

본 발명에 의하면, 투명 전극층 또는 제2 반도체층 상부에 요철 패턴층을 형성함으로써 발광 다이오드의 광 추출 효율을 향상시킬 수 있게 된다.According to the present invention, the light extraction efficiency of the light emitting diode can be improved by forming the uneven pattern layer on the transparent electrode layer or the second semiconductor layer.

또한, 본 발명에 의하면, 나노 임프린팅 기법을 이용한 간단한 공정만으로 요철 패턴층을 형성할 수 있게 된다.In addition, according to the present invention, it is possible to form the uneven pattern layer by a simple process using a nanoimprinting technique.

또한, 본 발명에 의하면, 나노 임프린팅 기법을 이용하여 대면적의 기판에도 용이하게 요철 패턴층을 형성할 수 있게 된다.In addition, according to the present invention, it is possible to easily form a concave-convex pattern layer on a large area substrate by using nanoimprinting techniques.

또한, 본 발명에 의하면, 상부 발광형 및 수직형 발광 다이오드 모두에 적용할 수 있는 요철 패턴층의 형성 방법을 제공할 수 있게 된다.In addition, according to the present invention, it is possible to provide a method of forming an uneven pattern layer applicable to both the top emission type and the vertical type light emitting diodes.

또한, 본 발명에 의하면, 플라즈마 식각 공정을 이용하지 아니하고 요철 패턴층을 형성할 수 있게 되므로, 발광 다이오드 각 구성요소의 손상을 최소화할 수 있게 된다.In addition, according to the present invention, since the concave-convex pattern layer can be formed without using the plasma etching process, it is possible to minimize the damage of each light emitting diode component.

도 1 내지 도 4는 본 발명의 제1 실시예에 따라 투명 전극층 상부에 요철 패턴층을 형성하기 위한 방법을 나타내는 도면이다.
도 5 내지 도 7은 본 발명의 제2 실시예에 따라 투명 전극층 상부에 요철 패턴층을 형성하기 위한 방법을 나타내는 도면이다.
도 8 내지 도 13은 본 발명의 제3 실시예에 따라 투명 전극층 상부에 요철 패턴층을 형성하기 위한 방법을 나타내는 도면이다.
도 14는 본 발명에 의한 상부 발광형 발광 다이오드의 모습을 나타내는 도면이다.
도 15는 본 발명의 발광 다이오드의 광 추출 효율을 설명하기 위한 도면이다.
도 16 내지 도 19는 상부 발광형 발광 다이오드에 본 발명의 요철 패턴층이 채용된 모습을 나타내는 도면이다.1 to 4 are diagrams showing a method for forming an uneven pattern layer on the transparent electrode layer according to the first embodiment of the present invention.
5 to 7 are views showing a method for forming an uneven pattern layer on the transparent electrode layer according to the second embodiment of the present invention.
8 to 13 illustrate a method for forming an uneven pattern layer on the transparent electrode layer according to the third exemplary embodiment of the present invention.
14 is a view showing a state of the top light emitting diode according to the present invention.
15 is a view for explaining the light extraction efficiency of the light emitting diode of the present invention.
16 to 19 are views showing a state in which the concave-convex pattern layer of the present invention is employed in an upper emission type light emitting diode.

후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.DETAILED DESCRIPTION The following detailed description of the invention refers to the accompanying drawings that show, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled. In the drawings, like reference numerals refer to the same or similar functions throughout the several aspects, and length, area, thickness, and the like may be exaggerated for convenience.

이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

본 발명은 요철 패턴층을 가지는 발광 다이오드의 제조방법에 관한 것이다. 본 발명의 요철 패턴층은 상부 발광형(top-emitting) 발광 다이오드뿐만 아니라 수직형(vertical structure) 발광 다이오드에도 채용될 수 있다. 다만, 두 가지 형태의 발광 다이오드에 요철 패턴층은 동일한 방법으로 형성될 수 있으므로, 상부 발광형 발광 다이오드에 요철 패턴층을 형성하는 방법에 대해서 먼저 설명하고, 이러한 방법이 수직형 발광 다이오드에도 동일하게 적용되는 것으로 간주한다. 수직형 발광 다이오드와 상부 발광형 발광 다이오드에 요철 패턴층을 형성함에 있어서 서로 차이가 있는 부분에 대해서는 이후에 더 후술하도록 하겠다.The present invention relates to a method of manufacturing a light emitting diode having an uneven pattern layer. The uneven pattern layer of the present invention can be employed not only for top-emitting light emitting diodes but also for vertical structure light emitting diodes. However, since the concave-convex pattern layer may be formed on the two types of light emitting diodes in the same manner, a method of forming the concave-convex pattern layer on the upper light emitting diode is described first, and the same method is applied to the vertical light emitting diode. Deemed applicable. Portions that are different from each other in forming the uneven pattern layer on the vertical light emitting diode and the top light emitting diode will be described later.

도 1 내지 도 14는 본 발명의 일 실시예에 따른 상부 발광형 발광 다이오드(10)의 제조방법을 설명하기 위한 도면이다.1 to 14 are views for explaining a method of manufacturing the top-emitting light emitting diode 10 according to an embodiment of the present invention.

상부 발광형 발광 다이오드(10)의 경우, 기본적으로 기판(12), 버퍼층(14), u형 반도체층(16), 제1 반도체층(18), 활성층(20), 제2 반도체층(22), 투명 전극층(24)이 순차적으로 적층되어 형성될 수 있다. 여기서, 기판(12)은 사파이어 기판을 이용할 수 있으며, 버퍼층(14)으로는 질화갈륨 버퍼층(14)을 이용할 수 있다. 또한, u형 반도체층(16)은 불순물이 도핑되지 아니한 u형 질화갈륨층일 수 있으며, 활성층(20)은 다중양지우물(MQW) 활성층(20)일 수 있다.In the case of the top emitting light emitting diode 10, the substrate 12, the buffer layer 14, the u-type semiconductor layer 16, the first semiconductor layer 18, the active layer 20, and the second semiconductor layer 22 are basically provided. ), The transparent electrode layers 24 may be sequentially stacked. The sapphire substrate may be used as the substrate 12, and the gallium nitride buffer layer 14 may be used as the buffer layer 14. In addition, the u-type semiconductor layer 16 may be a u-type gallium nitride layer not doped with impurities, and the active layer 20 may be a multi-positive well (MQW) active layer 20.

본 발명에서는 제1 반도체층(18) 및 제2 반도체층(22)이 질화갈륨을 기본적으로 포함하여 구성될 수 있다. 또한, 상부 발광형 발광 다이오드(10)의 경우, 제1 반도체층(18)의 도전형은 n형이고, 제2 반도체층(22)의 도전형은 p형일 수 있다.In the present invention, the first semiconductor layer 18 and the second semiconductor layer 22 may basically include gallium nitride. In the case of the top emission type light emitting diode 10, the conductivity type of the first semiconductor layer 18 may be n-type, and the conductivity type of the second semiconductor layer 22 may be p-type.

투명 전극층(24)은 기본적으로 전극으로서의 역할을 수행할 수 있으며 활성층(20) 에서 방출된 광이 투과될 수 있는 경로로서의 역할을 수행할 수 있다. 이러한 의미에서 투명 전극층(24)은 일정 이상의 광 투과도와 전기 전도성을 가지는 물질로 구성될 수 있다. 이를 테면, 투명 전극층(24)은 ITO(Indium-Tin-Oxide)로 구성될 수 있다.The transparent electrode layer 24 may basically serve as an electrode, and may serve as a path through which light emitted from the active layer 20 can pass. In this sense, the transparent electrode layer 24 may be made of a material having a light transmittance and electrical conductivity of a predetermined or more. For example, the transparent electrode layer 24 may be made of indium-tin-oxide (ITO).

투명 전극층(24)의 상부에는 요철 패턴층(34, 38, 46)이 형성될 수 있다. 요철 패턴층(34, 38, 46)은 투명 전극층(24)을 투과하는 광이 전반사되는 것을 방지하는 기능을 수행할 수 있다. 요철 패턴층(34, 38, 46)은 투명 전극층(24) 보다 굴절률이 높은 것이 바람직하다. 이를 테면, ITO로 구성된 투명 전극층(24)을 이용하는 경우, 요철 패턴층(34, 38, 46)의 굴절률은 약 1.6 내지 2.4인 것이 바람직하다. 이에 따라, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 발생할 수 있는 전반사를 효과적으로 방지할 수 있게 된다.Concave-convex pattern layers 34, 38, and 46 may be formed on the transparent electrode layer 24. The uneven pattern layers 34, 38, and 46 may function to prevent total reflection of light passing through the transparent electrode layer 24. It is preferable that the uneven pattern layers 34, 38, and 46 have a higher refractive index than the transparent electrode layer 24. For example, when using the transparent electrode layer 24 made of ITO, the refractive index of the uneven pattern layer 34, 38, 46 is preferably about 1.6 to 2.4. Accordingly, it is possible to effectively prevent total reflection that may occur when light is incident from the medium having a large refractive index to the medium having a small refractive index.

요철 패턴층(34, 38, 46)의 굴절률을 투명 전극층(24) 보다 높게 하기 위하여, 요철 패턴층(34, 38, 46)은 TiO2, ZnO, AZO, ITO, FTO 중 적어도 어느 하나를 포함하여 구성되는 것이 바람직하다. 이를 위하여, 요철 패턴층(34, 38, 46)의 형성 시에는 상기의 물질이 분산된 레진 혼합물(32) 또는 상기의 물질로 구성된 가스 등이 이용될 수 있는데 이에 대해서는 후술하도록 하겠다.In order to make the refractive index of the uneven pattern layers 34, 38, 46 higher than the transparent electrode layer 24, the uneven pattern layers 34, 38, 46 include at least one of TiO 2 , ZnO, AZO, ITO, and FTO. It is preferable to be configured. To this end, the formation of the concave-convex pattern layer 34, 38, 46 may be used a resin mixture 32 in which the above-described material is dispersed or a gas composed of the above-described material, which will be described later.

본 발명에서 요철 패턴층(34, 38, 46)은 나노 임프린팅 기법을 이용하여 형성될 수 있다. 보다 세부적으로는, 요철 패턴층(34, 38, 46)은 세 가지의 다른 나노 임프린팅 기법을 이용하여 형성될 수 있다. 이하에서는 이러한 세 가지의 나노 임프린팅 기법 각각에 대해서 상세하게 살펴보기로 한다.In the present invention, the uneven pattern layers 34, 38, and 46 may be formed using nanoimprinting techniques. More specifically, the uneven pattern layers 34, 38, and 46 may be formed using three different nanoimprinting techniques. Hereinafter, each of these three nanoimprinting techniques will be described in detail.

먼저, 요철 패턴층(34)을 형성하는 제1 실시예에 대해서 설명한다.First, the first embodiment for forming the uneven pattern layer 34 will be described.

도 1 내지 도 4는 본 발명의 제1 실시예에 따라 투명 전극층(24) 상부에 요철 패턴층(34)을 형성하기 위한 방법을 나타내는 도면이다.1 to 4 illustrate a method for forming the uneven pattern layer 34 on the transparent electrode layer 24 according to the first embodiment of the present invention.

도 1을 참조하면, 소정의 패턴이 형성되어 있는 몰드(30)를 준비한다. 몰드(30)는 실리콘, 유리, 금속 등을 이용하여 제조될 수 있으나, 바람직하게는 PDMS, h-PDMS, PVC등의 고분자를 이용하여 제조될 수 있다.Referring to FIG. 1, a mold 30 in which a predetermined pattern is formed is prepared. The mold 30 may be manufactured using silicon, glass, metal, or the like, but preferably, may be manufactured using a polymer such as PDMS, h-PDMS, PVC, or the like.

고분자의 몰드(30)는 다음과 같은 방법으로 제조할 수 있다. 먼저, 소정의 기판 상에 감광성 수지층을 도포한 후에 전자빔 리소그래피나 레이저 간섭 리소그래피 공정 및 식각 공정을 수행하여 패턴을 형성함으로써, 소정의 패턴을 가지는 고분자의 몰드(30)를 제조할 수 있다.The mold 30 of the polymer may be manufactured by the following method. First, a mold 30 of a polymer having a predetermined pattern may be manufactured by forming a pattern by applying a photosensitive resin layer onto a predetermined substrate and then performing an electron beam lithography or a laser interference lithography process and an etching process.

도 1에 도시된 바와 같이, 몰드(30)의 패턴은 종횡비(aspect ratio)가 높은 것이 바람직하다. 높은 종횡비를 가지는 경우 광 추출 효율이 향상된 요철 패턴층(34)이 투명 전극층(24) 상부에 형성될 수 있게 된다. 본 발명에서 몰드(30)의 패턴의 종횡비는 특별하게 한정되지 아니하나, 약 1.1 내지 1.5인 것이 바람직하다.As shown in FIG. 1, the pattern of the mold 30 preferably has a high aspect ratio. In the case of having a high aspect ratio, the uneven pattern layer 34 having improved light extraction efficiency may be formed on the transparent electrode layer 24. In the present invention, the aspect ratio of the pattern of the mold 30 is not particularly limited, but is preferably about 1.1 to 1.5.

또한, 도 1에 도시된 바와 같이, 몰드(30)의 패턴은 점점 가늘어지는(tapered) 형상인 것이 바람직하다. 이에 따라, 보다 광 추출 효율이 향상된 요철 패턴층(34)이 투명 전극층(24) 상부에 형성될 수 있게 된다.In addition, as shown in FIG. 1, the pattern of the mold 30 is preferably tapered. Accordingly, the uneven pattern layer 34 having improved light extraction efficiency may be formed on the transparent electrode layer 24.

다음으로, 도 1을 더 참조하면, 몰드(30)의 패턴에 고굴절률 물질이 분산된 레진 혼합물(32)을 도포한다. 여기서, 고굴절률 물질은 TiO2, ZnO, AZO, ITO, FTO등의 나노입자 용액 또는 졸 용액을 의미할 수 있다. 또한, 레진은 PMMA, PS, PC, PVC, PI 등의 고분자 매트릭스를 의미할 수 있다. 따라서, 고굴절률 물질이 분산된 레진 혼합물(32)은 고분자 매트릭스 내에 TiO2, ZnO, AZO, ITO, FTO등의 나노입자 용액 또는 졸 용액이 분산된 형태일 수 있다. 이때에, 고분자 매트릭스 내에 분산되는 TiO2, ZnO, AZO, ITO, FTO등의 나노입자 용액 또는 졸 용액의 양을 적절하게 조절하는 경우에는, 투명 전극층(24)에 형성되는 요철 패턴층(34)의 굴절률을 작업자가 원하는 대로 조절할 수 있게 된다.Next, referring further to FIG. 1, a resin mixture 32 in which a high refractive index material is dispersed in a pattern of the mold 30 is applied. Here, the high refractive index material may mean a nanoparticle solution or a sol solution such as TiO 2 , ZnO, AZO, ITO, FTO. In addition, the resin may mean a polymer matrix such as PMMA, PS, PC, PVC, PI, and the like. Therefore, the resin mixture 32 in which the high refractive index material is dispersed may be in a form in which a nanoparticle solution such as TiO 2 , ZnO, AZO, ITO, FTO, or a sol solution is dispersed in a polymer matrix. At this time, when appropriately adjusting the amount of the nanoparticle solution or sol solution such as TiO 2 , ZnO, AZO, ITO, FTO, etc. dispersed in the polymer matrix, the uneven pattern layer 34 formed on the transparent electrode layer 24 The refractive index of the operator can be adjusted as desired.

레진 혼합물(32)을 몰드(30)에 도포하는 방법은 특별하게 한정되지 아니하나 바람직하게는 스핀 코팅법을 이용할 수 있다. 스핀 코팅법을 이용하여 레진 혼합물(32)을 도포하는 경우, 스핀 코팅 회전수를 적절하게 조절하여 도포되는 레진 혼합물(32)의 두께를 작업자가 원하는 대로 조절할 수 있기 때문이다.The method of applying the resin mixture 32 to the mold 30 is not particularly limited, but preferably, spin coating may be used. This is because when the resin mixture 32 is applied using the spin coating method, the thickness of the resin mixture 32 to be applied can be adjusted as desired by the operator by appropriately adjusting the spin coating rotation speed.

다음으로, 도 2를 참조하면, 투명 전극층(24) 상에 투명 전극층(24)과 레진 혼합물(32)과의 접착력을 향상시키기 위한 공정이 수행될 수 있다. 이러한 공정으로는 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에서 적어도 하나의 공정이 선택될 수 있다. 이러한 공정이 수행된 이후에는 투명 전극층(24) 상부에 존재하는 에어 버블(air bubble)을 제거하기 위한 공정이 더 수행될 수 있다.Next, referring to FIG. 2, a process for improving adhesion between the transparent electrode layer 24 and the resin mixture 32 on the transparent electrode layer 24 may be performed. Such a process may be selected from at least one of an oxygen plasma treatment process, a cleaning process, an ultraviolet process, and a process of coating an adhesion promoter. After this process is performed, a process for removing air bubbles existing on the transparent electrode layer 24 may be further performed.

다음으로, 도 2에 도시되지는 않았으나, 레진 혼합물(32)이 코팅된 몰드(30)를 투명 전극층(24)과 서로 대응시킨다. 이때에, 나노 임프린트 기법에 의해 정확한 패턴의 전사가 이루어지기 위해서는 소정의 정렬(alignment) 과정이 더 수행될 수 있다.Next, although not shown in FIG. 2, the mold 30 coated with the resin mixture 32 corresponds to the transparent electrode layer 24. In this case, a predetermined alignment process may be further performed in order to accurately transfer the pattern by the nanoimprint technique.

다음으로, 도 3을 참조하면, 레진 혼합물(32)이 코팅된 몰드(30)를 투명 전극층(24) 상부에 압착시킨다. 이어서 소정의 압력, 바람직하게는 1 내지 50 bar의 압력이 몰드(30)에 가해질 수 있다. 또한, 진공 분위기에서 소정의 열이 몰드(30)에 가해질 수 있는데, 이에 따라 몰드(30)의 온도는 100 내지 250℃의 온도까지 상승될 수 있게 된다. 본 발명에서 몰드(30)는 고분자 재질로 구성되기 때문에 몰드(30)의 온도가 상승되면서 레진 혼합물(32)에 포함된 용액 성분은 몰드(30)로 완전하게 흡수될 수 있게 된다.Next, referring to FIG. 3, the mold 30 coated with the resin mixture 32 is pressed onto the transparent electrode layer 24. A predetermined pressure, preferably 1-50 bar, may then be applied to the mold 30. In addition, a predetermined heat may be applied to the mold 30 in a vacuum atmosphere, and thus the temperature of the mold 30 may be raised to a temperature of 100 to 250 ° C. In the present invention, since the mold 30 is made of a polymer material, as the temperature of the mold 30 is increased, the solution component included in the resin mixture 32 may be completely absorbed into the mold 30.

다음으로, 도 4를 참조하면, 몰드(30)를 투명 전극층(24)과 분리한다. 그 결과, 도 4에 도시된 바와 같이, TiO2, ZnO, AZO, ITO, FTO등의 입자가 분산된 고분자 매트릭스로 구성되는 요철 패턴층(34)이 형성되는 것을 확인할 수 있다.Next, referring to FIG. 4, the mold 30 is separated from the transparent electrode layer 24. As a result, as shown in FIG. 4, it can be seen that the uneven pattern layer 34 including the polymer matrix in which particles such as TiO 2 , ZnO, AZO, ITO, and FTO are dispersed is formed.

몰드(30)를 투명 전극층(24)과 분리한 후에는 고분자 성분을 완전하게 제거하고 TiO2, ZnO, AZO, ITO, FTO등의 입자를 결정화시키기 위한 소정의 열처리 과정이 더 수행될 수 있다. 이때에, 열처리 온도는 200 내지 600℃의 온도인 것이 바람직하며, 열처리 분위기는 질소 또는 산소 분위기인 것이 바람직하다.After the mold 30 is separated from the transparent electrode layer 24, a predetermined heat treatment process may be further performed to completely remove the polymer component and crystallize particles such as TiO 2 , ZnO, AZO, ITO, and FTO. At this time, the heat treatment temperature is preferably a temperature of 200 to 600 ℃, heat treatment atmosphere is preferably nitrogen or oxygen atmosphere.

이러한 일련의 과정을 거쳐서 투명 전극층(24) 상부에 요철 패턴층(34)이 형성될 수 있게 된다. 위와 같은 일련의 과정은 졸 용액을 기판에 도포하고 몰드를 기판에 압착시킨 후에 일정한 온도로 가열하여 겔 패턴을 기판 상에 형성시키는 졸-겔 법에 의한 패턴의 형성을 연상케 한다. 그러나, 본 발명에서는 고분자 매트릭스를 이용한 레진 혼합물(32)을 이용하여 나노 임프린팅을 수행하기 때문에, 나노 임프린팅 시에 발생할 수 있는 패턴의 수축을 최소화할 수 있는 장점이 있다. 다시 말하여, 고분자 매트릭스에 의하여 레진 혼합물(32)이 소정의 점도를 가지기 때문에, 나노 임프린팅 시에 몰드(30)의 패턴을 정확하게 투명 전극층(24) 상부에 전사할 수 있는 효과가 있다.Through the series of processes, the uneven pattern layer 34 may be formed on the transparent electrode layer 24. This series of processes is reminiscent of the formation of a pattern by the sol-gel method in which a sol solution is applied to a substrate and the mold is pressed onto the substrate and then heated to a constant temperature to form a gel pattern on the substrate. However, in the present invention, since nanoimprinting is performed using the resin mixture 32 using the polymer matrix, there is an advantage of minimizing shrinkage of a pattern that may occur during nanoimprinting. In other words, since the resin mixture 32 has a predetermined viscosity by the polymer matrix, there is an effect that the pattern of the mold 30 can be accurately transferred onto the transparent electrode layer 24 at the time of nanoimprinting.

다음으로, 요철 패턴층(38)을 형성하는 제2 실시예에 대해서 설명한다.Next, a second embodiment of forming the uneven pattern layer 38 will be described.

도 5 내지 도 7은 본 발명의 제2 실시예에 따라 투명 전극층(24) 상부에 요철 패턴층(38)을 형성하기 위한 방법을 나타내는 도면이다.5 to 7 illustrate a method for forming the uneven pattern layer 38 on the transparent electrode layer 24 according to the second embodiment of the present invention.

먼저, 소정의 패턴을 가지는 몰드(30)를 준비한다. 몰드(30)는 제1 실시예와 동일한 형태의 패턴을 가질 수 있으며, 동일한 방법으로 제조될 수 있다.First, a mold 30 having a predetermined pattern is prepared. The mold 30 may have the same pattern as that of the first embodiment, and may be manufactured in the same manner.

다음으로, 도 5를 참조하면, 투명 전극층(24) 상에 고굴절률 물질이 분산된 레진 혼합물층(36)을 형성한다. 여기서 레진 혼합물층(36)은 제1 실시예에서 설명된 레진 혼합물(32)과 동일한 구성을 가질 수 있다. 레진 혼합물층(36)의 형성 방법은 특별하게 제한되지 아니하나 스핀 코팅법을 이용할 수 있다. 스핀 코팅법을 이용하여 레진 혼합물층(36)을 형성하는 경우, 투명 전극층(24) 상에 형성되는 레진 혼합물층(36)의 두께를 적절하게 조절할 수 있다는 장점이 있다.Next, referring to FIG. 5, a resin mixture layer 36 in which a high refractive index material is dispersed is formed on the transparent electrode layer 24. Here, the resin mixture layer 36 may have the same configuration as the resin mixture 32 described in the first embodiment. The method of forming the resin mixture layer 36 is not particularly limited, but spin coating may be used. When the resin mixture layer 36 is formed using the spin coating method, there is an advantage in that the thickness of the resin mixture layer 36 formed on the transparent electrode layer 24 can be appropriately adjusted.

다음으로, 도 6을 참조하면, 몰드(30)를 레진 혼합물층(36)과 대응시키고 나노 임프린팅 한다. 보다 구체적으로는, 몰드(30)의 상부에서 소정의 압력, 바람직하게는 1 내지 30 bar의 압력을 가하여 레진 혼합물층(36)에 밀착시킨다. 이때에, 진공 분위기에서 소정의 열이 몰드(30)에 가해질 수 있으며, 이에 따라 몰드(30)의 온도는 100 내지 250℃의 온도까지 상승될 수 있게 된다. 몰드(30)의 온도가 상승되면서 레진 혼합물층(36)에 포함된 용액 성분이 몰드(30)로 완전하게 흡수될 수 있음은 앞서 설명한 바와 같다.Next, referring to FIG. 6, the mold 30 is corresponded to the resin mixture layer 36 and nano-imprinted. More specifically, a predetermined pressure, preferably 1 to 30 bar, is applied at the top of the mold 30 to bring it into close contact with the resin mixture layer 36. At this time, a predetermined heat may be applied to the mold 30 in a vacuum atmosphere, and thus the temperature of the mold 30 may be raised to a temperature of 100 to 250 ° C. As the temperature of the mold 30 is increased, the solution component included in the resin mixture layer 36 may be completely absorbed into the mold 30 as described above.

다음으로, 도 7을 참조하면, 몰드(30)를 투명 전극층(24)과 분리한다. 그 결과, 도 7에 도시된 바와 같이, TiO2, ZnO, AZO, ITO, FTO등의 입자가 분산된 고분자 매트릭스로 구성되는 요철 패턴층(38)이 형성되는 것을 확인할 수 있다. 몰드(30)를 투명 전극층(24)과 분리한 후에는, 제1 실시예와 유사하게, 질소 또는 산소 분위기 하에서 200 내지 600℃의 온도의 열처리 과정이 더 수행될 수 있다.Next, referring to FIG. 7, the mold 30 is separated from the transparent electrode layer 24. As a result, as shown in FIG. 7, it can be seen that the uneven pattern layer 38 formed of a polymer matrix in which particles such as TiO 2 , ZnO, AZO, ITO, and FTO are dispersed is formed. After the mold 30 is separated from the transparent electrode layer 24, similarly to the first embodiment, a heat treatment process at a temperature of 200 to 600 ° C. under a nitrogen or oxygen atmosphere may be further performed.

다음으로, 요철 패턴층(46)을 형성하는 제3 실시예에 대해서 설명한다.Next, a third embodiment of forming the uneven pattern layer 46 will be described.

도 8 내지 도 13은 본 발명의 제3 실시예에 따라 투명 전극층(24) 상부에 요철 패턴층(46)을 형성하기 위한 방법을 나타내는 도면이다.8 to 13 illustrate a method for forming the uneven pattern layer 46 on the transparent electrode layer 24 according to the third embodiment of the present invention.

먼저, 소정의 패턴을 가지는 몰드(30)를 준비한다. 몰드(30)는 제1 실시예와 동일한 형태의 패턴을 가질 수 있으며, 동일한 방법으로 제조될 수 있다.First, a mold 30 having a predetermined pattern is prepared. The mold 30 may have the same pattern as that of the first embodiment, and may be manufactured in the same manner.

한편, 몰드(30)에는 소정의 표면 처리 공정이 수행될 수 있는데, 이를 테면 몰드(30)의 표면 에너지를 낮출 수 있는 소수성 작용기를 가지는 자기 조립단 분자막(self assembled monolayer; SAM; 미도시됨), 소수성을 가지는 얇은 고분자막(미도시됨), 또는 기타 무기 박막(미도시됨)을 몰드(30)에 코팅하는 공정이 수행될 수 있다. 이 중에서 SAM의 경우, SAM을 직접 몰드(30)에 코팅하는 것이 용이하지 않을 수 있으므로, 10 내지 20nm의 얇은 SiO2, Au, Al 등으로 구성되는 박막(미도시됨)을 먼저 코팅하고 상기 박막에 SAM을 형성하는 방법이 이용될 수 있다. 한편, 상술한 고분자막은 플루오르(F)를 포함할 수 있으며, 무기 박막은 그래파이트(graphite)를 포함할 수 있다.Meanwhile, a predetermined surface treatment process may be performed on the mold 30, such as a self assembled monolayer (SAM) not shown having a hydrophobic functional group capable of lowering the surface energy of the mold 30. ), A process of coating a hydrophobic thin polymer film (not shown), or other inorganic thin film (not shown) on the mold 30 may be performed. Among them, in the case of SAM, since it may not be easy to coat SAM directly on the mold 30, a thin film (not shown) composed of 10 to 20 nm of thin SiO 2 , Au, Al, etc. is first coated and the thin film is first coated. A method of forming a SAM can be used. Meanwhile, the above-described polymer film may include fluorine (F), and the inorganic thin film may include graphite.

다음으로, 도 8을 참조하면, 투명 전극층(24) 상에 폴리머층(40)을 형성한다. 폴리머층(40)은 PVA, PMMA 등의 고분자를 포함할 수 있다. 폴리머층(40)의 형성 방법은 특별하게 한정되지 아니하나 스핀 코팅법을 이용할 수 있으며, 폴리머층(40)의 두께는 스핀 코팅 회전수를 조절하여 적절하게 조절될 수 있다. 이를 테면, 폴리머층(40)의 두께는 100 내지 500nm의 두께로 조절될 수 있다.Next, referring to FIG. 8, the polymer layer 40 is formed on the transparent electrode layer 24. The polymer layer 40 may include a polymer such as PVA and PMMA. The method of forming the polymer layer 40 is not particularly limited, but a spin coating method may be used, and the thickness of the polymer layer 40 may be appropriately adjusted by adjusting the spin coating rotation speed. For example, the thickness of the polymer layer 40 may be adjusted to a thickness of 100 to 500nm.

다음으로, 도 9 및 도 10을 참조하면, 폴리머층(40) 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층(42)을 형성할 수 있다. 이때에 마스크 패턴층(42)은 폴리머층(40)에 비하여 산소 플라즈마에 대해서 높은 에치 저항성(etch resistance)을 가지는 것이 바람직하다. 이에 따라, 후술하는 산소 플라즈마 식각 공정 시에 폴리머층(40)을 용이하게 식각할 수 있게 된다.Next, referring to FIGS. 9 and 10, the mask pattern layer 42 may be formed on the polymer layer 40 by using nanoimprinting techniques. At this time, the mask pattern layer 42 preferably has a high etch resistance (oxygen resistance) to the oxygen plasma compared to the polymer layer 40. Accordingly, the polymer layer 40 can be easily etched during the oxygen plasma etching process described later.

한편, 본 실시예의 나노 임프린팅 기법으로는 제1 실시예 및 제2 실시예에서 설명되었던 방법이 동일하게 이용될 수 있다. 따라서, 마스크 패턴층(42)을 형성할 수 있는 물질을 소정의 패턴을 가지는 몰드(30)에 먼저 도포하고 상기 패턴이 투명 전극층(24) 상부에 전사되도록 할 수도 있으며, 투명 전극층(24) 상에 소정의 마스크층을 먼저 형성하고 소정의 패턴을 가지는 몰드(30)를 이용하여 상기 패턴이 마스크층에 전사되도록 할 수도 있다.Meanwhile, as the nanoimprinting technique of the present embodiment, the method described in the first and second embodiments may be used in the same manner. Therefore, a material capable of forming the mask pattern layer 42 may be first applied to a mold 30 having a predetermined pattern and the pattern may be transferred onto the transparent electrode layer 24. A predetermined mask layer may be first formed on the substrate, and the pattern may be transferred to the mask layer using a mold 30 having a predetermined pattern.

나노 임프린팅 시에는 압력, 온도, 마스크층의 두께 등을 적절하게 조절하여 가급적이면 도 10에 도시된 바와 같이 폴리머층(40)의 상부 표면이 노출되도록 마스크 패턴층(42)을 형성하는 것이 바람직하다. 폴리머층(40)이 노출되는 경우, 후술하는 폴리머층(40)의 식각을 용이하게 수행할 수 있게 되기 때문이다.In the case of nanoimprinting, it is preferable to form the mask pattern layer 42 so that the upper surface of the polymer layer 40 is exposed as shown in FIG. 10 by adjusting pressure, temperature, thickness of the mask layer, etc. as appropriate. Do. This is because when the polymer layer 40 is exposed, etching of the polymer layer 40 to be described later can be easily performed.

다음으로, 도 11을 참조하면, 마스크 패턴층(42)을 마스크로서 이용하여 폴리머층(40)을 식각함으로써 볼록부(44)를 형성한다. 이때에 식각은 산소 플라즈마를 이용하여 이루어지는 것이 바람직하다. 또한, 오버 에칭(over etching) 방법을 적절하게 이용함으로써, 도 11에 도시된 바와 같이 언더 컷(undercut) 구조의 볼록부(44)를 형성하는 것이 바람직하다. 또한, 볼록부(44)의 높이는 100nm 이상 되도록 하여 종횡비가 높은 패턴을 가지는 요철 패턴층(46)이 형성될 수 있도록 하는 것이 바람직하다.Next, referring to FIG. 11, the convex portion 44 is formed by etching the polymer layer 40 using the mask pattern layer 42 as a mask. At this time, the etching is preferably performed using an oxygen plasma. In addition, by appropriately using an over etching method, it is preferable to form the convex portion 44 of the undercut structure as shown in FIG. In addition, the height of the convex portion 44 is preferably 100 nm or more so that the uneven pattern layer 46 having a pattern having a high aspect ratio can be formed.

다음으로, 도 12를 참조하면, 볼록부(44) 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 투명 전극층(24) 상에 요철 패턴층(46)을 형성한다. 다시 말하여, 임의의 볼록부(44)와 인접하는 다른 볼록부(44) 사이의 공간에 고굴절률 물질을 채우는 형태로 퇴적시켜 투명 전극층(24) 상에 요철 패턴층(46)을 형성한다. 여기서, 고굴절률 물질은 TiO2, ZnO, AZO, ITO, FTO 등의 물질일 수 있으며, 고굴절률 물질의 퇴적을 위해서 스핀 코팅법, 물리기상 증착법(PVD), 화학기상 증착법(CVD) 등이 이용될 수 있다.Next, referring to FIG. 12, the uneven pattern layer 46 is formed on the transparent electrode layer 24 by depositing a high refractive index material in the space between the convex portions 44. In other words, the concave-convex pattern layer 46 is formed on the transparent electrode layer 24 by being deposited in the form of filling a high refractive index material in the space between any convex portion 44 and another convex portion 44 adjacent thereto. Here, the high refractive index material may be a material such as TiO 2 , ZnO, AZO, ITO, FTO, spin coating, physical vapor deposition (PVD), chemical vapor deposition (CVD), etc. are used for the deposition of the high refractive index material Can be.

마지막으로, 도 13을 참조하면, 폴리머층(40) 및 마스크 패턴층(42)을 제거한다. 이를 위해서, 폴리머층(40) 및 마스크 패턴층(42)을 소정의 용액에 담그는 침지법이 이용될 수 있다. 이때에, 소정의 용액으로는 아세톤, 톨루엔 등이 이용될 수 있다. 한편, 폴리머층(40)을 제거하면서 폴리머층(40) 상부에 존재하던 잔여 증착층(48)은 함께 제거될 수 있다.Finally, referring to FIG. 13, the polymer layer 40 and the mask pattern layer 42 are removed. To this end, an immersion method of dipping the polymer layer 40 and the mask pattern layer 42 in a predetermined solution may be used. At this time, acetone, toluene, etc. may be used as the predetermined solution. Meanwhile, while the polymer layer 40 is removed, the remaining deposition layer 48 existing on the polymer layer 40 may be removed together.

상술한 일련의 과정을 거쳐서 TiO2, ZnO, AZO, ITO, FTO로 구성된 요철 패턴층(46)이 형성되었다. 본 발명의 제3 실시예에 따른 요철 패턴층(46)의 형성 방법은 상대적으로 높이가 높은 패턴을 가지는 요철 패턴층(46)을 투명 전극층(24) 상에 형성할 수 있다는 장점이 있다.Through the above-described series of processes, an uneven pattern layer 46 composed of TiO 2 , ZnO, AZO, ITO, and FTO was formed. The method of forming the uneven pattern layer 46 according to the third embodiment of the present invention has an advantage in that the uneven pattern layer 46 having a pattern having a relatively high height can be formed on the transparent electrode layer 24.

상술한 제1, 제2, 및 제3 실시예와 같이 투명 전극층(24) 상에 요철 패턴층(34, 38, 46)을 형성한 후에는 p형 전극(50) 및 n형 전극(52)을 더 형성하여 상부 발광형 발광 다이오드(10)를 제조할 수 있다. 이하에서는 도 14를 참조하며, p형 전극(50) 및 n형 전극(52)을 형성하는 방법에 대해서 살펴보기로 한다. 참고로, 도 14에 도시된 요철 패턴층(46)은 제3 실시예에 의하여 제조된 것[즉. 도 13에 도시된 것]이다.After forming the uneven pattern layers 34, 38, and 46 on the transparent electrode layer 24 as in the first, second, and third embodiments described above, the p-type electrode 50 and the n-type electrode 52 are formed. To form a further light emitting diode 10 can be manufactured. Hereinafter, referring to FIG. 14, a method of forming the p-type electrode 50 and the n-type electrode 52 will be described. For reference, the uneven pattern layer 46 shown in FIG. 14 is manufactured by the third embodiment [ie. Shown in FIG. 13].

먼저, 메사(mesa) 구조를 형성하기 위하여 요철 패턴층(46) 상부 일측에 제1 포토레지스트 패턴(미도시됨)을 형성한 후에, 제1 포토레지스트 패턴을 마스크로 이용하여 요철 패턴층(46), 투명 전극층(24), 제2 반도체층(22) 활성층(20), 및 제1 반도체층(18)을 식각한다. 이때, 도 14에 도시된 바와 같이, 제1 반도체층(18)은 일부만 식각될 수 있다. 식각 방법은 특별하게 한정되지 아니하며, 질산 또는 염산 등을 이용한 습식 식각 방법 및 산소 플라즈마 등을 이용한 건식 식각 방법이 두루 이용될 수 있다.First, in order to form a mesa structure, a first photoresist pattern (not shown) is formed on one side of the uneven pattern layer 46, and then the uneven pattern layer 46 is formed using the first photoresist pattern as a mask. ), The transparent electrode layer 24, the second semiconductor layer 22, the active layer 20, and the first semiconductor layer 18 are etched. In this case, as shown in FIG. 14, only part of the first semiconductor layer 18 may be etched. The etching method is not particularly limited, and a wet etching method using nitric acid or hydrochloric acid and a dry etching method using oxygen plasma may be used throughout.

다음으로, 존재하고 있는 제1 포토레지스트 패턴을 제거하고, p형 전극(50) 및 n형 전극(52)이 형성될 영역의 상부에 제2 포토레지스트 패턴(미도시됨)을 형성한다. 이어서, 제2 포토레지스트 패턴을 이용하여 투명 전극층(24)이 노출될 수 있도록 p형 전극(50)이 형성될 영역에 존재하는 요철 패턴층(46)을 제거한다.Next, the existing first photoresist pattern is removed, and a second photoresist pattern (not shown) is formed on the region where the p-type electrode 50 and the n-type electrode 52 are to be formed. Subsequently, the uneven pattern layer 46 existing in the region where the p-type electrode 50 is to be formed is removed using the second photoresist pattern to expose the transparent electrode layer 24.

마지막으로, 제2 포토레지스트 패턴을 이용하여 투명 전극층(24) 상부에 p형 전극(50)을, 제1 반도체층(18) 상부에 n형 전극(52)을 형성하고, 이어서 제2 포토레지스트 패턴을 제거하게 되면, 도 14에 도시된 바와 같은 상부 발광형 발광 다이오드(10)가 제조될 수 있게 된다.Finally, the p-type electrode 50 is formed on the transparent electrode layer 24 and the n-type electrode 52 is formed on the first semiconductor layer 18 using the second photoresist pattern. Then, the second photoresist is formed. When the pattern is removed, the top emitting light emitting diode 10 as shown in FIG. 14 can be manufactured.

이렇게 제조된 상부 발광형 발광 다이오드(10)는 활성층(20)에서 발광된 광이 제2 반도체층(22) 및 투명 전극층(24)을 투과하여 외부로 빠져나가면서 외부로 빛을 발광할 수 있게 된다. 이때에, 투명 전극층(24) 상부에 요철 패턴층(46)이 존재하지 않는다면, 굴절률이 큰 매질에서 굴절률이 작은 매질로 광이 입사할 때 일어날 수 있는 전반사 현상이 발생할 수 있다. 그러나, 본 발명의 발광 다이오드(10)는 요철 패턴층(46)을 구비하고 있으므로, 전반사 현상을 효과적으로 방지할 수 있다.The top emission type light emitting diode 10 manufactured as described above allows light emitted from the active layer 20 to pass through the second semiconductor layer 22 and the transparent electrode layer 24 to be emitted to the outside while emitting light to the outside. do. At this time, if the uneven pattern layer 46 is not present on the transparent electrode layer 24, a total reflection phenomenon may occur when light is incident on the medium having a low refractive index in a medium having a large refractive index. However, since the light emitting diode 10 of the present invention includes the uneven pattern layer 46, the total reflection phenomenon can be effectively prevented.

도 15는 이러한 본 발명의 효과를 설명하기 위한 도면이다. 보다 구체적으로, 도 15의 (a)에서는 본 발명의 요철 패턴층(38) 대신에 일반적인 ITO 층(90)을 투과하여 광이 진행하는 모습을 나타내고 있으며, 도 15의 (b)에서는 본 발명의 요철 패턴층(38)을 투과하여 광이 진행하는 모습을 나타내고 있다.15 is a view for explaining the effect of the present invention. More specifically, in FIG. 15A, light travels through the general ITO layer 90 instead of the uneven pattern layer 38 of the present invention. In FIG. 15B, the light of FIG. It shows the state that light passes through the uneven pattern layer 38.

도 15의 (a)에서 광(R1)은 임계각(θ)보다 작은 각(θ1)을 가지고 입사하기 때문에 굴절되어 외부로 빠져나갈 수 있다. 그러나, 광(R2)는 임계각(θ)보다 큰 각(θ2)을 가지고 입사하기 때문에 외부로 빠져나가지 못하고 전반사될 수 있다. 전반사되어 발광 다이오드 내부로 유입되는 광(R2)이 많아지게 되는 경우 발광 다이오드의 광 추출 효율이 저하되게 된다.In FIG. 15A, since the light R 1 is incident with an angle θ 1 smaller than the critical angle θ, the light R 1 may be refracted and escape to the outside. However, since the light R 2 is incident with an angle θ 2 greater than the critical angle θ, it may be totally reflected without exiting to the outside. When the total amount of light R 2 introduced into the light emitting diode increases, the light extraction efficiency of the light emitting diode is reduced.

도 15의 (b)를 도 11의 (a)와 비교하여 봤을 때, 광(R1)의 경로는 변하지 않았지만, 광(R2)은 외부로 빠져나가게 된다. 보다 구체적으로, 광(R2)의 입사각(θ3)이 임계각(θ)보다 작기 때문에. 즉 광에 대한 전반사 조건이 깨졌기 때문에 광(R2)이 외부로 빠져나가게 된다. 이와 같이, 요철 패턴층(38)에 의하여 외부로 빠져나가는 광이 증가함에 따라, 발광 다이오드(10)의 광 추출 효율은 향상될 수 있게 된다.When FIG. 15B is compared with FIG. 11A, the path of the light R 1 has not changed, but the light R 2 exits to the outside. More specifically, because the incident angle θ 3 of the light R 2 is smaller than the critical angle θ. That is, since the total reflection condition for the light is broken, the light R 2 exits to the outside. As such, as the light exiting to the outside by the uneven pattern layer 38 increases, the light extraction efficiency of the light emitting diode 10 may be improved.

한편, 앞서서 수직형 발광 다이오드에도 본 발명의 요철 패턴층(74, 76, 78)이 채용될 수 있다고 설명한 바 있다. 도 16 내지 도 19에서는 수직형 발광 다이오드(10)에 본 발명의 요철 패턴층(74, 76, 78)이 채용된 모습을 나타내고 있다.Meanwhile, it has been described that the uneven pattern layers 74, 76, and 78 of the present invention may also be employed in the vertical light emitting diode. 16 to 19 show that the uneven pattern layers 74, 76, and 78 of the present invention are employed in the vertical light emitting diode 10.

도 16 내지 도 19를 참조하면, 수직형 발광 다이오드(10)는 기본적으로, 금속 지지층(62), 히트 싱커(heat sinker)층(64), p형의 도전형을 가지는 금속 반사 전극층(66), 제1 반도체층(68), 활성층(70), 제2 반도체층(72)이 순서대로 적층되어 형성될 수 있다. 여기서, 제1 반도체층(68)은 p형을 도전형을 가지는 질화갈륨층일 수 있으며, 제2 반도체층(72)은 n형의 도전형을 가지는 질화갈륨층일 수 있다. 또한, 활성층(70)은 다중양자우물(MQW) 활성층일 수 있다.16 to 19, the vertical light emitting diode 10 basically includes a metal support layer 62, a heat sinker layer 64, and a metal reflective electrode layer 66 having a p-type conductivity. The first semiconductor layer 68, the active layer 70, and the second semiconductor layer 72 may be stacked in this order. Here, the first semiconductor layer 68 may be a gallium nitride layer having a p-type conductivity, and the second semiconductor layer 72 may be a gallium nitride layer having an n-type conductivity. In addition, the active layer 70 may be a multi-quantum well (MQW) active layer.

수직형 발광 다이오드(60)는 상부 발광형 발광 다이오드와는 달리 투명 전극층(24)을 포함하지 아니한다. 따라서, 제2 반도체층(72) 상에 직접 요철 패턴층(74, 76, 78)이 형성되게 된다.The vertical light emitting diode 60 does not include the transparent electrode layer 24, unlike the top light emitting diode. Therefore, the uneven pattern layers 74, 76, and 78 are directly formed on the second semiconductor layer 72.

요철 패턴층(74, 76, 78)의 형성은 제1, 제2, 및 제3 실시예에서 설명된 방법과 동일하게 이루어질 수 있다. 도 16 내지 도 18에서는 제1, 제2, 및 제3 실시예에 의하여 형성된 요철 패턴층(74, 76, 78)의 모습을 도시하고 있다. 보다 구체적으로, 도 16에서는 제1 실시예에 의하여 형성된 요철 패턴층(74)의 모습을 도시하고 있으며. 도 17에서는 제2 실시예에 의하여 형성된 요철 패턴층(76)의 모습을 도시하고 있으며, 도 18에서는 제3 실시예에 의하여 형성된 요철 패턴층(78)의 모습을 도시하고 있다. 요철 패턴층(74, 76, 78)이 제2 반도체층(72) 상에 직접 형성된다는 것을 제외하고는 제1, 제2, 제3 실시예에서 설명된 요철 패턴층(34, 38, 46)의 형성 방법이 동일하게 적용될 수 있으므로 더 이상의 상세한 설명은 생략하도록 한다.The formation of the uneven pattern layers 74, 76, and 78 may be performed in the same manner as described in the first, second, and third embodiments. 16 to 18 illustrate the uneven pattern layers 74, 76, and 78 formed by the first, second, and third embodiments. More specifically, FIG. 16 illustrates a shape of the uneven pattern layer 74 formed by the first embodiment. FIG. 17 shows the uneven pattern layer 76 formed by the second embodiment, and FIG. 18 shows the uneven pattern layer 78 formed by the third embodiment. The uneven pattern layers 34, 38, and 46 described in the first, second, and third embodiments except that the uneven pattern layers 74, 76, and 78 are formed directly on the second semiconductor layer 72 are formed. Since the formation method of may be applied in the same manner, further detailed description will be omitted.

도 19에서는 n형 전극(80)이 제2 반도체층(72) 상부에 형성된 수직형 발광 다이오드(60)의 모습을 도시하고 있다. 참고로, 도 19에 도시된 요철 패턴층(78)은 제3 실시예에 의하여 제조된 것[즉. 도 18에 도시된 것]이다.In FIG. 19, the n-type electrode 80 is illustrated in the vertical light emitting diode 60 formed on the second semiconductor layer 72. For reference, the uneven pattern layer 78 shown in FIG. 19 is manufactured by the third embodiment [ie. Shown in FIG. 18].

이렇게 제조된 수직형 발광 다이오드(60) 역시 요철 패턴층(78)을 구비하고 있기 때문에 우수한 광 추출 효율을 나타낼 수 있게 된다. 광의 전반사가 방지되는 메커니즘은 도 15를 참조하여 설명되었던 메커니즘과 실질적으로 동일하므로 더 이상의 상세한 설명은 생략하기로 한다.Since the vertical light emitting diode 60 manufactured as described above also includes the uneven pattern layer 78, it is possible to exhibit excellent light extraction efficiency. The mechanism of preventing total reflection of light is substantially the same as the mechanism described with reference to FIG. 15, and thus, further description thereof will be omitted.

본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 특허청구범위의 범위 내에 속하는 것으로 보아야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken in conjunction with the present invention. Variations and changes are possible. Such modifications and variations are intended to fall within the scope of the invention and the appended claims.

10: 상부 발광형 발광 다이오드
12: 기판
14: 버퍼층
16: u형 반도체층
18, 68: 제1 반도체층
20, 70: 활성층
22, 72: 제2 반도체층
24: 투명 전극층
30: 몰드
32: 레진 혼합물
34, 38, 46, 74, 76, 78: 요철 패턴층
36: 레진 혼합물층
40: 폴리머층
42: 마스크 패턴층
44: 볼록부
48: 잔여 증착층
50: p형 전극
52, 80: n형 전극
60: 수직형 발광 다이오드
62: 지지층
64: 히트 싱커층
66: 반사 전극층10: top emitting light emitting diode
12: substrate
14: buffer layer
16: u type semiconductor layer
18 and 68: first semiconductor layer
20, 70: active layer
22, 72: second semiconductor layer
24: transparent electrode layer
30: Mold
32: resin mixture
34, 38, 46, 74, 76, 78: uneven pattern layer
36: resin mixture layer
40: polymer layer
42: mask pattern layer
44: convex
48: residual deposited layer
50: p-type electrode
52, 80: n-type electrode
60: vertical light emitting diode
62: support layer
64: heat sinker layer
66: reflective electrode layer

Claims (16)

(a) 제1 도전형(first conductivity)을 갖는 제1 반도체층을 형성하는 단계;
(b) 상기 제1 반도체층 상에 활성층을 형성하는 단계;
(c) 상기 활성층 상에 상기 제1 도전형과 반대의 제2 도전형을 갖는 제2 반도체층을 형성하는 단계; 및
(d) 상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 요철 패턴층을 형성하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.(a) forming a first semiconductor layer having a first conductivity;
(b) forming an active layer on the first semiconductor layer;
(c) forming a second semiconductor layer having a second conductivity type opposite to the first conductivity type on the active layer; And
(d) forming an uneven pattern layer on the second semiconductor layer by using nanoimprinting techniques
Method of manufacturing a light emitting diode comprising a. 제1항에 있어서,
상기 요철 패턴층은 TiO2, ZnO, AZO, ITO, FTO 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 1,
The uneven pattern layer manufacturing method of a light emitting diode comprising at least one of TiO 2 , ZnO, AZO, ITO, FTO. 제1항에 있어서,
상기 요철 패턴층의 굴절률은 1.8 내지 2.4인 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 1,
The refractive index of the uneven pattern layer is a manufacturing method of the light emitting diode, characterized in that 1.8 to 2.4. 제1항에 있어서,
상기 (d) 단계 이전에 상기 제2 반도체층 상에 투명 전극층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 1,
The method of manufacturing a light emitting diode further comprising the step of forming a transparent electrode layer on the second semiconductor layer before step (d). 제4항에 있어서,
상기 제1 반도체층의 도전형은 n형이고, 상기 제2 반도체층의 도전형은 p형인 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 4, wherein
The conductive type of the first semiconductor layer is n-type, the conductive type of the second semiconductor layer is a p-type manufacturing method of the light emitting diode. 제4항에 있어서,
상기 (d) 단계는,
소정의 패턴을 가지는 몰드에 고굴절률 물질이 분산된 레진 혼합물을 도포하는 단계; 및
상기 몰드를 상기 투명 전극층 상부에 압착시켜 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 4, wherein
In step (d),
Applying a resin mixture in which a high refractive index material is dispersed in a mold having a predetermined pattern; And
Pressing the mold on the transparent electrode layer to form the uneven pattern layer on the transparent electrode layer
Method of manufacturing a light emitting diode comprising a. 제6항에 있어서,
상기 몰드를 상기 투명 전극층 상부에 압착시키기 이전에 상기 투명 전극층과 상기 레진 혼합물과의 접착력을 향상시키기 위하여 상기 투명 전극층 상에 산소 플라즈마 처리 공정, 세정 공정, 자외선 공정, 접착 증진제(adhesion promoter)를 코팅하는 공정 중에 적어도 하나의 공정을 수행하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 6,
Prior to pressing the mold on the transparent electrode layer, an oxygen plasma treatment process, a cleaning process, an ultraviolet process, and an adhesion promoter are coated on the transparent electrode layer to improve adhesion between the transparent electrode layer and the resin mixture. Method of manufacturing a light emitting diode, characterized in that to perform at least one step of the process. 제4항에 있어서,
상기 (d) 단계는,
상기 투명 전극층 상에 고굴절률 물질이 분산된 레진 혼합물층을 형성하는 단계; 및
소정의 패턴을 가지는 몰드로 상기 레진 혼합물층을 나노 임프린팅 하여 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 4, wherein
In step (d),
Forming a resin mixture layer in which a high refractive index material is dispersed on the transparent electrode layer; And
Nanoimprinting the resin mixture layer with a mold having a predetermined pattern to form the uneven pattern layer on the transparent electrode layer
Method of manufacturing a light emitting diode comprising a. 제4항에 있어서,
상기 (d) 단계는,
상기 투명 전극층 상에 폴리머층을 형성하는 단계;
상기 폴리머층 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층을 형성하는 단계;
상기 마스크 패턴층을 마스크로 이용하여 상기 폴리머층을 식각함으로써 상기 투명 전극층 상에 볼록부를 형성하는 단계;
상기 볼록부 사이의 공간에 고굴절률 물질을 퇴적시킴으로써 상기 투명 전극층 상에 상기 요철 패턴층을 형성하는 단계; 및
상기 폴리머층 및 상기 마스크 패턴층을 제거하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 4, wherein
In step (d),
Forming a polymer layer on the transparent electrode layer;
Forming a mask pattern layer on the polymer layer by using nanoimprinting techniques;
Forming a convex portion on the transparent electrode layer by etching the polymer layer using the mask pattern layer as a mask;
Forming the uneven pattern layer on the transparent electrode layer by depositing a high refractive index material in the space between the convex portions; And
Removing the polymer layer and the mask pattern layer
Method of manufacturing a light emitting diode comprising a. 제9항에 있어서,
상기 폴리머층의 식각은 산소 플라즈마를 이용하여 수행되며, 상기 마스크 패턴층은 상기 폴리머층에 비하여 산소 플라즈마에 대해서 높은 에치 저항성(etch resistance)을 가지는 것을 특징으로 하는 발광 다이오드의 제조방법.10. The method of claim 9,
The etching of the polymer layer is performed using an oxygen plasma, and the mask pattern layer is a method of manufacturing a light emitting diode, characterized in that it has a higher etch resistance (oxygen resistance) to the oxygen plasma than the polymer layer. 제1항에 있어서,
상기 제1 반도체층의 도전형은 p형이고, 상기 제2 반도체층의 도전형은 n형인 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 1,
The conductive type of the first semiconductor layer is p-type, and the conductive type of the second semiconductor layer is n-type manufacturing method. 제11항에 있어서,
상기 (d) 단계는,
소정의 패턴을 가지는 몰드에 고굴절률 물질이 분산된 레진 혼합물을 도포하는 단계; 및
상기 몰드를 상기 제2 반도체층 상부에 압착시켜 상기 제2 반도체층 상에 상기 요철 패턴층을 형성하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 11,
In step (d),
Applying a resin mixture in which a high refractive index material is dispersed in a mold having a predetermined pattern; And
Pressing the mold onto the second semiconductor layer to form the uneven pattern layer on the second semiconductor layer;
Method of manufacturing a light emitting diode comprising a. 제11항에 있어서,
상기 (d) 단계는,
상기 투명 전극층 상에 고굴절률 물질이 분산된 레진 혼합물층을 형성하는 단계; 및
소정의 패턴을 가지는 몰드로 상기 레진 혼합물층을 나노 임프린팅 하여 상기 제2 반도체층 상에 상기 요철 패턴층을 형성하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 11,
In step (d),
Forming a resin mixture layer in which a high refractive index material is dispersed on the transparent electrode layer; And
Nanoimprinting the resin mixture layer with a mold having a predetermined pattern to form the uneven pattern layer on the second semiconductor layer
Method of manufacturing a light emitting diode comprising a. 제11항에 있어서,
상기 (d) 단계는,
상기 제2 반도체층 상에 폴리머층을 형성하는 단계;
상기 폴리머층 상에 나노 임프린팅 기법을 이용하여 마스크 패턴층을 형성하는 단계;
상기 마스크 패턴층을 마스크로 이용하여 상기 폴리머층을 식각함으로써 상기 제2 반도체층 상에 볼록부를 형성하는 단계;
상기 볼록부를 향하여 고굴절률 물질을 증발시킴으로써 상기 제2 반도체층 상에 상기 요철 패턴층을 형성하는 단계; 및
상기 폴리머층 및 상기 마스크 패턴층을 제거하는 단계
를 포함하는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of claim 11,
In step (d),
Forming a polymer layer on the second semiconductor layer;
Forming a mask pattern layer on the polymer layer by using nanoimprinting techniques;
Forming a convex portion on the second semiconductor layer by etching the polymer layer using the mask pattern layer as a mask;
Forming the concave-convex pattern layer on the second semiconductor layer by evaporating a high refractive index material toward the convex portion; And
Removing the polymer layer and the mask pattern layer
Method of manufacturing a light emitting diode comprising a. n형의 도전형(first conductivity)을 갖는 제1 반도체층;
상기 제1 반도체층 상에 형성되는 활성층;
상기 활성층 상에 형성되는 p형의 도전형을 갖는 제2 반도체층;
상기 제2 반도체층 상에 형성되는 투명 전극층; 및
상기 투명 전극층 상에 나노 임프린팅 기법을 이용하여 형성되는 요철 패턴층
을 포함하는 것을 특징으로 하는 발광 다이오드.a first semiconductor layer having an n-type conductivity;
An active layer formed on the first semiconductor layer;
A second semiconductor layer having a p-type conductivity type formed on the active layer;
A transparent electrode layer formed on the second semiconductor layer; And
Concave-convex pattern layer formed on the transparent electrode layer by using nanoimprinting technique
Light emitting diode comprising a. p형의 도전형(first conductivity)을 갖는 제1 반도체층;
상기 제1 반도체층 상에 형성되는 활성층;
상기 활성층 상에 형성되는 n형의 도전형을 갖는 제2 반도체층; 및
상기 제2 반도체층 상에 나노 임프린팅 기법을 이용하여 형성되는 요철 패턴층
을 포함하는 것을 특징으로 하는 발광 다이오드.a first semiconductor layer having a p-type first conductivity;
An active layer formed on the first semiconductor layer;
A second semiconductor layer having an n-type conductivity type formed on the active layer; And
Concave-convex pattern layer formed on the second semiconductor layer by using nanoimprinting technique
Light emitting diode comprising a.
KR1020100065722A 2010-07-08 2010-07-08 A light-emitting diode and method for fabricating the same KR101143085B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065722A KR101143085B1 (en) 2010-07-08 2010-07-08 A light-emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065722A KR101143085B1 (en) 2010-07-08 2010-07-08 A light-emitting diode and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20120005133A true KR20120005133A (en) 2012-01-16
KR101143085B1 KR101143085B1 (en) 2012-05-08

Family

ID=45611369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065722A KR101143085B1 (en) 2010-07-08 2010-07-08 A light-emitting diode and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101143085B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129555A (en) * 2012-05-21 2013-11-29 삼성전자주식회사 Semiconductor light emitting device and method for manufacturing the same
KR20150038861A (en) * 2013-10-01 2015-04-09 광주과학기술원 Light emitting device
US10310353B2 (en) 2014-04-25 2019-06-04 Hewlett-Packard Development Company, L.P. Aligned particle layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060134453A (en) * 2005-06-22 2006-12-28 엘지전자 주식회사 Method for fabricating light emitting device with photonic crystal stucture
KR100798863B1 (en) * 2006-06-28 2008-01-29 삼성전기주식회사 GaN type light emitting diode device and method of manufacturing the same
KR100762004B1 (en) 2006-08-07 2007-09-28 삼성전기주식회사 Method of manufacturing nitride light emitting diode device
KR100974288B1 (en) 2010-01-13 2010-08-05 한국기계연구원 Patterning method of metal oxide thin film using nanoimprint and manufacturing method of light emitting diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129555A (en) * 2012-05-21 2013-11-29 삼성전자주식회사 Semiconductor light emitting device and method for manufacturing the same
KR20150038861A (en) * 2013-10-01 2015-04-09 광주과학기술원 Light emitting device
US10310353B2 (en) 2014-04-25 2019-06-04 Hewlett-Packard Development Company, L.P. Aligned particle layer

Also Published As

Publication number Publication date
KR101143085B1 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
JP6193914B2 (en) Light extraction film for organic light emitting diode display device
US9692015B2 (en) Organic light emitting device and manufacturing method thereof
US20170018741A1 (en) Electroluminescent Device,Lighting Apparatus, and Method of Manufacturing Electroluminescent Device
KR20190131546A (en) Pixel structure and manufacturing method
Byeon et al. Fabrication of high-brightness GaN-based light-emitting diodes via thermal nanoimprinting of ZnO-nanoparticle-dispersed resin
KR101466831B1 (en) Light extraction substrate for oled, method of fabricating thereof and oled including the same
KR101143085B1 (en) A light-emitting diode and method for fabricating the same
JP6050333B2 (en) Organic light-emitting device with improved light extraction
KR101233768B1 (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
JP2013539419A (en) Manufacturing method of nanoimprint mold, manufacturing method of light emitting diode using nanoimprint mold manufactured by this method, and light emitting diode manufactured by this method
JP2013084955A (en) Light-emitting diode
KR101535852B1 (en) LED manufacturing method using nanostructures transcription and the LED
KR100957570B1 (en) Method For Fabricating Substrate For High Efficiency Light Emitting Diode
KR20160092635A (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
CN109192836B (en) Preparation method of LED structure with graded-refractive-index nano structure combined with nano lens
KR101677174B1 (en) Emitting device
CN108539036B (en) Electrode structure, QLED and preparation method
TWI692896B (en) Method of manufacturing organic light-emitting diode and organic light-emitting diode
KR101221075B1 (en) Method of manufacturing gallium nitride based light emitting diodes using nano imprinting and light emitting diode element using the same
KR101383097B1 (en) Method for manufacturing gan-based light emitting diode device having advanced light extraction efficiency, oled device having advanced light extraction efficiency
TWM619504U (en) Flip-chip light-emitting diode device with high light output ratio
TWI443864B (en) Fabrication of crystalline structure
KR101130360B1 (en) A light-emitting diode and method for fabricating the same
KR20110013049A (en) Organic light emitting device and method for manufacturing the same
KR101023480B1 (en) Led chip with a and manufacturing methods thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160126

Year of fee payment: 4

R401 Registration of restoration
LAPS Lapse due to unpaid annual fee