KR20120004847A - Semiconductor device and method for fabrication the same - Google Patents

Semiconductor device and method for fabrication the same Download PDF

Info

Publication number
KR20120004847A
KR20120004847A KR1020100065543A KR20100065543A KR20120004847A KR 20120004847 A KR20120004847 A KR 20120004847A KR 1020100065543 A KR1020100065543 A KR 1020100065543A KR 20100065543 A KR20100065543 A KR 20100065543A KR 20120004847 A KR20120004847 A KR 20120004847A
Authority
KR
South Korea
Prior art keywords
variable resistance
resistance film
film
ion implantation
implantation region
Prior art date
Application number
KR1020100065543A
Other languages
Korean (ko)
Inventor
이유진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100065543A priority Critical patent/KR20120004847A/en
Publication of KR20120004847A publication Critical patent/KR20120004847A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A semiconductor device and a method for fabrication the same are provided to prevent a conducive path from being unevenly over a variable resistance film by forming an ion implantation region in the variable resistance film partly. CONSTITUTION: A variable resistance film(32) is formed on a bottom electrode(21). The variable resistance film comprises an ion implantation region(32A) in which a metallic ion is locally inserted. The variable resistance film comprises a plurality of holes. The top electrode(33) is formed on the variable resistance film. The bottom electrode is overlapped with the ion implantation region.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATION THE SAME}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATION THE SAME}

본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 저항변화를 이용한 반도체 장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technology, and more particularly, to a semiconductor device using a resistance change and a method of manufacturing the same.

최근 디램(DRAM)과 플래쉬 메모리(Flash memory)를 대체할 수 있는 차세대 메모리 장치에 대한 연구가 활발히 수행되고 있다. 차세대 메모리 장치 중 하나는, 서로 다른 두 저항 상태 사이를 스위칭(switching)할 수 있는 가변저항물질을 이용한 저항성 메모리 장치(Resistive Random Access Memory, ReRAM)이다. 저항성 메모리 장치와 같이 저항변화를 이용한 반도체 장치는 두 전극 사이에 가변저항막이 삽입된 구조를 갖는다. Recently, researches on next-generation memory devices that can replace DRAM and flash memory have been actively conducted. One of the next generation memory devices is a resistive memory device (RRAM) using a variable resistive material capable of switching between two different resistive states. Like a resistive memory device, a semiconductor device using a resistance change has a structure in which a variable resistive film is inserted between two electrodes.

도 1은 종래기술에 따른 저항변화를 이용한 반도체 장치를 도시한 단면도이다. 1 is a cross-sectional view illustrating a semiconductor device using a resistance change according to the related art.

도 1을 참조하여 종래기술에 따른 반도체 장치의 제조방법을 살펴보면, 하부전극(11) 상에 가변저항막(12)을 형성하고, 가변저항막(12) 상에 상부전극(13)을 형성한다. 이어서, 열처리를 실시하여 가변저항막(12) 내 다수의 공공(vacancy)을 의도적으로 생성한다. Referring to FIG. 1, a method of manufacturing a semiconductor device according to the related art is described. A variable resistive film 12 is formed on a lower electrode 11, and an upper electrode 13 is formed on a variable resistive film 12. . Subsequently, heat treatment is performed to intentionally generate a plurality of vacancies in the variable resistance film 12.

상술한 방법을 통해 형성된 반도체 장치의 스위칭 매커니즘(mechanism)을 간략히 설명하면 하부 및 상부전극(11, 13)에 인가되는 바이어스에 따라서 가변저항막(12) 내 공공의 재배열을 통해 도전경로(conductivity path)가 생성되거나, 또는 기 생성된 도전경로가 소멸된다. 이와 같이 도전경로의 생성 또는 소멸에 의하여 가변저항막(12)은 서로 구별될 수 있는 두 저항 상태를 갖게 된다. The switching mechanism of the semiconductor device formed through the above-described method will be briefly described through the rearrangement of the pores in the variable resistance film 12 according to the bias applied to the lower and upper electrodes 11 and 13. path) is generated, or the previously generated conductive path is destroyed. As such, the variable resistance layer 12 may have two resistance states that may be distinguished from each other by the generation or the disappearance of the conductive path.

하지만, 종래기술은 가변저항막(12) 내 공공의 분포가 불균일하여 하고, 공공의 움직임이 일정하지 않다는 문제점이 있다. 이로 인하여, 가변저항막(12) 내 생성되는 도전경로의 분포가 불균일하여 스위칭특성이 저하되는 문제점이 발생한다. However, the related art has a problem that the distribution of the pores in the variable resistance film 12 is uneven, and the movement of the pores is not constant. As a result, the distribution of the conductive paths generated in the variable resistance film 12 is nonuniform, resulting in a problem that the switching characteristics are deteriorated.

이를 해결하기 위하여 가변저항막(12)에 금속이온을 주입하여 막내 공공농도를 증가시키는 방법이 제안된 바 있다. In order to solve this problem, a method of increasing the pore concentration in a film by injecting metal ions into the variable resistance film 12 has been proposed.

도 2a 및 도 2b는 개선된 종래기술에 따른 저항변화를 이용한 반도체 장치의 제조방법을 도시한 공정단면도이다. 2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device using an improved resistance according to the related art.

도 2a에 도시된 바와 같이, 하부전극(21) 상에 가변저항막(22)을 형성하고, 가변저항막(22)에 금속이온을 주입한다. 이때, 금속이온은 가변저항막(22)에 전체에 균일하게 주입된다. As shown in FIG. 2A, the variable resistance film 22 is formed on the lower electrode 21, and metal ions are injected into the variable resistance film 22. At this time, the metal ions are uniformly injected into the variable resistance film 22.

도 2b에 도시된 바와 같이, 가변저항막(22) 상에 상부전극(23)을 형성한 후에 열처리를 실시하여 의도적으로 가변저항막(22) 내 공공을 형성한다. 이때, 주입된 금속이온에 의하여 종래기술보다 더 많은 공공이 생성된다. 개선된 종래기술과 같이 금속이온의 주입을 통하여 가변저항막(22) 내 공공농도를 증가시키면 공공의 불균일한 분포를 완화시킬 수 있다. 하지만, 개선된 종래기술도 여전히 가변저항막(22) 내 생성되는 도전경로의 분포가 불균일하여 스위칭특성이 저하되는 문제점이 발생한다.
As shown in FIG. 2B, after the upper electrode 23 is formed on the variable resistance film 22, heat treatment is performed to intentionally form a cavity in the variable resistance film 22. At this time, more vacancy is generated by the injected metal ions than in the prior art. Increasing the pore concentration in the variable resistance film 22 through the implantation of metal ions as in the improved conventional art can alleviate the nonuniform distribution of the pore. However, the improved conventional technology still suffers from a problem that the distribution of the conductive paths generated in the variable resistive film 22 is uneven and thus the switching characteristics are deteriorated.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저항변화를 이용한 반도체 장치의 스위칭특성을 개선할 수 있는 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a semiconductor device and a method of manufacturing the same, which can improve switching characteristics of a semiconductor device using resistance change.

상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 하부전극; 상기 하부전극 상에 형성되고, 국부적으로 금속이온이 주입된 이온주입영역을 갖는 가변저항막; 및 상기 가변저항막 상의 상부전극을 포함하는 반도체 장치를 제공한다.The present invention according to an aspect for achieving the above object; A variable resistance film formed on the lower electrode and having an ion implantation region into which metal ions are locally implanted; And an upper electrode on the variable resistance film.

상기 하부전극은 상기 이온주입영역과 중첩되고, 홀형태, 사다리꼴형태 및 원뿔형태로 이루어진 그룹으로부터 선택된 어느 한 형태를 가질 수 있다. 상기 가변저항막은 막내 다수의 공공을 포함하고, 막내 상기 공공의 농도는 상기 이온주입영역에서 가장 높다. 상기 가변저항막은 산화막을 포함하고, 상기 금속이온은 상기 가변저항막을 구성하는 원소보다 산소에 대한 반응성이 크다.
The lower electrode overlaps the ion implantation region and may have any shape selected from the group consisting of a hole shape, a trapezoidal shape, and a cone shape. The variable resistance film includes a plurality of pores in the film, and the concentration of the pores in the film is highest in the ion implantation region. The variable resistance film includes an oxide film, and the metal ions are more reactive with oxygen than the elements constituting the variable resistance film.

상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 하부전극을 형성하는 단계; 상기 하부전극 상에 가변저항막을 형성하는 단계; 상기 가변저항막에 국부적으로 금속이온을 주입하여 이온주입영역을 형성하는 단계; 상기 가변저항막 상에 상부전극을 형성하는 단계; 및 열처리를 실시하는 단계를 포함하는 반도체 장치 제조방법을 제공한다. According to another aspect of the present invention, a lower electrode is formed; Forming a variable resistance film on the lower electrode; Locally implanting metal ions into the variable resistance film to form an ion implantation region; Forming an upper electrode on the variable resistance film; And it provides a semiconductor device manufacturing method comprising the step of performing a heat treatment.

상기 이온주입영역을 형성하는 단계는, 그리드전극을 사용하여 실시한다. 상기 하부전극은 홀형태, 사다리꼴형태 및 원뿔형태로 이루어진 그룹으로부터 선택된 어느 한 형태로 형성할 수 있다. 이때, 상기 이온주입영역은 상기 하부전극과 중첩되도록 형성한다. 상기 열처리가 완료된 시점에서, 상기 가변저항막은 막내 다수의 공공을 포함하고, 막내 상기 공공의 농도는 상기 이온주입영역에서 가장 높다. 상기 가변저항막은 산화막을 포함하고, 상기 금속이온은 상기 가변저항막을 구성하는 원소보다 산소에 대한 반응성이 크다.
The forming of the ion implantation region is performed using a grid electrode. The lower electrode may be formed in any one shape selected from the group consisting of a hole shape, a trapezoidal shape and a cone shape. In this case, the ion implantation region is formed to overlap the lower electrode. When the heat treatment is completed, the variable resistance film includes a plurality of pores in the film, the concentration of the pores in the film is the highest in the ion implantation region. The variable resistance film includes an oxide film, and the metal ions are more reactive with oxygen than the elements constituting the variable resistance film.

상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 가변저항막에 국부적으로 이온주입영역을 형성함으로써, 가변저항막 전체에 걸쳐 불균일하게 도전경로가 생성되는 것을 방지할 수 있다. 이를 통해, 본 발명은 저항변화를 이용한 반도체 장치의 스위칭특성을 향상시킬 수 있는 효과가 있다. According to the present invention based on the above-mentioned problem solving means, by forming the ion implantation region locally in the variable resistance film, it is possible to prevent the generation of the conductive path unevenly throughout the variable resistance film. Through this, the present invention has the effect of improving the switching characteristics of the semiconductor device using a resistance change.

도 1은 종래기술에 따른 저항변화를 이용한 반도체 장치를 도시한 단면도.
도 2a 및 도 2b는 개선된 종래기술에 따른 저항변화를 이용한 반도체 장치의 제조방법을 도시한 공정단면도.
도 3a는 본 발명의 일실시예에 따른 저항변화를 이용한 반도체 장치를 도시한 단면도.
도 3b 및 도 3c는 본 발명의 일실시예에 따른 저항변화를 이용한 반도체 장치의 변형예를 도시한 단면도.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 저항변화를 이용한 반도체 장치의 제조방법을 도시한 공정단면도.
도 5는 도 4d에 도시된 A-A'절취선에 따른 공공농도의 분포를 도시한 그래프.
1 is a cross-sectional view showing a semiconductor device using a resistance change according to the prior art.
2A and 2B are cross-sectional views illustrating a method of manufacturing a semiconductor device using a resistance change according to the improved prior art.
3A is a cross-sectional view illustrating a semiconductor device using a resistance change according to an embodiment of the present invention.
3B and 3C are cross-sectional views illustrating a modified example of a semiconductor device using a resistance change according to an embodiment of the present invention.
4A through 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device using a change in resistance according to an embodiment of the present invention.
Figure 5 is a graph showing the distribution of public concentrations along the line AA 'shown in Figure 4d.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.

후술할 본 발명은 저항변화를 이용한 반도체 장치의 스위칭특성을 개선할 수 있는 반도체 장치 및 그 제조방법을 제공한다. 이를 위해, 본 발명은 가변저항막에 금속이온을 국부적으로 주입하여 이온주입영역을 형성하는 것을 특징으로 한다. 이온주입영역은 가변저항막 내에서 상대적으로 높은 공공농도를 갖는다. 이를 통해, 가변저항막 전체에 걸쳐 불균일하게 도전경로가 생성되는 것을 방지하여 스위칭특성을 향상시킬 수 있다. The present invention to be described later provides a semiconductor device and a method of manufacturing the same that can improve the switching characteristics of the semiconductor device using a resistance change. To this end, the present invention is characterized in that the ion implantation region is formed by locally implanting metal ions into the variable resistance film. The ion implantation region has a relatively high pore concentration in the variable resistance film. Through this, it is possible to prevent the non-uniformly generated conductive paths throughout the variable resistance film to improve the switching characteristics.

도 3a는 본 발명의 일실시예에 따른 저항변화를 이용한 반도체 장치를 도시한 단면도이다. 도 3b 및 도 3c는 본 발명의 일실시예에 따른 저항변화를 이용한 반도체 장치의 변형예를 도시한 단면도이다. 3A is a cross-sectional view illustrating a semiconductor device using a resistance change according to an exemplary embodiment of the present invention. 3B and 3C are cross-sectional views illustrating a modified example of a semiconductor device using a resistance change according to an embodiment of the present invention.

도 3a 내지 도 3c에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 장치는 하부전극(31), 하부전극(31) 상에 형성되고, 국부적으로 금속이온이 주입된 이온주입영역(32A)을 갖는 가변저항막(32) 및 가변저항막(32) 상의 상부전극(33)을 포함한다. 3A to 3C, the semiconductor device according to the embodiment of the present invention is formed on the lower electrode 31 and the lower electrode 31, and the ion implantation region 32A in which metal ions are locally implanted. ) And a variable resistance film 32 having a) and an upper electrode 33 on the variable resistance film 32.

하부전극(31)은 도 3a에 도시된 바와 같이 평판형태를 가질 수 있다. 또한, 하부전극(31)은 도 3b에 도시된 바와 같이 절연막(34)을 관통하는 홀(hole)형태를 가질 수 있다. 또한, 하부전극(31)은 도 3c에 도시된 바와 같이 절연막(34)을 관통하는 사다리꼴형태 또는 원뿔형태를 가질 수 있다. 여기서, 도 3b 및 도 3c와 같이 하부전극(31)이 홀형태, 사다리꼴형태 또는 원뿔형태를 갖는 경우는 가변저항막(32)과 하부전극(31) 사이의 접촉면적을 감소시켜 스위칭특성을 향상시킬 수 있다. The lower electrode 31 may have a flat plate shape as shown in FIG. 3A. In addition, the lower electrode 31 may have a hole shape penetrating the insulating film 34 as illustrated in FIG. 3B. In addition, the lower electrode 31 may have a trapezoidal shape or a conical shape penetrating the insulating film 34 as illustrated in FIG. 3C. 3B and 3C, when the lower electrode 31 has a hole shape, a trapezoidal shape, or a conical shape, the contact area between the variable resistance film 32 and the lower electrode 31 is reduced to improve switching characteristics. You can.

하부전극(31) 및 상부전극(33)은 금속성막(metallicity layer)일 수 있다. 금속성막은 텅스텐(W), 탄탈륨(Ta), 백금(Pt), 티타늄질화막(TiN), 탄탈륨질화막(TaN)등을 포함한다.The lower electrode 31 and the upper electrode 33 may be a metallicity layer. The metallic film includes tungsten (W), tantalum (Ta), platinum (Pt), titanium nitride film (TiN), tantalum nitride film (TaN), and the like.

가변저항막(32)은 막내 다수의 공공(vacancy)을 갖는 절연막을 포함한다. 구체적으로, 가변저항막(32)은 막내 다수의 산소공공(oxygen vacancy)을 갖는 산화막을 포함할 수 있다. 이때, 산화막은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈(Ta)산화물, 니켈(Ni)산화물, 스트론튬티타늄(SrTi)산화물, 바륨티타늄(BaTi)산화물 및 바륨스트론튬(BaSr)산화물로 이루어진 그룹으로부터 선택된 어느 하나를 포함할 수 있다. The variable resistance film 32 includes an insulating film having a plurality of vacancies in the film. Specifically, the variable resistance film 32 may include an oxide film having a plurality of oxygen vacancy in the film. At this time, the oxide film is silicon (Si) oxide, aluminum (Al) oxide, hafnium (Hf) oxide, zirconium (Zr) oxide, lanthanum (La) oxide, titanium (Ti) oxide, niobium (Nb) oxide, tantalum (Ta) It may include any one selected from the group consisting of oxide, nickel (Ni) oxide, strontium titanium (SrTi) oxide, barium titanium (BaTi) oxide and barium strontium (BaSr) oxide.

가변저항막(32)을 전이금속산화막과 같은 이원계산화막(MO, M은 금속, O는 산소)으로 형성하는 경우에 이온주입영역(32)에 주입되는 금속은 가변저항막(32)을 구성하는 금속(M)보다 산소에 대한 반응성이 더 큰 금속이다. 일례로, 이온주입영역(32A)에 주입된 금속은 니켈(Ni), 코발트(Co), 티타늄(Ti), 알루미늄(Al), 금(Au), 백금(Pt), 탄탈륨(Ta), 크롬(Cr) 및 은(Ag)으로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다. When the variable resistance film 32 is formed of a binary oxide film (MO, M is metal, O is oxygen) such as a transition metal oxide film, the metal injected into the ion implantation region 32 constitutes the variable resistance film 32. It is a metal that is more reactive to oxygen than metal (M). For example, the metal implanted into the ion implantation region 32A may be nickel (Ni), cobalt (Co), titanium (Ti), aluminum (Al), gold (Au), platinum (Pt), tantalum (Ta), or chromium. It may be any one selected from the group consisting of (Cr) and silver (Ag).

가변저항막(32)에 금속이온을 주입하여 형성된 이온주입영역(32A) 내 공공의 농도는 비이온주입영역(32B) 내 공공의 농도보다 높다(도 5 참조). 이를 통해, 가변저항막(32) 내 공공에 의한 도전경로가 불균일하게 생성되는 것을 방지할 수 있다. 이는 비이온주입영역(32B)보다 높은 이온주입영역(32A)의 공공농도로 인하여 공공에 의한 도전경로가 이온주입영역(32A) 내에서 먼저 생성되기 때문이다. The concentration of the pores in the ion implantation region 32A formed by injecting metal ions into the variable resistance film 32 is higher than the concentration of the pores in the non-ion implantation region 32B (see FIG. 5). Through this, it is possible to prevent the non-uniform generation of conductive paths due to the pores in the variable resistance film 32. This is because conductive paths due to vacancy are first generated in the ion implantation region 32A due to the higher concentration of the ion implantation region 32A than the nonion implantation region 32B.

구체적으로, 하부 및 상부전극(31, 33)에 인가된 바이어스에 의하여 공공이 재배열되어 도전경로가 생성될 때, 비이온주입영역(32B)보다 상대적으로 높은 공공농도를 갖는 이온주입영역(32A)에서 먼저 도전경로가 생성되기 때문에 비이온주입영역(32B)에서는 도전경로가 생성되지 않는다. 따라서, 이온주입영역(32A)에서만 도전경로가 생성되기 때문에 가변저항막(32) 전체에 결쳐 도전경로가 불균일하게 생성되는 것을 방지할 수 있다. 이를 통해, 저항변화를 이용한 반도체 장치의 스위칭특성을 향상시킬 수 있다. Specifically, when the pores are rearranged by the bias applied to the lower and upper electrodes 31 and 33 to generate a conductive path, the ion implantation region 32A having a higher pore concentration than the nonion implantation region 32B. ), The conductive path is first generated, so that the conductive path is not generated in the non-ion injection region 32B. Therefore, since the conductive path is generated only in the ion implantation region 32A, it is possible to prevent the conductive path from being unevenly generated in the entire variable resistance film 32. Through this, the switching characteristic of the semiconductor device using the resistance change can be improved.

또한, 도 3b 및 도 3c와 같이 하부전극(31)이 가변저항막(32)의 이온주입영역(32A)과 중첩되는 구조를 갖는 경우에는 하부전극(31)이 평판형태를 갖는 구조보다 효과적으로 스위칭특성을 향상시킬 수 있다. 이는, 공정상 또는 동작간 오류로 인하여 가변저항막(32)의 비이온주입영역(32B)과 하부전극(31)이 접하는 지역에서 도전경로가 발생하는 것을 원천적으로 차단할 수 있기 때문이다.
In addition, when the lower electrode 31 has a structure overlapping with the ion implantation region 32A of the variable resistance film 32 as shown in FIGS. 3B and 3C, the lower electrode 31 is switched more effectively than the structure having a flat plate shape. Properties can be improved. This is because it is possible to fundamentally block the occurrence of the conductive path in the region where the non-ion injection region 32B and the lower electrode 31 are in contact with each other due to a process or operation error.

도 4a 내지 도 4d는 본 발명의 일실시예에 따른 저항변화를 이용한 반도체 장치의 제조방법을 도시한 공정단면도이다. 여기서는, 도 3a에 도시된 구조를 갖는 반도체 장치의 제조방법에 대하여 예시하였다. 그리고, 도 5는 도 4d에 도시된 A-A'절취선에 따른 공공농도의 분포를 도시한 그래프이다. 4A through 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device using a resistance change according to an embodiment of the present invention. Here, a method of manufacturing a semiconductor device having the structure shown in FIG. 3A has been illustrated. 5 is a graph showing the distribution of public concentrations along the line AA ′ shown in FIG. 4D.

도 4a에 도시된 바와 같이, 소정의 구조물이 형성된 기판(미도시) 상에 하부전극(41)을 형성한다. 하부전극(41)은 도면에 도시된 바와 같이 평판형태로 형성하거나, 또는 홀형태, 사다리꼴형태, 원뿔형태 등으로 형성할 수도 있다. As shown in FIG. 4A, a lower electrode 41 is formed on a substrate (not shown) on which a predetermined structure is formed. The lower electrode 41 may be formed in a flat plate shape as shown in the figure, or may be formed in a hole shape, a trapezoidal shape, a cone shape, or the like.

하부전극(41)은 금속성막으로 형성할 수 있으며, 금속성막으로는 텅스텐(W), 탄탈륨(Ta), 백금(Pt), 티타늄질화막(TiN), 탄탈륨질화막(TaN)등을 사용할 수 있다. The lower electrode 41 may be formed of a metallic film, and tungsten (W), tantalum (Ta), platinum (Pt), titanium nitride film (TiN), tantalum nitride film (TaN), or the like may be used as the metallic film.

다음으로, 하부전극(41) 상에 가변저항막(42)을 형성한다. 가변저항막(42)은 산화막으로 형성할 수 있다. 구체적으로, 가변저항막(42)은 실리콘(Si)산화물, 알루미늄(Al)산화물, 하프늄(Hf)산화물, 지르코늄(Zr)산화물, 란탄(La)산화물, 티타늄(Ti)산화물, 니오브(Nb)산화물, 탄탈(Ta)산화물, 니켈(Ni)산화물, 스트론튬티타늄(SrTi)산화물, 바륨티타늄(BaTi)산화물 및 바륨스트론튬(BaSr)산화물로 이루어진 그룹으로부터 선택된 어느 하나로 형성할 수 있다. Next, the variable resistance film 42 is formed on the lower electrode 41. The variable resistance film 42 may be formed of an oxide film. Specifically, the variable resistance film 42 includes silicon (Si) oxide, aluminum (Al) oxide, hafnium (Hf) oxide, zirconium (Zr) oxide, lanthanum (La) oxide, titanium (Ti) oxide, niobium (Nb). The oxide, tantalum (Ta) oxide, nickel (Ni) oxide, strontium titanium (SrTi) oxide, barium titanium (BaTi) oxide and barium strontium (BaSr) oxide may be formed of any one selected from the group consisting of.

도 4b에 도시된 바와 같이, 가변저항막(42)에 국부적으로 금속이온을 주입하는 금속이온주입(102)을 실시하여 이온주입영역(42A)을 형성한다. 금속이온주입(102) 통해 가변저항막(42)은 이온주입영역(42A)과 비이온주입영역(42B)으로 구분할 수 있다. As shown in FIG. 4B, the ion implantation region 42A is formed by performing a metal ion implantation 102 for locally injecting metal ions into the variable resistance film 42. The variable resistance film 42 may be divided into an ion implantation region 42A and a nonion implantation region 42B through the metal ion implantation 102.

금속이온주입(102)은 가변저항막(42)에 국부적으로 금속이온을 주입하기 위하여 그리드전극(Grid Electrode, 101)을 사용하여 실시한다. 구체적으로, 그리드전극(101)에 고전압 바이어스를 인가하면, 금속이온이 그리드전극(101) 근처로 가속되어 이동하게 된다. 이때, 그리드전극(101) 주변으로 플라즈마 쉬즈가 형성되면서 금속이온이 균일하게 모이게된다. 이때, 그리드전극(101)에 인가된 고전압 바이어스를 제거하면 에너지를 갖고 있던 금속이온들이 가변저항막(42)으로 주입되게 된다. 여기서, 그리드전극(101)의 크기, 형상 및 간격을 조절하여 가변저항막(42)에 주입하고자 하는 위치에 금속이온을 주입할 수 있다. The metal ion implantation 102 is performed using a grid electrode 101 to locally inject metal ions into the variable resistance film 42. Specifically, when a high voltage bias is applied to the grid electrode 101, metal ions are accelerated and moved near the grid electrode 101. At this time, the plasma sheath is formed around the grid electrode 101 so that the metal ions are uniformly collected. At this time, when the high voltage bias applied to the grid electrode 101 is removed, metal ions having energy are injected into the variable resistance layer 42. Here, metal ions may be injected at positions to be injected into the variable resistance film 42 by adjusting the size, shape, and spacing of the grid electrode 101.

한편, 하부전극(41)을 홀형태, 사다리꼴형태 또는 원뿔형태로 형성하는 경우에는 금속이온주입(102)시 하부전극(41)과 이온주입영역(42A)이 서로 중첩되도록 형성한다. On the other hand, when the lower electrode 41 is formed in a hole shape, trapezoidal shape or a cone shape, the lower electrode 41 and the ion implantation region 42A are formed to overlap each other when the metal ion implantation 102 is performed.

도 4c에 도시된 바와 같이, 가변저항막(42) 상에 상부전극(43)을 형성한다. 상부전극(43)은 금속성막으로 형성할 수 있다. 금속성막으로는 텅스텐(W), 탄탈륨(Ta), 백금(Pt), 티타늄질화막(TiN), 탄탈륨질화막(TaN)등을 사용할 수 있다.As shown in FIG. 4C, the upper electrode 43 is formed on the variable resistance film 42. The upper electrode 43 may be formed of a metallic film. Tungsten (W), tantalum (Ta), platinum (Pt), titanium nitride film (TiN), tantalum nitride film (TaN), etc. may be used as the metallic film.

도 4d에 도시된 바와 같이, 열처리(103)를 실시하여 가변저항막(42) 내 의도적으로 다수의 공공(vacancy)을 형성한다. 열처리(103)는 진공분위기, 비활성가스분위기 및 환원가스분위기로 이루어진 그룹으로부터 선택된 어느 하나의 분위기에서 실시할 수 있다. 이때, 진공분위기는 별도의 분위기가스를 사용하지 않고, 진공상태에서 진행하는 것을 의미한다. 비활성가스분위기는 분위기가스로 아르곤가스와 같은 비활성가스를 사용하는 것을 의미한다. 그리고, 환원가스분위기는 분위기가스로 질소가스(N2), 수소가스(H2) 및 암모니아가스(NH3)로 이루어진 그룹으로부터 선택된 어느 하나의 가스 또는 둘 이상이 혼합된 혼합가스를 사용하는 것을 의미한다. 열처리(103)는 퍼니스열처리(Furnace Anneal) 또는 급속열처리(Rapid Thermal Anneal)로 실시할 수 있다. 그리고, 열처리(103)는 300℃ ~ 800℃ 범위의 온도에서 실시할 수 있다.As shown in FIG. 4D, a heat treatment 103 is performed to intentionally form a plurality of vacancies in the variable resistance film 42. Heat treatment 103 may be carried out in any one atmosphere selected from the group consisting of a vacuum atmosphere, an inert gas atmosphere and a reducing gas atmosphere. At this time, the vacuum atmosphere is meant to proceed in a vacuum state without using a separate atmosphere gas. Inert gas atmosphere means using an inert gas such as argon gas as an atmosphere gas. In addition, the reducing gas atmosphere is to use any gas selected from the group consisting of nitrogen gas (N 2 ), hydrogen gas (H 2 ) and ammonia gas (NH 3 ) or a mixed gas of two or more mixed gas atmosphere. it means. The heat treatment 103 may be carried out by furnace thermal treatment or rapid thermal annealing. And, the heat treatment 103 may be carried out at a temperature in the range of 300 ℃ ~ 800 ℃.

열처리(103)가 완료된 시점에서 이온주입영역(42A)에 주입된 금속이온으로 인하여 이온주입영역(42A) 내 공공의 농도는 비이온주입영역(42B) 내 공공의 농도보다 높다(도 5 참조). 이를 통해, 이온주입영역(42A)에서만 공공에 의한 도전경로가 생성되기 때문에 가변저항막(42) 전체에 걸쳐 도전경로가 불균일하게 생성되는 것을 방지할 수 있다. 따라서, 저항변화를 이용한 반도체 장치의 스위칭특성을 향상시킬 수 있다.
Due to the metal ions injected into the ion implantation region 42A at the completion of the heat treatment 103, the concentration of the pores in the ion implantation region 42A is higher than the concentration of the pores in the nonion implantation region 42B (see FIG. 5). . As a result, since the conductive path by the void is generated only in the ion implantation region 42A, it is possible to prevent the conductive path from being unevenly generated over the entire variable resistance film 42. Therefore, the switching characteristic of the semiconductor device using the resistance change can be improved.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
The technical idea of the present invention has been specifically described according to the above preferred embodiments, but it should be noted that the above embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments within the scope of the technical idea of the present invention are possible.

31 : 하부전극 32 : 가변저항막
32A : 이온주입영역 32B : 비이온주입영역
33 : 상부전극 34 : 절연막31: lower electrode 32: variable resistance film
32A: ion implantation zone 32B: nonion implantation zone
33: upper electrode 34: insulating film

Claims (10)

하부전극;
상기 하부전극 상에 형성되고, 국부적으로 금속이온이 주입된 이온주입영역을 갖는 가변저항막; 및
상기 가변저항막 상의 상부전극
을 포함하는 반도체 장치.
Lower electrode;
A variable resistance film formed on the lower electrode and having an ion implantation region into which metal ions are locally implanted; And
An upper electrode on the variable resistance layer
≪ / RTI >
제1항에 있어서,
상기 하부전극은 상기 이온주입영역과 중첩되고,
홀형태, 사다리꼴형태 및 원뿔형태로 이루어진 그룹으로부터 선택된 어느 한 형태를 갖는 반도체 장치.
The method of claim 1,
The lower electrode overlaps the ion implantation region,
A semiconductor device having any one shape selected from the group consisting of a hole shape, a trapezoidal shape and a cone shape.
제1항에 있어서,
상기 가변저항막은 막내 다수의 공공을 포함하고, 막내 상기 공공의 농도는 상기 이온주입영역에서 가장 높은 반도체 장치.
The method of claim 1,
The variable resistance film includes a plurality of pores in the film, and the concentration of the pores in the film is the highest in the ion implantation region.
제1항에 있어서,
상기 가변저항막은 산화막을 포함하고, 상기 금속이온은 상기 가변저항막을 구성하는 원소보다 산소에 대한 반응성이 큰 반도체 장치.
The method of claim 1,
The variable resistance film includes an oxide film, and the metal ion is more reactive to oxygen than an element constituting the variable resistance film.
하부전극을 형성하는 단계;
상기 하부전극 상에 가변저항막을 형성하는 단계;
상기 가변저항막에 국부적으로 금속이온을 주입하여 이온주입영역을 형성하는 단계;
상기 가변저항막 상에 상부전극을 형성하는 단계; 및
열처리를 실시하는 단계
를 포함하는 반도체 장치 제조방법.
Forming a lower electrode;
Forming a variable resistance film on the lower electrode;
Locally implanting metal ions into the variable resistance film to form an ion implantation region;
Forming an upper electrode on the variable resistance film; And
Step of performing heat treatment
Semiconductor device manufacturing method comprising a.
제5항에 있어서,
상기 이온주입영역을 형성하는 단계는,
그리드전극을 사용하여 실시하는 반도체 장치 제조방법.
The method of claim 5,
Forming the ion implantation region,
A semiconductor device manufacturing method performed using a grid electrode.
제5항에 있어서,
상기 하부전극은 홀형태, 사다리꼴형태 및 원뿔형태로 이루어진 그룹으로부터 선택된 어느 한 형태를 갖는 반도체 장치 제조방법.
The method of claim 5,
The lower electrode has a shape selected from the group consisting of hole shape, trapezoidal shape and conical shape.
제7항에 있어서,
상기 이온주입영역은 상기 하부전극과 중첩되도록 형성하는 반도체 장치 제조방법.
The method of claim 7, wherein
And forming the ion implantation region so as to overlap the lower electrode.
제5항에 있어서,
상기 열처리가 완료된 시점에서,
상기 가변저항막은 막내 다수의 공공을 포함하고, 막내 상기 공공의 농도는 상기 이온주입영역에서 가장 높은 반도체 장치 제조방법.
The method of claim 5,
At the time when the heat treatment is completed,
The variable resistance film includes a plurality of pores in a film, and the concentration of the pores in the film is the highest in the ion implantation region.
제5항에 있어서,
상기 가변저항막은 산화막을 포함하고, 상기 금속이온은 상기 가변저항막을 구성하는 원소보다 산소에 대한 반응성이 큰 반도체 장치 제조방법. The method of claim 5,
The variable resistance film includes an oxide film, and the metal ion is more reactive to oxygen than an element constituting the variable resistance film.
KR1020100065543A 2010-07-07 2010-07-07 Semiconductor device and method for fabrication the same KR20120004847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065543A KR20120004847A (en) 2010-07-07 2010-07-07 Semiconductor device and method for fabrication the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065543A KR20120004847A (en) 2010-07-07 2010-07-07 Semiconductor device and method for fabrication the same

Publications (1)

Publication Number Publication Date
KR20120004847A true KR20120004847A (en) 2012-01-13

Family

ID=45611244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065543A KR20120004847A (en) 2010-07-07 2010-07-07 Semiconductor device and method for fabrication the same

Country Status (1)

Country Link
KR (1) KR20120004847A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196658B2 (en) 2013-04-23 2015-11-24 SK Hynix Inc. Semiconductor device and method for fabricating the same, and microprocessor, processor, system, data storage system and memory system including the semiconductor device
KR20200061758A (en) * 2018-11-26 2020-06-03 국민대학교산학협력단 Resistive memory device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196658B2 (en) 2013-04-23 2015-11-24 SK Hynix Inc. Semiconductor device and method for fabricating the same, and microprocessor, processor, system, data storage system and memory system including the semiconductor device
KR20200061758A (en) * 2018-11-26 2020-06-03 국민대학교산학협력단 Resistive memory device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101083643B1 (en) Resistive memory device and method for manufacturing the same
KR101127236B1 (en) Method for fabricating resistance memory device
KR101882850B1 (en) Resistance variable memory device and method for fabricating the same
JP5507545B2 (en) Surface treatment method for improving resistance switching characteristics
US8999733B2 (en) Method of forming RRAM structure
US7846807B2 (en) Method for forming memristor material and electrode structure with memristance
US9515262B2 (en) Resistive random-access memory with implanted and radiated channels
KR101055748B1 (en) Resistance change device and manufacturing method thereof
KR101094390B1 (en) Resistive memory device and method for manufacturing the same
KR101133707B1 (en) Resistive memory device and method for manufacturing the same
CN107068860A (en) Resistance-variable storing device and preparation method thereof
US9224947B1 (en) Resistive RAM and method of manufacturing the same
KR101742384B1 (en) Resistance Random Access Memory Device and Method of manufacturing the same
KR20130126325A (en) Resistance variable memory device and method for fabricating the same
KR20120004847A (en) Semiconductor device and method for fabrication the same
US20130187116A1 (en) RRAM Device With Free-Forming Conductive Filament(s), and Methods of Making Same
KR101382835B1 (en) Resistive random access memory device and method of manufacturing the same
KR20120004827A (en) Semiconductor device and method for fabricating the same
KR20110030162A (en) Method for manufacturing resistive memory device
CN105280810A (en) Resistance type random access memory and manufacturing method thereof
KR20120004826A (en) Method for fabricating semiconductor device
KR20110020886A (en) Method for fabricating resistance memory device
KR20120004106A (en) Resistive memory device and method for manufacturing the same
TWI549326B (en) Resistive ram and method of manufacturing the same
KR20110070559A (en) Method for menufacturing resistive memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid