KR20110128408A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20110128408A
KR20110128408A KR1020100047837A KR20100047837A KR20110128408A KR 20110128408 A KR20110128408 A KR 20110128408A KR 1020100047837 A KR1020100047837 A KR 1020100047837A KR 20100047837 A KR20100047837 A KR 20100047837A KR 20110128408 A KR20110128408 A KR 20110128408A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
heat spreader
heat
heat transfer
substrate
Prior art date
Application number
KR1020100047837A
Other languages
English (en)
Inventor
정동진
윤현중
이준엽
김관석
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100047837A priority Critical patent/KR20110128408A/ko
Publication of KR20110128408A publication Critical patent/KR20110128408A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 열방출 성능이 우수하면서도 열방출수단의 탑재시 스트레스를 방지할 수 있도록 한 반도체 패키지에 관한 것이다.
즉, 반도체 칩과 히트스프레더 사이에 열전달 및 열방출 효과를 증대시킬 수 있는 열전달수단 및 완충용 접착수단을 적층 부착함으로써, 열방출 효과를 극대화시킬 수 있고, 몰딩 공정시 히트스프레더에 작용하는 스트레스를 완충시켜 히트스프레더의 부착 상태를 견고하게 유지시킬 수 있도록 한 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 열방출 성능이 우수하면서도 열방출수단의 탑재시 스트레스를 방지할 수 있도록 한 반도체 패키지에 관한 것이다.
마이크로프로세서, PC 칩셋, 휴대폰, 무선기기, PCMCIA 카드, 노트북, 비디오 카메라, 디스크 드라이버, PLD, 등과 같은 각종 전자 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등을 만족시키기 위하여, 전자기기내 탑재되는 반도체 패키지에 대한 높은 신뢰성이 요구되고 있고, 이렇게 반도체 패키지내에 내장되는 반도체 칩의 집적화가 높아지면서 반도체 칩의 동작 중에 많은 열이 발생된다.
특히, 반도체 칩의 동작속도가 빠르거나, 기능이 전력(power)을 제어하는 역할을 수행할 경우, 반도체 칩에서 많은 열이 발생되기 마련이며, 반도체 칩에서 발생된 열은 반도체 소자의 기능에 나쁜 영향을 미치게 되므로, 반도체 칩에서 발생된 열을 얼마나 효과적으로 외부로 방출시킬 수 있는가 하는 점은 반도체 패키지 제조 분야에서 중요한 해결 과제중 하나가 되고 있다.
이에, 반도체 칩에서 발생되는 열이 트랩(trap)되지 않고 외부로 원활하게 빠져나감으로써, 반도체 패키지의 열적 성능(thermal performance)을 개선시킬 수 있는 방안이 지속적으로 연구되고 있다.
열방출 성능을 개선한 종래의 반도체 패키지중 하나로서, 인덕턴스의 감소, 열성능의 개선, 표면 실장 안정성 등이 우수한 장점을 갖는 드롭-인 히트 스프레더가 내장된 TEPBGA(Thermally Enhanced Plastic Ball Grid Array) 패키지가 제조되고 있다.
여기서, 종래의 TEPBGA 패키지에 대한 구조를 살펴보면 다음과 같다.
첨부한 도 3은 종래의 TEPBGA 패키지에 대한 구조를 나타내는 개략적 단면도이다.
상기 TEPBGA 패키지는 인쇄회로기판(이하, 기판으로 약칭함)을 이용한 것으로서, 이 기판(10)의 상부면 중앙 위치에 반도체 칩 부착 영역(12)이 구획되어 있고, 반도체 칩 부착 영역(12)의 외주부 위치에는 와이어 본딩용 전도성패턴(14)이 노출되어 있으며, 와이어 본딩용 전도성패턴(14)의 외주부 위치에는 히트스프레더(20)가 접지 안착되는 히트스프레더 접착용 전도성패턴(16)이 노출되어 있다.
또한, 상기 기판(10)의 저면에는 각 전도성패턴(14,16)과 비아홀에 의하여 도전 가능하게 연결되는 볼랜드(18)가 형성되어 있다.
상기 히트스프레더(20)는 열방출 성능이 우수한 금속 재질로서, 상판(22)과, 이 상판(22)의 사방 모서리 위치에서 하향 경사지게 절곡된 다리부(24)와, 이 다리부(24)의 저면에 돌출 형성되어 히트스프레더 접착용 전도성패턴(16)에 접착되는 접촉단(28)으로 구성된다.
이러한 구성들을 기반으로 TEPBGA 패키지의 제조가 이루어지는 바, 먼저 상기 기판(10)의 반도체 칩 부착영역(12)에 반도체 칩(30)을 접착수단으로 부착시키는 공정이 진행된다.
이어서, 반도체 칩(30)의 본딩패드(32)와 기판(20)의 와이어 본딩용 전도성패턴(14)간을 도전성 와이어(40)로 연결하는 와이어 본딩 공정이 진행된 후, 상기 히트스프레더(20)의 접촉단(28)을 기판(10)의 히트스프레더 접착용 전도성패턴(16)에 접착시키는 히트스프레더(20)의 탑재 공정이 진행된다.
다음으로, 기판(10)의 상면에 부착된 반도체 칩(30)을 비롯하여, 와이어(40), 히트스프레더(20) 등을 몰딩 컴파운드 수지(50)로 몰딩하는 몰딩 공정이 진행된 후, 최종적으로 기판(10)의 볼랜드(18)에 입출력단자 역할을 하는 솔더볼(34)을 융착시키는 공정이 진행됨으로써, TEPBGA 패키지의 제조가 완료된다.
그러나, 상기한 구성으로 이루어진 종래의 TEPBGA 패키지는 다음과 같은 단점이 있었다.
1) 반도체 칩과 히트스프레더간의 거리가 멀어 열전달 및 방출 효과가 떨어지는 단점이 있다.
즉, 반도체 칩과 히트스프레더의 사이에 열방출의 매개 역할을 하는 몰딩 컴파운드 수지가 존재하게 되는데, 반도체 칩과 히트스프레더간의 거리가 멀 뿐만 아니라 그 사이에 채워진 몰딩 컴파운드 수지의 상하 두께도 46mil 이상으로 두껍기 때문에 열전달 및 방출 효과가 떨어지는 단점이 있다.
다시 말해서, 반도체 칩에서 발생된 열이 46mil 이상의 두께를 갖는 몰딩 컴파운드 수지를 통해 제대로 전달되지 않음에 따라, 히트스프레더를 통해 외부로 방출되는 열방출 효과도 떨어질 수 밖에 없는 단점이 있다.
2) 기판에 히트스프레더를 탑재시킨 후, 몰딩 컴파운드 수지에 의한 몰딩 공정이 진행될 때, 몰딩 컴파운드 수지의 압력에 의한 스트레스가 히트스프레더에 수직 또는 수평방향으로 작용하여 히트스프레더가 다소 휘어지는 등 히트스프레더의 부착 상태가 견고하게 이루어지지 않는 단점이 있었다.
본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 반도체 칩과 히트스프레더 사이에 열전달 및 열방출 효과를 증대시킬 수 있는 열전달수단 및 완충용 접착수단을 적층 부착함으로써, 열방출 효과를 극대화시킬 수 있고, 몰딩 공정시 히트스프레더에 작용하는 스트레스를 완충시켜 히트스프레더의 부착 상태를 견고하게 유지시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 기판에 부착된 반도체 칩과, 반도체 칩과 기판간에 연결되는 와이어와, 반도체 칩의 위쪽에 배치되면서 반도체 칩의 외주부 위치의 기판상에 안착되는 히트스프레더와, 반도체 칩을 비롯하여 와이어 및 히트스프레더를 봉지하는 몰딩 컴파운드 수지를 포함하는 반도체 패키지에 있어서,
상기 반도체 칩의 상면에 열전달수단을 적층 부착하고, 이 열전달수단과 히트스프레더의 저면 사이에는 완충용 접착수단을 적층 부착하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직한 구현예로서, 상기 반도체 칩의 상면과 열전달수단의 저면 사이에도 완충용 접착수단이 적층 부착되는 것을 특징으로 한다.
바람직하게는, 상기 열전달수단은 실리콘 재질로 만들어진 더미 실리콘인 것을 특징으로 한다.
바람직하게는, 상기 완충용 접착수단은 더멀 인터페이스 머티리얼로서, 스냅큐어 또는 소프트 큐어 공정에 의하여 반응고 상태가 되며 적층 부착되는 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 반도체 칩과 히트스프레더 사이에 열전달 및 열방출 역할을 하는 열전달수단과 완충용 접착수단을 차례로 적층 부착함으로써, 반도체 칩에서 발생된 열이 열전달수단 및 완충용 접착수단을 경유하여 히트스프레더로 용이하게 방출되도록 함으로써, TEPBGA 패키지의 열방출 효과를 극대화시킬 수 있다.
또한, 히트스프레더의 탑재후, 몰딩 공정을 진행할 때 몰딩 컴파운드 수지에 의한 스트레스가 히트스프레더에 작용하더라도, 완충용 접착수단에서 스트레스를 완충시키도록 함으로써, 히트스프레더의 부착 상태를 견고하게 유지시킬 수 있고, 반도체 칩까지 스트레스가 전달되는 것을 차단할 수 있다.
도 1 및 도 2는 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 3은 종래의 반도체 패키지를 나타내는 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
첨부한 도 1 및 도 2는 본 발명에 따른 반도체 패키지를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 기판(10)의 반도체 칩 부착 영역(12)에 반도체 칩(30)이 부착되고, 반도체 칩(30)의 본딩패드(32)와 기판(10)의 와이어 본딩용 전도성패턴(14)이 와이어(40)에 의한 전기적 신호 교환 가능하게 연결된다.
이러한 상태에서, 상기 반도체 칩(10)의 상면에 일종의 스페이서(spacer) 역할을 하는 열전달수단(60)을 적층 부착시키는 바, 이 열전달수단(60)은 절연물질이면서 열전달 효과가 우수한 재질이면 어떤 재질이든 적층 부착시킬 수 있고, 바람직하게는 몰딩 컴파운드 수지(50)에 비하여 약 100배 이상 열전달율이 우수한 실리콘 즉, 더미 실리콘(Dummy silicon)을 사용하는 것이 좋다.
이때, 상기 열전달수단(60)의 면적은 반도체 칩(10)의 면적보다 작게 하여, 열전달수단(60)과 와이어(40)간의 간섭이 발생되지 않도록 한다.
다음으로, 상기 열전달수단(60)의 상면에 완충용 접착수단(70)을 적층 부착시킨다.
보다 상세하게는, 상기 완충용 접착수단(70)은 접착력을 가지는 동시에 열전달 효과를 갖는 인듐 페이스트(Indium Paste), 더멀 그리스(thermal grease), 그래파이프 시트(graphite sheet) 등을 사용할 수 있고, 이러한 재료들을 스냅큐어(snap cure) 또는 소프트 큐어(soft cure)를 통해 일정한 탄성력을 갖는 반응고 상태가 되도록 한다.
상기 스냅큐어 또는 소프트 큐어는 반도체 칩과 기판간을 접착하는 접착 테이프 또는 액상 접착제와 같은 접착수단을 경화시키는 공정으로서, 반도체 칩 접착에 사용되는 접착제의 성질에 따라서 통상 오븐 경화(oven cure)와 스냅 큐어(snap cure)를 선택하여 진행하게 된다.
이러한 스냅큐어 또는 소프트 큐어 공정을 통하여, 상기 완충용 접착수단(70)을 반응고 상태가 될 때까지 경화시킴으로써, 히트스프레더(20) 탑재후 몰딩시의 수지 압력에 의하여 완충용 접착수단(70)이 열전달수단(60)의 외측방향으로 유동성을 가지면서 흐르거나 퍼지는 등을 현상을 방지할 수 있다.
이어서, 상기 히트스프레더(20)를 부착하는 공정이 진행되는 바, 히트스프레더(20)의 다리부(24)에 돌출 형성된 접촉단(28)이 기판(10)의 히트스프레더 접착용 전도성패턴(16)에 접착되는 동시에 히트스프레더(20)의 상판(22)의 저면이 완충용 접착수단(70)의 상면과 접착된다.
이렇게 히트스프레더(20)의 상판(22) 저면이 완충용 접착수다(70)에 접착됨에 따라, 히트스프레더(20)는 더욱 견고한 고정상태를 이루게 된다.
다음으로, 몰딩 컴파운드 수지(50)에 의함 몰딩 공정이 진행되는데, 미도시되었지만 몰딩금형내에 기판의 저부가 안착된 후, 상부로부터 몰딩 컴파운드 수지가 공급되는 탑 몰딩(top molding) 방식의 몰딩 공정이 진행된다.
이에, 상기 몰딩 컴파운드 수지(50)에 의하여 반도체 칩(30)을 비롯하여 와이어(40), 히트스프레더(20) 등이 감싸여지며 봉지되는 상태가 된다.
이때, 상기 몰딩 컴파운드 수지(50)가 공급될 때의 수지흐름압력이 일종의 스트레스로서 히트스프레더(20)에 수직 또는 수평방향으로 작용하게 되는데, 히트스프레더(20)에 몰딩 컴파운드 수지(50)에 의한 스트레스가 작용하더라도, 히트스프레더(20)의 상판(22) 저면에는 완충용 접착수단(70)이 존재하는 상태이므로, 히트스프레더(20)에 작용하는 스트레스를 완충용 접착수단(70)에서 완충시키게 된다.
이렇게, 상기 완충용 접착수단(70)에서 몰딩 컴파운드 수지(50)에 의한 스트레스를 완충시킴으로써, 종래에 몰딩 컴파운드 수지(50)에 의한 스트레스가 히트스프레더(20)에 작용함에 따라, 히트스프레더(20)가 휘어지는 등의 현상을 용이하게 방지할 수 있다.
한편, 첨부한 도 2에 도시된 바와 같이, 상기 완충용 접착수단(70)을 반도체 칩(30)의 상면과 열전달수단(60)의 저면 사이에도 적층 부착시킴으로써, 몰딩 컴파운드 수지(50)의 흐름압력에 의한 스트레스를 완충시켜서 히트스프레더(20)가 휘어지는 등의 현상을 방지할 수 있음은 물론이고, 반도체 칩(30)까지 스트레스가 전달되는 것을 용이하게 차단시킬 수 있다.
10 : 기판 12 : 반도체 칩 부착 영역
14 : 와이어 본딩용 전도성패턴 16 : 히트스프레더 접착용 전도성패턴
18 : 볼랜드 20 : 히트스프레더
22 : 상판 24 : 다리부
28 : 접촉단 30 : 반도체 칩
32 : 본딩패드 34 : 솔더볼
40 : 와이어 50 : 몰딩 컴파운드 수지
60 : 열전달수단 70 : 완충용 접착수단

Claims (4)

  1. 기판(10)에 부착된 반도체 칩(30)과, 반도체 칩(30)과 기판(10)간에 연결되는 와이어(40)와, 반도체 칩(30)의 위쪽에 배치되면서 반도체 칩(30)의 외주부 위치의 기판(10)상에 안착되는 히트스프레더(20)와, 반도체 칩(30)을 비롯하여 와이어(40) 및 히트스프레더(20)를 봉지하는 몰딩 컴파운드 수지(50)를 포함하는 반도체 패키지에 있어서,
    상기 반도체 칩(30)의 상면에 열전달수단(50)을 적층 부착하고, 이 열전달수단(60)의 상면과 히트스프레더(20)의 저면 사이에는 완충용 접착수단(70)을 적층 부착하여서 된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 반도체 칩(30)의 상면과 열전달수단(60)의 저면 사이에도 완충용 접착수단(70)이 적층 부착되는 것을 특징으로 하는 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 열전달수단(60)은 실리콘 재질로 만들어진 더미 실리콘인 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 완충용 접착수단(70)은 더멀 인터페이스 머티리얼로서, 스냅큐어 또는 소프트 큐어 공정에 의하여 반응고 상태가 되며 적층 부착되는 것을 특징으로 하는 반도체 패키지.
KR1020100047837A 2010-05-24 2010-05-24 반도체 패키지 KR20110128408A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100047837A KR20110128408A (ko) 2010-05-24 2010-05-24 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100047837A KR20110128408A (ko) 2010-05-24 2010-05-24 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20110128408A true KR20110128408A (ko) 2011-11-30

Family

ID=45396592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047837A KR20110128408A (ko) 2010-05-24 2010-05-24 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20110128408A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506130B1 (ko) * 2012-09-06 2015-03-26 시그네틱스 주식회사 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
US9894805B2 (en) 2015-10-08 2018-02-13 Samsung Electronics Co., Ltd. Heat sink and memory module having the same
JP2019165173A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506130B1 (ko) * 2012-09-06 2015-03-26 시그네틱스 주식회사 보강수지를 포함하는 플라스틱 볼 그리드 어래이 패키지
US9894805B2 (en) 2015-10-08 2018-02-13 Samsung Electronics Co., Ltd. Heat sink and memory module having the same
JP2019165173A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8502400B2 (en) Methods and apparatuses to stiffen integrated circuit package
TWI529878B (zh) 集成電路封裝件及其裝配方法
US7135769B2 (en) Semiconductor packages and methods of manufacturing thereof
TW567598B (en) Flip chip semiconductor package
US20150116946A1 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US7999376B2 (en) Semiconductor device and its manufacturing method
US11676873B2 (en) Semiconductor package having sealant bridge
JP2000031309A (ja) チップスタックパッケ―ジ
US20080009096A1 (en) Package-on-package and method of fabricating the same
US20050001301A1 (en) Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device
KR20110128408A (ko) 반도체 패키지
US20050003587A1 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
US20080295957A1 (en) Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component
US7374967B2 (en) Multi-stack chip size packaging method
TW201032300A (en) Chip scale package and method of fabricating the same
JP5544906B2 (ja) 電子装置及びその製造方法
US10290592B2 (en) Semiconductor package, and a method for forming a semiconductor package
TWI425676B (zh) 半導體封裝結構
CN102543910A (zh) 芯片封装件及其制造方法
WO2004107441A1 (en) An integrated circuit package employing a flexible substrate
JPH0917827A (ja) 半導体装置
KR100864004B1 (ko) 초음파를 이용한 발광다이오드의 플립칩 패키징 방법
KR100643169B1 (ko) 반도체 패키지용 필름 기판 및 이를 구비한 반도체 패키지
JP2004335604A (ja) 半導体装置の製造方法および電子デバイスの製造方法
TW202437528A (zh) 感測器的封裝結構及其封裝方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application